JPH09162273A - 半導体基板保管ボックス - Google Patents

半導体基板保管ボックス

Info

Publication number
JPH09162273A
JPH09162273A JP7316497A JP31649795A JPH09162273A JP H09162273 A JPH09162273 A JP H09162273A JP 7316497 A JP7316497 A JP 7316497A JP 31649795 A JP31649795 A JP 31649795A JP H09162273 A JPH09162273 A JP H09162273A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
storage box
conductor
substrate storage
conductor portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7316497A
Other languages
English (en)
Inventor
Yoshihiro Kameyama
芳宏 亀山
Yoshiki Nagai
圭希 永井
Yuji Fukazawa
雄二 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP7316497A priority Critical patent/JPH09162273A/ja
Publication of JPH09162273A publication Critical patent/JPH09162273A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】半導体基板の静電気を除去し、半導体基板への
汚染物質の吸着を低減する。 【解決手段】半導体基板1を収納し保管する半導体基板
保管ボックス2において、前記半導体基板保管ボックス
2の内部側に設けられた半導体基板保管ボックス2に収
納された状態の半導体基板1と接触する第1の導電体部
分4aと、半導体基板保管ボックス2の外側に設けられ
た第2の導電体部分4bと、第1の導電体部分4aと第
2の導電体部分4bとを電気的に接続する第3の導電体
部分4cとを具備する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
工程において、半導体基板を収納し保管するための箱に
関する。
【0002】
【従来の技術】半導体装置の製造工程において、半導体
基板は、一般にキャリアと呼ばれる基板保持具に載せら
れ、このキャリアと共に半導体基板保管ボックスに収納
されて保管される。これにより、クリーンルームの環境
中に存在する汚染物質が半導体基板に付着することを防
止している。さらに、クリーンルームの環境中の汚染物
質をフィルターにより除去し、雰囲気の流れを制御する
いわゆるダウンフロー方式により、半導体基板へのこれ
らの汚染物質の付着を抑制している。
【0003】しかし、半導体基板が静電気を帯びている
場合には、半導体基板保管ボックスの内壁、キャリアま
たは半導体基板保管ボックス内の雰囲気中の例えば水、
薬品、金属等を含む塵等の汚染物質が半導体基板の表面
に吸着されてしまう。
【0004】例えば、このような汚染物質が半導体基板
の表面に付着した状態で熱酸化を行った場合には、形成
された酸化膜の内部にピンホール等が発生し、酸化膜の
初期耐圧の不良、経時絶縁破壊時間の劣化等の熱酸化膜
の絶縁信頼性を劣化させる原因となる。
【0005】特に、例えば酸、アルカリ系等の溶液また
は純水等を用いたウェット処理を行った後に、半導体基
板を高速回転させて半導体基板表面に付着した液体を除
去することが一般に行われているが、この時に半導体基
板が帯電しやすい。従来は、このように帯電した半導体
基板を、そのままの状態で半導体基板保管ボックスに収
納し、その後に、例えば酸化等を行っている。
【0006】
【発明が解決しようとする課題】このように、従来の半
導体基板保管ボックスでは、半導体基板が静電気を帯び
ている場合に、ボックス内に存在する汚染物質が容易に
半導体基板表面に吸着してしまうという問題があった。
【0007】本発明の目的は、半導体基板を保管する時
に、半導体基板の静電気を除去し、半導体基板への汚染
物質の吸着を低減することができる半導体基板保管ボッ
クスを提供することである。
【0008】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明の骨子は、保管ボックスの内部
に導電体を設置し、この導電体と半導体基板とを接触さ
せることにより半導体基板の静電気を除去することであ
る。
【0009】すなわち、本発明による半導体基板保管ボ
ックスは、半導体基板を収納し保管する半導体基板保管
ボックスにおいて、半導体基板保管ボックスに収納され
た状態の半導体基板と接触する導電体を具備することを
特徴とする。
【0010】また、本発明による半導体基板保管ボック
スは、半導体基板を収納し保管する半導体基板保管ボッ
クスにおいて、前記半導体基板保管ボックスの内部側に
設けられた半導体基板保管ボックスに収納された状態の
半導体基板と接触する第1の導電体部分と、前記半導体
基板保管ボックスの外側に設けられた第2の導電体部分
と、前記第1の導電体部分と前記第2の導電体部分とを
電気的に接続する第3の導電体部分とを具備することを
特徴とする。
【0011】このように、本発明による半導体基板保管
ボックスは、半導体基板保管ボックスに収納された状態
の半導体基板に接触する導電体を具備するため、半導体
基板に帯電した静電荷をこの導電体に移動させることに
より、電荷を低減することができる。
【0012】さらに、本発明による半導体基板保管ボッ
クスは、その内側および外側に設置された導電体部分
と、内側および外側の導電体部分を電気的に接続する導
電体部分とを具備し、この内側の導電体は半導体基板保
管ボックスに収納された状態の半導体基板と接触するよ
うに構成されているため、半導体基板に帯電している静
電気は導電体を伝わって半導体基板保管ボックスの外側
へ容易に除去されることができる。
【0013】このようにして、本発明による半導体基板
保管ボックスでは、半導体基板に帯電した静電気を低減
または除去することにより、半導体基板が環境中の汚染
物質を吸着することを防止することができる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図1は、本発明の第1の実
施の形態による半導体基板保管ボックスの構造を示す断
面図である。この図に示すように、半導体基板保管ボッ
クス2は本体2aおよび蓋2bより構成され、半導体基
板1はキャリア3に載せられた状態で、半導体基板保管
ボックス2の本体2aに収納される。ここで、本実施の
形態による半導体基板保管ボックスは、従来と異なり、
本体2aに導電性物質4を具備している。この導電性物
質4は、本体2aの底部の内側に設けられた導電体部分
4aと、本体2aの側面部の外側に設けられた導電体部
分4bと、この導電体部分4aおよび4bとを電気的に
接続する導電体部分4cとから構成される。導電体部分
4aは、保管ボックス内に収納された状態の半導体基板
1に接触するように設置されている。また、導電体部分
4cは、本体2aの底部において導電体部分4aと接触
し、本体2aの底部および側部の内部を通って、本体2
aの側面部において導電体部分4bと接触するように形
成されている。
【0015】さらに、図2の(a)に、この半導体基板
保管ボックスの本体2aの上面図、図2の(b)に、図
2の(a)のA−A´断面図を示す。この図に示すよう
に、導電体部分4aは、半導体基板保管ボックス2に収
納されているすべての半導体基板1に接触するように、
本体2aの内側底部に設置されている。
【0016】このように、本実施の形態による半導体基
板保管ボックスは、導電体4を具備し、本体2aの内側
において半導体基板1に接触する導電体部分4aと本体
2aの外側に露出する導電体部分4bとを導電体部分4
cとにより電気的に接続する構造であるため、半導体基
板1に帯電している静電気を保管ボックス2の外側へ抜
き去ることができる。これにより、半導体基板1が帯電
して、汚染物質を吸着することを防止することができる さらに、この導電体部分4aには、例えば図2の(b)
に示すように、半導体基板1が挿入されるように溝が形
成されている。この溝により、半導体基板1を安定して
支持し、保管することができる。
【0017】また、外気が半導体基板保管ボックス2の
内部に侵入することを防止するために、半導体基板保管
ボックス2の本体2aと導電体部分4cとの接触部は密
閉されていることが望ましい。
【0018】ここで、半導体基板保管ボックス2の外側
に露出している導電体部分4bに、例えば接地電位を接
続することにより、半導体基板1に帯電している電荷を
効率的に除去することも可能である。例えば、半導体基
板保管ボックス2を保管する棚を導電体を用いて形成
し、この棚を接地電位に接続し、さらに、半導体基板保
管ボックス2をこの棚に保管した状態において半導体基
板保管ボックス2の外側の導電体部分4bとこの棚とが
接触するように導電体部分4bを形成しておくことによ
り、保管ボックス2または棚に特別な接続端子等を形成
する必要をなくすことができる。
【0019】また、上述の実施の形態では、導電体部分
4bは本体2aの側面外側に設置され、この導電体部分
4bと導電体部分4aとを接続する導電体部分4cは、
本体2aの底部および側部の壁の内部に形成されたが、
図3に示すように、導電体部分4bを本体2aの底部外
側に設置することも可能である。図3は半導体基板保管
ボックスの構造を示す断面図で、前述の図1に対応す
る。
【0020】この場合には、導電体部分4bと導電体部
分4aとを接続する導電体部分4cを、本体2aの底部
を貫通するように形成することができるため、導電体4
cが本体2aを貫通する長さを低減することができ、導
電体4cと本体2aとの間に隙間が生じないように容易
に密閉することができる。
【0021】さらに、図3に示す半導体基板保管ボック
スを用いて、導電体部分4bに接地電位を接続する場合
には、本体2aの底部外側において、導電体部分4bと
例えば接地電位に接続された棚等を接触させる必要があ
る。これに対して、図4に示すように、導電体部分4b
は本体2aの側面外側に設置し、導電体部分4cを図3
と同様に本体2aの底部を貫通するように形成し、さら
に本体の外壁面に沿って導電体部分4bまで延長するよ
うに形成することも可能である。図4は半導体基板保管
ボックスの構造を示す断面図で、前述の図1、図3に対
応する。
【0022】このようにすれば、導電体部分4cが本体
2aを貫通する長さを低減することにより、導電体部分
4cと本体2aとの間を容易に密着させ、さらに導電体
部分4bを半導体基板保管ボックス2の外側の所望の位
置に形成することができる。
【0023】次に、図5および図6を用いて、本発明に
よる半導体基板保管ボックスの内側に設置される導電体
部分4aの他の実施の形態について説明する。図5およ
び図6の(a)は、この半導体基板保管ボックスの本体
2aの上面図、図5および図6の(b)は、それぞれ同
図の(a)のA−A´断面図を示す。
【0024】図5には、導電体部分4aと半導体基板1
との接触面に、図2に示すような溝を形成せず、平面と
したものが示されている。半導体基板1と導電体4との
接触は一点の接触で十分であり、このようにすると、半
導体基板1と導電体4との接触面積を低減することによ
り、半導体基板1に傷が生じることを防止することがで
きる効果がある。
【0025】また、図6には、半導体基板1と接触する
領域のみ本体2aの内側に露出するように、導電体部分
4aを形成したものが示されている。このように、本体
2aの内側に露出している導電体部分4aの面積を低減
することにより、この導電体4に含まれている汚染物質
が半導体基板1に付着する可能性を低減することができ
る。
【0026】さらに、図5または図6に示すように、本
体2aの外側に露出している導電体部分4bの面積を低
減することにより、導電体4に含まれている汚染物質が
外気中に発散することを防止することができる。
【0027】このように、半導体基板保管ボックス2の
内側および外側に露出している導電体部分4aおよび4
bの面積を、要最小限にして、導電体4による汚染を抑
制することが望ましい。
【0028】なお、導電体4は、例えばタングステンカ
ーバイドまたは多結晶シリコン膜または導電性プラスチ
ックまたは導電性プラスチックを含む化合物またはタン
タルまたはタンタルを含む化合物等の、汚染物質を発生
させず、半導体基板1を汚染させない物質で形成される
ことが望ましい。
【0029】なお、上記の実施の形態において示した導
電体部分4aと導電体部分4bおよび4cとを組み合わ
せて使用することが可能である。また、上記の実施の形
態では、いずれの場合においても、半導体基板1と接触
する導電体部分4aを、本体2aの底部に設置したが、
例えば本体2aの側部または蓋2bに導電体部分4aを
設けて、半導体基板1を収納保管した状態で、半導体基
板1の側部または上部と導電体部分4aとを接触させる
ことも可能である。さらに、これらを組み合わせて、半
導体基板保管ボックス2の内側に複数の導電体部分4a
を設けて、導電体部分4aと半導体基板1とを数箇所に
おいて接触させることも可能である。
【0030】次に、本発明の第2の実施の形態として、
半導体基板保管ボックス2のみではなく、キャリア3に
も導電体4´を設ける場合について、図7を用いて説明
する。図7は本発明の第2の実施の形態による半導体基
板保管ボックスの構造を示す断面図である。この図に示
すように、本実施の形態では、キャリア3に導電体4´
を設け、この導電体4´と半導体基板1とを接触させ、
また、キャリア3が半導体基板保管ボックス2の底面と
接触する面においてこの導電体4´を露出させる。さら
に、半導体基板保管ボックス2に導電体4を設置し、こ
の導電体4を半導体基板保管ボックス2の底部内壁のキ
ャリア3と接触する領域内に露出させ、この導電体4の
露出した部分とキャリア3の導電体4´の露出した部分
とを接触させる。このように、導電体4および導電体4
´はそれぞれ露出された部分を接触させるだけでよく、
導電体4と導電体4´とを接続するための部品等は必要
ない。このようにして、半導体基板1に帯電している静
電荷をキャリアに設置された導電体4´と半導体基板保
管ボックス2に設置された導電体4とを介して保管ボッ
クス2の外側へ抜き去る。
【0031】このようにして、キャリア3と半導体基板
1との接触点に導電体4´を設けることにより、上記第
1の実施の形態では、半導体基板1と導電体4とが確実
に接触するように導電体4の位置を調整する必要があっ
たが、これを省くことが可能となる。
【0032】なお、本発明の第1および第2の実施の形
態を組み合わせて、キャリアに設置された導電体4´と
半導体基板1とを接触させ、さらに本体2aまたは蓋2
bに設置された導電体4と半導体基板1とを接触させる
ことも可能である。
【0033】本発明の趣旨によれば、半導体基板保管ボ
ックス2およびキャリア3を、導電体を用いて形成する
ことにより、同様の効果を得ることができるが、通常、
導電体は汚染物質を含んでいる可能性が高いため、前述
の実施の形態のように、汚染物質の含有量が少ない絶縁
性物質により、半導体基板保管ボックスおよびキャリア
を構成し、これに導電体4または4´等を付加すること
が望ましい。さらに、前述のように、この導電体4およ
び4´が絶縁性物質より露出する面積を小さくすること
が望ましい。
【0034】また、上記第1乃至第2の実施の形態で
は、導電体4は半導体基板保管ボックス2の外側に露出
するように設置されているが、半導体基板1に帯電して
いる静電気を低減するために、導電体4は半導体基板保
管ボックス2の外側に必ずしも露出する必要はない。た
だし、導電体4を半導体基板保管ボックス2の外側にも
露出させる上記実施の形態の方が、露出しない場合に比
べて、より効果的に静電気を除去することができるた
め、好ましい。
【0035】次に、図8乃至図10を用いて、本発明の
効果について説明する。図8は、例えば酸またはアルカ
リ等の洗浄液による処理を行った後の半導体基板を、従
来の半導体基板保管ボックスに収納し100時間程度保
管した場合(a)と、本発明の第1の実施の形態による
半導体基板保管ボックスに収納し100時間程度保管し
た場合(b)の、半導体基板に付着している汚染物質の
量を比較したものである。それぞれ、3枚の半導体基板
について測定されたデータを示す。この図から、本発明
による半導体基板保管ボックスを用いた場合(b)に
は、従来(a)に比べて、汚染物質の量が少ないことが
わかる。このように、本発明による半導体基板保管ボッ
クスは、半導体基板に帯電している静電気を除去するこ
とができるため、従来に比べて半導体基板表面への汚染
物質の吸着を低減できる。
【0036】図9は、図8と同様の処理を行った後の半
導体基板を、従来の半導体基板保管ボックス(a)、ま
たは、本発明の第1の実施の形態による半導体基板保管
ボックス(b)にそれぞれ100時間程度保管し、その
後に熱酸化により酸化膜を形成し、形成された酸化膜の
初期耐圧を測定し比較したものである。それぞれ、3枚
の半導体基板について測定されたデータを示す。縦軸
は、5MV/cm2 の電界を印加して破壊された酸化膜の
割合を示している。この図より、本発明による半導体基
板保管ボックスを用いた場合(b)には、従来(a)に
比べて、偶発不良率が小さいことがわかる。このよう
に、本発明による半導体基板保管ボックスは、半導体基
板に帯電している静電気を除去することができるため、
従来に比べて、半導体基板表面への汚染物質の吸着を低
減し、この汚染物質に起因した酸化膜のピンホール等の
欠陥の発生を抑制することにより、偶発不良率を低減す
ることができる。
【0037】図10は、半導体基板保管ボックスを、例
えば純水等を用いて通常の方法により洗浄した後に、従
来の半導体基板保管ボックス(a)、または、本発明の
第1の実施の形態による半導体基板保管ボックス(b)
をそれぞれ50回使用し、半導体基板に付着している汚
染物質の量を比較したものである。それぞれ、3枚の半
導体基板について測定されたデータを示す。この図か
ら、本発明による半導体基板保管ボックスを用いた場合
(b)には、従来(a)に比べて、汚染物質の量が非常
に少ないことがわかる。このように、本発明による半導
体基板保管ボックスは、半導体基板に帯電している静電
気を除去することができるため、従来に比べて、半導体
基板表面への汚染物質の吸着を低減し、多数回使用する
ことができる。このため、半導体基板保管ボックスの洗
浄回数を低減することができるため、生産効率が向上
し、生産コストの低減を図ることが可能である。
【0038】
【発明の効果】以上のように、本発明による半導体基板
保管ボックスは、半導体基板の静電気を除去し、半導体
基板への汚染物質の吸着を低減することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による半導体基板保
管ボックスの構造を示す断面図。
【図2】本発明の第1の実施の形態による半導体基板保
管ボックスの構造を示す上面図および断面図。
【図3】本発明の第1の実施の形態による半導体基板保
管ボックスの構造を示す断面図。
【図4】本発明の第1の実施の形態による半導体基板保
管ボックスの構造を示す断面図。
【図5】本発明の第1の実施の形態による半導体基板保
管ボックスの構造を示す上面図および断面図。
【図6】本発明の第1の実施の形態による半導体基板保
管ボックスの構造を示す上面図および断面図。
【図7】本発明の第2の実施の形態による半導体基板保
管ボックスの構造を示す断面図。
【図8】本発明による半導体基板保管ボックスおよび従
来の半導体基板保管ボックスを用いた場合の、半導体基
板表面に付着した汚染物質の量を比較した図。
【図9】本発明による半導体基板保管ボックスおよび従
来の半導体基板保管ボックスを用いた場合の、酸化膜の
初期耐圧を比較した図。
【図10】本発明による半導体基板保管ボックスおよび
従来の半導体基板保管ボックスをそれぞれ50回用いた
場合の、半導体基板表面に付着した汚染物質の量を比較
した図。
【符号の説明】
1…半導体基板、2…半導体基板保管ボックス、3…キ
ャリア、4…導電体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深澤 雄二 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板を収納し保管する半導体基板
    保管ボックスにおいて、半導体基板保管ボックスに収納
    された状態の半導体基板と接触する導電体を具備するこ
    とを特徴とする半導体基板保管ボックス。
  2. 【請求項2】 半導体基板を収納し保管する半導体基板
    保管ボックスにおいて、前記半導体基板保管ボックスの
    内部側に設けられた半導体基板保管ボックスに収納され
    た状態の半導体基板と接触する第1の導電体部分と、前
    記半導体基板保管ボックスの外側に設けられた第2の導
    電体部分と、前記第1の導電体部分と前記第2の導電体
    部分とを電気的に接続する第3の導電体部分とを具備す
    ることを特徴とする半導体基板保管ボックス。
  3. 【請求項3】 前記第2の導電体部分は前記第1の導電
    体部分と前記半導体基板保管ボックスの筐体を介して対
    向する領域内に構成され、前記第3の導電体部分は前記
    筐体を貫通するように構成される請求項2記載の半導体
    基板保管ボックス。
  4. 【請求項4】 前記第2の導電体部分は前記第1の導電
    体部分と前記半導体基板保管ボックスの筐体を介して対
    向する領域外に構成され、前記第3の導電体部分は前記
    筐体の壁の内部を筐体に沿って通るように構成される請
    求項2記載の半導体基板保管ボックス。
  5. 【請求項5】 前記第2の導電体部分は前記第1の導電
    体部分と前記半導体基板保管ボックスの筐体を介して対
    向する領域外に構成され、前記第3の導電体部分は一部
    が前記筐体の外部を筐体に沿って構成される請求項2記
    載の半導体基板保管ボックス。
  6. 【請求項6】 前記第1の導電体部分は、前記半導体基
    板と接触する面上に前記半導体基板が挿入されるように
    溝を有する請求項1乃至5記載の半導体基板保管ボック
    ス。
  7. 【請求項7】 前記第1の導電体部分は、その1つの領
    域が前記半導体基板1枚のみと接触するように各半導体
    基板の収納位置に対応して分割して構成される請求項1
    乃至5記載の半導体基板保管ボックス。
  8. 【請求項8】半導体基板を支持するキャリアと、前記キ
    ャリアを収納し保管する筐体とにより構成される半導体
    基板保管ボックスにおいて、前記キャリアはそれに支持
    された状態の前記半導体基板と接触するように設置され
    た第1の導電体を具備し、前記筐体は、内側に設けられ
    た第2の導電体の第1の導電体部分と、外側に設けられ
    た第2の導電体の第2の導電体部分と、前記第1の導電
    体部分と前記第2の導電体部分とを電気的に接続する第
    2の導電体の第3の導電体部分とを具備し、前記第1の
    導電体と前記第1の導電体部分とは互いに接触するよう
    に構成されていることを特徴とする半導体基板保管ボッ
    クス。
JP7316497A 1995-12-05 1995-12-05 半導体基板保管ボックス Withdrawn JPH09162273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7316497A JPH09162273A (ja) 1995-12-05 1995-12-05 半導体基板保管ボックス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7316497A JPH09162273A (ja) 1995-12-05 1995-12-05 半導体基板保管ボックス

Publications (1)

Publication Number Publication Date
JPH09162273A true JPH09162273A (ja) 1997-06-20

Family

ID=18077766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7316497A Withdrawn JPH09162273A (ja) 1995-12-05 1995-12-05 半導体基板保管ボックス

Country Status (1)

Country Link
JP (1) JPH09162273A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1679997A2 (en) * 2003-11-07 2006-07-19 Entegris, Inc. Substrate container

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1679997A2 (en) * 2003-11-07 2006-07-19 Entegris, Inc. Substrate container
EP1679997A4 (en) * 2003-11-07 2008-10-01 Entegris Inc SUBSTRATE CONTAINER

Similar Documents

Publication Publication Date Title
US5846921A (en) Semiconductor substrate cleaning solutions, methods of forming the same, and methods using the same
US10002754B2 (en) Substrate processing method and recording medium
US7303637B2 (en) Method of cleaning semiconductor surfaces
US6127289A (en) Method for treating semiconductor wafers with corona charge and devices using corona charging
JPH09162273A (ja) 半導体基板保管ボックス
JPS6119118B2 (ja)
JP3184932U (ja) 静電防止の基板収納容器
US20080045029A1 (en) Semiconductor substrate processing apparatus
US20210229135A1 (en) Substrate processing apparatus
KR19990037106A (ko) 화학적 증착장치 및 그 세정방법
JP2005317783A (ja) 基板搬送装置及びその洗浄方法、並びに基板処理システム及びその洗浄方法
KR100476859B1 (ko) 반도체장치제조설비의파티클제거장치와이를적용한반도체장치제조설비및제거방법
JPH11154659A (ja) 基板表面金属汚染除去方法及び半導体基板
US20050251936A1 (en) Apparatus and method for cleaning electronic articles
US20020061718A1 (en) Method and system for reducing photo-assisted corrosion in wafers during cleaning processes
US20200378002A1 (en) Deposition apparatus and deposition method
JPH0737972A (ja) ウエハカートリッジ
JPWO2020039849A1 (ja) 基板処理方法および基板処理装置
KR930010105B1 (ko) 금속배선 제조방법
KR940010153B1 (ko) 진공 열증착 장치의 히이터
JPH02122624A (ja) ドライエッチング装置
JPH0878500A (ja) 半導体製造装置及びそれを用いた半導体装置の製造方法
JPH0312949A (ja) ウエハキャリア保持装置
KR960013496B1 (ko) 자연사화막 제거후의 파티클 흡착 방지를 위한 세정 방법
KR20020076822A (ko) 기판의 건조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030304