JPH09161659A - Electron emitting element and manufacture thereof - Google Patents

Electron emitting element and manufacture thereof

Info

Publication number
JPH09161659A
JPH09161659A JP34738595A JP34738595A JPH09161659A JP H09161659 A JPH09161659 A JP H09161659A JP 34738595 A JP34738595 A JP 34738595A JP 34738595 A JP34738595 A JP 34738595A JP H09161659 A JPH09161659 A JP H09161659A
Authority
JP
Japan
Prior art keywords
electron
layer
emitting device
electron emission
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34738595A
Other languages
Japanese (ja)
Inventor
Yoji Iwamoto
岩本要司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP34738595A priority Critical patent/JPH09161659A/en
Publication of JPH09161659A publication Critical patent/JPH09161659A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To stably emit an electron and simplify a manufacturing process. SOLUTION: A pair of electrodes 12, 13 is formed on a substrate at the specified intervals, and an electron emission layer 14 is formed so as to come in contact with the electrodes. The electron emission layer 14 is a thin film layer formed by dispersing iron very fine particles 41 having a particle size of about 10-50nm in a high resistant layer comprising magnesium oxide, and it can be formed in a vapor deposition method or a sputtering method. The distribution density is set so that the distance between the very fine particles 41 becomes about 50nm, and when voltage is applied across the electrodes 12, 13, current flows within the electron emission layer, and an electron emission phenomenon from the surface can be confirmed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子に関
し、特に、表面伝導型の電子放出素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, and more particularly, to a surface conduction electron-emitting device.

【0002】[0002]

【従来の技術】フラットパネルディスプレイの一種とし
て、FED(Field Emission Display)が精力的に研究
されている。このFEDは、カソード基板とアノード基
板とを対向させ、カソード基板上に多数の電子放出素子
を配置し、この電子放出素子からアノード基板に向けて
電子を放出させ、アノード基板上の蛍光体層を発光させ
るものである。カソード基板上に形成される電子放出素
子は、個々の画素に対応することになる。これまで利用
されている電子放出素子は、電子放出に適した尖鋭な突
起構造を有するものが一般的であり、たとえば、先端部
が尖った円錐状の金属からなる電子放出素子が広く利用
されている。
2. Description of the Related Art As a kind of flat panel display, FED (Field Emission Display) has been energetically studied. In this FED, a cathode substrate and an anode substrate are opposed to each other, a number of electron-emitting devices are arranged on the cathode substrate, electrons are emitted from the electron-emitting devices toward the anode substrate, and a phosphor layer on the anode substrate is formed. It emits light. The electron-emitting devices formed on the cathode substrate correspond to individual pixels. The electron-emitting devices used so far generally have a sharp projection structure suitable for electron emission. For example, an electron-emitting device made of a conical metal with a sharp tip is widely used. I have.

【0003】これに対して、近年、表面伝導型の電子放
出素子が注目を浴びている。これは、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生じる現象を利用した電子放出素子である。
このような電子放出現象は、1965年に「ラジオエン
ジニアリング エレクトロ フィジックス(Radio Eng.
Electron. Phys.)第10巻、1290〜1296頁」
に、エム・アイ・エリンソン(M.I.Elinson )らによっ
て報告されて以来、今日に至るまで種々の報告がなされ
ている。具体的には、エリンソンらによって開発された
SnO(Sb)薄膜をはじめ、Au薄膜、ITO薄
膜、カーボン薄膜などで、この表面伝導型の電子放出現
象が報告されている。このような現象は、高抵抗領域が
局所的に存在する薄膜について起こる特有の電子放出現
象であることが知られており、通常は、局所的な高抵抗
領域を形成するためにフォーミング処理が施される。た
とえば、特公平6−87392号公報には、微粒子を含
む導電性薄膜に通電加熱を施すことにより、表面伝導型
の電子放出機能をもった電子放出素子を製造する方法が
開示されている。この方法では、通電加熱というフォー
ミング処理により、導電性薄膜内に局所的に亀裂を発生
させることができ、この亀裂部分が高抵抗領域として機
能することになる。
On the other hand, in recent years, surface conduction electron-emitting devices have been receiving attention. This is an electron-emitting device utilizing a phenomenon in which an electron is emitted when a current flows through a thin film having a small area formed on a substrate in parallel with the film surface.
Such an electron emission phenomenon was described in 1965 in “Radio Engineering Electrophysics (Radio Eng.
Electron. Phys.) Volume 10, 1290-1296 "
Since then, by MI Elinson et al., Various reports have been made to date. Specifically, this surface conduction type electron emission phenomenon has been reported for SnO 2 (Sb) thin film developed by Erinson et al., Au thin film, ITO thin film, carbon thin film and the like. It is known that such a phenomenon is a peculiar electron emission phenomenon that occurs in a thin film in which a high resistance region is locally present, and usually, a forming process is performed to form a local high resistance region. To be done. For example, Japanese Examined Patent Publication (Kokoku) No. 6-87392 discloses a method of manufacturing an electron-emitting device having a surface conduction type electron-emitting function by heating a conductive thin film containing fine particles with electricity. In this method, a cracking can be locally generated in the conductive thin film by a forming process called electric heating, and the cracked portion functions as a high resistance region.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
たフォーミング処理を施す製造方法では、安定した電子
放出が可能な素子を製造することが非常に困難である。
基板上に導電性薄膜を形成し、この導電性薄膜に通電加
熱などのフォーミング処理を施すと、通電破壊によって
膜内に局所的に亀裂が生じ、この亀裂部分が高抵抗領域
として機能することになる。したがって、安定した電子
放出を実現するためには、亀裂を薄膜内に均一に発生さ
せてやる必要がある。ところが、このフォーミング処理
工程において、亀裂の発生箇所や亀裂の大きさなどを制
御することは困難であり、安定した電子放出が可能な素
子を実現するためには、このフォーミング処理工程に高
度な技術が必要になる。
However, it is very difficult to manufacture a device capable of stable electron emission by the manufacturing method which performs the above-mentioned forming treatment.
When a conductive thin film is formed on a substrate and the conductive thin film is subjected to forming treatment such as electric heating, a local crack occurs in the film due to electric breakdown, and this crack portion functions as a high resistance region. Become. Therefore, in order to realize stable electron emission, it is necessary to uniformly generate cracks in the thin film. However, in this forming process, it is difficult to control the location of cracks, the size of the cracks, etc., and in order to realize an element capable of stable electron emission, a high technology is required for this forming process. Will be required.

【0005】また、上述したように、表面伝導型の電子
放出素子は、FEDなどのフラットパネルディスプレイ
への利用が期待されている素子であり、このようなディ
スプレイへ応用する場合、基板上に多数の素子を行列状
に配置し、各素子から安定した均一な電子放出を得る必
要がある。もし、動作が不安定な素子が混在するように
なると、ディスプレイとしての画面表示にムラが生じ、
もはや高品位のディスプレイは実現できなくなる。この
ため、ディスプレイへ応用する上では、各画素を構成す
る個々の電子放出素子の特性をできるだけ均一にし、す
べての素子から安定した電子放出が得られるようにする
必要がある。したがって、ディスプレイに利用される電
子放出素子の場合は、更に高度なフォーミング処理が要
求されることになる。
Further, as described above, the surface conduction electron-emitting device is a device that is expected to be used for a flat panel display such as an FED, and when applied to such a display, many electron-emitting devices are formed on a substrate. It is necessary to arrange these elements in a matrix to obtain stable and uniform electron emission from each element. If elements with unstable operation are mixed, the screen display as a display becomes uneven,
High-quality displays can no longer be realized. Therefore, in application to a display, it is necessary to make the characteristics of the individual electron-emitting devices forming each pixel as uniform as possible so that stable electron emission can be obtained from all the devices. Therefore, in the case of an electron-emitting device used for a display, a higher level of forming process is required.

【0006】このようなフォーミング処理の問題を解決
すべく、特公平6−101297号公報には、フォーミ
ング処理が必要ない電子放出素子の構造が提案されてい
る。すなわち、この公報には、第1の絶縁層の表面に微
粒子を分散させ、この上に第2の絶縁層を形成すること
により、微粒子の分散面を絶縁層によって挟持した構造
を作り、表面伝導型の電子放出素子を構成する技術が開
示されている。しかしながら、この構造では、微粒子分
散面を絶縁層によって挟み込む必要があるため、製造プ
ロセスが複雑化するという新たな問題が生じることにな
る。
In order to solve the problem of the forming process, Japanese Patent Publication No. 6-101297 proposes a structure of an electron-emitting device which does not require the forming process. That is, in this publication, fine particles are dispersed on the surface of a first insulating layer, and a second insulating layer is formed on the surface of the first insulating layer to form a structure in which the dispersed surface of the fine particles is sandwiched by insulating layers, and the surface conduction There is disclosed a technique for forming a positive electron-emitting device. However, in this structure, since it is necessary to sandwich the fine particle dispersion surface between the insulating layers, a new problem arises that the manufacturing process becomes complicated.

【0007】そこで本発明は、単純な工程で製造するこ
とができ、しかも安定した電子放出が可能な電子放出素
子およびその製造方法を提供することを目的とする。
Therefore, an object of the present invention is to provide an electron-emitting device which can be manufactured by a simple process and can stably emit electrons, and a manufacturing method thereof.

【0008】[0008]

【課題を解決するための手段】[Means for Solving the Problems]

(1) 本発明の第1の態様は、導電性材料からなる微粒
子を絶縁性材料からなる層中に分散した電子放出層と、
この電子放出層に接触し互いに所定間隔をおいて配置さ
れた一対の電極と、電子放出層および一対の電極を支持
する支持基板と、によって電子放出素子を構成したもの
である。
(1) A first aspect of the present invention is an electron emission layer in which fine particles made of a conductive material are dispersed in a layer made of an insulating material,
An electron-emitting device is configured by a pair of electrodes that are in contact with the electron-emitting layer and are arranged at a predetermined distance from each other, and a support substrate that supports the electron-emitting layer and the pair of electrodes.

【0009】(2) 本発明の第2の態様は、上述の第1
の態様に係る電子放出素子において、電子放出層を構成
する各微粒子として、直径が100nm以下の超微粒子
を用いるようにしたものである。
(2) The second aspect of the present invention is the above-mentioned first aspect.
In the electron-emitting device according to the aspect, ultrafine particles having a diameter of 100 nm or less are used as the respective fine particles forming the electron-emitting layer.

【0010】(3) 本発明の第3の態様は、上述の第1
または第2の態様に係る電子放出素子を製造する方法に
おいて、チャンバ内に導電性材料と、絶縁性材料と、電
子放出層を形成させる支持基板とを収容し、導電性材料
および絶縁性材料を加熱して蒸発させ、支持基板上に、
絶縁性材料からなる層中に導電性材料からなる微粒子が
分散した状態の蒸着層が形成されるように、両材料の加
熱条件をそれぞれ制御し、蒸着層によって電子放出層を
形成するようにしたものである。
(3) A third aspect of the present invention is the above-mentioned first aspect.
Alternatively, in the method for manufacturing an electron-emitting device according to the second aspect, a conductive material, an insulating material, and a supporting substrate on which an electron-emitting layer is formed are housed in a chamber, and the conductive material and the insulating material are provided. Heat and evaporate, then on the supporting substrate,
The heating conditions of both materials were controlled so that the vapor deposition layer in which the fine particles of the conductive material were dispersed in the layer of the insulating material was formed, and the electron emission layer was formed by the vapor deposition layer. It is a thing.

【0011】(4) 本発明の第4の態様は、上述の第1
または第2の態様に係る電子放出素子を製造する方法に
おいて、チャンバ内に導電性材料と、絶縁性材料と、電
子放出層を形成させる支持基板とを収容し、導電性材料
および絶縁性材料をそれぞれターゲットとするスパッタ
リングを行い、支持基板上に、絶縁性材料からなる層中
に導電性材料からなる微粒子が分散した状態のスパッタ
リング形成層が得られるように、両材料のスパッタリン
グ条件をそれぞれ制御し、スパッタリング形成層によっ
て電子放出層を形成するようにしたものである。
(4) The fourth aspect of the present invention is the above-mentioned first aspect.
Alternatively, in the method for manufacturing an electron-emitting device according to the second aspect, a conductive material, an insulating material, and a supporting substrate on which an electron-emitting layer is formed are housed in a chamber, and the conductive material and the insulating material are provided. Each target is subjected to sputtering, and the sputtering conditions for both materials are controlled so that a sputtering forming layer in which fine particles made of a conductive material are dispersed in a layer made of an insulating material is obtained on the supporting substrate. The electron emission layer is formed by a sputtering formation layer.

【0012】(5) 本発明の第5の態様は、上述の第4
の態様に係る電子放出素子を製造する方法において、ス
パッタリング形成層における導電性材料と絶縁性材料と
の組成比が基板上で一様になるように、スパッタリング
時に支持基板を回転させるようにしたものである。
(5) The fifth aspect of the present invention relates to the above-described fourth aspect.
In the method for manufacturing an electron-emitting device according to the aspect 1, the supporting substrate is rotated during sputtering so that the composition ratio of the conductive material and the insulating material in the sputtering formation layer is uniform on the substrate. Is.

【0013】(6) 本発明の第6の態様は、上述の第1
または第2の態様に係る電子放出素子を製造する方法に
おいて、形成すべき電子放出層の組成比に応じた面積比
率のターゲット面をもつ導電性材料と絶縁性材料との複
合ターゲットを用意し、チャンバ内に電子放出層を形成
させる支持基板と複合ターゲットとを収容し、複合ター
ゲットに対するスパッタリングを行い、支持基板上にス
パッタリング形成層が得られるようにし、このスパッタ
リング形成層によって電子放出層を形成するようにした
ものである。
(6) The sixth aspect of the present invention is the above-mentioned first aspect.
Alternatively, in the method for manufacturing an electron-emitting device according to the second aspect, a composite target of a conductive material and an insulating material having a target surface having an area ratio corresponding to a composition ratio of an electron-emitting layer to be formed is prepared, A support substrate for forming an electron emission layer and a composite target are housed in a chamber, sputtering is performed on the composite target to obtain a sputtering formation layer on the support substrate, and the sputtering formation layer forms the electron emission layer. It was done like this.

【0014】(7) 本発明の第7の態様は、上述の第3
〜第6の態様に係る電子放出素子を製造する方法におい
て、蒸着もしくはスパッタリングにより支持基板上に形
成した層に対する熱処理を行い、より粒径の大きな導電
性微粒子を形成させるようにしたものである。
(7) A seventh aspect of the present invention is the above-mentioned third aspect.
In the method for manufacturing an electron-emitting device according to the sixth aspect, the layer formed on the supporting substrate by vapor deposition or sputtering is heat-treated to form conductive fine particles having a larger particle size.

【0015】[0015]

【発明の実施の形態】以下、本発明を図示する実施形態
に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on an embodiment shown in the drawings.

【0016】§1. 従来の電子放出素子の構造および
動作 はじめに、従来の一般的な表面伝導型の電子放出素子の
構造および動作原理を説明しておく。図1は、従来の表
面伝導型の電子放出素子10および対向基板20の構造
を示す断面図である。この例では、電子放出素子10
は、ガラス基板11上に電極12,13を形成し、更に
その上に電子放出層14を形成することにより構成され
ている。電子放出層14は、カソード電極として機能す
ることになり、たとえば、SnO,In,Pb
Oなどの金属酸化物、Au,Agなどの金属、カーボン
その他各種半導体など、表面伝導型の電子放出現象が知
られている材料であればどのような材料で構成してもか
まわない。一方、対向基板20は、ガラス基板21上に
透明電極22および蛍光体層23を形成したものであ
る。透明電極22は、たとえばITOなどの材料で構成
され、アノード電極として機能することになる。
§1. The structure of the conventional electron-emitting device and
Operation First, the structure and operation principle of a conventional general surface conduction electron-emitting device will be described. FIG. 1 is a cross-sectional view showing the structure of a conventional surface conduction electron-emitting device 10 and a counter substrate 20. In this example, the electron-emitting device 10
Is formed by forming electrodes 12 and 13 on a glass substrate 11 and further forming an electron emission layer 14 thereon. The electron emission layer 14 functions as a cathode electrode, and for example, SnO 2 , In 2 O 3 , Pb is used.
Any material, such as a metal oxide such as O, a metal such as Au and Ag, carbon, and various semiconductors, may be used as long as the material has a known surface conduction electron emission phenomenon. On the other hand, the counter substrate 20 is formed by forming a transparent electrode 22 and a phosphor layer 23 on a glass substrate 21. The transparent electrode 22 is made of, for example, a material such as ITO and functions as an anode electrode.

【0017】図2は、図1に示す電子放出素子10にお
けるガラス基板11上に形成された構成要素の上面図で
あり、この図における切断線1−1による断面が図1に
示されていることになる。電極12および13が所定間
隔をおいて向き合っており、その間に電子放出層14が
形成されている状態が明瞭に示されている。
FIG. 2 is a top view of the components formed on the glass substrate 11 in the electron-emitting device 10 shown in FIG. 1, and the cross section taken along the section line 1-1 in this figure is shown in FIG. It will be. It is clearly shown that the electrodes 12 and 13 are opposed to each other with a predetermined interval, and the electron emission layer 14 is formed therebetween.

【0018】いま、図1に示すように、各部に配線を施
した場合に生じる現象について考えてみる。この配線に
よれば、電極13は接地され、電極12には電源31か
ら負の電圧が印加される。また、電子放出素子10と対
向基板20との間にも、電源32によってカソード/ア
ノード間電圧が印加されるが、この図1に示す状態で
は、スイッチ33が開いているため、電圧印加は行われ
ていない。さて、電極12,13によって、電子放出層
14の両側に電圧が印加されると、電子放出層14の膜
表面部分に、図に矢印で示したような電子放出が起こ
る。これが、表面伝導型の電子放出として知られている
現象である。
Now, let us consider a phenomenon that occurs when wiring is provided to each part as shown in FIG. According to this wiring, the electrode 13 is grounded, and a negative voltage is applied to the electrode 12 from the power supply 31. The cathode / anode voltage is also applied between the electron-emitting device 10 and the counter substrate 20 by the power source 32. In the state shown in FIG. 1, however, the switch 33 is open, so that the voltage is not applied. I haven't been. Now, when a voltage is applied to both sides of the electron emission layer 14 by the electrodes 12 and 13, electron emission as indicated by an arrow in the drawing occurs on the film surface portion of the electron emission layer 14. This is a phenomenon known as surface conduction electron emission.

【0019】ここで、スイッチ33を閉じてカソード/
アノード間電圧を印加すれば、図3に示すように、電子
放出層14の表面に放出された電子は、アノード側の対
向基板20へと飛翔することになり、このようなカソー
ドからアノードへと向かう電子の衝突により、蛍光体層
23が蛍光を発することになる。ここでは、説明の便宜
上、1画素分の構成要素のみを示したが、このような1
画素分の構成要素を縦横にマトリックス状に配列すれ
ば、画素を二次元平面上に並べたフラットパネルディス
プレイを実現することができる。なお、このようなフラ
ットパネルディスプレイでは、スイッチ33を閉じた状
態のままとし、各画素ごとに電源31からの印加電圧を
調節して、画素ごとの発光状態を制御するのが一般的で
ある。より具体的には、電子放出層14に与える印加電
圧の値および印加時間を調節することにより、対向基板
20側への電子の飛翔量を制御することができる。
Here, the switch 33 is closed and the cathode /
When the voltage between the anodes is applied, the electrons emitted to the surface of the electron emission layer 14 fly to the counter substrate 20 on the anode side, as shown in FIG. The collision of electrons toward each other causes the phosphor layer 23 to emit fluorescence. Here, for convenience of explanation, only the components for one pixel are shown.
By arranging components for pixels in a matrix in a matrix, a flat panel display in which pixels are arranged on a two-dimensional plane can be realized. In such a flat panel display, it is general that the switch 33 is kept closed and the voltage applied from the power source 31 is adjusted for each pixel to control the light emitting state of each pixel. More specifically, the amount of electrons flying to the counter substrate 20 side can be controlled by adjusting the value of the voltage applied to the electron emission layer 14 and the application time.

【0020】このような電子放出特性をもった電子放出
層を形成するために、従来は導電性薄膜に対するフォー
ミング処理を行っていた。すなわち、図4の側断面図に
示すように、ガラス基板11上に一対の電極12,13
を形成した後、導電性薄膜14Zを形成し、両電極1
2,13間に電源34からフォーミング用の比較的大き
な電流Ifを供給し、ジュール熱により導電性薄膜14
Zを局所的に破壊、変形もしくは変質させて電気的に高
抵抗な領域(具体的には、0.5μm〜5μm程度の亀
裂)を生成させ、電子放出層14の形成を行っていた。
しかしながら、このようなフォーミング工程では、亀裂
の生成箇所や大きさを正確に制御することができないた
め、安定した電子放出が可能な電子放出層14を形成す
ることが困難であることは既に述べたとおりである。
In order to form an electron emission layer having such electron emission characteristics, conventionally, a forming treatment has been performed on a conductive thin film. That is, as shown in the side sectional view of FIG. 4, a pair of electrodes 12, 13 is formed on the glass substrate 11.
After forming the conductive thin film 14Z, both electrodes 1
A relatively large current If for forming is supplied from a power source 34 between the second and the third electrodes 13, and the conductive thin film 14 is formed by Joule heat.
The electron emission layer 14 is formed by locally destroying, deforming or degrading Z to generate an electrically high resistance region (specifically, a crack of about 0.5 μm to 5 μm).
However, in such a forming process, it is difficult to form the electron emission layer 14 capable of stable electron emission because it is not possible to accurately control the generation location and size of the crack. It is as follows.

【0021】§2. 本発明の電子放出素子の構造およ
び動作 本発明に係る電子放出素子は、図1に示すような表面伝
導型の電子放出素子において、電子放出層14を、導電
性材料からなる微粒子を絶縁性材料からなる層中に分散
した電子放出層により構成したものである。図5は、こ
の電子放出層の基本構成を説明するための拡大断面図で
ある。ここでは、導電性材料からなる微粒子41として
鉄(Fe)の超微粒子を用い、絶縁性材料からなる層と
して酸化マグネシウム(MgO)の層42を用いてい
る。一般に、「超微粒子」という言葉は、直径100n
m以下の微粒子に対して用いられており、本実施形態で
は、微粒子41として、直径10〜50nm程度の大き
さの鉄の超微粒子を用いている。
§2. The structure and structure of the electron-emitting device of the present invention
The operation of the electron-emitting device according to the present invention is the same as in the surface-conduction electron-emitting device as shown in FIG. 1, except that the electron-emitting layer 14 is an electron-emitting device in which fine particles made of a conductive material are dispersed in a layer made of an insulating material. It is composed of a release layer. FIG. 5 is an enlarged cross-sectional view for explaining the basic structure of this electron emission layer. Here, ultrafine particles of iron (Fe) are used as the fine particles 41 made of a conductive material, and a magnesium oxide (MgO) layer 42 is used as a layer made of an insulating material. In general, the term "ultrafine particles" has a diameter of 100n.
It is used for fine particles of m or less, and in the present embodiment, as the fine particles 41, ultrafine iron particles having a diameter of about 10 to 50 nm are used.

【0022】本願発明者は、このように、絶縁性材料か
らなる高抵抗体層42中に導電性材料からなる微粒子4
1を分散してなる層を支持基板上に形成すれば、この層
全体は電子放出層として機能することを見出したのであ
る。すなわち、図5に示すように、絶縁性材料(Mg
O)からなる高抵抗体層42に、導電性の微粒子(F
e)を分散した構造体において、両電極12,13間に
所定の印加電圧V1を供給すると、分散している多数の
超微粒子41を介して電流が流れることになり、電子放
出層14の表面から電子放出現象が見られる。このよう
な現象は、導電性微粒子41の径と分散密度とを所定条
件に保ったときに見られる。すなわち、図6に示すよう
に、高抵抗体層42中の導電性微粒子41の粒径をD
1、最も近い他の隣接微粒子との間隔をD2とすれば、
D1,D2が所定の範囲の値をとった場合に、このよう
な電子放出現象が起こる。本願発明者の行った実験によ
れば、粒径D1の上限値は100nm程度であると考え
られ、粒径D1が100nm以下の導電性微粒子を用い
れば、本発明を実現することができる。一方、隣接微粒
子との間隔D2に関する条件は、粒子の径や形状に左右
されるため、一概に数値条件を決定することはできない
が、ある程度の数値範囲が存在することは確かである。
すなわち、間隔D2があまり小さくなりすぎると、電子
放出層14全体が単なる導電層として機能してしまい、
電子放出現象は生じなくなるし、逆に、間隔D2があま
り大きくなりすぎると、隣接粒子間における電子移動が
起こらなくなり、電子放出層14全体が単なる絶縁層と
して機能してしまい、やはり電子放出現象は生じなくな
る。電子放出現象が生じるための間隔D2もしくは粒子
分布密度に関する臨界条件の決定は、現時点ではなされ
ていないが、実験によれば、概ね、D1=D2程度に設
定すると効率的な電子放出が可能である。本実施形態で
は、D1=D2=10〜50nm程度とした。なお、後
述する製造方法によれば、導電性微粒子41の径や分散
密度を自由に制御することが可能である。
As described above, the inventor of the present application has provided the high resistance layer 42 made of an insulating material with the fine particles 4 made of a conductive material.
It was found that if a layer in which 1 is dispersed is formed on a supporting substrate, this layer as a whole functions as an electron emitting layer. That is, as shown in FIG. 5, the insulating material (Mg
The conductive fine particles (F
In the structure in which e) is dispersed, when a predetermined applied voltage V1 is applied between the electrodes 12 and 13, a current flows through a large number of dispersed ultrafine particles 41, and the surface of the electron emission layer 14 is The electron emission phenomenon can be seen from. Such a phenomenon is observed when the diameter and the dispersion density of the conductive fine particles 41 are kept under predetermined conditions. That is, as shown in FIG. 6, the particle diameter of the conductive fine particles 41 in the high resistance layer 42 is D
1. If D2 is the distance from the closest other adjacent fine particles,
Such electron emission phenomenon occurs when D1 and D2 take values in a predetermined range. According to an experiment conducted by the inventor of the present application, the upper limit value of the particle diameter D1 is considered to be about 100 nm, and the present invention can be realized by using the conductive fine particles having the particle diameter D1 of 100 nm or less. On the other hand, the condition regarding the distance D2 from the adjacent fine particles depends on the diameter and shape of the particle, and therefore the numerical condition cannot be unconditionally determined, but it is certain that there is a certain numerical range.
That is, if the distance D2 becomes too small, the entire electron emission layer 14 functions as a mere conductive layer,
The electron emission phenomenon does not occur, and conversely, if the distance D2 becomes too large, electron transfer between adjacent particles does not occur, and the electron emission layer 14 as a whole functions as an insulating layer. It will not occur. Although the critical condition regarding the distance D2 or the particle distribution density for causing the electron emission phenomenon has not been determined at this time, according to the experiment, if D1 = D2 is generally set, efficient electron emission is possible. . In this embodiment, D1 = D2 = about 10 to 50 nm. According to the manufacturing method described later, the diameter and the dispersion density of the conductive fine particles 41 can be freely controlled.

【0023】このような構造体において、電子放出現象
が起こる理由について、現段階では詳細な理論的考察は
なされていない。ただ、本願発明者は、このように高抵
抗体層内に粒径100nm以下の導電性超微粒子が散在
する状態では、次のような理由により電子放出が起こり
やすい環境が生じているものと考えている。すなわち、
一般に、コロナ放電のような放電現象は鋭利な先端部か
ら生じることが知られている。粒径100nm以下の導
電性超微粒子は、この鋭利な先端部と同等の機能を果た
すであろうことは想像するに難くない。したがって、こ
のような微細な導電性超微粒子を高抵抗体層中に散在さ
せると、真空中の針先から放電が起こるのと同じよう
に、電子放出が起こるのではないかと考えられる。特
に、図5において、たとえば電極12側に負の電圧を印
加したとすると、電子放出層14の電極12近傍領域に
は、負電圧印加により過剰電荷が発生するものと考えら
れ、この過剰電荷が電子放出に寄与するものと思われ
る。なお、後述する製造方法によれば、図5に示すよう
な高抵抗体層中に導電性超微粒子が散在した状態が直ち
に得られるので、従来のように、層中に微細な亀裂を生
じさせる必要はなくなり、従来のようなフォーミング処
理は不要になる。
No detailed theoretical consideration has been given to the reason why the electron emission phenomenon occurs in such a structure at this stage. However, the inventor of the present application believes that in such a state in which conductive ultrafine particles having a particle size of 100 nm or less are scattered in the high resistance layer, an environment in which electron emission easily occurs due to the following reasons. ing. That is,
It is generally known that a discharge phenomenon such as corona discharge occurs from a sharp tip. It is not difficult to imagine that the conductive ultrafine particles having a particle diameter of 100 nm or less will perform the same function as this sharp tip. Therefore, it is considered that if such fine conductive ultrafine particles are scattered in the high resistance layer, electron emission may occur in the same manner as discharge occurs from the needle tip in vacuum. In particular, in FIG. 5, if a negative voltage is applied to the electrode 12 side, it is considered that excess charges are generated in the region of the electron emission layer 14 in the vicinity of the electrodes 12 due to the application of the negative voltage. It seems to contribute to electron emission. In addition, according to the manufacturing method described later, a state in which the conductive ultrafine particles are scattered in the high resistance layer as shown in FIG. 5 can be immediately obtained, and thus fine cracks are generated in the layer as in the conventional case. It is no longer necessary and the conventional forming process is no longer necessary.

【0024】本発明によれば、電子放出層14の表面か
ら、非常に安定した電子放出が得られる。電子放出層1
4は、図5に示すように、導電性微粒子41を高抵抗体
層42中に分散させてなる層である。もちろん、個々の
微粒子をミクロ的に見れば、それぞれ粒径D1や形状も
異なり、また、隣接する微粒子との間隔D2もそれぞれ
異なっている。しかしながら、電子放出層14全体とし
てマクロ的に見れば、各超微粒子の粒径や分布状態は均
一とみなすことができ、非常に安定した電子放出が得ら
れるのである。また、たとえば、この1つの電子放出層
14によって1画素を表示するディスプレイ装置を製造
する場合、支持基板上には多数の独立した電子放出層1
4が形成されることになるが、マクロ的に見れば、各電
子放出層14内の超微粒子の粒径や分布状態はほぼ同一
になり、画素間における表示特性も均一になる。このた
め、画素間の表示特性にムラのない高品位のディスプレ
イ装置が実現できる。
According to the present invention, very stable electron emission can be obtained from the surface of the electron emission layer 14. Electron emission layer 1
As shown in FIG. 5, 4 is a layer in which conductive fine particles 41 are dispersed in a high resistance layer 42. Of course, when the individual fine particles are viewed microscopically, the particle size D1 and the shape are different, and the distance D2 between adjacent fine particles is also different. However, when viewed as a macroscopic view of the electron emission layer 14 as a whole, the particle size and distribution state of each ultrafine particle can be regarded as uniform, and very stable electron emission can be obtained. Further, for example, when manufacturing a display device that displays one pixel by using this one electron emission layer 14, a large number of independent electron emission layers 1 are formed on the support substrate.
4 is formed, but from a macroscopic point of view, the particle size and distribution state of the ultrafine particles in each electron emission layer 14 are almost the same, and the display characteristics between pixels are also uniform. Therefore, it is possible to realize a high-quality display device in which display characteristics between pixels are uniform.

【0025】なお、上述の実施形態では、導電性材料か
らなる微粒子として鉄(Fe)の超微粒子を用い、絶縁
性材料からなる層として酸化マグネシウム(MgO)の
層を用いているが、各材料はこれらに限定されるもので
はなく、微粒子として導電性を有する材料を用い、この
微粒子を分散させるための高抵抗体層として絶縁性を有
する材料を用いれば、本発明の電子放出現象を得ること
は可能である。たとえば、導電性微粒子用の材料として
は、Feの他にも、Mg,Al,Si,Ti,V,C
r,Mn,Co,Ni,Cu,Zn,Nb,Mo,P
d,Ag,In,Sn,Ta,W,Ir,Pt,Au,
Pbなどの金属やこれらの合金、SnO,In
,PbOなどの金属化合物やカーボン、あるいは
半導体を用いることができ、高抵抗体層用の材料として
はMgOの他にも、Al,SiO,CaO,Y
,ZrO,SiNなどの絶縁性材料を用いるこ
ともできる。あるいは、高抵抗体層用の材料としては、
ポリイミドなど、蒸着やスパッタなどが可能な有機物材
料を用いてもよい。
In the above embodiment, ultrafine particles of iron (Fe) are used as fine particles made of a conductive material, and magnesium oxide (MgO) layer is used as a layer made of an insulating material. Is not limited to these, and if an electrically conductive material is used as the fine particles and an insulating material is used as the high resistance layer for dispersing the fine particles, the electron emission phenomenon of the present invention can be obtained. Is possible. For example, as the material for the conductive fine particles, in addition to Fe, Mg, Al, Si, Ti, V, C
r, Mn, Co, Ni, Cu, Zn, Nb, Mo, P
d, Ag, In, Sn, Ta, W, Ir, Pt, Au,
Metals such as Pb and their alloys, SnO 2 , In
A metal compound such as 2 O 3 , PbO, carbon, or a semiconductor can be used. As a material for the high resistance layer, in addition to MgO, Al 2 O 3 , SiO 2 , CaO, Y
It is also possible to use an insulating material such as 2 O 3 , ZrO 2 , or SiN. Alternatively, as the material for the high resistance layer,
An organic material capable of vapor deposition or sputtering such as polyimide may be used.

【0026】§3. 本発明の電子放出素子の別な実施
形態 本発明に係る電子放出素子は、図1に示すような構造に
限定されるものではなく、支持基板上に、導電性材料か
らなる微粒子を絶縁性材料からなる薄膜層中に分散した
電子放出層と、この電子放出層に接触し互いに所定間隔
をおいて配置された一対の電極と、が形成された構造で
あれば、どのような構造であってもかまわない。たとえ
ば、図1に示す従来構造の電子放出素子に本発明を適用
する場合は、既に述べたように、電子放出層14を図5
に示す微粒子分散構造をもった薄膜層にすればよい。以
下、いくつかの別な実施形態の構造を例示しておく。
§3. Another implementation of the electron-emitting device of the present invention
Form The electron-emitting device according to the present invention is not limited to the structure as shown in FIG. 1, and the electron-emitting device in which fine particles made of a conductive material are dispersed in a thin film layer made of an insulating material is formed on a supporting substrate. Any structure may be used as long as it is a structure in which a layer and a pair of electrodes that are in contact with the electron emission layer and are arranged at a predetermined distance from each other are formed. For example, when the present invention is applied to the electron-emitting device having the conventional structure shown in FIG. 1, the electron-emitting layer 14 is formed on the electron-emitting layer 14 as shown in FIG.
It may be a thin film layer having a fine particle dispersion structure shown in. Hereinafter, the structures of some other embodiments will be exemplified.

【0027】図1あるいは図5に示す構造は、支持基板
11上に電極12,電子放出層14,電極13を横に並
べたものである。これに対して、図7に示す構造は、こ
れを縦に並べるようにしたものである。すなわち、ま
ず、図7(a) に示すように、支持基板51(図示されて
いない)の上に、下部電極層52,中間絶縁層53,上
部電極層54を積層した三層構造体を形成し、更に、そ
の側面端部に、図7(b)に示すように電子放出層55を
形成するのである。ここで、電子放出層55は、図5に
示す例と同様に、高抵抗体層内に導電性微粒子を分散し
た薄膜層である。このような構造によっても、電子放出
素子50を形成することができる。
In the structure shown in FIG. 1 or 5, an electrode 12, an electron emission layer 14 and an electrode 13 are arranged side by side on a support substrate 11. On the other hand, in the structure shown in FIG. 7, the structures are arranged vertically. That is, first, as shown in FIG. 7A, a three-layer structure in which a lower electrode layer 52, an intermediate insulating layer 53, and an upper electrode layer 54 are laminated on a supporting substrate 51 (not shown) is formed. Then, an electron emission layer 55 is formed on the side surface end portion as shown in FIG. 7B. Here, the electron emission layer 55 is a thin film layer in which conductive fine particles are dispersed in a high resistance layer, as in the example shown in FIG. The electron-emitting device 50 can be formed also with such a structure.

【0028】すなわち、図8の側断面図に示されている
ように、ガラス基板51上に、下部電極層52,中間絶
縁層53,上部電極層54を積層した三層構造体を形成
し、更に、その側面端部に、電子放出層55を形成して
なる電子放出素子50を用意し、その上方に対向基板2
0を配置する。対向基板20は、ガラス基板21上に透
明電極22および蛍光体層23を形成したものである。
ここで、図8に示すように各部に配線を施す。この配線
によれば、電極層52は接地され、電極層54には電源
31から負の電圧が印加される。また、電子放出素子5
0と対向基板20との間にも、電源32によってカソー
ド/アノード間電圧が印加されるが、この図8に示す状
態では、スイッチ33が開いているため、電圧印加は行
われていない。電極層52,54によって、電子放出層
55の両側に電圧が印加されると、電子放出層55の膜
表面部分に、図に矢印で示したような電子放出が起こ
る。
That is, as shown in the side sectional view of FIG. 8, a three-layer structure in which a lower electrode layer 52, an intermediate insulating layer 53, and an upper electrode layer 54 are laminated on a glass substrate 51 is formed, Further, an electron-emitting device 50 having an electron-emitting layer 55 formed on the side surface end is prepared, and the counter substrate 2 is provided above the electron-emitting device 50.
0 is placed. The opposing substrate 20 is formed by forming a transparent electrode 22 and a phosphor layer 23 on a glass substrate 21.
Here, as shown in FIG. 8, wiring is provided to each part. With this wiring, the electrode layer 52 is grounded, and a negative voltage is applied to the electrode layer 54 from the power supply 31. In addition, the electron-emitting device 5
The cathode / anode voltage is also applied between 0 and the counter substrate 20 by the power supply 32, but in the state shown in FIG. 8, the voltage is not applied because the switch 33 is open. When a voltage is applied to both sides of the electron emission layer 55 by the electrode layers 52 and 54, electron emission as indicated by an arrow in the figure occurs at the film surface portion of the electron emission layer 55.

【0029】ここで、スイッチ33を閉じてカソード/
アノード間電圧を印加すれば、図9に示すように、電子
放出層55の表面に放出された電子は、アノード側の対
向基板20へと飛翔することになり、このようなカソー
ドからアノードへと向かう電子の衝突により、蛍光体層
23が蛍光を発することになる。ここでは、説明の便宜
上、1画素分の構成要素のみを示したが、このような1
画素分の構成要素を縦横にマトリックス状に配列すれ
ば、画素を二次元平面上に並べたフラットパネルディス
プレイを実現することができる。なお、このようなフラ
ットパネルディスプレイでは、スイッチ33を閉じた状
態のままとし、各画素ごとに電源31からの印加電圧を
調節して、画素ごとの発光状態を制御するのが一般的で
ある。より具体的には、電子放出層55に与える印加電
圧の値および印加時間を調節することにより、対向基板
20側への電子の飛翔量を制御することができる。
Here, the switch 33 is closed and the cathode /
When the voltage between the anodes is applied, the electrons emitted to the surface of the electron emission layer 55 will fly to the counter substrate 20 on the anode side, as shown in FIG. The collision of electrons toward each other causes the phosphor layer 23 to emit fluorescence. Here, for convenience of explanation, only the components for one pixel are shown.
By arranging components for pixels in a matrix in a matrix, a flat panel display in which pixels are arranged on a two-dimensional plane can be realized. In such a flat panel display, it is general that the switch 33 is kept closed and the voltage applied from the power source 31 is adjusted for each pixel to control the light emitting state of each pixel. More specifically, the amount of electrons flying to the counter substrate 20 side can be controlled by adjusting the value of the voltage applied to the electron emission layer 55 and the application time.

【0030】図10に示す構造は、図7に示す構造に段
差を設けたものである。すなわち、まず、図10(a) に
示すように、支持基板61(図示されていない)の上
に、下部電極層62,中間絶縁層63,上部電極層64
を積層した三層構造体を形成する。この三層構造体は、
側部が段差構造となっている。そこで、この段差構造部
分に、図10(b) に示すように電子放出層65を形成す
るのである。ここで、電子放出層65は、図5に示す例
と同様に、高抵抗体層内に導電性微粒子を分散した層で
ある。このような構造によっても、電子放出素子60を
形成することができる。
The structure shown in FIG. 10 is the structure shown in FIG. 7 with steps. That is, first, as shown in FIG. 10A, a lower electrode layer 62, an intermediate insulating layer 63, and an upper electrode layer 64 are formed on a supporting substrate 61 (not shown).
To form a three-layer structure. This three-layer structure is
The side part has a step structure. Therefore, the electron emission layer 65 is formed in this step structure portion as shown in FIG. 10 (b). Here, the electron emission layer 65 is a layer in which conductive fine particles are dispersed in the high resistance layer, as in the example shown in FIG. The electron-emitting device 60 can also be formed with such a structure.

【0031】要するに、本発明の特徴は、導電性材料か
らなる微粒子を絶縁性材料からなる高抵抗体層中に分散
して電子放出層を形成する点にあり、この電子放出層に
対して一対の電極をどのような形態で接触させて電子放
出素子を構成してもかまわない。
In short, the feature of the present invention resides in that fine particles made of a conductive material are dispersed in a high resistance layer made of an insulating material to form an electron emission layer. The electrodes may be contacted in any form to form an electron-emitting device.

【0032】§4. 本発明に係る電子放出層の製造方
上述したように、本発明の特徴は、高抵抗体層中に導電
性微粒子を分散した電子放出層を形成する点にあるが、
このような電子放出層は、非常に簡便な製造プロセスで
製造可能である。たとえば、チャンバ内に導電性材料
と、絶縁性材料と、支持基板とを収容し、導電性材料お
よび絶縁性材料を加熱して蒸発させ、支持基板上の蒸着
層として電子放出層を得ることができる。この場合、両
材料の加熱条件をそれぞれ制御し、絶縁性材料からなる
高抵抗体層中に導電性材料からなる微粒子が分散した状
態の蒸着層が形成されるようにすることになる。具体的
には、絶縁性材料の蒸発量に比べて、導電性材料の蒸発
量を抑えるような温度制御が行われることになる。
§4. Method for manufacturing electron emission layer according to the present invention
Method As described above, the feature of the present invention is that an electron emission layer in which conductive particles are dispersed in a high resistance layer is formed.
Such an electron emission layer can be manufactured by a very simple manufacturing process. For example, a conductive material, an insulating material, and a supporting substrate are housed in a chamber, the conductive material and the insulating material are heated and evaporated, and an electron emission layer can be obtained as a vapor deposition layer over the supporting substrate. it can. In this case, the heating conditions of both materials are controlled so that the vapor deposition layer in which fine particles made of a conductive material are dispersed in the high resistance layer made of an insulating material is formed. Specifically, the temperature control is performed so as to suppress the evaporation amount of the conductive material as compared with the evaporation amount of the insulating material.

【0033】蒸着法の代わりに、スパッタリング法を用
いることも可能である。すなわち、チャンバ内に収容し
た導電性材料および絶縁性材料をそれぞれターゲットと
するスパッタリングを行い、支持基板上にスパッタリン
グ形成層を得ればよい。この場合、両材料のスパッタリ
ング条件をそれぞれ制御し、絶縁性材料からなる高抵抗
体層中に導電性材料からなる微粒子が分散した状態のス
パッタリング形成層が得られるようにする。具体的に
は、絶縁性材料のスパッタ量に比べて、導電性材料のス
パッタ量を抑えるような制御が行われることになる。な
お、スパッタリング形成層における導電性材料と絶縁性
材料との組成比が基板上で一様になるように、スパッタ
リング時に支持基板を回転させるようにするのが好まし
い。
It is also possible to use a sputtering method instead of the vapor deposition method. That is, it suffices to perform sputtering with the conductive material and the insulating material housed in the chamber as targets to obtain a sputtering formation layer on the supporting substrate. In this case, the sputtering conditions of both materials are controlled so that the high-resistivity layer made of an insulating material can obtain a sputtering formation layer in which fine particles made of a conductive material are dispersed. Specifically, control is performed so as to suppress the amount of conductive material sputtered as compared with the amount of insulating material sputtered. The supporting substrate is preferably rotated during sputtering so that the composition ratio of the conductive material and the insulating material in the sputtering formation layer is uniform on the substrate.

【0034】また、スパッタリング法を用いる場合に
は、導電性材料と絶縁性材料との複合ターゲットを用い
ることが可能である。すなわち、形成すべき電子放出層
の組成比に応じた面積比率のターゲット面をもつ導電性
材料と絶縁性材料との複合ターゲットを用意しておけ
ば、この複合ターゲットに対するスパッタリングを行う
だけで所望の電子放出層を形成することが可能になる。
When the sputtering method is used, it is possible to use a composite target of a conductive material and an insulating material. That is, if a composite target of a conductive material and an insulative material having a target surface having an area ratio corresponding to the composition ratio of the electron emission layer to be formed is prepared, a desired target can be obtained only by performing sputtering on the composite target. It becomes possible to form the electron emission layer.

【0035】なお、蒸着もしくはスパッタリングにより
支持基板上に形成した層に対する熱処理を行えば、より
粒径の大きな導電性微粒子を形成させることが可能にな
る。前述したように、導電性微粒子の粒径や分布密度
は、電子放出効率を左右するパラメータとなる。そこ
で、最適な粒径や分布密度をもった電子放出層を、蒸着
やスパッタリングにより形成することができなかった場
合には、この層に熱を加えることにより、粒径や分布密
度の調整を行うことができる。すなわち、熱を加える
と、近接する複数の粒子が融合してより大きな粒子が形
成される現象が起こるため、粒径を拡大するとともに粒
数を減少させることができる。
By conducting heat treatment on the layer formed on the supporting substrate by vapor deposition or sputtering, it becomes possible to form conductive fine particles having a larger particle size. As described above, the particle size and distribution density of the conductive fine particles are parameters that influence the electron emission efficiency. Therefore, when the electron emission layer having the optimum particle size and distribution density cannot be formed by vapor deposition or sputtering, the particle size and distribution density are adjusted by applying heat to this layer. be able to. That is, when heat is applied, a phenomenon in which a plurality of adjacent particles are fused to form larger particles occurs, so that the particle size can be increased and the number of particles can be reduced.

【0036】[0036]

【実施例】以下、本発明に係る電子放出素子の具体的な
製造方法を図示するいくつかの実施例に基いて説明す
る。この製造プロセスは、いわゆる蒸着法あるいはスパ
ッタリング法と呼ばれる成膜技術を利用したものであ
る。この方法によれば、導電性微粒子を分散した高抵抗
体層を基板上に形成させることが、短時間で、かつ非常
に簡単なプロセスで行うことができる。なお、実際に、
ディスプレイ装置などへ応用する場合には、以下に述べ
る蒸着法あるいはスパッタリング法によって、支持基板
上の一面に電子放出層を形成した後、エッチング処理な
どにより必要な箇所にのみ電子放出層を残すパターニン
グ処理を行うか、あるいは、蒸着時やスパッタリング時
に、支持基板上に所定のマスクを配置して、必要な部分
にのみ選択的に電子放出層を形成させるようにすればよ
い。
EXAMPLES A specific method of manufacturing an electron-emitting device according to the present invention will be described below with reference to some examples. This manufacturing process uses a film forming technique called a so-called vapor deposition method or sputtering method. According to this method, it is possible to form the high resistance layer in which the conductive fine particles are dispersed on the substrate in a short time and by a very simple process. Actually,
When applied to a display device, etc., a patterning process that leaves the electron-emitting layer only in the necessary places by etching after forming the electron-emitting layer on one surface of the supporting substrate by the vapor deposition method or the sputtering method described below. Alternatively, a predetermined mask may be arranged on the supporting substrate at the time of vapor deposition or sputtering to selectively form the electron emission layer only on a necessary portion.

【0037】(1) 第1の製造方法(蒸着法) まず、図11に示すように、チャンバ内に導電性材料と
しての鉄(Fe)と絶縁性材料としての酸化マグネシウ
ム(MgO)とを用意し、電子放出層を形成させる支持
基板70を配置する。そして、各材料をそれぞれ所定の
温度で加熱して蒸発させ、蒸発した材料を支持基板70
上に蒸着させる。この実施例では、電子線を用いた加熱
による蒸着(EB蒸着)を行っているが、材料の加熱は
どのような方法で行ってもかまわない。図5に構造を示
すように、支持基板70上に形成される電子放出層は、
酸化マグネシウムの層中に鉄の微粒子が分散した状態に
なっている必要がある。このため、各材料の蒸発量(す
なわち、各材料の加熱温度)をそれぞれ適当に制御しな
ければならない。この実施例では、鉄については、0.
5nm/秒の速度で蒸着膜が形成されるような条件で蒸
発させ、酸化マグネシウムについては、10nm/秒の
速度で蒸着膜が形成されるような条件で蒸発させている
(別言すれば、鉄:酸化マグネシウムを、1:20の割
合で蒸発させている)。このように、得られる蒸着層、
すなわち電子放出層の組成比は、各材料の蒸着レートを
変えることにより適宜調節が可能であり、この組成比に
より、電子放出層全体の抵抗値が左右されることにな
る。
(1) First Manufacturing Method (Evaporation Method) First, as shown in FIG. 11, iron (Fe) as a conductive material and magnesium oxide (MgO) as an insulating material are prepared in a chamber. Then, the support substrate 70 on which the electron emission layer is formed is arranged. Then, each material is heated at a predetermined temperature to be evaporated, and the evaporated material is supported by the supporting substrate 70.
Deposit on top. In this embodiment, vapor deposition by heating using an electron beam (EB vapor deposition) is performed, but the material may be heated by any method. As shown in the structure of FIG. 5, the electron emission layer formed on the support substrate 70 is
It is necessary that fine particles of iron are dispersed in the layer of magnesium oxide. Therefore, the evaporation amount of each material (that is, the heating temperature of each material) must be controlled appropriately. In this example, for iron, 0.
Evaporation is performed under the condition that the vapor deposition film is formed at a rate of 5 nm / sec, and magnesium oxide is vaporized under the condition that the vapor deposition film is formed at a rate of 10 nm / sec (in other words, Iron: magnesium oxide is evaporated at a ratio of 1:20). Thus, the vapor deposition layer obtained,
That is, the composition ratio of the electron emission layer can be appropriately adjusted by changing the vapor deposition rate of each material, and this composition ratio affects the resistance value of the entire electron emission layer.

【0038】このような条件で蒸着を行った結果、支持
基板70上に、厚み100nmの酸化マグネシウムから
なる高抵抗体層が形成され、その中に、粒径1〜5nm
程度(平均粒径が3nm程度)の鉄の超微粒子が分散し
た状態の蒸着層が得られた。この蒸着層をそのまま電子
放出層として用いた場合、あまり効率の良い電子放出は
得られなかった。これは、鉄の超微粒子の粒径が小さす
ぎるためと思われる。そこで、この蒸着層を300℃の
温度環境に約1時間放置して熱処理を行った。これによ
り、隣接する複数の超微粒子が融合し、鉄の超微粒子の
平均粒径が15nm程度まで拡大した。この熱処理後の
蒸着層を電子放出層として用いた結果、表面から効率的
な電子放出が得られた。
As a result of vapor deposition under such conditions, a high-resistivity layer made of magnesium oxide having a thickness of 100 nm is formed on the support substrate 70, and a grain size of 1 to 5 nm is formed therein.
A vapor deposition layer was obtained in which ultrafine particles of iron having an average particle size (average particle size of about 3 nm) were dispersed. When this vapor-deposited layer was used as it was as an electron emission layer, very efficient electron emission was not obtained. This is probably because the ultrafine iron particles are too small. Therefore, this deposited layer was left in a temperature environment of 300 ° C. for about 1 hour to be heat-treated. As a result, a plurality of adjacent ultrafine particles were fused and the average particle diameter of the iron ultrafine particles was expanded to about 15 nm. As a result of using the vapor-deposited layer after the heat treatment as an electron emission layer, efficient electron emission was obtained from the surface.

【0039】なお、支持基板70上に、導電性材料と絶
縁性材料との組成比が一様な蒸着層を形成するために
は、図11に示す両材料間の距離L1をできるだけ小さ
くし、蒸発源に材料の偏りが生じないようにするととも
に、蒸発源と支持基板70との距離L2をできるだけ大
きくするのが好ましい。
In order to form a vapor deposition layer on the supporting substrate 70 in which the composition ratio of the conductive material and the insulating material is uniform, the distance L1 between both materials shown in FIG. It is preferable that the material of the evaporation source is not biased and that the distance L2 between the evaporation source and the supporting substrate 70 is as large as possible.

【0040】(2) 第2の製造方法(スパッタリング法) 上述の蒸着法では、各材料を加熱して蒸発させている
が、その代わりにスパッタリングを行うことも可能であ
る。すなわち、図11に示す鉄の材料と酸化マグネシウ
ムの材料とをそれぞれターゲットとしてスパッタリング
を行えば、支持基板70上にスパッタリング形成層を得
ることができる。この場合も、各材料に対するスパッタ
リング条件をそれぞれ別個に制御すれば、所望の組成比
をもったスパッタリング形成層を得ることができる。な
お、導電性材料と絶縁性材料との組成比が一様なスパッ
タリング形成層を支持基板70上に得るためには、支持
基板70を、その基板面に平行な面内において回転させ
ながらスパッタリングを行うようにするのが好ましい。
(2) Second Manufacturing Method (Sputtering Method) In the above vapor deposition method, each material is heated and evaporated, but sputtering can be performed instead. That is, if the iron material and the magnesium oxide material shown in FIG. 11 are used as targets to perform sputtering, a sputtering formation layer can be obtained on the support substrate 70. Also in this case, if the sputtering conditions for each material are controlled separately, a sputtering forming layer having a desired composition ratio can be obtained. Note that in order to obtain the sputtering formation layer having a uniform composition ratio of the conductive material and the insulating material on the supporting substrate 70, the sputtering is performed while rotating the supporting substrate 70 in a plane parallel to the substrate surface. It is preferable to do so.

【0041】また、スパッタリング法を行う場合には、
導電性材料と絶縁性材料との複合ターゲットを用いるこ
とも可能である。すなわち、図12に示すように、鉄と
酸化マグネシウムとからなる複合ターゲットを用意すれ
ば、この複合ターゲットに対する一元スパッタリングを
行うだけで、支持基板70上に所望の組成比の電子放出
層を得ることが可能である。この場合、形成される電子
放出層を構成する導電性材料と絶縁性材料との組成比
は、用意した複合ターゲットのターゲット面の組成比に
よって決定されることになる。この実施例の場合、酸化
マグネシウムのバルク中に、鉄のチップを埋め込んだ複
合ターゲットが用いられるが、スパッタリングの対象と
なるターゲット面における酸化マグネシウムと鉄との面
積比が、たとえば50:1になるような複合ターゲット
を用いるようにすれば、両者の組成比が20:1となる
ような電子放出層を支持基板70上に得ることができる
ようになる(材料により、それぞれスパッタレートが異
なるので、複合ターゲットの組成比は各材料のスパッタ
レートを考慮して定めることになる)。
When performing the sputtering method,
It is also possible to use a composite target of a conductive material and an insulating material. That is, as shown in FIG. 12, if a composite target made of iron and magnesium oxide is prepared, an electron emission layer having a desired composition ratio can be obtained on the supporting substrate 70 only by performing unitary sputtering on the composite target. Is possible. In this case, the composition ratio of the conductive material and the insulating material forming the formed electron emission layer is determined by the composition ratio of the target surface of the prepared composite target. In the case of this embodiment, a composite target in which iron chips are embedded in a bulk of magnesium oxide is used, and the area ratio of magnesium oxide and iron on the target surface to be sputtered is, for example, 50: 1. By using such a composite target, it becomes possible to obtain an electron emission layer having a composition ratio of both of 20: 1 on the supporting substrate 70 (since the sputter rate varies depending on the material, The composition ratio of the composite target will be determined in consideration of the sputter rate of each material).

【0042】もちろん、このようなスパッタリング法に
より形成した層に対して、前述した熱処理を施し、鉄微
粒子の粒径を拡大させることも可能である。
Of course, it is possible to increase the particle size of the iron fine particles by subjecting the layer formed by such a sputtering method to the heat treatment described above.

【0043】[0043]

【発明の効果】以上のとおり本発明によれば、導電性微
粒子を高抵抗体層中に分散することにより電子放出層を
形成するようにしたため、安定した電子放出が可能であ
り、また、製造プロセスが簡便な電子放出素子を実現す
ることが可能になる。
As described above, according to the present invention, since the electron emission layer is formed by dispersing the conductive fine particles in the high resistance layer, stable electron emission is possible, and the production is also improved. It becomes possible to realize an electron-emitting device having a simple process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来提案されている一般的な表面伝導型の電子
放出素子10および対向基板20の構造を示す断面図で
ある。
FIG. 1 is a cross-sectional view showing a structure of a general surface conduction type electron-emitting device 10 and a counter substrate 20 which have been conventionally proposed.

【図2】図1に示す電子放出素子10におけるガラス基
板11上に形成された構成要素の上面図であり、この図
における切断線1−1による断面が図1に示されてい
る。
2 is a top view of components formed on a glass substrate 11 in the electron-emitting device 10 shown in FIG. 1, and a cross section taken along a cutting line 1-1 in this figure is shown in FIG.

【図3】図1に示す電子放出素子10からの電子放出が
行われている状態を示す断面図である。
3 is a cross-sectional view showing a state where electrons are being emitted from an electron-emitting device 10 shown in FIG.

【図4】図1に示す電子放出素子10の電子放出層14
をフォーミング処理により形成する方法を示す断面図で
ある。
4 is an electron emission layer 14 of the electron emission device 10 shown in FIG.
FIG. 6 is a cross-sectional view showing a method of forming a by a forming process.

【図5】本発明に係る電子放出素子における電子放出層
の基本構成を説明するための拡大断面図である。
FIG. 5 is an enlarged cross-sectional view for explaining a basic structure of an electron emitting layer in the electron emitting device according to the present invention.

【図6】図5に示す電子放出層における粒子の分布状態
を示す図である。
6 is a diagram showing a distribution state of particles in the electron emission layer shown in FIG.

【図7】本発明の別な一実施形態に係る電子放出素子5
0の具体的な構造を示す斜視図である。
FIG. 7 is an electron-emitting device 5 according to another embodiment of the present invention.
It is a perspective view which shows the concrete structure of 0.

【図8】図7に示す電子放出素子50および対向基板2
0の構造を示す断面図である。
8 is an electron-emitting device 50 and a counter substrate 2 shown in FIG.
It is sectional drawing which shows the structure of 0.

【図9】図7に示す電子放出素子50からの電子放出が
行われている状態を示す断面図である。
9 is a cross-sectional view showing a state where electrons are being emitted from the electron-emitting device 50 shown in FIG.

【図10】本発明の更に別な一実施形態に係る電子放出
素子60の具体的な構造を示す斜視図である。
FIG. 10 is a perspective view showing a specific structure of an electron-emitting device 60 according to another embodiment of the present invention.

【図11】本発明に係る電子放出素子の第1の製造方法
を示す概念図である。
FIG. 11 is a conceptual diagram showing a first method of manufacturing an electron-emitting device according to the present invention.

【図12】本発明に係る電子放出素子の第2の製造方法
を示す概念図である。
FIG. 12 is a conceptual diagram showing a second manufacturing method of the electron-emitting device according to the present invention.

【符号の説明】[Explanation of symbols]

10…電子放出素子 11…ガラス基板 12…電極 13…電極 14…電子放出層 14Z…導電性薄膜 20…対向基板 21…ガラス基板 22…透明電極 23…蛍光体層 31…電源 32…電源 33…スイッチ 34…電源 41…導電性微粒子 42…高抵抗体層 50…電子放出素子 51…支持基板 52…下部電極層 53…中間絶縁層 54…上部電極層 55…電子放出層 60…電子放出素子 61…支持基板 62…下部電極層 63…中間絶縁層 64…上部電極層 65…電子放出層 70…支持基板 D1…導電性微粒子の粒径 D2…導電性微粒子間の距離 I1…ダイオード電流 I2…放出電流 If…フォーミング用電流 V1…印加電圧 V2…アノード電圧 10 ... Electron emitting element 11 ... Glass substrate 12 ... Electrode 13 ... Electrode 14 ... Electron emitting layer 14Z ... Conductive thin film 20 ... Counter substrate 21 ... Glass substrate 22 ... Transparent electrode 23 ... Phosphor layer 31 ... Power source 32 ... Power source 33 ... Switch 34 ... Power source 41 ... Conductive fine particles 42 ... High resistance layer 50 ... Electron emitting element 51 ... Support substrate 52 ... Lower electrode layer 53 ... Intermediate insulating layer 54 ... Upper electrode layer 55 ... Electron emitting layer 60 ... Electron emitting element 61 ... Support substrate 62 ... Lower electrode layer 63 ... Intermediate insulating layer 64 ... Upper electrode layer 65 ... Electron emission layer 70 ... Support substrate D1 ... Particle size of conductive particles D2 ... Distance between conductive particles I1 ... Diode current I2 ... Emission Current If ... Forming current V1 ... Applied voltage V2 ... Anode voltage

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 導電性材料からなる微粒子を絶縁性材料
からなる層中に分散した電子放出層と、この電子放出層
に接触し互いに所定間隔をおいて配置された一対の電極
と、前記電子放出層および前記一対の電極を支持する支
持基板と、を有することを特徴とする電子放出素子。
1. An electron emitting layer in which fine particles made of a conductive material are dispersed in a layer made of an insulating material, a pair of electrodes which are in contact with the electron emitting layer and are spaced apart from each other by a predetermined distance, and the electrons. An electron-emitting device comprising: an emission layer and a support substrate that supports the pair of electrodes.
【請求項2】 請求項1に記載の電子放出素子におい
て、 電子放出層を構成する各微粒子として、直径が100n
m以下の超微粒子を用いたことを特徴とする電子放出素
子。
2. The electron-emitting device according to claim 1, wherein each of the fine particles forming the electron-emitting layer has a diameter of 100 n.
An electron-emitting device characterized by using ultrafine particles of m or less.
【請求項3】 請求項1または2に記載の電子放出素子
の製造方法において、 チャンバ内に導電性材料と、絶縁性材料と、電子放出層
を形成させる支持基板とを収容し、前記導電性材料およ
び前記絶縁性材料を加熱して蒸発させ、 前記支持基板上に、前記絶縁性材料からなる層中に前記
導電性材料からなる微粒子が分散した状態の蒸着層が形
成されるように、両材料の加熱条件をそれぞれ制御し、
前記蒸着層によって電子放出層を形成することを特徴と
する電子放出素子の製造方法。
3. The method for manufacturing an electron-emitting device according to claim 1, wherein the chamber contains a conductive material, an insulating material, and a support substrate on which an electron-emitting layer is formed, and the conductive material is used. The material and the insulating material are heated to evaporate, and a vapor deposition layer in which fine particles made of the conductive material are dispersed in a layer made of the insulating material is formed on the support substrate. Each heating condition of the material is controlled,
A method of manufacturing an electron-emitting device, comprising forming an electron-emitting layer by the vapor deposition layer.
【請求項4】 請求項1または2に記載の電子放出素子
の製造方法において、 チャンバ内に導電性材料と、絶縁性材料と、電子放出層
を形成させる支持基板とを収容し、前記導電性材料およ
び前記絶縁性材料をそれぞれターゲットとするスパッタ
リングを行い、 前記支持基板上に、前記絶縁性材料からなる層中に前記
導電性材料からなる微粒子が分散した状態のスパッタリ
ング形成層が得られるように、両材料のスパッタリング
条件をそれぞれ制御し、前記スパッタリング形成層によ
って電子放出層を形成することを特徴とする電子放出素
子の製造方法。
4. The method for manufacturing an electron-emitting device according to claim 1, wherein a conductive material, an insulating material, and a supporting substrate on which an electron-emitting layer is formed are housed in a chamber, and the conductive material is used. Sputtering is performed using a material and the insulating material as targets, so that a sputtering formation layer in which fine particles made of the conductive material are dispersed in the layer made of the insulating material is obtained on the support substrate. A method for manufacturing an electron-emitting device, wherein the electron-emitting layer is formed by the sputtering forming layer by controlling the sputtering conditions of both materials.
【請求項5】 請求項4に記載の電子放出素子の製造方
法において、 スパッタリング形成層における導電性材料と絶縁性材料
との組成比が基板上で一様になるように、スパッタリン
グ時に支持基板を回転させることを特徴とする電子放出
素子の製造方法。
5. The method for manufacturing an electron-emitting device according to claim 4, wherein the supporting substrate is formed during sputtering so that the composition ratio of the conductive material and the insulating material in the sputtering formation layer is uniform on the substrate. A method for manufacturing an electron-emitting device, which comprises rotating the electron-emitting device.
【請求項6】 請求項1または2に記載の電子放出素子
の製造方法において、 形成すべき電子放出層の組成比に応じた面積比率のター
ゲット面をもつ導電性材料と絶縁性材料との複合ターゲ
ットを用意し、 チャンバ内に前記電子放出層を形成させる支持基板と前
記複合ターゲットとを収容し、前記複合ターゲットに対
するスパッタリングを行い、前記支持基板上にスパッタ
リング形成層が得られるようにし、このスパッタリング
形成層によって電子放出層を形成することを特徴とする
電子放出素子の製造方法。
6. The method of manufacturing an electron-emitting device according to claim 1, wherein a composite of a conductive material and an insulating material having a target surface having an area ratio corresponding to a composition ratio of an electron-emitting layer to be formed. A target is prepared, a support substrate for forming the electron emission layer and the composite target are housed in a chamber, sputtering is performed on the composite target, and a sputtering formation layer is obtained on the support substrate. A method for manufacturing an electron-emitting device, comprising forming an electron-emitting layer with a forming layer.
【請求項7】 請求項3〜6のいずれかに記載の電子放
出素子の製造方法において、 蒸着もしくはスパッタリングにより支持基板上に形成し
た層に対する熱処理を行い、より粒径の大きな導電性微
粒子を形成させることを特徴とする電子放出素子の製造
方法。
7. The method of manufacturing an electron-emitting device according to claim 3, wherein a layer formed on the supporting substrate by vapor deposition or sputtering is heat-treated to form conductive fine particles having a larger particle size. A method of manufacturing an electron-emitting device, comprising:
JP34738595A 1995-12-13 1995-12-13 Electron emitting element and manufacture thereof Pending JPH09161659A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34738595A JPH09161659A (en) 1995-12-13 1995-12-13 Electron emitting element and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34738595A JPH09161659A (en) 1995-12-13 1995-12-13 Electron emitting element and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH09161659A true JPH09161659A (en) 1997-06-20

Family

ID=18389874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34738595A Pending JPH09161659A (en) 1995-12-13 1995-12-13 Electron emitting element and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH09161659A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207239A (en) * 2002-12-20 2004-07-22 Samsung Sdi Co Ltd Field emission device and its manufacturing method
US7391150B2 (en) 2004-03-10 2008-06-24 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display device and information display and reproduction apparatus using image display device, and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207239A (en) * 2002-12-20 2004-07-22 Samsung Sdi Co Ltd Field emission device and its manufacturing method
US7391150B2 (en) 2004-03-10 2008-06-24 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display device and information display and reproduction apparatus using image display device, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP2630988B2 (en) Electron beam generator
US5185554A (en) Electron-beam generator and image display apparatus making use of it
US7652418B2 (en) Electronic emission device, electron emission display device having the same, and method of manufacturing the electron emission device
US5935639A (en) Method of depositing multi-layer carbon-based coatings for field emission
JPH09161666A (en) Manufacture of electron emitting element
JP2632883B2 (en) Electron-emitting device
JPH09161659A (en) Electron emitting element and manufacture thereof
US7511412B2 (en) Electron emission device with enhanced focusing electrode structure
JP3387005B2 (en) Electron emitting device and method of manufacturing the same
JPH09161667A (en) Manufacture of electron emitting element
JPH0547297A (en) Display element
JP2631007B2 (en) Electron emitting element, method of manufacturing the same, and image forming apparatus using the element
JP2727193B2 (en) Method for manufacturing electron-emitting device
JP3023734B2 (en) Electron emitting device and image display device
JP2949639B2 (en) Electron emitting element, electron source, image forming apparatus, and method of manufacturing them
JPH02192638A (en) Electron radiation device and manufacture thereof
JPH09161656A (en) Electron emitting element and manufacture thereof
JP2992902B2 (en) Electron beam generator
JPH0197354A (en) Electron emission element
JPH01311534A (en) Surface conductive emitting element
JPH01279540A (en) Electron emitting element
JP2835962B2 (en) Image forming device
JPH01296532A (en) Surface conduction type electron emitting element and manufacture of this element
JPH06203741A (en) Electron emitting element, electron beam generator and image forming device
JPH01283735A (en) Electron beam generating apparatus

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040302