JPH09160837A - メモリチェックシステム - Google Patents
メモリチェックシステムInfo
- Publication number
- JPH09160837A JPH09160837A JP7345294A JP34529495A JPH09160837A JP H09160837 A JPH09160837 A JP H09160837A JP 7345294 A JP7345294 A JP 7345294A JP 34529495 A JP34529495 A JP 34529495A JP H09160837 A JPH09160837 A JP H09160837A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- check
- memory check
- unit
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 一定時間以上アクセスされていないメモリが
存在するとき、これを検出して、メモリのメモリチェッ
クを行ない、これによって連続運転を行なっている情報
処理装置に搭載されているメモリの障害を検出する。 【解決手段】 メモリ部３を構成するメモリが一定時間
以上、アクセスされないとき、クロック発生部５から出
力されるクロック信号を計数しているカウンタ６によっ
てこれを検知してＣＰＵ部２にメモリチェック割込みを
かけ、このＣＰＵ部２によってメモリのメモリチェック
を行なう。
存在するとき、これを検出して、メモリのメモリチェッ
クを行ない、これによって連続運転を行なっている情報
処理装置に搭載されているメモリの障害を検出する。 【解決手段】 メモリ部３を構成するメモリが一定時間
以上、アクセスされないとき、クロック発生部５から出
力されるクロック信号を計数しているカウンタ６によっ
てこれを検知してＣＰＵ部２にメモリチェック割込みを
かけ、このＣＰＵ部２によってメモリのメモリチェック
を行なう。
Description
【０００１】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ装置、ワードプロセッサ、複写機など、情報を処
理する各種情報処理装置に設けられているメモリの良否
をチェックするメモリチェックシステムに係わり、特に
適正なタイミングおよび頻度でメモリチェックを行なう
メモリチェックシステムに関する。
ュータ装置、ワードプロセッサ、複写機など、情報を処
理する各種情報処理装置に設けられているメモリの良否
をチェックするメモリチェックシステムに係わり、特に
適正なタイミングおよび頻度でメモリチェックを行なう
メモリチェックシステムに関する。
【０００２】
【従来の技術】パーソナルコンピュータ装置、ワードプ
ロセッサ、複写機など、メモリを使用して情報の処理を
行なう各種情報処理装置では、ＲＡＭ回路などのメモリ
が劣化して稼動中にデータが損なわれるのを防止する目
的で、電源投入時などにメモリに対しデータを書込み、
これを正しく読み出すことができるかどうかをチェック
している。メモリの良否を効率良くチェックする方法と
して、従来、特開平６−２１４８８１号公報に示される
「メモリ制御方式」、特開平６−１１９２５６号公報に
示される「メモリチェックシステム」、特開平６−４４
１２号公報に示される「ローカルメモリ検査訂正回路」
などが開発されている。特開平６−２１４８８１号公報
に示される「メモリ制御方式」は、図１１に示す如く複
数のＤ型フリップフロップ１０１と、複数のアンドゲー
ト１０２と、複数のセレクタ１０３とによって構成され
るバンク選択回路１０４によってロウアドレスストロー
ブＲＡＳを順次、遅延させてタイミングを順次、ずらし
ながら、デコーダ１０５によってデコードされたアドレ
スデータに基づき、各メモリバンク１０６を順次選択し
て、これをリフレッシュすることにより各メモリバンク
１０６をリフレッシュする際に必要な電力消費量の最大
値を低減させる。
ロセッサ、複写機など、メモリを使用して情報の処理を
行なう各種情報処理装置では、ＲＡＭ回路などのメモリ
が劣化して稼動中にデータが損なわれるのを防止する目
的で、電源投入時などにメモリに対しデータを書込み、
これを正しく読み出すことができるかどうかをチェック
している。メモリの良否を効率良くチェックする方法と
して、従来、特開平６−２１４８８１号公報に示される
「メモリ制御方式」、特開平６−１１９２５６号公報に
示される「メモリチェックシステム」、特開平６−４４
１２号公報に示される「ローカルメモリ検査訂正回路」
などが開発されている。特開平６−２１４８８１号公報
に示される「メモリ制御方式」は、図１１に示す如く複
数のＤ型フリップフロップ１０１と、複数のアンドゲー
ト１０２と、複数のセレクタ１０３とによって構成され
るバンク選択回路１０４によってロウアドレスストロー
ブＲＡＳを順次、遅延させてタイミングを順次、ずらし
ながら、デコーダ１０５によってデコードされたアドレ
スデータに基づき、各メモリバンク１０６を順次選択し
て、これをリフレッシュすることにより各メモリバンク
１０６をリフレッシュする際に必要な電力消費量の最大
値を低減させる。
【０００３】また、特開平６−１１９２５６号公報に示
される「メモリチェックシステム」は、図１２に示す如
く動作条件格納部１１０内に設定されているメモリチェ
ック間隔と、時計１１１で得られた日時データを日時判
定部１１２でデコードして得られる経過時間とを比較
し、メモリチェック間隔より経過時間の方が長くなる
毎、または動作条件格納部１１０内に設定されている電
源投入回数より電源投入回数判定部１１３で得られる実
際の電源投入回数が多くなる毎に、メモリチェック制御
部１１４によりこれを検知してメモリチェック実行部１
１５を動作させ、メモリ（図示は省略する）の良否をチ
ェックさせることにより、メモリチェック回数を低減さ
せて、電源投入時におけるユーザの待ち時間を少なくす
る。また、特開平６−４４１２号公報に示される「ロー
カルメモリ検査訂正回路」は、図１３に示す如く待機動
作検出回路１２１によってプロセッサ１２２が実行して
いるマイクロプログラムのアドレスを監視し、上記プロ
セッサ１２２が待機動作中であるとき、これを検出し
て、エラー訂正制御回路１２３からローカルメモリ１２
４内のデータに対する訂正指示を出力させるとともに、
この訂正指示に基づき、エラー検出訂正回路１２５によ
ってローカルメモリ１２４内の各番地に格納されている
ＥＣＣ（エラーチェックコード）付きのデータのうち、
アドレスレジスタ１２６内のローカルアドレスで指定さ
れているエラーの検出および訂正対象番地に格納されて
いるＥＣＣ付きのデータを読み出させて、エラーの検出
および訂正を行なった後、エラー訂正済みのデータを上
記エラーの検出および訂正対象番地に再度書き込むこと
により、プロセッサ１２２の処理速度低下を防止しなが
らローカルメモリ１２４内に格納されているデータのエ
ラー訂正処理を行なう。
される「メモリチェックシステム」は、図１２に示す如
く動作条件格納部１１０内に設定されているメモリチェ
ック間隔と、時計１１１で得られた日時データを日時判
定部１１２でデコードして得られる経過時間とを比較
し、メモリチェック間隔より経過時間の方が長くなる
毎、または動作条件格納部１１０内に設定されている電
源投入回数より電源投入回数判定部１１３で得られる実
際の電源投入回数が多くなる毎に、メモリチェック制御
部１１４によりこれを検知してメモリチェック実行部１
１５を動作させ、メモリ（図示は省略する）の良否をチ
ェックさせることにより、メモリチェック回数を低減さ
せて、電源投入時におけるユーザの待ち時間を少なくす
る。また、特開平６−４４１２号公報に示される「ロー
カルメモリ検査訂正回路」は、図１３に示す如く待機動
作検出回路１２１によってプロセッサ１２２が実行して
いるマイクロプログラムのアドレスを監視し、上記プロ
セッサ１２２が待機動作中であるとき、これを検出し
て、エラー訂正制御回路１２３からローカルメモリ１２
４内のデータに対する訂正指示を出力させるとともに、
この訂正指示に基づき、エラー検出訂正回路１２５によ
ってローカルメモリ１２４内の各番地に格納されている
ＥＣＣ（エラーチェックコード）付きのデータのうち、
アドレスレジスタ１２６内のローカルアドレスで指定さ
れているエラーの検出および訂正対象番地に格納されて
いるＥＣＣ付きのデータを読み出させて、エラーの検出
および訂正を行なった後、エラー訂正済みのデータを上
記エラーの検出および訂正対象番地に再度書き込むこと
により、プロセッサ１２２の処理速度低下を防止しなが
らローカルメモリ１２４内に格納されているデータのエ
ラー訂正処理を行なう。
【０００４】
【発明が解決しようとする課題】ところで、近年、半導
体技術の進歩などにより、大容量のメモリが安価に提供
され、これに伴い各種情報処理装置に搭載されるメモリ
の容量も大きくなってきている。このため、各種情報処
理装置を稼動させているときにも、情報処理装置に搭載
されている全てのメモリが頻繁にアクセスされることが
少なくなり、メモリを構成する各番地のいずれかが不良
になっていても、これに気付かず、不良になっている番
地をアクセスしたとき、処理不良になってしまうことが
多い。また、近年の情報処理装置には、サーバーなどの
ように連続的に運転させなければならない情報処理装置
も多いことから、電源投入時にのみメモリチェックを行
なう方法では、メモリを構成する各番地のいずれかが不
良になっても、これに気付かず、不良になっている番地
をアクセスしたとき、処理不良になることが多い。この
ような問題に対し上述した特開平６−２１４８８１号公
報に示される「メモリ制御方式」、特開平６−１１９２
５６号公報に示される「メモリチェックシステム」、特
開平６−４４１２号公報に示される「ローカルメモリ検
査訂正回路」では、何らの解決手段も示されていない。
本発明は上記の事情に鑑みてなされたものであり、請求
項１では、一定時間以上アクセスされていないメモリが
存在するとき、これを検出して、上記メモリのメモリチ
ェックを行なうことができ、これによって連続運転を行
なっている情報処理装置に搭載されているメモリの障害
を検出することができるメモリチェックシステムを提供
することを目的としている。また、請求項２では、アク
セスされていても、一定時間当たりのアクセス回数が少
ないメモリが存在するとき、これを検出して、上記メモ
リのメモリチェックを行なうことができ、これによって
連続運転を行なっている情報処理装置に搭載されている
メモリの障害を検出して、システムの信頼性を大幅に向
上させることができるメモリチェックシステムを提供す
ることを目的としている。また、請求項３では、チェッ
ク対象となるメモリ領域を分割することにより、チェッ
ク領域を小さくしてメモリチェックに要する時間を短く
することができるメモリチェックシステムを提供するこ
とを目的としている。また、請求項４では、メモリ領域
を分割してチェック領域を小さくするとともに、ＣＰＵ
部がアイドルループに入った状態で、チェック対象に指
定された各チェック領域のうち、一定時間以上アクセス
されていないチェック領域が存在するとき、これを検出
して、メモリチェックを行なうことができ、これによっ
てメモリチェック効率を大幅に向上させることができる
メモリチェックシステムを提供することを目的としてい
る。また、請求項５では、使用中のメモリ領域を未使用
のメモリ領域にコピーすることにより、使用状態にある
メモリ領域が存在していても、全メモリのメモリチェッ
クを行なうことができるメモリチェックシステムを提供
することを目的としている。また、請求項６では、ＣＰ
Ｕ部がアイドル状態にあるとき、これを検出して、全メ
モリ領域のメモリチェックを行なうことができ、これに
よってメモリチェック効率を大幅に向上させることがで
きるとともに、システムの信頼性を大幅に向上させるこ
とができるメモリチェックシステムを提供することを目
的としている。
体技術の進歩などにより、大容量のメモリが安価に提供
され、これに伴い各種情報処理装置に搭載されるメモリ
の容量も大きくなってきている。このため、各種情報処
理装置を稼動させているときにも、情報処理装置に搭載
されている全てのメモリが頻繁にアクセスされることが
少なくなり、メモリを構成する各番地のいずれかが不良
になっていても、これに気付かず、不良になっている番
地をアクセスしたとき、処理不良になってしまうことが
多い。また、近年の情報処理装置には、サーバーなどの
ように連続的に運転させなければならない情報処理装置
も多いことから、電源投入時にのみメモリチェックを行
なう方法では、メモリを構成する各番地のいずれかが不
良になっても、これに気付かず、不良になっている番地
をアクセスしたとき、処理不良になることが多い。この
ような問題に対し上述した特開平６−２１４８８１号公
報に示される「メモリ制御方式」、特開平６−１１９２
５６号公報に示される「メモリチェックシステム」、特
開平６−４４１２号公報に示される「ローカルメモリ検
査訂正回路」では、何らの解決手段も示されていない。
本発明は上記の事情に鑑みてなされたものであり、請求
項１では、一定時間以上アクセスされていないメモリが
存在するとき、これを検出して、上記メモリのメモリチ
ェックを行なうことができ、これによって連続運転を行
なっている情報処理装置に搭載されているメモリの障害
を検出することができるメモリチェックシステムを提供
することを目的としている。また、請求項２では、アク
セスされていても、一定時間当たりのアクセス回数が少
ないメモリが存在するとき、これを検出して、上記メモ
リのメモリチェックを行なうことができ、これによって
連続運転を行なっている情報処理装置に搭載されている
メモリの障害を検出して、システムの信頼性を大幅に向
上させることができるメモリチェックシステムを提供す
ることを目的としている。また、請求項３では、チェッ
ク対象となるメモリ領域を分割することにより、チェッ
ク領域を小さくしてメモリチェックに要する時間を短く
することができるメモリチェックシステムを提供するこ
とを目的としている。また、請求項４では、メモリ領域
を分割してチェック領域を小さくするとともに、ＣＰＵ
部がアイドルループに入った状態で、チェック対象に指
定された各チェック領域のうち、一定時間以上アクセス
されていないチェック領域が存在するとき、これを検出
して、メモリチェックを行なうことができ、これによっ
てメモリチェック効率を大幅に向上させることができる
メモリチェックシステムを提供することを目的としてい
る。また、請求項５では、使用中のメモリ領域を未使用
のメモリ領域にコピーすることにより、使用状態にある
メモリ領域が存在していても、全メモリのメモリチェッ
クを行なうことができるメモリチェックシステムを提供
することを目的としている。また、請求項６では、ＣＰ
Ｕ部がアイドル状態にあるとき、これを検出して、全メ
モリ領域のメモリチェックを行なうことができ、これに
よってメモリチェック効率を大幅に向上させることがで
きるとともに、システムの信頼性を大幅に向上させるこ
とができるメモリチェックシステムを提供することを目
的としている。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、請求項１では、情報処理装置に搭載さ
れ、この情報処理装置に設けられているメモリの良否を
チェックするメモリチェックシステムにおいて、予め設
定されている時間が経過する毎にメモリチェックタイミ
ングになったことを判定するチェックタイミング判定部
と、このチェックタイミング判定部でメモリチェックタ
イミングになったことを判定されたとき、上記メモリの
メモリチェックを行なうメモリチェック部とを備えたこ
とを特徴としている。また、請求項２では、情報処理装
置に搭載され、この情報処理装置に設けられているメモ
リの良否をチェックするメモリチェックシステムにおい
て、上記メモリに対するアクセス頻度が予め設定されて
いるアクセス設定頻度以下となったとき、これを検出す
るアクセス頻度検出部と、このアクセス頻度検出部で上
記メモリに対するアクセス頻度が上記アクセス設定頻度
以下と判定されたとき、上記メモリのメモリチェックを
行なうメモリチェック部とを備えたことを特徴としてい
る。また、請求項３では、請求項１または２のいずれか
に記載のメモリチェックシステムにおいて、チェックタ
イミング判定部またはアクセス頻度検出部により、上記
メモリのメモリチェックタイミングになったことを判定
する際、上記メモリを複数の領域に分割して、各分割領
域毎に、メモリチェックタイミングを判定し、上記メモ
リチェック部により、メモリチェックタイミングになっ
たことを判定された分割領域のメモリチェックを行なう
ことを特徴としている。また、請求項４では、情報処理
装置に搭載され、この情報処理装置に設けられているメ
モリの良否をチェックするメモリチェックシステムにお
いて、ＣＰＵ部がアイドルループに入ったとき、これを
検出して、上記メモリを構成する各分割領域のうち、チ
ェック対象に指定されている各分割領域毎に、メモリチ
ェックタイミングを判定するアクセス監視部と、このア
クセス監視部でメモリチェックタイミングになったこと
を判定された各分割領域のメモリチェックを行なうメモ
リチェック部とを備えたことを特徴としている。また、
請求項５では、情報処理装置に搭載され、この情報処理
装置に設けられているメモリの良否をチェックするメモ
リチェックシステムにおいて、予め設定されている時間
が経過する毎にメモリチェックタイミングになったこと
を判定するチェックタイミング判定部と、このチェック
タイミング判定部でメモリチェックタイミングになった
ことを判定されたとき、上記メモリを構成する各分割領
域毎に設けられている判別フラグの内容をチェックし
て、これらの各分割領域が使用中か未使用中かを判定
し、未使用中の分割領域については、そのままメモリチ
ェックを行ない、使用中の分割領域については、分割領
域の内容を未使用中の分割領域に移動させた後、メモリ
チェックを行なうメモリチェック部とを備えたことを特
徴としている。また、請求項６では、情報処理装置に搭
載され、この情報処理装置に設けられているメモリの良
否をチェックするメモリチェックシステムにおいて、Ｃ
ＰＵ部がアイドルループに入ったとき、これを検出し
て、上記メモリを構成する各分割領域のうち、チェック
対象に指定されている各分割領域毎に、メモリチェック
タイミングになったことを判定するアクセス監視部と、
このアクセス監視部でメモリチェックタイミングになっ
たことを判定された各分割領域毎に設けられている判別
フラグの内容をチェックして、これらの各分割領域が使
用中か未使用中かを判定し、未使用中の分割領域につい
ては、そのままメモリチェックを行ない、使用中の分割
領域については、分割領域の内容を未使用中の分割領域
に移動させた後、メモリチェックを行なうメモリチェッ
ク部とを備えたことを特徴としている。
めに本発明は、請求項１では、情報処理装置に搭載さ
れ、この情報処理装置に設けられているメモリの良否を
チェックするメモリチェックシステムにおいて、予め設
定されている時間が経過する毎にメモリチェックタイミ
ングになったことを判定するチェックタイミング判定部
と、このチェックタイミング判定部でメモリチェックタ
イミングになったことを判定されたとき、上記メモリの
メモリチェックを行なうメモリチェック部とを備えたこ
とを特徴としている。また、請求項２では、情報処理装
置に搭載され、この情報処理装置に設けられているメモ
リの良否をチェックするメモリチェックシステムにおい
て、上記メモリに対するアクセス頻度が予め設定されて
いるアクセス設定頻度以下となったとき、これを検出す
るアクセス頻度検出部と、このアクセス頻度検出部で上
記メモリに対するアクセス頻度が上記アクセス設定頻度
以下と判定されたとき、上記メモリのメモリチェックを
行なうメモリチェック部とを備えたことを特徴としてい
る。また、請求項３では、請求項１または２のいずれか
に記載のメモリチェックシステムにおいて、チェックタ
イミング判定部またはアクセス頻度検出部により、上記
メモリのメモリチェックタイミングになったことを判定
する際、上記メモリを複数の領域に分割して、各分割領
域毎に、メモリチェックタイミングを判定し、上記メモ
リチェック部により、メモリチェックタイミングになっ
たことを判定された分割領域のメモリチェックを行なう
ことを特徴としている。また、請求項４では、情報処理
装置に搭載され、この情報処理装置に設けられているメ
モリの良否をチェックするメモリチェックシステムにお
いて、ＣＰＵ部がアイドルループに入ったとき、これを
検出して、上記メモリを構成する各分割領域のうち、チ
ェック対象に指定されている各分割領域毎に、メモリチ
ェックタイミングを判定するアクセス監視部と、このア
クセス監視部でメモリチェックタイミングになったこと
を判定された各分割領域のメモリチェックを行なうメモ
リチェック部とを備えたことを特徴としている。また、
請求項５では、情報処理装置に搭載され、この情報処理
装置に設けられているメモリの良否をチェックするメモ
リチェックシステムにおいて、予め設定されている時間
が経過する毎にメモリチェックタイミングになったこと
を判定するチェックタイミング判定部と、このチェック
タイミング判定部でメモリチェックタイミングになった
ことを判定されたとき、上記メモリを構成する各分割領
域毎に設けられている判別フラグの内容をチェックし
て、これらの各分割領域が使用中か未使用中かを判定
し、未使用中の分割領域については、そのままメモリチ
ェックを行ない、使用中の分割領域については、分割領
域の内容を未使用中の分割領域に移動させた後、メモリ
チェックを行なうメモリチェック部とを備えたことを特
徴としている。また、請求項６では、情報処理装置に搭
載され、この情報処理装置に設けられているメモリの良
否をチェックするメモリチェックシステムにおいて、Ｃ
ＰＵ部がアイドルループに入ったとき、これを検出し
て、上記メモリを構成する各分割領域のうち、チェック
対象に指定されている各分割領域毎に、メモリチェック
タイミングになったことを判定するアクセス監視部と、
このアクセス監視部でメモリチェックタイミングになっ
たことを判定された各分割領域毎に設けられている判別
フラグの内容をチェックして、これらの各分割領域が使
用中か未使用中かを判定し、未使用中の分割領域につい
ては、そのままメモリチェックを行ない、使用中の分割
領域については、分割領域の内容を未使用中の分割領域
に移動させた後、メモリチェックを行なうメモリチェッ
ク部とを備えたことを特徴としている。
【０００６】上記の構成により、請求項１では、情報処
理装置に搭載され、この情報処理装置に設けられている
メモリの良否をチェックするメモリチェックシステムに
おいて、チェックタイミング判定部によって予め設定さ
れている時間が経過する毎にメモリチェックタイミング
が来たことを判定し、このチェックタイミング判定部で
メモリチェックタイミングになったことを判定されたと
き、メモリチェック部によって上記メモリのメモリチェ
ックを行なうことにより、一定時間以上アクセスされて
いないメモリが存在するとき、これを検出して、上記メ
モリのメモリチェックを行ない、これによって連続運転
を行なっている情報処理装置に搭載されているメモリの
障害を検出する。
理装置に搭載され、この情報処理装置に設けられている
メモリの良否をチェックするメモリチェックシステムに
おいて、チェックタイミング判定部によって予め設定さ
れている時間が経過する毎にメモリチェックタイミング
が来たことを判定し、このチェックタイミング判定部で
メモリチェックタイミングになったことを判定されたと
き、メモリチェック部によって上記メモリのメモリチェ
ックを行なうことにより、一定時間以上アクセスされて
いないメモリが存在するとき、これを検出して、上記メ
モリのメモリチェックを行ない、これによって連続運転
を行なっている情報処理装置に搭載されているメモリの
障害を検出する。
【０００７】また、請求項２では、情報処理装置に搭載
され、この情報処理装置に設けられているメモリの良否
をチェックするメモリチェックシステムにおいて、アク
セス頻度検出部によって上記メモリに対するアクセス頻
度が予め設定されているアクセス設定頻度以下となった
とき、これを検出し、このアクセス頻度検出部で上記メ
モリに対するアクセス頻度が上記アクセス設定頻度以下
と判定されたとき、メモリチェック部によって上記メモ
リのメモリチェックを行なうことにより、アクセスされ
ていても、一定時間当たりのアクセス回数が少ないメモ
リが存在するとき、これを検出して、上記メモリのメモ
リチェックを行ない、これによって連続運転を行なって
いる情報処理装置に搭載されているメモリの障害を検出
して、システムの信頼性を大幅に向上させる。
され、この情報処理装置に設けられているメモリの良否
をチェックするメモリチェックシステムにおいて、アク
セス頻度検出部によって上記メモリに対するアクセス頻
度が予め設定されているアクセス設定頻度以下となった
とき、これを検出し、このアクセス頻度検出部で上記メ
モリに対するアクセス頻度が上記アクセス設定頻度以下
と判定されたとき、メモリチェック部によって上記メモ
リのメモリチェックを行なうことにより、アクセスされ
ていても、一定時間当たりのアクセス回数が少ないメモ
リが存在するとき、これを検出して、上記メモリのメモ
リチェックを行ない、これによって連続運転を行なって
いる情報処理装置に搭載されているメモリの障害を検出
して、システムの信頼性を大幅に向上させる。
【０００８】また、請求項３では、請求項１または２の
いずれかに記載のメモリチェックシステムにおいて、チ
ェックタイミング判定部またはアクセス頻度検出部によ
り、上記メモリのメモリチェックタイミングになったこ
とを判定する際、上記メモリを複数の領域に分割して、
各分割領域毎に、メモリチェックタイミングになったこ
とを判定し、上記メモリチェック部により、メモリチェ
ックタイミングになったことを判定された分割領域のメ
モリチェックを行なうことにより、チェック対象となる
メモリ領域を分割することにより、チェック領域を小さ
くしてメモリチェックに要する時間を短くする。
いずれかに記載のメモリチェックシステムにおいて、チ
ェックタイミング判定部またはアクセス頻度検出部によ
り、上記メモリのメモリチェックタイミングになったこ
とを判定する際、上記メモリを複数の領域に分割して、
各分割領域毎に、メモリチェックタイミングになったこ
とを判定し、上記メモリチェック部により、メモリチェ
ックタイミングになったことを判定された分割領域のメ
モリチェックを行なうことにより、チェック対象となる
メモリ領域を分割することにより、チェック領域を小さ
くしてメモリチェックに要する時間を短くする。
【０００９】また、請求項４では、情報処理装置に搭載
され、この情報処理装置に設けられているメモリの良否
をチェックするメモリチェックシステムにおいて、ＣＰ
Ｕ部がアイドルループに入ったとき、アクセス監視部に
よってこれを検出して、上記メモリを構成する各分割領
域のうち、チェック対象に指定されている各分割領域毎
に、メモリチェックタイミングを判定し、メモリチェッ
ク部によってこのアクセス監視部でメモリチェックタイ
ミングが来たことを判定された各分割領域のメモリチェ
ックを行なうことにより、メモリ領域を分割してチェッ
ク領域を小さくするとともに、ＣＰＵ部がアイドルルー
プに入った状態で、チェック対象に指定された各チェッ
ク領域のうち、一定時間以上アクセスされていないチェ
ック領域が存在するとき、これを検出して、メモリチェ
ックを行ない、これによってメモリチェック効率を大幅
に向上させる。
され、この情報処理装置に設けられているメモリの良否
をチェックするメモリチェックシステムにおいて、ＣＰ
Ｕ部がアイドルループに入ったとき、アクセス監視部に
よってこれを検出して、上記メモリを構成する各分割領
域のうち、チェック対象に指定されている各分割領域毎
に、メモリチェックタイミングを判定し、メモリチェッ
ク部によってこのアクセス監視部でメモリチェックタイ
ミングが来たことを判定された各分割領域のメモリチェ
ックを行なうことにより、メモリ領域を分割してチェッ
ク領域を小さくするとともに、ＣＰＵ部がアイドルルー
プに入った状態で、チェック対象に指定された各チェッ
ク領域のうち、一定時間以上アクセスされていないチェ
ック領域が存在するとき、これを検出して、メモリチェ
ックを行ない、これによってメモリチェック効率を大幅
に向上させる。
【００１０】また、請求項５では、情報処理装置に搭載
され、この情報処理装置に設けられているメモリの良否
をチェックするメモリチェックシステムにおいて、チェ
ックタイミング判定部によって予め設定されている時間
が経過する毎にメモリチェックタイミングと判定し、こ
のチェックタイミング判定部でメモリチェックタイミン
グた来たことを判定されたとき、メモリチェック部によ
って上記メモリを構成する各分割領域毎に設けられてい
る判別フラグの内容をチェックして、これらの各分割領
域が使用中か未使用中かを判定し、未使用中の分割領域
については、そのままメモリチェックを行ない、使用中
の分割領域については、分割領域の内容を未使用中の分
割領域に移動させた後、メモリチェックを行なうことに
より、使用中のメモリ領域を未使用のメモリ領域にコピ
ーして、使用状態にあるメモリ領域が存在していても、
全メモリのメモリチェックを行なう。
され、この情報処理装置に設けられているメモリの良否
をチェックするメモリチェックシステムにおいて、チェ
ックタイミング判定部によって予め設定されている時間
が経過する毎にメモリチェックタイミングと判定し、こ
のチェックタイミング判定部でメモリチェックタイミン
グた来たことを判定されたとき、メモリチェック部によ
って上記メモリを構成する各分割領域毎に設けられてい
る判別フラグの内容をチェックして、これらの各分割領
域が使用中か未使用中かを判定し、未使用中の分割領域
については、そのままメモリチェックを行ない、使用中
の分割領域については、分割領域の内容を未使用中の分
割領域に移動させた後、メモリチェックを行なうことに
より、使用中のメモリ領域を未使用のメモリ領域にコピ
ーして、使用状態にあるメモリ領域が存在していても、
全メモリのメモリチェックを行なう。
【００１１】また、請求項６では、情報処理装置に搭載
され、この情報処理装置に設けられているメモリの良否
をチェックするメモリチェックシステムにおいて、アク
セス監視部によってＣＰＵ部がアイドルループに入った
とき、これを検出して、上記メモリを構成する各分割領
域のうち、チェック対象に指定されている各分割領域毎
に、メモリチェックタイミングを判定し、メモリチェッ
ク部によってこのアクセス監視部でメモリチェックタイ
ミングが来たことを判定された各分割領域毎に設けられ
ている判別フラグの内容をチェックして、これらの各分
割領域が使用中か未使用中かを判定し、未使用中の分割
領域については、そのままメモリチェックを行ない、使
用中の分割領域については、分割領域の内容を未使用中
の分割領域に移動させた後、メモリチェックを行なうこ
とにより、ＣＰＵ部がアイドル状態にあるとき、これを
検出して、全メモリ領域のメモリチェックを行ない、こ
れによってメモリチェック効率を大幅に向上させるとと
もに、システムの信頼性を大幅に向上させる。
され、この情報処理装置に設けられているメモリの良否
をチェックするメモリチェックシステムにおいて、アク
セス監視部によってＣＰＵ部がアイドルループに入った
とき、これを検出して、上記メモリを構成する各分割領
域のうち、チェック対象に指定されている各分割領域毎
に、メモリチェックタイミングを判定し、メモリチェッ
ク部によってこのアクセス監視部でメモリチェックタイ
ミングが来たことを判定された各分割領域毎に設けられ
ている判別フラグの内容をチェックして、これらの各分
割領域が使用中か未使用中かを判定し、未使用中の分割
領域については、そのままメモリチェックを行ない、使
用中の分割領域については、分割領域の内容を未使用中
の分割領域に移動させた後、メモリチェックを行なうこ
とにより、ＣＰＵ部がアイドル状態にあるとき、これを
検出して、全メモリ領域のメモリチェックを行ない、こ
れによってメモリチェック効率を大幅に向上させるとと
もに、システムの信頼性を大幅に向上させる。
【００１２】
【発明の実施の形態】以下、本発明を図面に示した形態
例に基づいて詳細に説明する。図１は本発明によるメモ
リチェックシステムの第１形態例（請求項１に対応する
形態例）を示すブロック図である。この図に示すメモリ
チェックシステム１は、各種のデータ処理を行なうプロ
セッサおよび割込み処理を行なう割込みコントローラを
含み、通常のプログラムの処理と割込みによるメモリチ
ェック処理とを行なうＣＰＵ部２と、このＣＰＵ部２の
作業エリアなどとして使用されるメモリおよびこのメモ
リを制御するメモリコントローラを含み、上記ＣＰＵ部
２により上記メモリがアクセスされる毎に、これを検出
してカウンタリセット信号を発生するメモリ部３と、シ
ステムバス４を介してカウント設定値が供給される毎
に、これを取り込んで保持しながら、上記メモリ部３か
らカウンタリセット信号が出力される毎に、計数値（カ
ウント値）を零にリセットし、システムを動作させるの
に必要なクロック発生部５からクロック信号が出力され
る毎に、これをカウントし、その計数値（カウント値）
が上記カウント設定値を越えたとき、メモリチェック割
込み信号を発生して上記ＣＰＵ部２に割込みをかけ、上
記メモリ部３のメモリチェックを行なわせるカウンタ６
とを備えている。
例に基づいて詳細に説明する。図１は本発明によるメモ
リチェックシステムの第１形態例（請求項１に対応する
形態例）を示すブロック図である。この図に示すメモリ
チェックシステム１は、各種のデータ処理を行なうプロ
セッサおよび割込み処理を行なう割込みコントローラを
含み、通常のプログラムの処理と割込みによるメモリチ
ェック処理とを行なうＣＰＵ部２と、このＣＰＵ部２の
作業エリアなどとして使用されるメモリおよびこのメモ
リを制御するメモリコントローラを含み、上記ＣＰＵ部
２により上記メモリがアクセスされる毎に、これを検出
してカウンタリセット信号を発生するメモリ部３と、シ
ステムバス４を介してカウント設定値が供給される毎
に、これを取り込んで保持しながら、上記メモリ部３か
らカウンタリセット信号が出力される毎に、計数値（カ
ウント値）を零にリセットし、システムを動作させるの
に必要なクロック発生部５からクロック信号が出力され
る毎に、これをカウントし、その計数値（カウント値）
が上記カウント設定値を越えたとき、メモリチェック割
込み信号を発生して上記ＣＰＵ部２に割込みをかけ、上
記メモリ部３のメモリチェックを行なわせるカウンタ６
とを備えている。
【００１３】次に、図１に示すブロック図を参照しなが
ら、このメモリチェックシステム１のメモリチェック動
作について説明する。まず、メモリチェック動作に先だ
って、このメモリチェックシステム１が設けられている
情報処理装置のオペレータなどによりカウンタ設定値が
入力されたとき、ＣＰＵ部２によってこれが取り込まれ
て、システムバス４を介し、カウンタ６に供給されて保
持される。この後、この情報処理装置のＣＰＵ部２によ
ってデータ処理が開始されて、メモリ部３のメモリがア
クセスされれば、メモリ部３に設けられたメモリコント
ローラによってこれが検知されて、カウンタリセット信
号が生成され、カウンタ６がリセットされる。ＣＰＵ部
２により上記メモリがアクセスされなくなれば、カウン
タ６によってクロック発生部５から出力されるクロック
信号の計数が開始され、上記メモリがアクセスされなく
なってから予め設定されている一定時間が経過し、計数
動作で得られるカウント値が上記カウント設定値を越え
たとき、このカウンタ６からメモリチェック割込み信号
が出力されてＣＰＵ部２に割込みがかけられる。これに
より、ＣＰＵ部２によって上記メモリのメモリチェック
が開始され、このメモリ内の各番地のうち、異常となっ
ている番地があれば、この番地の使用が禁止されるとと
もに、メモリ異常が発生したことを示すメッセージなど
がオペレータに知らされる。このようにこの第１形態例
では、メモリ部３を構成するメモリが一定時間以上、ア
クセスされないとき、カウンタ６によってこれを検知し
てＣＰＵ部２にメモリチェック割込みをかけ、このＣＰ
Ｕ部２によって上記メモリのメモリチェックを行なうよ
うにしたので、一定時間以上アクセスされていないメモ
リが存在するとき、これを検出して、上記メモリのメモ
リチェックを行なうことができ、これによって連続運転
を行なっている情報処理装置に搭載されているメモリに
ついても、障害の発生を検出することができる。
ら、このメモリチェックシステム１のメモリチェック動
作について説明する。まず、メモリチェック動作に先だ
って、このメモリチェックシステム１が設けられている
情報処理装置のオペレータなどによりカウンタ設定値が
入力されたとき、ＣＰＵ部２によってこれが取り込まれ
て、システムバス４を介し、カウンタ６に供給されて保
持される。この後、この情報処理装置のＣＰＵ部２によ
ってデータ処理が開始されて、メモリ部３のメモリがア
クセスされれば、メモリ部３に設けられたメモリコント
ローラによってこれが検知されて、カウンタリセット信
号が生成され、カウンタ６がリセットされる。ＣＰＵ部
２により上記メモリがアクセスされなくなれば、カウン
タ６によってクロック発生部５から出力されるクロック
信号の計数が開始され、上記メモリがアクセスされなく
なってから予め設定されている一定時間が経過し、計数
動作で得られるカウント値が上記カウント設定値を越え
たとき、このカウンタ６からメモリチェック割込み信号
が出力されてＣＰＵ部２に割込みがかけられる。これに
より、ＣＰＵ部２によって上記メモリのメモリチェック
が開始され、このメモリ内の各番地のうち、異常となっ
ている番地があれば、この番地の使用が禁止されるとと
もに、メモリ異常が発生したことを示すメッセージなど
がオペレータに知らされる。このようにこの第１形態例
では、メモリ部３を構成するメモリが一定時間以上、ア
クセスされないとき、カウンタ６によってこれを検知し
てＣＰＵ部２にメモリチェック割込みをかけ、このＣＰ
Ｕ部２によって上記メモリのメモリチェックを行なうよ
うにしたので、一定時間以上アクセスされていないメモ
リが存在するとき、これを検出して、上記メモリのメモ
リチェックを行なうことができ、これによって連続運転
を行なっている情報処理装置に搭載されているメモリに
ついても、障害の発生を検出することができる。
【００１４】図２は本発明によるメモリチェックシステ
ムの第２形態例（請求項２に対応する形態例）を示すブ
ロック図である。この図に示すメモリチェックシステム
１１は、各種のデータ処理を行なうプロセッサおよび割
込み処理を行なう割込みコントローラを含み、通常のプ
ログラムの処理と割込みによるメモリチェック処理とを
行なうＣＰＵ部１２と、このＣＰＵ部１２の作業エリア
などとして使用されるメモリおよびこのメモリを制御す
るメモリコントローラを含み、上記ＣＰＵ部１２により
上記メモリがアクセスされる毎に、これを検出してアク
セス検知信号を発生するメモリ部１３と、システムバス
１４を介して供給される第１カウント設定値、第２カウ
ント設定値を保持しながら、メモリ部１３のメモリに対
するアクセス回数が設定時間（第１カウント設定値に対
応する時間）当たりのアクセス設定回数（第２カウント
設定値に対応する回数）以下であるとき、メモリチェッ
ク割込み信号を発生して上記ＣＰＵ部１２に割込みをか
け、メモリ部１３のメモリチェックを行なわせるアクセ
ス頻度検出部１５とを備えている。
ムの第２形態例（請求項２に対応する形態例）を示すブ
ロック図である。この図に示すメモリチェックシステム
１１は、各種のデータ処理を行なうプロセッサおよび割
込み処理を行なう割込みコントローラを含み、通常のプ
ログラムの処理と割込みによるメモリチェック処理とを
行なうＣＰＵ部１２と、このＣＰＵ部１２の作業エリア
などとして使用されるメモリおよびこのメモリを制御す
るメモリコントローラを含み、上記ＣＰＵ部１２により
上記メモリがアクセスされる毎に、これを検出してアク
セス検知信号を発生するメモリ部１３と、システムバス
１４を介して供給される第１カウント設定値、第２カウ
ント設定値を保持しながら、メモリ部１３のメモリに対
するアクセス回数が設定時間（第１カウント設定値に対
応する時間）当たりのアクセス設定回数（第２カウント
設定値に対応する回数）以下であるとき、メモリチェッ
ク割込み信号を発生して上記ＣＰＵ部１２に割込みをか
け、メモリ部１３のメモリチェックを行なわせるアクセ
ス頻度検出部１５とを備えている。
【００１５】この場合、アクセス頻度検出部１５は、シ
ステムバス１４を介して第２カウント設定値が供給され
る毎に、これを取り込んで保持しながら、第２リセット
信号が供給される毎に、計数値（カウント値）を零にリ
セットし、メモリ部１３からアクセス検知信号が出力さ
れる毎に、これをカウントし、その計数値（カウント
値）が第２カウント設定値を越えたとき、第１リセット
信号を発生する第２カウンタ１７と、システムバス１４
を介して第１カウント設定値が供給される毎に、これを
取り込んで保持しながら、第２カウンタ１７から第１リ
セット信号が出力される毎に、計数値（カウント値）を
零にリセットし、システムを動作させるのに必要なクロ
ック発生部１８からクロック信号が出力される毎に、こ
れをカウントし、その計数値（カウント値）が第１カウ
ント設定値を越えたとき、メモリチェック割込み信号を
発生してＣＰＵ部１２に割込みをかけ、メモリ部１３の
メモリチェックを行なわせる第１カウンタ１６とを備え
ている。
ステムバス１４を介して第２カウント設定値が供給され
る毎に、これを取り込んで保持しながら、第２リセット
信号が供給される毎に、計数値（カウント値）を零にリ
セットし、メモリ部１３からアクセス検知信号が出力さ
れる毎に、これをカウントし、その計数値（カウント
値）が第２カウント設定値を越えたとき、第１リセット
信号を発生する第２カウンタ１７と、システムバス１４
を介して第１カウント設定値が供給される毎に、これを
取り込んで保持しながら、第２カウンタ１７から第１リ
セット信号が出力される毎に、計数値（カウント値）を
零にリセットし、システムを動作させるのに必要なクロ
ック発生部１８からクロック信号が出力される毎に、こ
れをカウントし、その計数値（カウント値）が第１カウ
ント設定値を越えたとき、メモリチェック割込み信号を
発生してＣＰＵ部１２に割込みをかけ、メモリ部１３の
メモリチェックを行なわせる第１カウンタ１６とを備え
ている。
【００１６】次に、図２に示すブロック図を参照しなが
ら、このメモリチェックシステム１１のメモリチェック
動作について説明する。まず、メモリチェック動作に先
だって、このメモリチェックシステムが設けられている
情報処理装置のオペレータなどにより第１カウンタ設定
値、第２カウンタ設定値が入力されたとき、ＣＰＵ部１
２によってこれが取り込まれて、システムバス１４を介
し、アクセス頻度検出部１５の第１カウンタ１６、第２
カウンタ１７に各々、供給されて保持される。この後、
この情報処理装置のＣＰＵ部１２によってデータ処理が
開始されて、メモリ部１３のメモリがアクセスされれ
ば、メモリ部１３に設けられたメモリコントローラによ
ってこれが検知されて、アクセス検出信号が生成され、
アクセス頻度検出部１５の第２カウンタ１７によってこ
れが計数されるとともに、第１カウンタ１６によってク
ロック発生部１８から出力されるクロック信号が計数さ
れる。
ら、このメモリチェックシステム１１のメモリチェック
動作について説明する。まず、メモリチェック動作に先
だって、このメモリチェックシステムが設けられている
情報処理装置のオペレータなどにより第１カウンタ設定
値、第２カウンタ設定値が入力されたとき、ＣＰＵ部１
２によってこれが取り込まれて、システムバス１４を介
し、アクセス頻度検出部１５の第１カウンタ１６、第２
カウンタ１７に各々、供給されて保持される。この後、
この情報処理装置のＣＰＵ部１２によってデータ処理が
開始されて、メモリ部１３のメモリがアクセスされれ
ば、メモリ部１３に設けられたメモリコントローラによ
ってこれが検知されて、アクセス検出信号が生成され、
アクセス頻度検出部１５の第２カウンタ１７によってこ
れが計数されるとともに、第１カウンタ１６によってク
ロック発生部１８から出力されるクロック信号が計数さ
れる。
【００１７】第１カウンタ１６の計数値が第１カウンタ
設定値に達する前に、第２カウンタ１７の計数値が第２
カウント設定値を越えれば、この第２カウンタ１７から
出力される第１リセット信号によって第１カウンタ１６
がリセットされ、ＣＰＵ部１２に対してメモリチェック
割込み信号の供給が禁止される。この状態で、ＣＰＵ部
１２によってメモリ部１３のメモリに対するアクセス頻
度が低下して、第２カウンタ１７の計数値が第２カウン
ト設定値に達する前に、第１カウンタ１６の計数値が第
１カウンタ設定値を越えれば、この第１カウンタ１６に
より第２リセット信号が生成されて、第２カウンタ１７
がリセットされるとともに、メモリチェック割込み信号
が生成されてＣＰＵ部１２に割込みがかけられる。
設定値に達する前に、第２カウンタ１７の計数値が第２
カウント設定値を越えれば、この第２カウンタ１７から
出力される第１リセット信号によって第１カウンタ１６
がリセットされ、ＣＰＵ部１２に対してメモリチェック
割込み信号の供給が禁止される。この状態で、ＣＰＵ部
１２によってメモリ部１３のメモリに対するアクセス頻
度が低下して、第２カウンタ１７の計数値が第２カウン
ト設定値に達する前に、第１カウンタ１６の計数値が第
１カウンタ設定値を越えれば、この第１カウンタ１６に
より第２リセット信号が生成されて、第２カウンタ１７
がリセットされるとともに、メモリチェック割込み信号
が生成されてＣＰＵ部１２に割込みがかけられる。
【００１８】この結果、ＣＰＵ部１２によってメモリの
メモリチェックが開始され、このメモリ内の各番地のう
ち異常となっている番地があれば、この番地の使用が禁
止されるとともに、メモリ異常が発生したことを示すメ
ッセージなどがオペレータに知らされる。このようにこ
の第２形態例では、メモリ部１３を構成するメモリに対
し一定時間当たりのアクセス回数が予め設定されている
アクセス回数以下になっているとき、アクセス頻度検出
部１５によってこれを検知してＣＰＵ部１２にメモリチ
ェック割込みをかけ、このＣＰＵ部１２によってメモリ
のメモリチェックを行なうようにしたので、アクセスさ
れていても、一定時間当たりのアクセス回数が少ないメ
モリが存在するとき、これを検出して、メモリのメモリ
チェックを行なうことができ、これによって連続運転を
行なっている情報処理装置に搭載されているメモリの障
害を検出して、システムの信頼性を大幅に向上させるこ
とができる。
メモリチェックが開始され、このメモリ内の各番地のう
ち異常となっている番地があれば、この番地の使用が禁
止されるとともに、メモリ異常が発生したことを示すメ
ッセージなどがオペレータに知らされる。このようにこ
の第２形態例では、メモリ部１３を構成するメモリに対
し一定時間当たりのアクセス回数が予め設定されている
アクセス回数以下になっているとき、アクセス頻度検出
部１５によってこれを検知してＣＰＵ部１２にメモリチ
ェック割込みをかけ、このＣＰＵ部１２によってメモリ
のメモリチェックを行なうようにしたので、アクセスさ
れていても、一定時間当たりのアクセス回数が少ないメ
モリが存在するとき、これを検出して、メモリのメモリ
チェックを行なうことができ、これによって連続運転を
行なっている情報処理装置に搭載されているメモリの障
害を検出して、システムの信頼性を大幅に向上させるこ
とができる。
【００１９】図３は本発明によるメモリチェックシステ
ムの第３形態例（請求項３に対応する形態例）を示すブ
ロック図である。この図に示すメモリチェックシステム
２１は、各種のデータ処理を行なうプロセッサおよび割
込み処理を行なう割込みコントローラを含み、通常のプ
ログラムの処理と割込みによるメモリチェック処理とを
行なうＣＰＵ部２２と、このＣＰＵ部２２の作業エリア
などとして使用されるメモリおよびこのメモリを制御す
るメモリコントローラを含むメモリ部２３と、システム
バス２４を介して第１〜第３カウント設定値が供給され
る毎に、これらを取り込んで保持しながら、上記システ
ムバス２４を介して、メモリ部２３のメモリを構成する
第１〜第３分割領域のアクセス状態を監視して、これら
第１〜第３分割領域のうちのいずれかが一定時間以上ア
クセスされないとき、第１〜第３メモリチェック割込み
信号のいずれかを発生してＣＰＵ部２２に割込みをかけ
て第１〜第３分割領域のうち、一定時間以上アクセスさ
れていない分割領域のメモリチェックを行なわせるアク
セス監視部２５とを備えている。
ムの第３形態例（請求項３に対応する形態例）を示すブ
ロック図である。この図に示すメモリチェックシステム
２１は、各種のデータ処理を行なうプロセッサおよび割
込み処理を行なう割込みコントローラを含み、通常のプ
ログラムの処理と割込みによるメモリチェック処理とを
行なうＣＰＵ部２２と、このＣＰＵ部２２の作業エリア
などとして使用されるメモリおよびこのメモリを制御す
るメモリコントローラを含むメモリ部２３と、システム
バス２４を介して第１〜第３カウント設定値が供給され
る毎に、これらを取り込んで保持しながら、上記システ
ムバス２４を介して、メモリ部２３のメモリを構成する
第１〜第３分割領域のアクセス状態を監視して、これら
第１〜第３分割領域のうちのいずれかが一定時間以上ア
クセスされないとき、第１〜第３メモリチェック割込み
信号のいずれかを発生してＣＰＵ部２２に割込みをかけ
て第１〜第３分割領域のうち、一定時間以上アクセスさ
れていない分割領域のメモリチェックを行なわせるアク
セス監視部２５とを備えている。
【００２０】この場合、アクセス監視部２５は、システ
ムバス２４を介して供給されるアドレスデータをデコー
ドして、メモリ部２３のメモリを構成する第１〜第３分
割領域のいずれに対するアクセスかを判定し、第１分割
領域がアクセスされたとき、第１カウンタリセット信号
を発生し、第２分割領域がアクセスされたとき、第２カ
ウンタリセット信号を発生し、第３分割領域がアクセス
されたとき、第３カウンタリセット信号を発生するデコ
ーダ２６と、システムバス２４を介して、第１カウント
設定値が供給される毎に、これを取り込んで保持しなが
ら、上記デコーダ２６から第１カウンタリセット信号が
出力される毎に、計数値（カウント値）を零にリセット
し、システムを動作させるのに必要なクロック発生部３
０からクロック信号が出力される毎に、これをカウント
し、その計数値（カウント値）が第１カウント設定値を
越えたとき、第１メモリチェック割込み信号を発生して
ＣＰＵ部２２に割込みをかけ、メモリ部２３のメモリを
構成する第１分割領域のメモリチェックを行なわせる第
１カウンタ２７とを備えている。
ムバス２４を介して供給されるアドレスデータをデコー
ドして、メモリ部２３のメモリを構成する第１〜第３分
割領域のいずれに対するアクセスかを判定し、第１分割
領域がアクセスされたとき、第１カウンタリセット信号
を発生し、第２分割領域がアクセスされたとき、第２カ
ウンタリセット信号を発生し、第３分割領域がアクセス
されたとき、第３カウンタリセット信号を発生するデコ
ーダ２６と、システムバス２４を介して、第１カウント
設定値が供給される毎に、これを取り込んで保持しなが
ら、上記デコーダ２６から第１カウンタリセット信号が
出力される毎に、計数値（カウント値）を零にリセット
し、システムを動作させるのに必要なクロック発生部３
０からクロック信号が出力される毎に、これをカウント
し、その計数値（カウント値）が第１カウント設定値を
越えたとき、第１メモリチェック割込み信号を発生して
ＣＰＵ部２２に割込みをかけ、メモリ部２３のメモリを
構成する第１分割領域のメモリチェックを行なわせる第
１カウンタ２７とを備えている。
【００２１】さらに、このアクセス監視部２５は、シス
テムバス２４を介して、第２カウント設定値が供給され
る毎に、これを取り込んで保持しながら、上記デコーダ
２６から第２カウンタリセット信号が出力される毎に、
計数値（カウント値）を零にリセットし、システムを動
作させるのに必要なクロック発生部４０からクロック信
号が出力される毎にこれをカウントし、その計数値（カ
ウント値）が第２カウント設定値を越えたとき、第２メ
モリチェック割込み信号を発生してＣＰＵ部２２に割込
みをかけ、メモリ部２３のメモリを構成する第２分割領
域のメモリチェックを行なわせる第２カウンタ２８と、
システムバス２４を介して、第３カウント設定値が供給
される毎に、これを取り込んで保持しながら、上記デコ
ーダ２６から第３カウンタリセット信号が出力される毎
に、計数値（カウント値）を零にリセットし、システム
を動作させるのに必要なクロック発生部４０からクロッ
ク信号が出力される毎に、これをカウントし、その計数
値（カウント値）が第３カウント設定値を越えたとき、
第３メモリチェック割込み信号を発生してＣＰＵ部２２
に割込みをかけ、メモリ部２３のメモリを構成する第３
分割領域のメモリチェックを行なわせる第３カウンタ２
９とを備えている。
テムバス２４を介して、第２カウント設定値が供給され
る毎に、これを取り込んで保持しながら、上記デコーダ
２６から第２カウンタリセット信号が出力される毎に、
計数値（カウント値）を零にリセットし、システムを動
作させるのに必要なクロック発生部４０からクロック信
号が出力される毎にこれをカウントし、その計数値（カ
ウント値）が第２カウント設定値を越えたとき、第２メ
モリチェック割込み信号を発生してＣＰＵ部２２に割込
みをかけ、メモリ部２３のメモリを構成する第２分割領
域のメモリチェックを行なわせる第２カウンタ２８と、
システムバス２４を介して、第３カウント設定値が供給
される毎に、これを取り込んで保持しながら、上記デコ
ーダ２６から第３カウンタリセット信号が出力される毎
に、計数値（カウント値）を零にリセットし、システム
を動作させるのに必要なクロック発生部４０からクロッ
ク信号が出力される毎に、これをカウントし、その計数
値（カウント値）が第３カウント設定値を越えたとき、
第３メモリチェック割込み信号を発生してＣＰＵ部２２
に割込みをかけ、メモリ部２３のメモリを構成する第３
分割領域のメモリチェックを行なわせる第３カウンタ２
９とを備えている。
【００２２】次に、図３に示すブロック図を参照しなが
らこのメモリチェックシステム２１のメモリチェック動
作について説明する。まず、メモリチェック動作に先だ
って、このメモリチェックシステム２１が設けられてい
る情報処理装置のオペレータなどにより第１〜第３カウ
ンタ設定値が入力されたとき、ＣＰＵ部２２によってこ
れが取り込まれて、システムバス２４を介しアクセス監
視部２５の第１〜第３カウンタ２７〜２９に各々供給さ
れて保持される。その後、この情報処理装置のＣＰＵ部
２２によってデータ処理が開始されて、メモリ部２３の
メモリを構成する第１分割領域がアクセスされれば、ア
クセス監視部２５に設けられているデコーダ２６によっ
てこれが検知されて、第１カウンタリセット信号が生成
され、第１カウンタ２７がリセットされる。同様に、上
記情報処理装置のＣＰＵ部２２によって上記メモリを構
成する第２分割領域または第３分割領域がアクセスされ
れば、アクセス監視部２５に設けられているデコーダ２
６によってこれが検知されて、第２カウンタリセット信
号または第３カウンタリセット信号が生成され、第２カ
ウンタ２８または第３カウンタ２９がリセットされる。
らこのメモリチェックシステム２１のメモリチェック動
作について説明する。まず、メモリチェック動作に先だ
って、このメモリチェックシステム２１が設けられてい
る情報処理装置のオペレータなどにより第１〜第３カウ
ンタ設定値が入力されたとき、ＣＰＵ部２２によってこ
れが取り込まれて、システムバス２４を介しアクセス監
視部２５の第１〜第３カウンタ２７〜２９に各々供給さ
れて保持される。その後、この情報処理装置のＣＰＵ部
２２によってデータ処理が開始されて、メモリ部２３の
メモリを構成する第１分割領域がアクセスされれば、ア
クセス監視部２５に設けられているデコーダ２６によっ
てこれが検知されて、第１カウンタリセット信号が生成
され、第１カウンタ２７がリセットされる。同様に、上
記情報処理装置のＣＰＵ部２２によって上記メモリを構
成する第２分割領域または第３分割領域がアクセスされ
れば、アクセス監視部２５に設けられているデコーダ２
６によってこれが検知されて、第２カウンタリセット信
号または第３カウンタリセット信号が生成され、第２カ
ウンタ２８または第３カウンタ２９がリセットされる。
【００２３】ＣＰＵ部２２により第１分割領域がアクセ
スされなくなれば、第１カウンタ２７によってクロック
発生部３０から出力されるクロック信号の計数が開始さ
れ、第１分割領域がアクセスされなくなってから予め設
定されている一定時間が経過し、計数動作で得られるカ
ウント値が第１カウント設定値を越えたとき、この第１
カウンタ２７から第１メモリチェック割込み信号が出力
されてＣＰＵ部２２に割込みがかけられる。
スされなくなれば、第１カウンタ２７によってクロック
発生部３０から出力されるクロック信号の計数が開始さ
れ、第１分割領域がアクセスされなくなってから予め設
定されている一定時間が経過し、計数動作で得られるカ
ウント値が第１カウント設定値を越えたとき、この第１
カウンタ２７から第１メモリチェック割込み信号が出力
されてＣＰＵ部２２に割込みがかけられる。
【００２４】ＣＰＵ部２２によって第１分割領域のメモ
リチェックが開始され、この第１分割領域内の各番地の
うち、異常となっている番地があれば、この番地の使用
が禁止されるとともに、メモリ異常が発生したことを示
すメッセージなどがオペレータに知らされる。同様に、
ＣＰＵ部２２により第２分割領域または第３分割領域が
アクセスされなくなれば、第２カウンタ２８または第３
カウンタ２９によってクロック発生部３０から出力され
るクロック信号の計数が開始され、第２分割領域または
第３分割領域がアクセスされなくなってから予め設定さ
れている一定時間が経過し、計数動作で得られる各カウ
ント値が第２カウント設定値または第３カウント設定値
を越えたとき、第２カウンタ２８または第３カウンタ２
９から第２メモリチェック割込み信号または第３メモリ
チェック割込み信号が出力されてＣＰＵ部２２に割込み
がかけられる。これにより、ＣＰＵ部２２によって第２
分割領域または第３分割領域のメモリチェックが開始さ
れ、この第２分割領域または第３分割領域内の各番地の
うち、異常となっている番地があれば、この番地の使用
が禁止されるとともに、メモリ異常が発生したことを示
すメッセージなどがオペレータに知らされる。
リチェックが開始され、この第１分割領域内の各番地の
うち、異常となっている番地があれば、この番地の使用
が禁止されるとともに、メモリ異常が発生したことを示
すメッセージなどがオペレータに知らされる。同様に、
ＣＰＵ部２２により第２分割領域または第３分割領域が
アクセスされなくなれば、第２カウンタ２８または第３
カウンタ２９によってクロック発生部３０から出力され
るクロック信号の計数が開始され、第２分割領域または
第３分割領域がアクセスされなくなってから予め設定さ
れている一定時間が経過し、計数動作で得られる各カウ
ント値が第２カウント設定値または第３カウント設定値
を越えたとき、第２カウンタ２８または第３カウンタ２
９から第２メモリチェック割込み信号または第３メモリ
チェック割込み信号が出力されてＣＰＵ部２２に割込み
がかけられる。これにより、ＣＰＵ部２２によって第２
分割領域または第３分割領域のメモリチェックが開始さ
れ、この第２分割領域または第３分割領域内の各番地の
うち、異常となっている番地があれば、この番地の使用
が禁止されるとともに、メモリ異常が発生したことを示
すメッセージなどがオペレータに知らされる。
【００２５】このようにこの第３形態例では、メモリ部
２３を構成するメモリを３つに分割して、第１分割領
域、第２分割領域、第３分割領域のいずれかが一定時間
以上、アクセスされないとき、アクセス監視部２５によ
ってこれを検知してＣＰＵ部２２に一定時間以上アクセ
スされていない分割領域に対応したメモリチェック割込
みをかけ、このＣＰＵ部２２によって一定時間以上アク
セスされていない分割領域のメモリチェックを行なうよ
うにしたので、一定時間以上アクセスされていないメモ
リが存在するとき、これを検出して、上記メモリのメモ
リチェックを行なうことができ、これによって連続運転
を行なっている情報処理装置に搭載されているメモリに
ついても、障害の発生を検出することができる。この
際、チェック対象となるメモリ領域を分割した分だけ、
メモリチェックに要する時間を短くすることができる。
２３を構成するメモリを３つに分割して、第１分割領
域、第２分割領域、第３分割領域のいずれかが一定時間
以上、アクセスされないとき、アクセス監視部２５によ
ってこれを検知してＣＰＵ部２２に一定時間以上アクセ
スされていない分割領域に対応したメモリチェック割込
みをかけ、このＣＰＵ部２２によって一定時間以上アク
セスされていない分割領域のメモリチェックを行なうよ
うにしたので、一定時間以上アクセスされていないメモ
リが存在するとき、これを検出して、上記メモリのメモ
リチェックを行なうことができ、これによって連続運転
を行なっている情報処理装置に搭載されているメモリに
ついても、障害の発生を検出することができる。この
際、チェック対象となるメモリ領域を分割した分だけ、
メモリチェックに要する時間を短くすることができる。
【００２６】図４は本発明によるメモリチェックシステ
ムの第４形態例（請求項４に対応する形態例）を示すブ
ロック図である。この図に示すメモリチェックシステム
３１は、各種のデータ処理を行なうプロセッサおよび割
込み処理を行なう割込みコントローラを含み、通常のプ
ログラムの処理と割込みによるメモリチェック処理とを
行なうＣＰＵ部３２と、このＣＰＵ部３２の作業エリア
などとして使用されるメモリおよびこのメモリを制御す
るメモリコントローラを含むメモリ部３３と、システム
バス３４を介して第１〜第３カウント設定値が供給され
る毎に、これらを取り込んで保持しながら、上記システ
ムバス３４を介して、ＣＰＵ部３２がアイドル状態にな
っているかどうかを監視して、第１〜第３分割領域のう
ち、予め設定されている分割領域が一定時間以上アクセ
スされない状態でＣＰＵ部３２がアイドル状態に入った
とき、第１〜第３メモリチェック割込み信号のいずれか
を発生してＣＰＵ部３２に割込みをかけて、一定時間以
上アクセスされていない上記分割領域のメモリチェック
を行なわせるアクセス監視部３５とを備えている。
ムの第４形態例（請求項４に対応する形態例）を示すブ
ロック図である。この図に示すメモリチェックシステム
３１は、各種のデータ処理を行なうプロセッサおよび割
込み処理を行なう割込みコントローラを含み、通常のプ
ログラムの処理と割込みによるメモリチェック処理とを
行なうＣＰＵ部３２と、このＣＰＵ部３２の作業エリア
などとして使用されるメモリおよびこのメモリを制御す
るメモリコントローラを含むメモリ部３３と、システム
バス３４を介して第１〜第３カウント設定値が供給され
る毎に、これらを取り込んで保持しながら、上記システ
ムバス３４を介して、ＣＰＵ部３２がアイドル状態にな
っているかどうかを監視して、第１〜第３分割領域のう
ち、予め設定されている分割領域が一定時間以上アクセ
スされない状態でＣＰＵ部３２がアイドル状態に入った
とき、第１〜第３メモリチェック割込み信号のいずれか
を発生してＣＰＵ部３２に割込みをかけて、一定時間以
上アクセスされていない上記分割領域のメモリチェック
を行なわせるアクセス監視部３５とを備えている。
【００２７】この場合、アクセス監視部３５は、システ
ムバス３４を介して供給されるアドレスデータをデコー
ドして、上記メモリ部３３のメモリを構成する第１〜第
３分割領域のいずれに対するアクセスかを判定し、第１
分割領域がアクセスされたとき、第１カウンタリセット
信号を発生し、第２分割領域がアクセスされたとき、第
２カウンタリセット信号を発生し、第３分割領域がアク
セスされたとき、第３カウンタリセット信号を発生する
第１デコーダ３６と、システムバス３４を介して第１カ
ウント設定値が供給される毎にこれを取り込んで保持し
ながら、第１デコーダ３６から第１カウンタリセット信
号が出力される毎に、計数値（カウント値）を零にリセ
ットし、システムを動作させるのに必要なクロック発生
部４１からクロック信号が出力される毎にこれをカウン
トし、その計数値（カウント値）が第１カウント設定値
を越えたとき、第１メモリチェック割込み信号を発生す
る第１カウンタ３７とを備えている。
ムバス３４を介して供給されるアドレスデータをデコー
ドして、上記メモリ部３３のメモリを構成する第１〜第
３分割領域のいずれに対するアクセスかを判定し、第１
分割領域がアクセスされたとき、第１カウンタリセット
信号を発生し、第２分割領域がアクセスされたとき、第
２カウンタリセット信号を発生し、第３分割領域がアク
セスされたとき、第３カウンタリセット信号を発生する
第１デコーダ３６と、システムバス３４を介して第１カ
ウント設定値が供給される毎にこれを取り込んで保持し
ながら、第１デコーダ３６から第１カウンタリセット信
号が出力される毎に、計数値（カウント値）を零にリセ
ットし、システムを動作させるのに必要なクロック発生
部４１からクロック信号が出力される毎にこれをカウン
トし、その計数値（カウント値）が第１カウント設定値
を越えたとき、第１メモリチェック割込み信号を発生す
る第１カウンタ３７とを備えている。
【００２８】さらに、このアクセス監視部３５は、シス
テムバス３４を介して第２カウント設定値が供給される
毎にこれを取り込んで保持しながら、第１デコーダ３６
から第２カウンタリセット信号が出力される毎に計数値
（カウント値）を零にリセットし、システムを動作させ
るのに必要なクロック発生部４１からクロック信号が出
力される毎にこれをカウントし、その計数値（カウント
値）が第２カウント設定値を越えたとき、第２メモリチ
ェック割込み信号を発生する第２カウンタ３８と、シス
テムバス３４を介して第３カウント設定値が供給される
毎にこれを取り込んで保持しながら、第１デコーダ３６
から第３カウンタリセット信号が出力される毎に計数値
（カウント値）を零にリセットし、システムを動作させ
るのに必要なクロック発生部４１からクロック信号が出
力される毎にこれをカウントし、その計数値（カウント
値）が第３カウント設定値を越えたとき、第３メモリチ
ェック割込み信号を発生する第３カウンタ３９とを備え
ている。
テムバス３４を介して第２カウント設定値が供給される
毎にこれを取り込んで保持しながら、第１デコーダ３６
から第２カウンタリセット信号が出力される毎に計数値
（カウント値）を零にリセットし、システムを動作させ
るのに必要なクロック発生部４１からクロック信号が出
力される毎にこれをカウントし、その計数値（カウント
値）が第２カウント設定値を越えたとき、第２メモリチ
ェック割込み信号を発生する第２カウンタ３８と、シス
テムバス３４を介して第３カウント設定値が供給される
毎にこれを取り込んで保持しながら、第１デコーダ３６
から第３カウンタリセット信号が出力される毎に計数値
（カウント値）を零にリセットし、システムを動作させ
るのに必要なクロック発生部４１からクロック信号が出
力される毎にこれをカウントし、その計数値（カウント
値）が第３カウント設定値を越えたとき、第３メモリチ
ェック割込み信号を発生する第３カウンタ３９とを備え
ている。
【００２９】また、さらに、このアクセス監視部３５
は、システムバス３４を介してアクセス対象領域データ
が供給される毎にこれを保持し、第１デコーダ３６から
出力される第１〜第３リセット信号を監視して、ＣＰＵ
部３２がアイドル状態になっているかどうかを判定し、
ＣＰＵ部３２がアイドル状態になっていると判定したと
き、上記アクセス対象領域データに対応するゲート開信
号を発生する第２デコーダ４０と、この第２デコーダ４
０から第１分割領域に対応するゲート開信号が出力され
ている状態で、第１カウンタ３７から第１メモリチェッ
ク割込み信号が出力されたときこれを通過させることに
より、ＣＰＵ部３２に割込みをかけて上記メモリ部３３
のメモリを構成する第１分割領域のメモリチェックを行
なわせる第１アンドゲート４２と、第２デコーダ４０か
ら第２分割領域に対応するゲート開信号が出力されてい
る状態で、第２カウンタ３８から第２メモリチェック割
込み信号が出力されたとき、これを通過させることによ
り、ＣＰＵ部３２に割込みをかけてメモリ部３３のメモ
リを構成する第２分割領域のメモリチェックを行なわせ
る第２アンドゲート４３と、第２デコーダ４０から第３
分割領域に対応するゲート開信号が出力されている状態
で、第３カウンタ３９から第３メモリチェック割込み信
号が出力されたとき、これを通過させることにより、Ｃ
ＰＵ部３２に割込みをかけてメモリ部３３のメモリを構
成する第３分割領域のメモリチェックを行なわせる第３
アンドゲート４４とを備えている。
は、システムバス３４を介してアクセス対象領域データ
が供給される毎にこれを保持し、第１デコーダ３６から
出力される第１〜第３リセット信号を監視して、ＣＰＵ
部３２がアイドル状態になっているかどうかを判定し、
ＣＰＵ部３２がアイドル状態になっていると判定したと
き、上記アクセス対象領域データに対応するゲート開信
号を発生する第２デコーダ４０と、この第２デコーダ４
０から第１分割領域に対応するゲート開信号が出力され
ている状態で、第１カウンタ３７から第１メモリチェッ
ク割込み信号が出力されたときこれを通過させることに
より、ＣＰＵ部３２に割込みをかけて上記メモリ部３３
のメモリを構成する第１分割領域のメモリチェックを行
なわせる第１アンドゲート４２と、第２デコーダ４０か
ら第２分割領域に対応するゲート開信号が出力されてい
る状態で、第２カウンタ３８から第２メモリチェック割
込み信号が出力されたとき、これを通過させることによ
り、ＣＰＵ部３２に割込みをかけてメモリ部３３のメモ
リを構成する第２分割領域のメモリチェックを行なわせ
る第２アンドゲート４３と、第２デコーダ４０から第３
分割領域に対応するゲート開信号が出力されている状態
で、第３カウンタ３９から第３メモリチェック割込み信
号が出力されたとき、これを通過させることにより、Ｃ
ＰＵ部３２に割込みをかけてメモリ部３３のメモリを構
成する第３分割領域のメモリチェックを行なわせる第３
アンドゲート４４とを備えている。
【００３０】次に、図４に示すブロック図を参照しなが
ら、このメモリチェックシステム３１のメモリチェック
動作について説明する。まず、メモリチェック動作に先
だって、このメモリチェックシステム３１が設けられて
いる情報処理装置のオペレータなどにより第１〜第３カ
ウンタ設定値と、アクセス対象領域データとが入力され
たとき、ＣＰＵ部３２によってこれが取り込まれて、シ
ステムバス３４を介しアクセス監視部３５の第１〜第３
カウンタ３７〜３９、第２デコーダ４０に各々供給され
て保持される。この後、この情報処理装置のＣＰＵ部３
２によってデータ処理が開始されて、メモリ部３３のメ
モリを構成する第１〜第３分割領域のうちの１つがアク
セスされれば、アクセス監視部３５に設けられている第
１デコーダ３６によってこれが検知されて、第１〜第３
カウンタリセット信号のいずれかが生成され、第１〜第
３カウンタ３７〜３９のいずれかがリセットされる。ま
たこの動作と並行して、第２デコーダ４０によって第１
デコーダ３６から第１〜第３カウンタリセット信号のい
ずれかが出力されていることが検知されて、ＣＰＵ部３
２がアイドル状態になっていないと判定され、この判定
結果に基づき、第１〜第３アンドゲート４２〜４４が全
て閉状態にされる。
ら、このメモリチェックシステム３１のメモリチェック
動作について説明する。まず、メモリチェック動作に先
だって、このメモリチェックシステム３１が設けられて
いる情報処理装置のオペレータなどにより第１〜第３カ
ウンタ設定値と、アクセス対象領域データとが入力され
たとき、ＣＰＵ部３２によってこれが取り込まれて、シ
ステムバス３４を介しアクセス監視部３５の第１〜第３
カウンタ３７〜３９、第２デコーダ４０に各々供給され
て保持される。この後、この情報処理装置のＣＰＵ部３
２によってデータ処理が開始されて、メモリ部３３のメ
モリを構成する第１〜第３分割領域のうちの１つがアク
セスされれば、アクセス監視部３５に設けられている第
１デコーダ３６によってこれが検知されて、第１〜第３
カウンタリセット信号のいずれかが生成され、第１〜第
３カウンタ３７〜３９のいずれかがリセットされる。ま
たこの動作と並行して、第２デコーダ４０によって第１
デコーダ３６から第１〜第３カウンタリセット信号のい
ずれかが出力されていることが検知されて、ＣＰＵ部３
２がアイドル状態になっていないと判定され、この判定
結果に基づき、第１〜第３アンドゲート４２〜４４が全
て閉状態にされる。
【００３１】ＣＰＵ部３２がアイドル状態になり、第１
デコーダ３６から第１〜第３カウンタリセット信号が全
て出力されなくなれば、第２デコーダ４０によってこれ
が検知されて、ＣＰＵ部３２がアイドル状態に入ったと
判定されて、上記アクセス対象領域データに対応するゲ
ート開信号、例えば上記アクセス対象領域データが第
１、第２分割領域を示していれば、第１、第２分割領域
に対応するゲート開信号が出力されて、第１、第２アン
ドゲート４２、４３が開状態にされる。この状態で、第
１、第２、第３分割領域がアクセスされなくなり、第
１、第２カウンタ３７、３８によってクロック発生部４
１から出力されるクロック信号の計数が開始されてか
ら、一定時間が経過し、これら第１、第２カウンタ３
７、３８のいずれか一方、例えば第１カウンタ３７のカ
ウント値が第１カウント設定値を越えたとき、この第１
カウンタ３７から第１メモリチェック割込み信号が出力
され、これが第１アンドゲート４２を通過して、ＣＰＵ
部３２に割込みがかけられる。これにより、ＣＰＵ部３
２によって第１分割領域のメモリチェックが開始され、
この第１分割領域内の各番地のうち、異常となっている
番地があれば、この番地の使用が禁止されるとともに、
メモリ異常が発生したことを示すメッセージなどがオペ
レータに知らされる。
デコーダ３６から第１〜第３カウンタリセット信号が全
て出力されなくなれば、第２デコーダ４０によってこれ
が検知されて、ＣＰＵ部３２がアイドル状態に入ったと
判定されて、上記アクセス対象領域データに対応するゲ
ート開信号、例えば上記アクセス対象領域データが第
１、第２分割領域を示していれば、第１、第２分割領域
に対応するゲート開信号が出力されて、第１、第２アン
ドゲート４２、４３が開状態にされる。この状態で、第
１、第２、第３分割領域がアクセスされなくなり、第
１、第２カウンタ３７、３８によってクロック発生部４
１から出力されるクロック信号の計数が開始されてか
ら、一定時間が経過し、これら第１、第２カウンタ３
７、３８のいずれか一方、例えば第１カウンタ３７のカ
ウント値が第１カウント設定値を越えたとき、この第１
カウンタ３７から第１メモリチェック割込み信号が出力
され、これが第１アンドゲート４２を通過して、ＣＰＵ
部３２に割込みがかけられる。これにより、ＣＰＵ部３
２によって第１分割領域のメモリチェックが開始され、
この第１分割領域内の各番地のうち、異常となっている
番地があれば、この番地の使用が禁止されるとともに、
メモリ異常が発生したことを示すメッセージなどがオペ
レータに知らされる。
【００３２】このようにこの第４形態例では、メモリ部
３３を構成するメモリを、第１分割領域、第２分割領
域、第３分割領域に分割し、これら第１〜第３分割領域
の全てがアクセスされなくなったとき、ＣＰＵ部３２が
アイドル状態に入ったと判定して、第１〜第３分割領域
のうち、チェック対象に指定されたチェック領域に対す
るアクセスが終了してから一定時間が経過したとき、分
割領域に対応したメモリチェック割込みをかけ、このＣ
ＰＵ部３２によって上記分割領域のメモリチェックを行
なうようにしたので、ＣＰＵ部３２がアイドルループに
入ったとき、チェック対象に指定された各チェック領域
のうち、一定時間以上アクセスされていないチェック領
域のメモリチェックを行なうことができ、これによって
メモリチェック効率を大幅に向上させることができる。
この際、チェック対象となるメモリ領域を分割した分だ
け、メモリチェックに要する時間を短くすることができ
る。
３３を構成するメモリを、第１分割領域、第２分割領
域、第３分割領域に分割し、これら第１〜第３分割領域
の全てがアクセスされなくなったとき、ＣＰＵ部３２が
アイドル状態に入ったと判定して、第１〜第３分割領域
のうち、チェック対象に指定されたチェック領域に対す
るアクセスが終了してから一定時間が経過したとき、分
割領域に対応したメモリチェック割込みをかけ、このＣ
ＰＵ部３２によって上記分割領域のメモリチェックを行
なうようにしたので、ＣＰＵ部３２がアイドルループに
入ったとき、チェック対象に指定された各チェック領域
のうち、一定時間以上アクセスされていないチェック領
域のメモリチェックを行なうことができ、これによって
メモリチェック効率を大幅に向上させることができる。
この際、チェック対象となるメモリ領域を分割した分だ
け、メモリチェックに要する時間を短くすることができ
る。
【００３３】図５は本発明によるメモリチェックシステ
ムの第５形態例（請求項５に対応する形態例）を示すブ
ロック図である。この図に示すメモリチェックシステム
５１は、各種のデータ処理を行なうプロセッサおよび割
込み処理を行なう割込みコントローラを含み、通常のプ
ログラムの処理と割込みによるメモリチェック処理とを
行なうＣＰＵ部５２と、このＣＰＵ部５２の作業エリア
などとして使用されるメモリおよびこのメモリを制御す
るメモリコントローラを含むメモリ部５３と、システム
バス５４を介してカウント設定値が供給される毎にこれ
を取り込んで保持しながら、システムを動作させるのに
必要なクロック発生部５５からクロック信号が出力され
る毎にこれをカウントし、その計数値（カウント値）が
上記カウント設定値を越える毎に上記カウント値を零に
リセットするとともに、メモリチェック割込み信号を発
生してＣＰＵ部５２に割込みをかけ、メモリ部５３のメ
モリチェックを行なわせるカウンタ５４とを備えてい
る。
ムの第５形態例（請求項５に対応する形態例）を示すブ
ロック図である。この図に示すメモリチェックシステム
５１は、各種のデータ処理を行なうプロセッサおよび割
込み処理を行なう割込みコントローラを含み、通常のプ
ログラムの処理と割込みによるメモリチェック処理とを
行なうＣＰＵ部５２と、このＣＰＵ部５２の作業エリア
などとして使用されるメモリおよびこのメモリを制御す
るメモリコントローラを含むメモリ部５３と、システム
バス５４を介してカウント設定値が供給される毎にこれ
を取り込んで保持しながら、システムを動作させるのに
必要なクロック発生部５５からクロック信号が出力され
る毎にこれをカウントし、その計数値（カウント値）が
上記カウント設定値を越える毎に上記カウント値を零に
リセットするとともに、メモリチェック割込み信号を発
生してＣＰＵ部５２に割込みをかけ、メモリ部５３のメ
モリチェックを行なわせるカウンタ５４とを備えてい
る。
【００３４】次に、図５に示すブロック図、図６に示す
フローチャート、図７に示す模式図を参照しながら、こ
のメモリチェックシステム５１のメモリチェック動作に
ついて説明する。まず、メモリチェック動作に先だっ
て、このメモリチェックシステム５１が設けられている
情報処理装置のオペレータなどによりカウンタ設定値が
入力されたとき、ＣＰＵ部５２によってこれが取り込ま
れて、システムバス５４を介しカウンタ５４に供給され
て保持される。ＣＰＵ部５２によりメモリの第１〜第３
分割領域のいずれかがアクセスされれば、このＣＰＵ部
５２によって図７に示す如く第１分割領域にデータが書
き込まれたとき、この第１分割領域中に第１判定フラグ
が立てられ、また第２分割領域にデータが書き込まれた
とき、この第２分割領域中に第２判定フラグが立てら
れ、さらに第３分割領域にデータが書き込まれたとき、
この第３分割領域中に第３判定フラグが立てられる。こ
の動作と並行して、カウンタ５４によってクロック発生
部５５から出力されるクロック信号が計数され、この計
数動作で得られるカウント値が上記カウント設定値を越
える毎にこのカウンタ５４からメモリチェック割込み信
号が出力されてＣＰＵ部５２に割込みがかけられる。
フローチャート、図７に示す模式図を参照しながら、こ
のメモリチェックシステム５１のメモリチェック動作に
ついて説明する。まず、メモリチェック動作に先だっ
て、このメモリチェックシステム５１が設けられている
情報処理装置のオペレータなどによりカウンタ設定値が
入力されたとき、ＣＰＵ部５２によってこれが取り込ま
れて、システムバス５４を介しカウンタ５４に供給され
て保持される。ＣＰＵ部５２によりメモリの第１〜第３
分割領域のいずれかがアクセスされれば、このＣＰＵ部
５２によって図７に示す如く第１分割領域にデータが書
き込まれたとき、この第１分割領域中に第１判定フラグ
が立てられ、また第２分割領域にデータが書き込まれた
とき、この第２分割領域中に第２判定フラグが立てら
れ、さらに第３分割領域にデータが書き込まれたとき、
この第３分割領域中に第３判定フラグが立てられる。こ
の動作と並行して、カウンタ５４によってクロック発生
部５５から出力されるクロック信号が計数され、この計
数動作で得られるカウント値が上記カウント設定値を越
える毎にこのカウンタ５４からメモリチェック割込み信
号が出力されてＣＰＵ部５２に割込みがかけられる。
【００３５】これにより、図６のフローチャートに示す
如くＣＰＵ部５２によってメモリの第１分割領域に第１
判定フラグが立てられているかどうか、第２分割領域に
第２判定フラグが立てられているかどうか、第３分割領
域に第３判定フラグが立てられているかどうかが順次、
判定され、この判定結果に基づき、未使用となっている
分割領域があるかどうかがチェックされる（ステップＳ
Ｔ１）。未使用となっている領域があれば（ステップＳ
Ｔ２）、ＣＰＵ部５２によってこれら未使用となってい
る分割領域の１つが選択されて、この分割領域のメモリ
チェックが開始され、このメモリ内の各番地のうち異常
となっている番地があれば、この番地の使用が禁止され
るとともに、メモリ異常が発生したことを示すメッセー
ジなどがオペレータに知らされる（ステップＳＴ３）。
如くＣＰＵ部５２によってメモリの第１分割領域に第１
判定フラグが立てられているかどうか、第２分割領域に
第２判定フラグが立てられているかどうか、第３分割領
域に第３判定フラグが立てられているかどうかが順次、
判定され、この判定結果に基づき、未使用となっている
分割領域があるかどうかがチェックされる（ステップＳ
Ｔ１）。未使用となっている領域があれば（ステップＳ
Ｔ２）、ＣＰＵ部５２によってこれら未使用となってい
る分割領域の１つが選択されて、この分割領域のメモリ
チェックが開始され、このメモリ内の各番地のうち異常
となっている番地があれば、この番地の使用が禁止され
るとともに、メモリ異常が発生したことを示すメッセー
ジなどがオペレータに知らされる（ステップＳＴ３）。
【００３６】以下、未使用となっている領域が残ってい
れば、ＣＰＵ部５２によってこれら未使用となっている
分割領域の１つが順次、選択されて、この分割領域のメ
モリチェックが開始され、このメモリ内の各番地のう
ち、異常となっている番地があれば、この番地の使用が
禁止されるとともに、メモリ異常が発生したことを示す
メッセージなどがオペレータに知らされる（ステップＳ
Ｔ１〜ＳＴ３）。未使用領域のメモリチェック処理が終
了すれば（ステップＳＴ１、ＳＴ４）、ＣＰＵ部５２に
よって使用されている分割領域の１つが選択されて、こ
の分割領域の内容が上記未使用領域の１つのコピーされ
た後、使用されている上記分割領域のメモリチェックが
開始され、このメモリ内の各番地のうち、異常となって
いる番地があれば、この番地の使用が禁止されるととも
に、メモリ異常が発生したことを示すメッセージなどが
オペレータに知らされる。使用されている上記分割領域
の各番地が全て正常であれば、未使用領域にコピーされ
ていた内容が元の分割領域に再コピーされる（ステップ
ＳＴ５〜ＳＴ７）。
れば、ＣＰＵ部５２によってこれら未使用となっている
分割領域の１つが順次、選択されて、この分割領域のメ
モリチェックが開始され、このメモリ内の各番地のう
ち、異常となっている番地があれば、この番地の使用が
禁止されるとともに、メモリ異常が発生したことを示す
メッセージなどがオペレータに知らされる（ステップＳ
Ｔ１〜ＳＴ３）。未使用領域のメモリチェック処理が終
了すれば（ステップＳＴ１、ＳＴ４）、ＣＰＵ部５２に
よって使用されている分割領域の１つが選択されて、こ
の分割領域の内容が上記未使用領域の１つのコピーされ
た後、使用されている上記分割領域のメモリチェックが
開始され、このメモリ内の各番地のうち、異常となって
いる番地があれば、この番地の使用が禁止されるととも
に、メモリ異常が発生したことを示すメッセージなどが
オペレータに知らされる。使用されている上記分割領域
の各番地が全て正常であれば、未使用領域にコピーされ
ていた内容が元の分割領域に再コピーされる（ステップ
ＳＴ５〜ＳＴ７）。
【００３７】以下、使用されている領域が残っていれば
（ステップＳＴ５）、ＣＰＵ部５２によって使用されて
いる分割領域の１つが順次、選択されて、この分割領域
の内容が上記未使用領域の１つのコピーされた後、使用
されている上記分割領域のメモリチェックが開始され、
このメモリ内の各番地のうち、異常となっている番地が
あれば、この番地の使用が禁止されるとともに、メモリ
異常が発生したことを示すメッセージなどがオペレータ
に知らされる。使用されている上記分割領域の各番地が
全て正常であれば、未使用領域にコピーされていた内容
が元の分割領域に再コピーされる（ステップＳＴ６、Ｓ
Ｔ７）。なお、未使用領域が無いときには、上述した使
用領域に対するメモリチェック処理がスキップされる。
（ステップＳＴ５）、ＣＰＵ部５２によって使用されて
いる分割領域の１つが順次、選択されて、この分割領域
の内容が上記未使用領域の１つのコピーされた後、使用
されている上記分割領域のメモリチェックが開始され、
このメモリ内の各番地のうち、異常となっている番地が
あれば、この番地の使用が禁止されるとともに、メモリ
異常が発生したことを示すメッセージなどがオペレータ
に知らされる。使用されている上記分割領域の各番地が
全て正常であれば、未使用領域にコピーされていた内容
が元の分割領域に再コピーされる（ステップＳＴ６、Ｓ
Ｔ７）。なお、未使用領域が無いときには、上述した使
用領域に対するメモリチェック処理がスキップされる。
【００３８】このようにこの第５形態例では、一定時間
が経過する毎にＣＰＵ部５２にメモリチェック割込みを
かけて、メモリ部５３のメモリを構成する第１〜第３分
割領域に第１〜第３判別フラグが立てられているかどう
かを検出し、この検出結果に基づき未使用領域があれ
ば、これをそのままメモリチェックした後、使用領域の
内容を未使用領域にコピーして、この使用領域のメモリ
チェックを行なうようにしたので、連続運転を行なって
いる情報処理装置に搭載されているメモリについても、
また使用中の領域が存在していても、全メモリのメモリ
チェックを行ない、障害の発生を検出することができ
る。
が経過する毎にＣＰＵ部５２にメモリチェック割込みを
かけて、メモリ部５３のメモリを構成する第１〜第３分
割領域に第１〜第３判別フラグが立てられているかどう
かを検出し、この検出結果に基づき未使用領域があれ
ば、これをそのままメモリチェックした後、使用領域の
内容を未使用領域にコピーして、この使用領域のメモリ
チェックを行なうようにしたので、連続運転を行なって
いる情報処理装置に搭載されているメモリについても、
また使用中の領域が存在していても、全メモリのメモリ
チェックを行ない、障害の発生を検出することができ
る。
【００３９】図８は本発明によるメモリチェックシステ
ムの第６形態例（請求項６に対応する形態例）を示すブ
ロック図である。なお、この図において、図４の各部と
同じ部分には、同じ符号が付してある。この図に示すメ
モリチェックシステム３１ａが図４に示すメモリチェッ
クシステム３１と異なる点は、図１０に示す如くメモリ
部３３ａのメモリを構成する第１〜第３分割領域毎に判
別フラグ領域を設け、ＣＰＵ部３２ａがアイドル状態に
なったとき、第１〜第３分割領域のうち、チェック領域
に指定された分割領域に判別フラグが立てられているか
どうかを検出し、この検出結果に基づき未使用領域につ
いてはこれをそのままメモリチェックし、また使用領域
については使用領域の内容を未使用領域にコピーして、
この使用領域のメモリチェックを行なうようにしたこと
である。次に、図８に示すブロック図、図９に示すフロ
ーチャート、図１０に示す模式図を参照しながら、この
メモリチェックシステム３１ａのメモリチェック動作に
ついて説明する。メモリチェック動作に先だって、この
メモリチェックシステム３１ａが設けられている情報処
理装置のオペレータなどにより第１〜第３カウンタ設定
値と、アクセス対象領域データとが入力されたとき、Ｃ
ＰＵ部３２ａによってこれが取り込まれて、システムバ
ス３４を介しアクセス監視部３５の第１〜第３カウンタ
３７〜３９、第２デコーダ４０に各々供給されて保持さ
れる。この情報処理装置のＣＰＵ部３２によってデータ
処理が開始されて、メモリ部３３ａのメモリを構成する
第１〜第３分割領域のうちの１つがアクセスされれば、
アクセス監視部３５に設けられている第１デコーダ３６
によってこれが検知されて、第１〜第３カウンタリセッ
ト信号のいずれかが生成され、第１〜第３カウンタ３７
〜３９のいずれかがリセットされるとともに、メモリの
第１分割領域にデータが書き込まれたとき、この第１分
割領域中に第１判定フラグが立てられ、また第２分割領
域にデータが書き込まれたとき、この第２分割領域中に
第２判定フラグが立てられ、さらに第３分割領域にデー
タが書き込まれたとき、この第３分割領域中に第３判定
フラグが立てられる。
ムの第６形態例（請求項６に対応する形態例）を示すブ
ロック図である。なお、この図において、図４の各部と
同じ部分には、同じ符号が付してある。この図に示すメ
モリチェックシステム３１ａが図４に示すメモリチェッ
クシステム３１と異なる点は、図１０に示す如くメモリ
部３３ａのメモリを構成する第１〜第３分割領域毎に判
別フラグ領域を設け、ＣＰＵ部３２ａがアイドル状態に
なったとき、第１〜第３分割領域のうち、チェック領域
に指定された分割領域に判別フラグが立てられているか
どうかを検出し、この検出結果に基づき未使用領域につ
いてはこれをそのままメモリチェックし、また使用領域
については使用領域の内容を未使用領域にコピーして、
この使用領域のメモリチェックを行なうようにしたこと
である。次に、図８に示すブロック図、図９に示すフロ
ーチャート、図１０に示す模式図を参照しながら、この
メモリチェックシステム３１ａのメモリチェック動作に
ついて説明する。メモリチェック動作に先だって、この
メモリチェックシステム３１ａが設けられている情報処
理装置のオペレータなどにより第１〜第３カウンタ設定
値と、アクセス対象領域データとが入力されたとき、Ｃ
ＰＵ部３２ａによってこれが取り込まれて、システムバ
ス３４を介しアクセス監視部３５の第１〜第３カウンタ
３７〜３９、第２デコーダ４０に各々供給されて保持さ
れる。この情報処理装置のＣＰＵ部３２によってデータ
処理が開始されて、メモリ部３３ａのメモリを構成する
第１〜第３分割領域のうちの１つがアクセスされれば、
アクセス監視部３５に設けられている第１デコーダ３６
によってこれが検知されて、第１〜第３カウンタリセッ
ト信号のいずれかが生成され、第１〜第３カウンタ３７
〜３９のいずれかがリセットされるとともに、メモリの
第１分割領域にデータが書き込まれたとき、この第１分
割領域中に第１判定フラグが立てられ、また第２分割領
域にデータが書き込まれたとき、この第２分割領域中に
第２判定フラグが立てられ、さらに第３分割領域にデー
タが書き込まれたとき、この第３分割領域中に第３判定
フラグが立てられる。
【００４０】またこの動作と並行して、第２デコーダ４
０によって第１デコーダ３６から第１〜第３カウンタリ
セット信号のいずれかが出力されていることが検知され
て、ＣＰＵ部３２ａがアイドル状態になっていないと判
定され、この判定結果に基づき、第１〜第３アンドゲー
ト４２〜４４が全て閉状態にされる。ＰＵ部３２ａがア
イドル状態になり、第１デコーダ３６から第１〜第３カ
ウンタリセット信号が全て出力されなくなれば、第２デ
コーダ４０によってこれが検知されて、ＣＰＵ部３２ａ
がアイドル状態に入ったと判定されて、上記アクセス対
象領域データに対応するゲート開信号、例えば上記アク
セス対象領域データが第１、第２分割領域を示していれ
ば、第１、第２分割領域に対応するゲート開信号が出力
されて、第１、第２アンドゲート４２、４３が開状態に
なる。
０によって第１デコーダ３６から第１〜第３カウンタリ
セット信号のいずれかが出力されていることが検知され
て、ＣＰＵ部３２ａがアイドル状態になっていないと判
定され、この判定結果に基づき、第１〜第３アンドゲー
ト４２〜４４が全て閉状態にされる。ＰＵ部３２ａがア
イドル状態になり、第１デコーダ３６から第１〜第３カ
ウンタリセット信号が全て出力されなくなれば、第２デ
コーダ４０によってこれが検知されて、ＣＰＵ部３２ａ
がアイドル状態に入ったと判定されて、上記アクセス対
象領域データに対応するゲート開信号、例えば上記アク
セス対象領域データが第１、第２分割領域を示していれ
ば、第１、第２分割領域に対応するゲート開信号が出力
されて、第１、第２アンドゲート４２、４３が開状態に
なる。
【００４１】この状態で、第１、第２、第３分割領域が
アクセスされなくなり、第１、第２カウンタ３７、３８
によってクロック発生部４１から出力されるクロック信
号の計数が開始されてから、一定時間が経過し、これら
第１、第２カウンタ３７、３８のカウント値が第１、第
２カウント設定値を越えたとき、これら第１、第２カウ
ンタ３７、３８から第１、第２メモリチェック割込み信
号が出力され、これが第１、第２アンドゲート４２、４
３を通過して、ＣＰＵ部３２ａに割込みがかけられる。
これにより、図９のフローチャートに示す如くＣＰＵ部
３２ａによってメモリの第１分割領域に第１判定フラグ
が立てられているかどうか、第２分割領域に第２判定フ
ラグが立てられているかどうかが順次、判定され、この
判定結果に基づき、未使用となっている分割領域がある
かどうかがチェックされる（ステップＳＴ１１）。未使
用となっている領域があれば（ステップＳＴ１２）、Ｃ
ＰＵ部３２ａによってこれら未使用となっている分割領
域の１つが選択されて、この分割領域のメモリチェック
が開始され、このメモリ内の各番地のうち、異常となっ
ている番地があれば、この番地の使用が禁止されるとと
もに、メモリ異常が発生したことを示すメッセージなど
がオペレータに知らされる（ステップＳＴ１３）。
アクセスされなくなり、第１、第２カウンタ３７、３８
によってクロック発生部４１から出力されるクロック信
号の計数が開始されてから、一定時間が経過し、これら
第１、第２カウンタ３７、３８のカウント値が第１、第
２カウント設定値を越えたとき、これら第１、第２カウ
ンタ３７、３８から第１、第２メモリチェック割込み信
号が出力され、これが第１、第２アンドゲート４２、４
３を通過して、ＣＰＵ部３２ａに割込みがかけられる。
これにより、図９のフローチャートに示す如くＣＰＵ部
３２ａによってメモリの第１分割領域に第１判定フラグ
が立てられているかどうか、第２分割領域に第２判定フ
ラグが立てられているかどうかが順次、判定され、この
判定結果に基づき、未使用となっている分割領域がある
かどうかがチェックされる（ステップＳＴ１１）。未使
用となっている領域があれば（ステップＳＴ１２）、Ｃ
ＰＵ部３２ａによってこれら未使用となっている分割領
域の１つが選択されて、この分割領域のメモリチェック
が開始され、このメモリ内の各番地のうち、異常となっ
ている番地があれば、この番地の使用が禁止されるとと
もに、メモリ異常が発生したことを示すメッセージなど
がオペレータに知らされる（ステップＳＴ１３）。
【００４２】この後、未使用領域のメモリチェック処理
が終了すれば（ステップＳＴ１１、ＳＴ１４）、ＣＰＵ
部３２ａによって使用されている分割領域があるかどう
かチェックされ、使用されている分割領域があれば、こ
れが選択されて、この分割領域の内容が上記未使用領域
にコピーされた後、使用されている上記分割領域のメモ
リチェックが開始され、このメモリ内の各番地のうち、
異常となっている番地があれば、この番地の使用が禁止
されるとともに、メモリ異常が発生したことを示すメッ
セージなどがオペレータに知らされる。そして、使用さ
れている上記分割領域の各番地が全て正常であれば、未
使用領域にコピーされていた内容が元の分割領域に再コ
ピーされる（ステップＳＴ１５〜ＳＴ１７）。なお、未
使用領域が無いときには、上述した使用領域に対するメ
モリチェック処理がスキップされる。
が終了すれば（ステップＳＴ１１、ＳＴ１４）、ＣＰＵ
部３２ａによって使用されている分割領域があるかどう
かチェックされ、使用されている分割領域があれば、こ
れが選択されて、この分割領域の内容が上記未使用領域
にコピーされた後、使用されている上記分割領域のメモ
リチェックが開始され、このメモリ内の各番地のうち、
異常となっている番地があれば、この番地の使用が禁止
されるとともに、メモリ異常が発生したことを示すメッ
セージなどがオペレータに知らされる。そして、使用さ
れている上記分割領域の各番地が全て正常であれば、未
使用領域にコピーされていた内容が元の分割領域に再コ
ピーされる（ステップＳＴ１５〜ＳＴ１７）。なお、未
使用領域が無いときには、上述した使用領域に対するメ
モリチェック処理がスキップされる。
【００４３】このようにこの第６形態例では、メモリ部
３３ａを構成するメモリを、第１分割領域、第２分割領
域、第３分割領域に分割し、これら第１〜第３分割領域
の全てがアクセスされなくなったとき、ＣＰＵ部３２ａ
がアイドル状態に入ったと判定して、第１〜第３分割領
域のうち予め設定されている分割領域に判別フラグが立
てられているかどうかを検出し、この検出結果に基づ
き、未使用領域があれば、これをそのままメモリチェッ
クした後、使用領域の内容を未使用領域にコピーして、
この使用領域のメモリチェックを行なうようにしたの
で、ＣＰＵ部３２ａがアイドル状態にあるときこれを検
出して、全メモリ領域のメモリチェックを行なうことが
でき、これによってメモリチェック効率を大幅に向上さ
せることができるとともに、システムの信頼性を大幅に
向上させることができる。この際、チェック対象となる
メモリ領域を分割した分だけ、メモリチェックに要する
時間を短くすることができる。
３３ａを構成するメモリを、第１分割領域、第２分割領
域、第３分割領域に分割し、これら第１〜第３分割領域
の全てがアクセスされなくなったとき、ＣＰＵ部３２ａ
がアイドル状態に入ったと判定して、第１〜第３分割領
域のうち予め設定されている分割領域に判別フラグが立
てられているかどうかを検出し、この検出結果に基づ
き、未使用領域があれば、これをそのままメモリチェッ
クした後、使用領域の内容を未使用領域にコピーして、
この使用領域のメモリチェックを行なうようにしたの
で、ＣＰＵ部３２ａがアイドル状態にあるときこれを検
出して、全メモリ領域のメモリチェックを行なうことが
でき、これによってメモリチェック効率を大幅に向上さ
せることができるとともに、システムの信頼性を大幅に
向上させることができる。この際、チェック対象となる
メモリ領域を分割した分だけ、メモリチェックに要する
時間を短くすることができる。
【００４４】
【発明の効果】以上説明したように本発明によれば、請
求項１では、一定時間以上アクセスされていないメモリ
が存在するとき、これを検出して、メモリのメモリチェ
ックを行なうことができ、これによって連続運転を行な
っている情報処理装置に搭載されているメモリの障害を
検出することができる。また、請求項２では、アクセス
されていても、一定時間当たりのアクセス回数が少ない
メモリが存在するとき、これを検出して、メモリのメモ
リチェックを行なうことができ、これによって連続運転
を行なっている情報処理装置に搭載されているメモリの
障害を検出して、システムの信頼性を大幅に向上させる
ことができる。また、請求項３では、チェック対象とな
るメモリ領域を分割することにより、チェック領域を小
さくしてメモリチェックに要する時間を短くすることが
できる。また、請求項４では、メモリ領域を分割してチ
ェック領域を小さくするとともに、ＣＰＵ部がアイドル
ループに入った状態で、チェック対象に指定された各チ
ェック領域のうち、一定時間以上アクセスされていない
チェック領域が存在するとき、これを検出して、メモリ
チェックを行なうことができ、これによってメモリチェ
ック効率を大幅に向上させることができる。また、請求
項５では、使用中のメモリ領域を未使用のメモリ領域に
コピーすることにより、使用状態にあるメモリ領域が存
在していても、全メモリのメモリチェックを行なうこと
ができる。また、請求項６では、ＣＰＵ部がアイドル状
態にあるとき、これを検出して、全メモリ領域のメモリ
チェックを行なうことができ、これによってメモリチェ
ック効率を大幅に向上させることができるとともに、シ
ステムの信頼性を大幅に向上させることができる。
求項１では、一定時間以上アクセスされていないメモリ
が存在するとき、これを検出して、メモリのメモリチェ
ックを行なうことができ、これによって連続運転を行な
っている情報処理装置に搭載されているメモリの障害を
検出することができる。また、請求項２では、アクセス
されていても、一定時間当たりのアクセス回数が少ない
メモリが存在するとき、これを検出して、メモリのメモ
リチェックを行なうことができ、これによって連続運転
を行なっている情報処理装置に搭載されているメモリの
障害を検出して、システムの信頼性を大幅に向上させる
ことができる。また、請求項３では、チェック対象とな
るメモリ領域を分割することにより、チェック領域を小
さくしてメモリチェックに要する時間を短くすることが
できる。また、請求項４では、メモリ領域を分割してチ
ェック領域を小さくするとともに、ＣＰＵ部がアイドル
ループに入った状態で、チェック対象に指定された各チ
ェック領域のうち、一定時間以上アクセスされていない
チェック領域が存在するとき、これを検出して、メモリ
チェックを行なうことができ、これによってメモリチェ
ック効率を大幅に向上させることができる。また、請求
項５では、使用中のメモリ領域を未使用のメモリ領域に
コピーすることにより、使用状態にあるメモリ領域が存
在していても、全メモリのメモリチェックを行なうこと
ができる。また、請求項６では、ＣＰＵ部がアイドル状
態にあるとき、これを検出して、全メモリ領域のメモリ
チェックを行なうことができ、これによってメモリチェ
ック効率を大幅に向上させることができるとともに、シ
ステムの信頼性を大幅に向上させることができる。
【図１】本発明によるメモリチェックシステムの第１形
態例を示すブロック図。
態例を示すブロック図。
【図２】本発明によるメモリチェックシステムの第２形
態例を示すブロック図。
態例を示すブロック図。
【図３】本発明によるメモリチェックシステムの第３形
態例を示すブロック図。
態例を示すブロック図。
【図４】本発明によるメモリチェックシステムの第４形
態例を示すブロック図。
態例を示すブロック図。
【図５】本発明によるメモリチェックシステムの第５形
態例を示すブロック図。
態例を示すブロック図。
【図６】図５に示すメモリチェックシステムのメモリチ
ェック動作例を示すフローチャート。
ェック動作例を示すフローチャート。
【図７】図５に示すメモリチェックシステムのメモリチ
ェック動作例を示す模式図。
ェック動作例を示す模式図。
【図８】本発明によるメモリチェックシステムの第６形
態例を示すブロック図。
態例を示すブロック図。
【図９】図８に示すメモリチェックシステムのメモリチ
ェック動作例を示すフローチャート。
ェック動作例を示すフローチャート。
【図１０】図８に示すメモリチェックシステムのメモリ
チェック動作例を示す模式図。
チェック動作例を示す模式図。
【図１１】従来から知られているメモリチェックシステ
ムの一例を示すブロック図。
ムの一例を示すブロック図。
【図１２】従来から知られているメモリチェックシステ
ムの他の一例を示すブロック図。
ムの他の一例を示すブロック図。
【図１３】従来から知られているメモリチェックシステ
ムの他の一例を示すブロック図。
ムの他の一例を示すブロック図。
１ メモリチェックシステム、２ ＣＰＵ部（メモリチ
ェック部）、３ メモリ部、４ システムバス、５ ク
ロック発生部（チェックタイミング判定部）、６ カウ
ンタ（チェックタイミング判定部）、１１ メモリチェ
ックシステム、１２ ＣＰＵ部（メモリチェック部）、
１３ メモリ部、１４ システムバス、１５ アクセス
頻度検出部、１６ 第１カウンタ、１７ 第２カウン
タ、１８クロック発生部、２１ メモリチェックシステ
ム、２２ ＣＰＵ部（メモリチェック部）、２３ メモ
リ部、２４ システムバス、２５ アクセス監視部、２
６デコーダ、２７ 第１カウンタ、２８ 第２カウン
タ、２９ 第３カウンタ、３０ クロック発生部、３
１、３１ａ メモリチェックシステム、３２、３２ａＣ
ＰＵ部（メモリチェック部）、３３、３３ａ メモリ
部、３４ システムバス、３５ アクセス監視部、３６
第１デコーダ、３７ 第１カウンタ、３８第２カウン
タ、３９ 第３カウンタ、４０ 第２デコーダ、４１
クロック発生部、４２ 第１アンドゲート、４３ 第２
アンドゲート、４４ 第３アンドゲート、５１ メモリ
チェックシステム、５２ ＣＰＵ部（メモリチェック
部）、５３ メモリ部、５４ カウンタ（チェックタイ
ミング判定部）、５５ クロック発生部（チェックタイ
ミング判定部）
ェック部）、３ メモリ部、４ システムバス、５ ク
ロック発生部（チェックタイミング判定部）、６ カウ
ンタ（チェックタイミング判定部）、１１ メモリチェ
ックシステム、１２ ＣＰＵ部（メモリチェック部）、
１３ メモリ部、１４ システムバス、１５ アクセス
頻度検出部、１６ 第１カウンタ、１７ 第２カウン
タ、１８クロック発生部、２１ メモリチェックシステ
ム、２２ ＣＰＵ部（メモリチェック部）、２３ メモ
リ部、２４ システムバス、２５ アクセス監視部、２
６デコーダ、２７ 第１カウンタ、２８ 第２カウン
タ、２９ 第３カウンタ、３０ クロック発生部、３
１、３１ａ メモリチェックシステム、３２、３２ａＣ
ＰＵ部（メモリチェック部）、３３、３３ａ メモリ
部、３４ システムバス、３５ アクセス監視部、３６
第１デコーダ、３７ 第１カウンタ、３８第２カウン
タ、３９ 第３カウンタ、４０ 第２デコーダ、４１
クロック発生部、４２ 第１アンドゲート、４３ 第２
アンドゲート、４４ 第３アンドゲート、５１ メモリ
チェックシステム、５２ ＣＰＵ部（メモリチェック
部）、５３ メモリ部、５４ カウンタ（チェックタイ
ミング判定部）、５５ クロック発生部（チェックタイ
ミング判定部）
Claims (6)
- 【請求項１】 情報処理装置に搭載され、この情報処理
装置に設けられているメモリの良否をチェックするメモ
リチェックシステムにおいて、 予め設定されている時間が経過する毎にメモリチェック
タイミングになったことを判定するチェックタイミング
判定部と、 このチェックタイミング判定部でメモリチェックタイミ
ングになったと判定されたとき、上記メモリのメモリチ
ェックを行なうメモリチェック部と、を備えたことを特
徴とするメモリチェックシステム。 - 【請求項２】 情報処理装置に搭載され、この情報処理
装置に設けられているメモリの良否をチェックするメモ
リチェックシステムにおいて、 上記メモリに対するアクセス頻度が予め設定されている
アクセス設定頻度以下となったとき、これを検出するア
クセス頻度検出部と、 このアクセス頻度検出部で上記メモリに対するアクセス
頻度が上記アクセス設定頻度以下と判定されたとき、上
記メモリのメモリチェックを行なうメモリチェック部
と、を備えたことを特徴とするメモリチェックシステ
ム。 - 【請求項３】 請求項１または２のいずれかに記載のメ
モリチェックシステムにおいて、 チェックタイミング判定部またはアクセス頻度検出部に
より、上記メモリのメモリチェックタイミングを判定す
る際、上記メモリを複数の領域に分割して、各分割領域
毎にメモリチェックタイミングを判定し、 上記メモリチェック部によりメモリチェックタイミング
になったことを判定された分割領域のメモリチェックを
行なうことを特徴とするメモリチェックシステム。 - 【請求項４】 情報処理装置に搭載され、この情報処理
装置に設けられているメモリの良否をチェックするメモ
リチェックシステムにおいて、 ＣＰＵ部がアイドルループに入ったときこれを検出し
て、上記メモリを構成する各分割領域のうち、チェック
対象に指定されている各分割領域毎にメモリチェックタ
イミングを判定するアクセス監視部と、 このアクセス監視部でメモリチェックタイミングになっ
たと判定された各分割領域のメモリチェックを行なうメ
モリチェック部と、を備えたことを特徴とするメモリチ
ェックシステム。 - 【請求項５】 情報処理装置に搭載され、この情報処理
装置に設けられているメモリの良否をチェックするメモ
リチェックシステムにおいて、 予め設定されている時間が経過する毎にメモリチェック
タイミングになったことを判定するチェックタイミング
判定部と、 このチェックタイミング判定部でメモリチェックタイミ
ングになったことを判定されたとき、上記メモリを構成
する各分割領域毎に設けられている判別フラグの内容を
チェックして、これらの各分割領域が使用中か未使用中
かを判定し、未使用中の分割領域については、そのまま
メモリチェックを行ない、使用中の分割領域について
は、分割領域の内容を未使用中の分割領域に移動させた
後、メモリチェックを行なうメモリチェック部と、 を備えたことを特徴とするメモリチェックシステム。 - 【請求項６】 情報処理装置に搭載され、この情報処理
装置に設けられているメモリの良否をチェックするメモ
リチェックシステムにおいて、 ＣＰＵ部がアイドルループに入ったとき、これを検出し
て上記メモリを構成する各分割領域のうち、チェック対
象に指定されている各分割領域毎にメモリチェックタイ
ミングを判定するアクセス監視部と、 このアクセス監視部でメモリチェックタイミングになっ
たことを判定された各分割領域毎に設けられている判別
フラグの内容をチェックして、これらの各分割領域が使
用中か未使用中かを判定し、未使用中の分割領域につい
ては、そのままメモリチェックを行ない、使用中の分割
領域については、分割領域の内容を未使用中の分割領域
に移動させた後、メモリチェックを行なうメモリチェッ
ク部と、を備えたことを特徴とするメモリチェックシス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345294A JPH09160837A (ja) | 1995-12-07 | 1995-12-07 | メモリチェックシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345294A JPH09160837A (ja) | 1995-12-07 | 1995-12-07 | メモリチェックシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09160837A true JPH09160837A (ja) | 1997-06-20 |
Family
ID=18375620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7345294A Pending JPH09160837A (ja) | 1995-12-07 | 1995-12-07 | メモリチェックシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09160837A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007310916A (ja) * | 2007-09-03 | 2007-11-29 | Renesas Technology Corp | メモリカード |
| JP2009116460A (ja) * | 2007-11-02 | 2009-05-28 | Kyocera Mita Corp | 情報処理装置，電子機器 |
| JP2009181158A (ja) * | 2008-01-29 | 2009-08-13 | Nec Electronics Corp | 携帯端末の制御方法 |
| JP2011060082A (ja) * | 2009-09-11 | 2011-03-24 | Renesas Electronics Corp | メモリ制御装置 |
| JP2011128780A (ja) * | 2009-12-16 | 2011-06-30 | Fuji Electric Co Ltd | Ｒａｍ診断装置、そのプログラム |
| JP2014059821A (ja) * | 2012-09-19 | 2014-04-03 | Nec Computertechno Ltd | メモリパトロール制御方式 |
| JP2014068079A (ja) * | 2012-09-24 | 2014-04-17 | Fujitsu Ltd | 入出力装置、メモリ監視方法および伝送装置 |
| US8918699B2 (en) | 2012-07-31 | 2014-12-23 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage apparatus |
-
1995
- 1995-12-07 JP JP7345294A patent/JPH09160837A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007310916A (ja) * | 2007-09-03 | 2007-11-29 | Renesas Technology Corp | メモリカード |
| JP2009116460A (ja) * | 2007-11-02 | 2009-05-28 | Kyocera Mita Corp | 情報処理装置，電子機器 |
| JP2009181158A (ja) * | 2008-01-29 | 2009-08-13 | Nec Electronics Corp | 携帯端末の制御方法 |
| JP2011060082A (ja) * | 2009-09-11 | 2011-03-24 | Renesas Electronics Corp | メモリ制御装置 |
| JP2011128780A (ja) * | 2009-12-16 | 2011-06-30 | Fuji Electric Co Ltd | Ｒａｍ診断装置、そのプログラム |
| US8918699B2 (en) | 2012-07-31 | 2014-12-23 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage apparatus |
| US9940192B2 (en) | 2012-07-31 | 2018-04-10 | Toshiba Memory Corporation | Non-volatile semiconductor storage apparatus |
| JP2014059821A (ja) * | 2012-09-19 | 2014-04-03 | Nec Computertechno Ltd | メモリパトロール制御方式 |
| JP2014068079A (ja) * | 2012-09-24 | 2014-04-17 | Fujitsu Ltd | 入出力装置、メモリ監視方法および伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7395466B2 (en) | Method and apparatus to adjust voltage for storage location reliability | |
| US6012154A (en) | Method and apparatus for detecting and recovering from computer system malfunction | |
| US6701480B1 (en) | System and method for providing error check and correction in memory systems | |
| US6438709B2 (en) | Method for recovering from computer system lockup condition | |
| US5606662A (en) | Auto DRAM parity enable/disable mechanism | |
| JPS6229827B2 (ja) | ||
| US5987585A (en) | One-chip microprocessor with error detection on the chip | |
| JP2006309760A (ja) | データプロセッサの異常動作を検出するためのモニタリング論理及びモニタリング方法 | |
| JP2010086364A (ja) | 情報処理装置、動作状態監視装置および方法 | |
| US20150067277A1 (en) | Multiprocessor system for restricting an access request to a shared resource | |
| US7139942B2 (en) | Method and apparatus for memory redundancy and recovery from uncorrectable errors | |
| JPH09160837A (ja) | メモリチェックシステム | |
| US6587963B1 (en) | Method for performing hierarchical hang detection in a computer system | |
| US5898867A (en) | Hierarchical memory system for microcode and means for correcting errors in the microcode | |
| JPH11316695A (ja) | ス―パ―スカラ―マイクロプロセッサ―の停止点インタ―ラプト発生装置 | |
| JP4647276B2 (ja) | 半導体回路装置 | |
| JP2005010995A (ja) | マルチプロセッサシステム及びそのライトバックの障害処理方法 | |
| JPH06214831A (ja) | 中央処理装置の異常検出装置 | |
| CN108415788B (zh) | 用于对无响应处理电路作出响应的数据处理设备和方法 | |
| JP2009070212A (ja) | マルチプロセッサシステム | |
| JPH10171546A (ja) | 起動監視装置 | |
| JPH01231128A (ja) | 障害処理方式 | |
| JPS6230105Y2 (ja) | ||
| JP2009093393A (ja) | データ処理装置及びデータ処理装置の自己診断方法 | |
| JP2002132541A (ja) | 演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20070822 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080822 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |