JPH09160074A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH09160074A JPH09160074A JP32457895A JP32457895A JPH09160074A JP H09160074 A JPH09160074 A JP H09160074A JP 32457895 A JP32457895 A JP 32457895A JP 32457895 A JP32457895 A JP 32457895A JP H09160074 A JPH09160074 A JP H09160074A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- liquid crystal
- interlayer insulating
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）などのスイッチング素子を備えた液晶表示装
置に関し、特に画素部分における構造に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device having a switching element such as a thin film transistor (TFT), and more particularly to a structure in a pixel portion.
【０００２】[0002]
【従来の技術】図７は、基板上に周辺駆動回路を形成し
た従来の液晶表示装置の構成を示す回路図である。2. Description of the Related Art FIG. 7 is a circuit diagram showing a configuration of a conventional liquid crystal display device in which a peripheral drive circuit is formed on a substrate.
【０００３】図７において、ガラス基板または石英基板
３１上には、ゲート駆動回路３２、ソース駆動回路３
３、およびＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒ）アレイ部３４とが形成されている。このゲー
ト駆動回路３２は、シフトレジスタ３２ａおよびバッフ
ァ３２ｂとから構成されている。また、ソース駆動回路
３３は、シフトレジスタ３３ａ、バッファ３３ｂ、およ
びビデオライン３８のサンプリングを行うアナログスイ
ッチ３９とから構成されている。In FIG. 7, a gate drive circuit 32 and a source drive circuit 3 are provided on a glass substrate or a quartz substrate 31.
3 and TFT (Thin Film Transi)
(stor) array section 34 is formed. The gate drive circuit 32 is composed of a shift register 32a and a buffer 32b. The source drive circuit 33 is composed of a shift register 33a, a buffer 33b, and an analog switch 39 for sampling the video line 38.
【０００４】ＴＦＴアレイ部３４には、前記ゲート駆動
回路３２から延びる多数の平行するゲートバス配線１１
６が配設されており、前記ソース駆動回路３３からは多
数のソースバス配線１２０が、該ゲートバス配線１１６
に直交して配設されている。また、このゲートバス配線
１１６に平行して、付加容量共通配線１１４が配設され
ている。In the TFT array section 34, a large number of parallel gate bus lines 11 extending from the gate drive circuit 32 are provided.
6 are provided, and a large number of source bus lines 120 from the source drive circuit 33 are connected to the gate bus line 116.
It is arranged orthogonal to. Further, an additional capacitance common line 114 is arranged in parallel with the gate bus line 116.
【０００５】さらに、上述したような２本のゲートバス
配線１１６、１１６、ソースバス配線１２０、１２０、
および付加容量共通配線１１４、１１４とに囲まれた矩
形の領域には、ＴＦＴ３５、画素３６、および付加容量
３７とが配設されている。このとき、このＴＦＴ３５の
ゲート電極は、ゲートバス配線１１６に接続されてお
り、また、該ＴＦＴ３５のソース電極は、ソースバス配
線１２０に接続されている。Further, the two gate bus wirings 116 and 116, the source bus wirings 120 and 120, as described above,
The TFT 35, the pixel 36, and the additional capacitance 37 are arranged in a rectangular region surrounded by the additional capacitance common wiring 114, 114. At this time, the gate electrode of the TFT 35 is connected to the gate bus line 116, and the source electrode of the TFT 35 is connected to the source bus line 120.
【０００６】そして、前記ＴＦＴ３５のドレインに接続
された画素電極３６と対向基板上に形成された対向電極
との間に液晶が封入されて、画素が構成されている。ま
た、このとき付加容量共通配線１１４は、対向電極と同
じ電位の電極に接続されている。A liquid crystal is sealed between the pixel electrode 36 connected to the drain of the TFT 35 and the counter electrode formed on the counter substrate to form a pixel. At this time, the additional capacitance common line 114 is connected to the electrode having the same potential as the counter electrode.
【０００７】図５は、従来の液晶表示装置における画素
１個分の構成を示した平面図であり、図６は、図５の液
晶表示装置におけるＡ−Ａ線断面図を示している。FIG. 5 is a plan view showing the structure of one pixel in the conventional liquid crystal display device, and FIG. 6 is a sectional view taken along the line AA in the liquid crystal display device of FIG.
【０００８】図５および図６において、絶縁基板１１０
上には、活性層となる多結晶シリコン薄膜１１１が４０
ｎｍ〜８０ｎｍの厚さで形成されており、その上に、ス
パッタリングもしくはＣＶＤ法を用いて、ゲート絶縁膜
１１３が８０ｎｍ〜１５０ｎｍの厚さで形成されてい
る。In FIG. 5 and FIG. 6, the insulating substrate 110 is used.
A polycrystalline silicon thin film 111 serving as an active layer is formed on the upper surface of
The gate insulating film 113 is formed to have a thickness of 80 nm to 80 nm, and the gate insulating film 113 is formed to have a thickness of 80 nm to 150 nm by sputtering or CVD.
【０００９】そして、前記多結晶シリコン薄膜１１１に
おいて、後に付加容量を形成する付加容量部（図５、図
６における斜線部分）に、Ｐ+ を１×１０15（ｃｍ-2）
の濃度でイオン注入を行い、ゲート電極１１６ａおよび
付加容量上部電極１１４ａを、金属もしくは低抵抗の多
結晶シリコンを用いて、所定の形状にパターニングを行
った。Then, in the polycrystalline silicon thin film 111, P + is added to 1 × 10 15 (cm -2 ) in an additional capacitance portion (hatched portion in FIGS. 5 and 6) which will later form an additional capacitance.
Ion implantation was performed at a concentration of, and the gate electrode 116a and the additional capacitor upper electrode 114a were patterned into a predetermined shape using metal or low-resistance polycrystalline silicon.
【００１０】その後、この薄膜トランジスタの導電型を
決定するために、前記ゲート電極１１６ａの上方から、
Ｐ+ を１×１０15（ｃｍ-2）の濃度でイオン注入を行
い、該ゲート電極１１６ａの下部にチャンネル１１２を
形成した。Then, in order to determine the conductivity type of the thin film transistor, from above the gate electrode 116a,
Ions were implanted into P + at a concentration of 1 × 10 15 (cm −2 ) to form a channel 112 below the gate electrode 116a.
【００１１】さらに、ＳｉＯ2 もしくはＳｉＮｘを用い
て、第１の層間絶縁膜１１５を基板全面に形成後、コン
タクトホール１１８および１１９の形成を行い、ソース
バス配線１２０および積み上げ電極１２１をＡｌなどの
低抵抗の金属を用いて形成した。Further, after the first interlayer insulating film 115 is formed on the entire surface of the substrate by using SiO 2 or SiNx, contact holes 118 and 119 are formed, and the source bus wiring 120 and the stacked electrode 121 are made of Al or the like. It was formed by using a resistance metal.
【００１２】そして、前記第１の層間絶縁膜１１５と同
様に、ＳｉＯ2 もしくはＳｉＮｘを用いて、第２の層間
絶縁膜１２４を基板全面に形成後、コンタクトホール１
２３の形成を行い、該コンタクトホール１２３を覆っ
て、ＩＴＯなどの透明導電膜からなる画素電極１２５の
形成を行った。Then, like the first interlayer insulating film 115, a second interlayer insulating film 124 is formed on the entire surface of the substrate by using SiO 2 or SiNx, and then the contact hole 1 is formed.
23 was formed, and the pixel electrode 125 made of a transparent conductive film such as ITO was formed so as to cover the contact hole 123.
【００１３】[0013]
【発明が解決しようとする課題】しかしながら、前記従
来の液晶表示装置においては、前記第１の層間絶縁膜１
１５は膜厚数１００ｎｍの無機材料で形成されているた
め、ソースバス配線１２０とゲートバス配線１１６との
交差部分において、該ゲートバス配線１１６の段差によ
るソースバス配線１２０の断線が発生していた。However, in the conventional liquid crystal display device, the first interlayer insulating film 1 is used.
Since 15 is formed of an inorganic material having a film thickness of several 100 nm, the source bus wiring 120 was broken at the intersection of the source bus wiring 120 and the gate bus wiring 116 due to the step of the gate bus wiring 116. .
【００１４】また、付加容量共通配線１１４は、前記ゲ
ートバス配線１１６と同じ層に形成されており付加容量
が平面的に形成されているので、該付加容量の領域を設
ける必要があり、また、該付加容量共通配線１１６は光
を通さないため開口率の低下を招いていた。Since the additional capacitance common line 114 is formed in the same layer as the gate bus line 116 and the additional capacitance is formed in a plane, it is necessary to provide a region for the additional capacitance. Since the additional capacitance common wiring 116 does not transmit light, the aperture ratio is lowered.
【００１５】本発明は、このような問題点を解決するた
めになされたものであって、その目的とするところは、
第１の層間絶縁膜を有機材料により形成するとともに、
該第１の層間絶縁膜に形成されたコンタクトホール内壁
部分に付加容量を形成するような構成とすることによ
り、従来問題となっていたソースバス配線の断線を防止
するとともに、付加容量による開口率の低下を起こさな
い高開口率の液晶表示装置を提供することにある。The present invention has been made to solve the above problems, and its purpose is to:
The first interlayer insulating film is formed of an organic material, and
By forming the additional capacitance on the inner wall portion of the contact hole formed in the first interlayer insulating film, the disconnection of the source bus wiring, which has been a problem in the related art, can be prevented and the aperture ratio due to the additional capacitance can be prevented. Another object of the present invention is to provide a liquid crystal display device with a high aperture ratio that does not cause a decrease in the aperture ratio.
【００１６】[0016]
【課題を解決するための手段】本発明の液晶表示装置
は、基板上に、非単結晶シリコン薄膜とゲート絶縁膜と
ゲートバス配線とが形成され、該ゲートバス配線の上部
に、第１の層間絶縁膜とソースバス配線と第２の層間絶
縁膜と画素電極とがそれぞれ形成された液晶表示装置に
おいて、前記第１の層間絶縁膜が有機材料によって形成
されていることを特徴としており、そのことにより上記
目的が達成される。In a liquid crystal display device of the present invention, a non-single crystal silicon thin film, a gate insulating film, and a gate bus wiring are formed on a substrate, and the first bus is formed on the gate bus wiring. In a liquid crystal display device in which an interlayer insulating film, a source bus line, a second interlayer insulating film, and a pixel electrode are formed, the first interlayer insulating film is formed of an organic material. By doing so, the above object is achieved.
【００１７】また、本発明の液晶表示装置は、前記第２
の層間絶縁膜も有機材料によって形成されていることが
好ましい。Further, the liquid crystal display device of the present invention comprises the second
It is preferable that the interlayer insulating film is also formed of an organic material.
【００１８】また、本発明の液晶表示装置は、前記有機
材料が、感光性アクリル樹脂であることが好ましい。In the liquid crystal display device of the present invention, it is preferable that the organic material is a photosensitive acrylic resin.
【００１９】また、本発明の液晶表示装置は、前記第１
の層間絶縁膜を貫く少なくとも一つのコンタクトホール
内壁部分に、付加容量が形成されていることが好まし
い。Further, the liquid crystal display device of the present invention comprises:
It is preferable that the additional capacitance is formed in at least one contact hole inner wall portion penetrating the interlayer insulating film.
【００２０】また、本発明の液晶表示装置は、前記付加
容量が形成されるコンタクトホール内壁部分に、積み上
げ電極が形成されているとともに、該積み上げ電極を付
加容量の下部電極とすることが好ましい。Further, in the liquid crystal display device of the present invention, it is preferable that a stacked electrode is formed on an inner wall portion of the contact hole where the additional capacitance is formed, and the stacked electrode serves as a lower electrode of the additional capacitance.
【００２１】また、本発明の液晶表示装置は、前記第１
の層間絶縁膜上に遮光膜が形成されていることが好まし
い。Further, the liquid crystal display device of the present invention comprises:
It is preferable that a light shielding film is formed on the interlayer insulating film.
【００２２】また、本発明の液晶表示装置は、前記遮光
膜が、付加容量の上部電極により形成されていることが
好ましい。Further, in the liquid crystal display device of the present invention, it is preferable that the light shielding film is formed by an upper electrode of an additional capacitor.
【００２３】以下、その作用について説明する。The operation will be described below.
【００２４】本発明の液晶表示装置においては、基板上
に、非単結晶シリコン薄膜とゲート絶縁膜とゲートバス
配線とが形成され、該ゲートバス配線の上部に、第１の
層間絶縁膜とソースバス配線と第２の層間絶縁膜と画素
電極とがそれぞれ形成された液晶表示装置において、前
記第１の層間絶縁膜が有機材料によって形成されてい
る。このように、前記第１の層間絶縁膜が有機材料によ
って形成されているので、無機材料を使用した場合に発
生していたゲートバス配線およびソースバス配線の層間
絶縁膜を通じてのショートが起こることはない。また、
ソースバス配線の下部領域が十分に平坦化されているの
で、薄膜トランジスタやゲートバス配線の段差によるソ
ースバス配線の断線を防止することができる。また、ゲ
ートバス配線とソースバス配線との交差部分の容量が小
さくなり、バス配線に発生する信号遅延の問題も抑制す
ることができる。In the liquid crystal display device of the present invention, the non-single-crystal silicon thin film, the gate insulating film, and the gate bus wiring are formed on the substrate, and the first interlayer insulating film and the source are formed on the gate bus wiring. In the liquid crystal display device in which the bus wiring, the second interlayer insulating film, and the pixel electrode are formed, the first interlayer insulating film is made of an organic material. As described above, since the first interlayer insulating film is formed of the organic material, a short circuit may occur in the gate bus wiring and the source bus wiring through the interlayer insulating film, which occurs when the inorganic material is used. Absent. Also,
Since the lower region of the source bus line is sufficiently flattened, it is possible to prevent disconnection of the source bus line due to the step of the thin film transistor or the gate bus line. Further, the capacitance at the intersection of the gate bus line and the source bus line becomes small, and the problem of signal delay occurring in the bus line can be suppressed.
【００２５】また、本発明によれば、前記第２の層間絶
縁膜も有機材料によって形成されているので、該第２の
層間絶縁膜の下部領域が液晶層へ与える電界を小さくす
ることができ、また、前記画素電極を十分に平坦化され
た領域上に形成することができるため、確実なラビング
処理を行うことができ、液晶配向の乱れを無くすること
ができる。Further, according to the present invention, since the second interlayer insulating film is also made of an organic material, the electric field applied to the liquid crystal layer by the lower region of the second interlayer insulating film can be reduced. Further, since the pixel electrode can be formed on a sufficiently flattened region, a reliable rubbing treatment can be performed, and disorder of liquid crystal alignment can be eliminated.
【００２６】また、本発明によれば、前記有機材料とし
て感光性アクリル樹脂を使用しているので、露光および
現像によりコンタクトホールを容易に形成することがで
き、製造プロセスを簡略化することが可能となる。ま
た、前記感光性アクリル樹脂は透光性に優れているの
で、本液晶表示装置を透過型液晶表示装置として使用し
た場合であっても透過率の低下が起こることはない。Further, according to the present invention, since the photosensitive acrylic resin is used as the organic material, the contact hole can be easily formed by exposure and development, and the manufacturing process can be simplified. Becomes Further, since the photosensitive acrylic resin has excellent translucency, the transmittance does not decrease even when the present liquid crystal display device is used as a transmissive liquid crystal display device.
【００２７】また、本発明によれば、前記第１の層間絶
縁膜を貫く少なくとも一つのコンタクトホール内壁部分
に、付加容量が形成されているので、非透光性である付
加容量の領域を小さくすることができ、液晶表示装置の
開口率を向上させることができる。Further, according to the present invention, since the additional capacitance is formed on the inner wall portion of at least one contact hole penetrating the first interlayer insulating film, the non-translucent additional capacitance region can be reduced. Therefore, the aperture ratio of the liquid crystal display device can be improved.
【００２８】また、本発明によれば、前記付加容量が形
成されるコンタクトホール内壁部分には、積み上げ電極
が形成されているとともに、該積み上げ電極を付加容量
の下部電極としているので、ソースバス配線形成と同時
に付加容量の下部電極を形成することができ、付加容量
の下部電極を新たにパターニングする必要がなくなる。Further, according to the present invention, since the stacked electrode is formed on the inner wall portion of the contact hole where the additional capacitance is formed, and the stacked electrode serves as the lower electrode of the additional capacitance, the source bus wiring is formed. Since the lower electrode of the additional capacitor can be formed at the same time as the formation, the lower electrode of the additional capacitor need not be newly patterned.
【００２９】また、本発明によれば、前記第１の層間絶
縁膜上に遮光膜が形成されているとともに、その遮光膜
が、付加容量の上部電極により形成されているので、対
向基板上に遮光膜を形成する必要がなくなり、製造プロ
セスをさらに簡略化することが可能となる。Further, according to the present invention, since the light-shielding film is formed on the first interlayer insulating film and the light-shielding film is formed by the upper electrode of the additional capacitor, it is formed on the counter substrate. It is not necessary to form a light shielding film, and the manufacturing process can be further simplified.
【００３０】[0030]
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.
【００３１】（実施の形態１）図１は、本発明の実施の
形態の液晶表示装置における画素１個分の構成を示した
平面図であり、図２は、図１の液晶表示装置におけるＡ
−Ａ線断面図を示している。(Embodiment 1) FIG. 1 is a plan view showing the structure of one pixel in a liquid crystal display device according to an embodiment of the present invention, and FIG.
The -A line sectional view is shown.
【００３２】図１および図２において、まず、ガラスま
たは石英などからなる絶縁基板１０上に、活性層となる
多結晶シリコン薄膜１１を４０ｎｍ〜８０ｎｍの厚さで
形成し、該多結晶シリコン薄膜１１の中央部上に、スパ
ッタリングもしくはＣＶＤ法を用いて、ＳｉＯ2 もしく
はＳｉＮｘからなるゲート絶縁膜１３を８０ｎｍの厚さ
で形成した。さらに、該ゲート絶縁膜１３上に、Ａｌも
しくは多結晶シリコンからなるゲート電極１６ａを３０
ｎｍの厚さで形成した。In FIGS. 1 and 2, first, a polycrystalline silicon thin film 11 to be an active layer is formed to a thickness of 40 nm to 80 nm on an insulating substrate 10 made of glass or quartz, and then the polycrystalline silicon thin film 11 is formed. A gate insulating film 13 made of SiO 2 or SiNx having a thickness of 80 nm was formed on the central portion of the substrate by sputtering or CVD. Further, a gate electrode 16a made of Al or polycrystalline silicon is formed on the gate insulating film 13 by 30
It was formed with a thickness of nm.
【００３３】その後、この薄膜トランジスタの導電型を
決定するために、前記ゲート電極１６ａの上方から、該
ゲート電極１６ａをマスクとして、Ｐ+ を１×１０
15（ｃｍ-2）の濃度でイオン注入を行って、活性層の該
ゲート電極１６ａの下部にノンドープのチャンネル部１
２を形成し、該チャンネル部１２以外の領域に高濃度の
不純物領域を形成した。なお、このとき、このＴＦＴの
活性層において、前記チャンネル部１２近傍に低濃度不
純物領域もしくはノンドープ領域を設けて、ＴＦＴのオ
フ時にリーク電流を少なくするような構造としてもよ
い。Thereafter, in order to determine the conductivity type of this thin film transistor, P + is set to 1 × 10 from above the gate electrode 16a using the gate electrode 16a as a mask.
Ion implantation is performed at a concentration of 15 (cm −2 ) to form a non-doped channel portion 1 below the gate electrode 16a in the active layer.
2 was formed, and a high-concentration impurity region was formed in a region other than the channel portion 12. At this time, in the active layer of the TFT, a low-concentration impurity region or a non-doped region may be provided in the vicinity of the channel portion 12 to reduce the leak current when the TFT is off.
【００３４】次に、前記基板全面に、感光性のアクリル
樹脂を用いて、スピンコート法により２．５μｍの膜厚
で第１の層間絶縁膜１５を形成した後、露光および現像
を行って、該第１の層間絶縁膜１５上においてコンタク
トホール１８、１９の形成を行った。Next, a photosensitive acrylic resin is used to form a first interlayer insulating film 15 with a film thickness of 2.5 μm on the entire surface of the substrate by spin coating, and then exposure and development are performed. Contact holes 18 and 19 were formed on the first interlayer insulating film 15.
【００３５】ここで、前記第１の層間絶縁膜１５を２μ
ｍ以上積層したことにより、該第１の層間絶縁膜１５の
下部領域の平坦化を行うことができ、また、該第１の層
間絶縁膜１５として感光性のものを用いたことにより、
露光および現像工程だけで前記コンタクトホール１８、
１９の形成が可能となり、製造プロセスを単純にするこ
とができる。Here, the first interlayer insulating film 15 is 2 μm thick.
By stacking m or more, the lower region of the first interlayer insulating film 15 can be flattened, and the photosensitive material is used as the first interlayer insulating film 15.
The contact hole 18 is formed only by exposing and developing.
19 can be formed, and the manufacturing process can be simplified.
【００３６】次に、前記コンタクトホール１８、１９を
覆うように、それぞれソースバス配線２０および積み上
げ電極２１をＡｌなどの低抵抗の金属を用いて形成し
た。このとき、前記ソースバス配線２０の下部領域は、
前記第１の層間絶縁膜１５により平坦化されているの
で、該ソースバス配線２０とゲートバス配線１６との交
差部分においても、該ソースバス配線２０が該ゲートバ
ス配線１６の段差により断線することは無くなる。ま
た、この第１の層間絶縁膜１５として用いた感光性アク
リル樹脂材料は、比誘電率が無機材料に比べて小さく、
また、膜厚を大きくすることもできるので、前記ソース
バス配線２０と前記ゲートバス配線１６との交差部分で
の容量は無視することができ、バス配線に発生する信号
の遅延を防止することができる。Next, the source bus line 20 and the stacked electrode 21 are formed using a low resistance metal such as Al so as to cover the contact holes 18 and 19. At this time, the lower region of the source bus line 20 is
Since it is flattened by the first interlayer insulating film 15, the source bus line 20 may be disconnected due to the step of the gate bus line 16 even at the intersection of the source bus line 20 and the gate bus line 16. Disappears. Further, the photosensitive acrylic resin material used as the first interlayer insulating film 15 has a smaller relative dielectric constant than the inorganic material,
Further, since the film thickness can be increased, the capacitance at the intersection of the source bus wiring 20 and the gate bus wiring 16 can be ignored, and the delay of the signal generated in the bus wiring can be prevented. it can.
【００３７】ここで、前記積み上げ電極２１は、前記コ
ンタクトホール１９の内壁に沿って形成されており、こ
の積み上げ電極２１は付加容量を形成するための下部電
極として機能している。Here, the stacked electrode 21 is formed along the inner wall of the contact hole 19, and the stacked electrode 21 functions as a lower electrode for forming an additional capacitance.
【００３８】次に、絶縁膜２７をＳｉＮｘなどを用い
て、５０ｎｍの厚さで前記基板全面に形成した。このと
き、この絶縁膜２７も前記積み上げ電極２１と同様に、
コンタクトホール１９の内壁に沿って形成されており、
この絶縁膜２７は付加容量を形成するための絶縁膜とし
て機能している。Next, an insulating film 27 was formed on the entire surface of the substrate with a thickness of 50 nm using SiNx or the like. At this time, the insulating film 27 also has the same structure as the stacked electrode 21.
Is formed along the inner wall of the contact hole 19,
This insulating film 27 functions as an insulating film for forming additional capacitance.
【００３９】次に、ＴａやＡｌなどの金属を用いて付加
容量を形成するための上部電極２８ａをコンタクトホー
ル１９を覆うように形成し、同時に付加容量共通配線２
８も形成した。このとき、前記第１の層間絶縁膜の膜厚
は、２．５μｍと従来に比べて厚いので、前記コンタク
トホール１９の内壁部分の表面積が大きくなり、付加容
量値を十分大きくとることが可能となっている。Next, an upper electrode 28a for forming an additional capacitance is formed using a metal such as Ta or Al so as to cover the contact hole 19, and at the same time, the additional capacitance common wiring 2 is formed.
8 was also formed. At this time, since the thickness of the first interlayer insulating film is 2.5 μm, which is thicker than in the conventional case, the surface area of the inner wall portion of the contact hole 19 becomes large, and the additional capacitance value can be made sufficiently large. Has become.
【００４０】ここで、前記付加容量値について簡単に説
明する。前記コンタクトホール１９内の付加容量上部電
極２８ａの内径が、例えば５μｍであれば、表面積は、
５×５（底部）＋５×２．５×４（側部）＝７５（μｍ
2 ）となり、５０ｎｍのＳｉＮｘの単位面積当たりの容
量は、Ｃox＝１．４×１０-3（ｐＦ／μｍ2 ）であるの
で、このコンタクトホール１９だけで０．１１ｐＦの付
加容量値を得ることが可能となる。仮に、この付加容量
を平面的に形成したとすれば、７５（μｍ2 ）の付加容
量領域が必要となり、この付加容量領域は光を通さない
ため、この領域分だけ開口率が低下してしまう。本発明
においては、たとえ付加容量値が足りない場合であって
も、前記コンタクトホール１９を大きく形成するか、も
しくは平面的な容量を補助的に形成することにより、該
付加容量値を補うことができる。Here, the additional capacitance value will be briefly described. If the inner diameter of the additional capacitance upper electrode 28a in the contact hole 19 is, for example, 5 μm, the surface area is
5 × 5 (bottom part) + 5 × 2.5 × 4 (side part) = 75 (μm
2 ), and the capacitance per unit area of SiNx of 50 nm is Cox = 1.4 × 10 −3 (pF / μm 2 ), so that an additional capacitance value of 0.11 pF can be obtained only with this contact hole 19. Is possible. If this additional capacitance is formed in a plane, an additional capacitance area of 75 (μm 2 ) is required, and since the additional capacitance area does not transmit light, the aperture ratio is reduced by this area. . In the present invention, even if the additional capacitance value is insufficient, it is possible to supplement the additional capacitance value by forming the contact hole 19 large or forming a planar capacitance auxiliary. it can.
【００４１】次に、前記基板全面に、第２の層間絶縁膜
２４を第１の層間絶縁膜１５と同様に、感光性アクリル
樹脂を用いて形成した後、露光および現像を行い、次い
で前記絶縁膜２７のエッチングも行って、該第２の層間
絶縁膜２４上においてコンタクトホール２３の形成を行
った。さらに、前記コンタクトホール２３を覆うよう
に、画素電極２５をＩＴＯなどの透明導電膜を用いて形
成した。なお、このときに前記積み上げ電極２１と前記
画素電極２５とのコンタクトのオーミック性が問題とな
るような場合は、該コンタクトホール２３にバリアメタ
ルを形成してもよい。Next, a second interlayer insulating film 24 is formed on the entire surface of the substrate in the same manner as the first interlayer insulating film 15 using a photosensitive acrylic resin, and then exposed and developed, and then the insulating film is formed. The film 27 was also etched to form the contact hole 23 on the second interlayer insulating film 24. Further, the pixel electrode 25 is formed using a transparent conductive film such as ITO so as to cover the contact hole 23. At this time, if the ohmic contact between the stacked electrode 21 and the pixel electrode 25 becomes a problem, a barrier metal may be formed in the contact hole 23.
【００４２】本発明における実施形態においては、第２
の層間絶縁膜２４は感光性アクリル樹脂を使用している
ので、第１の層間絶縁膜と同様に該第２の層間絶縁膜２
４の下部領域が液晶層へ与える電界を無視することがで
き、また、前記画素電極２５は、十分に平坦化された領
域上に形成されているため、確実なラビング処理を行う
ことができ、液晶配向の乱れを生じることも無くなる。In the embodiment of the present invention, the second
Since the interlayer insulating film 24 of is made of a photosensitive acrylic resin, the second interlayer insulating film 2 is formed in the same manner as the first interlayer insulating film.
An electric field applied to the liquid crystal layer by the lower region of 4 can be ignored, and since the pixel electrode 25 is formed on a sufficiently flattened region, a reliable rubbing process can be performed. Disturbance of liquid crystal alignment is also eliminated.
【００４３】（実施の形態２）図３は、本発明の実施の
形態の液晶表示装置における画素１個分の構成を示した
平面図であり、図４は、図３の液晶表示装置におけるＡ
−Ａ線断面図を示している。なお、図１および図２と同
様の部分についてはその説明を省略する。(Embodiment 2) FIG. 3 is a plan view showing the structure of one pixel in a liquid crystal display device according to an embodiment of the present invention, and FIG. 4 is a view of A in the liquid crystal display device of FIG.
The -A line sectional view is shown. The description of the same parts as those in FIGS. 1 and 2 will be omitted.
【００４４】本実施の形態２においては、図３および図
４に示すように、付加容量上部電極２８ａをＴＦＴ上部
まで延長した以外は、実施の形態１と同様にして液晶表
示装置を作製した。In the second embodiment, as shown in FIGS. 3 and 4, a liquid crystal display device is manufactured in the same manner as in the first embodiment except that the additional capacitance upper electrode 28a is extended to the upper portion of the TFT.
【００４５】このことにより、ゲートバス配線１６とソ
ースバス配線２０と付加容量上部電極２８ａとが遮光膜
として機能することになるので、対向基板上に遮光膜を
形成する必要がなくなり、製造プロセスをさらに簡略化
することが可能となる。As a result, the gate bus line 16, the source bus line 20, and the additional capacitance upper electrode 28a function as a light-shielding film, so that it is not necessary to form a light-shielding film on the counter substrate, and the manufacturing process is performed. Further simplification is possible.
【００４６】[0046]
【発明の効果】本発明の液晶表示装置においては、前記
第１の層間絶縁膜が有機材料によって形成されているの
で、無機材料を使用した場合に発生していたゲートバス
配線およびソースバス配線の層間絶縁膜を通じてのショ
ートが起こることはない。また、ソースバス配線の下部
領域が十分に平坦化されているので、薄膜トランジスタ
やゲートバス配線の段差によるソースバス配線の断線を
防止することができる。また、ゲートバス配線とソース
バス配線との交差部分の容量が小さくなり、バス配線に
発生する信号遅延の問題も抑制することができる。In the liquid crystal display device of the present invention, since the first interlayer insulating film is formed of the organic material, the gate bus wiring and the source bus wiring which occur when the inorganic material is used are eliminated. No short circuit will occur through the interlayer insulating film. Further, since the lower region of the source bus line is sufficiently flattened, it is possible to prevent the source bus line from being broken due to a step difference in the thin film transistor or the gate bus line. Further, the capacitance at the intersection of the gate bus line and the source bus line becomes small, and the problem of signal delay occurring in the bus line can be suppressed.
【００４７】また、本発明によれば、前記第２の層間絶
縁膜が有機材料によって形成されているので、該第２の
層間絶縁膜の下部領域が液晶層へ与える電界を小さくす
ることができ、また、前記画素電極を十分に平坦化され
た領域上に形成することができるため、確実なラビング
処理を行うことができ、液晶配向の乱れを無くすること
ができる。Further, according to the present invention, since the second interlayer insulating film is made of an organic material, the electric field applied to the liquid crystal layer by the lower region of the second interlayer insulating film can be reduced. Further, since the pixel electrode can be formed on a sufficiently flattened region, a reliable rubbing treatment can be performed, and disorder of liquid crystal alignment can be eliminated.
【００４８】また、本発明によれば、前記有機材料とし
て感光性アクリル樹脂を使用しているので、露光および
現像によりコンタクトホールを容易に形成することがで
き、製造プロセスを簡略化することが可能となる。ま
た、前記感光性アクリル樹脂は透光性に優れているの
で、本液晶表示装置を透過型液晶表示装置として使用し
た場合であっても透過率の低下が起こることはない。Further, according to the present invention, since the photosensitive acrylic resin is used as the organic material, the contact hole can be easily formed by exposure and development, and the manufacturing process can be simplified. Becomes Further, since the photosensitive acrylic resin has excellent translucency, the transmittance does not decrease even when the present liquid crystal display device is used as a transmissive liquid crystal display device.
【００４９】また、本発明によれば、前記第１の層間絶
縁膜を貫く少なくとも一つのコンタクトホール内壁部分
に、付加容量が形成されているので、非透光性である付
加容量の領域を小さくすることができ、液晶表示装置の
開口率を向上させることができる。Further, according to the present invention, since the additional capacitance is formed on the inner wall portion of at least one contact hole penetrating the first interlayer insulating film, the area of the additional capacitance which is non-translucent is reduced. Therefore, the aperture ratio of the liquid crystal display device can be improved.
【００５０】また、本発明によれば、前記付加容量が形
成されるコンタクトホール内壁部分には、積み上げ電極
が形成されているとともに、該積み上げ電極を付加容量
の下部電極としているので、ソースバス配線形成と同時
に付加容量の下部電極を形成することができ、付加容量
の下部電極を新たにパターニングする必要がなくなる。Further, according to the present invention, since the stacked electrode is formed on the inner wall portion of the contact hole where the additional capacitance is formed and the stacked electrode serves as the lower electrode of the additional capacitance, the source bus wiring is formed. Since the lower electrode of the additional capacitor can be formed at the same time as the formation, the lower electrode of the additional capacitor need not be newly patterned.
【００５１】また、本発明によれば、前記第１の層間絶
縁膜上に遮光膜が形成されているとともに、その遮光膜
が、付加容量の上部電極により形成されているので、対
向基板上に遮光膜を形成する必要がなくなり、製造プロ
セスをさらに簡略化することが可能となる。Further, according to the present invention, since the light-shielding film is formed on the first interlayer insulating film and the light-shielding film is formed by the upper electrode of the additional capacitor, it is formed on the counter substrate. It is not necessary to form a light shielding film, and the manufacturing process can be further simplified.
【図１】本発明の実施の形態の液晶表示装置における画
素１個分の構成を示した平面図である。FIG. 1 is a plan view showing a configuration of one pixel in a liquid crystal display device according to an embodiment of the present invention.
【図２】図１の液晶表示装置におけるＡ−Ａ線断面図を
示している。FIG. 2 is a sectional view taken along line AA in the liquid crystal display device of FIG.
【図３】本発明の実施の形態の液晶表示装置における画
素１個分の構成を示した平面図である。FIG. 3 is a plan view showing a configuration of one pixel in the liquid crystal display device according to the embodiment of the present invention.
【図４】図３の液晶表示装置におけるＡ−Ａ線断面図を
示している。FIG. 4 is a sectional view taken along line AA in the liquid crystal display device of FIG.
【図５】従来の液晶表示装置における画素１個分の構成
を示した平面図である。FIG. 5 is a plan view showing a configuration of one pixel in a conventional liquid crystal display device.
【図６】図５の液晶表示装置におけるＡ−Ａ線断面図を
示している。6 shows a cross-sectional view taken along the line AA in the liquid crystal display device of FIG.
【図７】基板上に周辺駆動回路を形成した従来の液晶表
示装置の構成を示す回路図である。FIG. 7 is a circuit diagram showing a configuration of a conventional liquid crystal display device in which a peripheral drive circuit is formed on a substrate.
１０ 絶縁基板 １１ 多結晶シリコン薄膜 １２ チャンネル部 １３ ゲート絶縁膜 １５ 第１の層間絶縁膜 １６ ゲートバス配線 １６ａ ゲート電極 １８ コンタクトホール １９ コンタクトホール ２０ ソースバス配線 ２１ 積み上げ電極 ２３ コンタクトホール ２４ 第２の層間絶縁膜 ２５ 画素電極 ２７ 絶縁膜 ２８ 付加容量共通配線 ２８ａ 付加容量上部電極 ３１ 基板 ３２ ゲート駆動回路 ３２ａ シフトレジスタ ３２ｂ バッファ ３３ ソース駆動回路 ３３ａ シフトレジスタ ３３ｂ バッファ ３４ ＴＦＴアレイ部 ３５ ＴＦＴ ３６ 画素 ３７ 付加容量 ３８ ビデオライン ３９ アナログスイッチ １１０ 絶縁基板 １１１ 多結晶シリコン薄膜 １１２ チャンネル １１３ ゲート絶縁膜 １１４ 付加容量共通配線 １１４ａ 付加容量上部電極 １１５ 第１の層間絶縁膜 １１６ ゲートバス配線 １１６ａ ゲート電極 １１８ コンタクトホール １１９ コンタクトホール １２０ ソースバス配線 １２１ 積み上げ電極 １２３ コンタクトホール １２４ 第２の層間絶縁膜 １２５ 画素電極 10 Insulating Substrate 11 Polycrystalline Silicon Thin Film 12 Channel Part 13 Gate Insulating Film 15 First Interlayer Insulating Film 16 Gate Bus Wiring 16a Gate Electrode 18 Contact Hole 19 Contact Hole 20 Source Bus Wiring 21 Stacked Electrode 23 Contact Hole 24 Second Interlayer Insulating film 25 Pixel electrode 27 Insulating film 28 Additional capacitance common line 28a Additional capacitance upper electrode 31 Substrate 32 Gate drive circuit 32a Shift register 32b Buffer 33 Source drive circuit 33a Shift register 33b Buffer 34 TFT array part 35 TFT 36 Pixel 37 Additional capacitance 38 Video line 39 Analog switch 110 Insulating substrate 111 Polycrystalline silicon thin film 112 Channel 113 Gate insulating film 114 Additional capacitance common wiring 114a Additional capacitance upper electrode 115 First interlayer insulating film 116 Gate bus wiring 116a Gate electrode 118 Contact hole 119 Contact hole 120 Source bus wiring 121 Stacked electrode 123 Contact hole 124 Second interlayer insulating film 125 Pixel electrode
Claims (7)
ト絶縁膜とゲートバス配線とが形成され、該ゲートバス
配線の上部に、第１の層間絶縁膜とソースバス配線と第
２の層間絶縁膜と画素電極とがそれぞれ形成された液晶
表示装置において、 前記第１の層間絶縁膜が有機材料によって形成されてい
ることを特徴とする液晶表示装置。1. A non-single crystal silicon thin film, a gate insulating film, and a gate bus wiring are formed on a substrate, and a first interlayer insulating film, a source bus wiring, and a second interlayer are formed on the gate bus wiring. A liquid crystal display device having an insulating film and a pixel electrode respectively formed thereon, wherein the first interlayer insulating film is made of an organic material.
て形成されていることを特徴とする請求項１に記載の液
晶表示装置。2. The liquid crystal display device according to claim 1, wherein the second interlayer insulating film is formed of an organic material.
あることを特徴とする請求項１または２に記載の液晶表
示装置。3. The liquid crystal display device according to claim 1, wherein the organic material is a photosensitive acrylic resin.
一つのコンタクトホール内壁部分に、付加容量が形成さ
れていることを特徴とする請求項１または２に記載の液
晶表示装置。4. The liquid crystal display device according to claim 1, wherein an additional capacitance is formed on at least one contact hole inner wall portion that penetrates the first interlayer insulating film.
ール内壁部分には、積み上げ電極が形成されているとと
もに、該積み上げ電極を付加容量の下部電極とすること
を特徴とする請求項４に記載の液晶表示装置。5. The stacked electrode is formed on an inner wall portion of the contact hole where the additional capacitance is formed, and the stacked electrode serves as a lower electrode of the additional capacitance. Liquid crystal display device.
されていることを特徴とする請求項１または２に記載の
液晶表示装置。6. The liquid crystal display device according to claim 1, wherein a light shielding film is formed on the first interlayer insulating film.
り形成されていることを特徴とする請求項６に記載の液
晶表示装置。7. The liquid crystal display device according to claim 6, wherein the light-shielding film is formed by an upper electrode of an additional capacitor.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32457895A JP3245527B2 (en) | 1995-12-13 | 1995-12-13 | Liquid crystal display |
| US08/718,051 US5917563A (en) | 1995-10-16 | 1996-09-13 | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| US09/233,168 US6141066A (en) | 1995-10-16 | 1999-01-19 | Liquid crystal display device with active matrix substrate using source/drain electrode as capacitor conductor |
| US09/648,553 US6359665B1 (en) | 1995-10-16 | 2000-08-28 | Switching element substrate having additional capacity and manufacturing method thereof |
| US10/052,345 US6806932B2 (en) | 1995-10-16 | 2002-01-23 | Semiconductor device |
| US10/839,215 US7057691B2 (en) | 1995-10-16 | 2004-05-06 | Semiconductor device |
| US11/292,357 US7190418B2 (en) | 1995-10-16 | 2005-12-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32457895A JP3245527B2 (en) | 1995-12-13 | 1995-12-13 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09160074A true JPH09160074A (en) | 1997-06-20 |
| JP3245527B2 JP3245527B2 (en) | 2002-01-15 |
Family
ID=18167389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32457895A Expired - Lifetime JP3245527B2 (en) | 1995-10-16 | 1995-12-13 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3245527B2 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001066633A (en) * | 1999-08-26 | 2001-03-16 | Sharp Corp | Liquid crystal display device and projection liquid crystal display device |
| JP2004085898A (en) * | 2002-08-27 | 2004-03-18 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| US6825891B2 (en) | 2000-04-21 | 2004-11-30 | Seiko Epson Corporation | Electro-optical device having storage capacitor laminated between data line and pixel electrode |
| KR100720069B1 (en) * | 1999-08-31 | 2007-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
| US7227597B2 (en) | 1997-12-31 | 2007-06-05 | Samsung Electronics Co., Ltd. | Liquid crystal display having a source electrode and a metal pattern for a storage capacitor formed on an insulating substrate |
| KR100776509B1 (en) * | 2000-12-30 | 2007-11-16 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device and Fabricating Method Thereof |
| KR100788870B1 (en) * | 1999-08-31 | 2007-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method of manufacturing thereof |
| JP2008015461A (en) * | 2006-06-30 | 2008-01-24 | Lg Philips Lcd Co Ltd | Liquid crystal display and method for fabricating the same |
| JP2008276256A (en) * | 2008-07-17 | 2008-11-13 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| KR101331803B1 (en) * | 2006-06-30 | 2013-11-25 | 엘지디스플레이 주식회사 | Liquid crystal display and method for fabricating the same |
| WO2018041081A1 (en) * | 2016-08-31 | 2018-03-08 | 京东方科技集团股份有限公司 | Array substrate, display panel, manufacturing method, and display device |
| JP2019047135A (en) * | 2000-02-22 | 2019-03-22 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07146491A (en) * | 1993-11-24 | 1995-06-06 | Sony Corp | Semiconductor device for display element substrate |
-
1995
- 1995-12-13 JP JP32457895A patent/JP3245527B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07146491A (en) * | 1993-11-24 | 1995-06-06 | Sony Corp | Semiconductor device for display element substrate |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227597B2 (en) | 1997-12-31 | 2007-06-05 | Samsung Electronics Co., Ltd. | Liquid crystal display having a source electrode and a metal pattern for a storage capacitor formed on an insulating substrate |
| US7271857B2 (en) | 1997-12-31 | 2007-09-18 | Samsung Electronics Co., Ltd. | Method for manufacturing a liquid crystal display |
| JP2001066633A (en) * | 1999-08-26 | 2001-03-16 | Sharp Corp | Liquid crystal display device and projection liquid crystal display device |
| US7501685B2 (en) | 1999-08-31 | 2009-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel portion |
| US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
| US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
| US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
| KR100788870B1 (en) * | 1999-08-31 | 2007-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method of manufacturing thereof |
| KR100720069B1 (en) * | 1999-08-31 | 2007-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
| US8552431B2 (en) | 1999-08-31 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising pixel portion |
| US8253140B2 (en) | 1999-08-31 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device having capacitor wiring |
| US7982267B2 (en) | 1999-08-31 | 2011-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Projector including display device |
| JP2019047135A (en) * | 2000-02-22 | 2019-03-22 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US6825891B2 (en) | 2000-04-21 | 2004-11-30 | Seiko Epson Corporation | Electro-optical device having storage capacitor laminated between data line and pixel electrode |
| KR100776509B1 (en) * | 2000-12-30 | 2007-11-16 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device and Fabricating Method Thereof |
| JP2004085898A (en) * | 2002-08-27 | 2004-03-18 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP4669834B2 (en) * | 2006-06-30 | 2011-04-13 | エルジー ディスプレイ カンパニー リミテッド | Manufacturing method of liquid crystal display device |
| KR101331803B1 (en) * | 2006-06-30 | 2013-11-25 | 엘지디스플레이 주식회사 | Liquid crystal display and method for fabricating the same |
| JP2008015461A (en) * | 2006-06-30 | 2008-01-24 | Lg Philips Lcd Co Ltd | Liquid crystal display and method for fabricating the same |
| US8953110B2 (en) | 2006-06-30 | 2015-02-10 | Lg Display Co., Ltd. | Liquid crystal display and method for fabricating the same |
| JP2008276256A (en) * | 2008-07-17 | 2008-11-13 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| WO2018041081A1 (en) * | 2016-08-31 | 2018-03-08 | 京东方科技集团股份有限公司 | Array substrate, display panel, manufacturing method, and display device |
| US10615181B2 (en) | 2016-08-31 | 2020-04-07 | Boe Technology Group Co., Ltd. | Array substrate, display panel, manufacturing method, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3245527B2 (en) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5917563A (en) | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line | |
| CN106802519B (en) | Liquid crystal display device and method for manufacturing the same | |
| JP5352333B2 (en) | Active matrix display device | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| US8018013B2 (en) | Pixel structure and method for manufacturing thereof | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JP3490216B2 (en) | Method for manufacturing switching element substrate | |
| KR20080109998A (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP3245527B2 (en) | Liquid crystal display | |
| JPH09171196A (en) | Liquid crystal display device | |
| WO2015096374A1 (en) | Array substrate and manufacturing method therefor, display device, and thin-film transistor | |
| JPH0954342A (en) | Active matrix type liquid crystal display panel and its production | |
| KR0171648B1 (en) | Thin film device and method of producing the same | |
| EP0721213B1 (en) | Array with metal scan lines controlling semiconductor gate lines | |
| CN101017832A (en) | Thin film transistors substrate, manufacture method therefore and display panel having same | |
| US6744479B2 (en) | Active matrix display device | |
| JP2001066633A (en) | Liquid crystal display device and projection liquid crystal display device | |
| KR100493380B1 (en) | Method for manufacturing liquid crystal display device | |
| JP3488649B2 (en) | Active matrix substrate | |
| JP3615212B2 (en) | Switching element substrate | |
| WO2018163944A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display | |
| JP3294509B2 (en) | Liquid crystal display | |
| CN113690181B (en) | TFT array substrate and manufacturing method thereof | |
| JPH0611728A (en) | Liquid crystal display device and its production | |
| WO2023272503A1 (en) | Thin film transistor, preparation method therefor, display substrate, and display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |