JPH09160064A - 異方性シートおよび配線基板 - Google Patents

Abstract

(57)【要約】 【課題】 高い信頼性をもって半導体素子を基板上に精
度よく実装するための異方性シートを提供する。 【解決手段】 ポリシラン部分及びポリシロキサン部分
の少なくとも一方を含み、電気的特性及び磁気的特性の
少なくとも１つの特性が異なる貫通領域を有することを
特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、異方性シートに係
り、特に、基板上に形成された電極と、この基板に実装
されるＩＣ等の電子部品の微細な電極、または基板に実
装されるフレキシブル基板等の基板上の微細な電極とを
電気的に接続するための電極接続用シートに関する。ま
た、本発明は、コンデンサ素子や抵抗体素子、および磁
性体素子などを組み込んだ機能素子一体型の回路基板に
関する。

【０００２】

【従来の技術】近年、半導体装置をより薄く、より高密
度に実装する方法として、配線基板上に半導体素子を固
着搭載し、ワイヤを用いて電気的接続を行なういわゆる
ワイヤボンディング実装に代わって、半導体素子にバン
プを形成して直接基板に接続し実装する技術が開発され
てきている。その一例として、加圧方向にのみ導電性を
示す異方性導電材料を介して、基板上に形成された微細
な電極パターンと電子部品の電極とを接続する方法が挙
げられる。このような実装方法においては、図１６に示
すように、配線１２１が形成されたガラス基板１２０
と、電極１２４を介してはんだバンプ１２５が形成され
た半導体素子１２３との間には、導電性粒子１２７を分
散させた接着剤１２６が配置される。なお、この導電性
粒子１２７は、プラスチック等からなる絶縁粒子の表面
に、導電性を有する金属が被覆されたものである。この
ように導電性粒子が分散された接着剤を、基板１２０の
配線１２１と半導体素子１２３に形成されたバンプ１２
５との間に挟んで加圧することによって、加圧方向にの
み導電性が付与される。

【０００３】このような接続方法は、液晶表示装置にも
用いられるものの、最近では、液晶画素部の高精細化に
伴う電極パターンの狭ピッチ化に対応しきれなくなりつ
つある。すなわち、隣接する電極パターンのピッチが狭
くなると、基板と半導体素子との間に配置された接着剤
中に分散された導電粒子同士が、横方向で接触しやすく
なる。このような導電性粒子の接触に起因して、隣接す
る電極間で短絡が発生することがあった。短絡を防止す
るためには、前述の導電粒子の表面に、さらに絶縁材料
の被覆を形成することなどの手法が提案されているが、
この場合には、粒子コストが増加してしまう。

【０００４】また、液晶表示装置に用いられる駆動回路
は、図１７に模式的に示すように、プリント基板１３０
上にコンデンサ素子１３１や抵抗体素子１３２などを組
み込むことによって構成されており、このプリント基板
は、ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄ
ｉｎｇ）等のフレキシブル配線基板１３５によって、液
晶パネル基板１３６に接続されていた。すなわち、表示
領域１３７が形成された液晶パネル基板１３６と、駆動
回路部であるプリント基板１３０とを別個の工程で作製
した後、フレキシブル配線基板１３５によってこれらを
接続しなければならず、液晶表示装置の高密度実装化が
図りにくいという問題を有していた。

【０００５】なお、バンプを用いて半導体素子を基板上
に直接実装する他の方法として、フェイスダウン実装技
術が挙げられる。このフェイスダウン実装は、用途に応
じて様々な接続材料、実装方式が提案されており、例え
ば、スーパーコンピューターなどには、はんだバンプを
用いたフリップチップ技術が適用され、液晶ディスプレ
イなどにはＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）が用
いられている。はんだバンプを用いたフリップチップ技
術においては、はんだを溶融させて接続するので、はん
だの表面張力による位置合わせ（セルフアライン）機構
が生じ、ボンダの精度が荒くても半導体素子を正確に接
続することが可能である。

【０００６】一方、ＣＯＧ実装の一手法として、図１８
に示すように、半導体素子１４２に形成された低融点で
硬度の低いはんだバンプ１４３を基板１４０の配線１４
１に圧接することによって初期接続を行なう技術も提案
されている（特開平３−１０８７３４）。このような方
法では、前述のようなセルフアライン機構が生じないの
で、はんだバンプの場合よりも、より厳密なボンダの位
置合わせ精度が要求されている。

【０００７】

【発明が解決しようとする課題】半導体素子を基板上に
実装するに当たって、半導体素子表面に形成されたはん
だバンプと、基板との間に導電性粒子を介在させること
によって電気的異方性を付与する方法においては、粒子
の大きさ、および粒子の分散状態に制約がある。一般
に、粒子の大きさは直径３〜１０μｍであり、このサイ
ズより小さいサブミクロンオーダーの粒子は作製されて
いない。導電性粒子は、粒子同士が互いに接触し合わな
いように絶縁性接着剤中に分散させなければならない
が、隣接する電極間のピッチが微細になるにしたがっ
て、粒子の分散状態を制御することが困難となる。さら
に、この導電性粒子を分散させた絶縁性接着剤を介在さ
せてＩＣなどの電子部品を接合させる際には、温度、荷
重、および時間等の条件を考慮しなければならない。特
に、荷重は、粒子の潰れ量に大きく影響を及ぼすもの
の、隣接する電極間の短絡が生じないように制御するこ
ともまた、狭ピッチ接続ほど困難になる。

【０００８】以上述べた理由から、３０μｍ以下の微細
なピッチで半導体素子に形成された電極を、従来のよう
な異方性導電材料を介在させる方法によって基板に接続
した場合には、隣接する電極間で短絡が発生してしま
い、その電気的異方性には限界があった。

【０００９】また、駆動回路に関しても、従来技術では
コンデンサ素子や抵抗体素子、および磁性体素子などを
組み込んだプリント基板を用意し、フレキシブル配線基
板等を用いて液晶パネル基板に接続するため、液晶表示
装置の高密度実装化が図りにくいという欠点を有してい
た。

【００１０】一方、はんだバンプによって半導体素子を
基板上の配線パターンに直接実装する際には、セルフア
ライン機構が生じない場合、位置合わせ精度が荒いボン
ダを用いても十分な精度で接続を行なうことが望まれて
いる。それにもかかわらず、このような接続方法は未だ
得られていない。

【００１１】そこで、本発明は、高い信頼性をもって半
導体素子を基板上に精度よく実装するための異方性シー
トを提供することを目的とする。また、本発明は、液晶
表示装置の高密度実装を可能とする回路基板を提供する
ことを目的とする。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、ポリシラン部分およびポリシロキサン部
分の少なくとも一方を含み、電気的特性および磁気的特
性の少なくとも１つの特性が異なる貫通領域を有するこ
とを特徴とする異方性シートを提供する。

【００１３】また、本発明は、ポリシラン部分およびポ
リシロキサン部分の少なくとも一方を含むシート状部材
と、このシート状部材に形成された配線、コンデンサ素
子、抵抗体素子あるいは磁性体素子とを有する配線基板
であって、前記配線は、前記ポリシロキサン部分に導電
体材料を含浸させることによって形成され、前記コンデ
ンサ素子は、前記ポリシロキサン部分に誘電体材料を含
浸させることによって形成され、前記抵抗体素子は、前
記ポリシロキサン部分に抵抗体材料を含浸させることに
よって形成され、前記磁性体素子は、前記ポリシロキサ
ン部分に磁性体材料を含浸させることによって形成され
たことを特徴とする配線基板を提供する。

【００１４】以下、本発明を詳細に説明する。本発明に
おいては、ポリシロキサンの前駆体としてポリシランを
使用する。このポリシランはＳｉ−Ｓｉ結合を有してお
り、紫外線を照射することによってそのＳｉ−Ｓｉ結合
が切れてＳｉ−ＯＨ結合、またはＳｉ−Ｏ−Ｓｉ結合が
生じる。その結果、紫外線が照射された領域のポリシラ
ンは、多孔性物質であるポリシロキサンに変化し、この
多孔性領域に、所定の材料をドーピングすることによっ
て所望の特性を付与することができる。例えば、導電材
料をドーピングした場合には、露光個所のみを選択的に
導電体にすることが可能であり、強磁性体材料をドーピ
ングした場合には、この露光箇所のみを選択的に強磁性
体にすることができる。また、本発明の異方性シート
は、露光の際に紫外線が照射されなかった未露光部にポ
リシラン膜が存在しているので、封止樹脂としての機能
も有する。したがって、半導体素子を基板上に実装する
と同時に、半導体素子と基板との接続部の封止を行なう
ことが可能である。本発明において用いられるポリシラ
ンとしては、下記化１に示す一般式（１）で表わされる
化合物が挙げられる。

【００１５】

【化１】

【００１６】上記一般式（１）中、Ｒ¹ 、Ｒ² 、Ｒ³ お
よびＲ⁴ は、置換または未置換の脂肪族炭化水素残基、
脂環式炭化水素残基、芳香族炭化水素残基および水素か
らなる群から、それぞれ独立して選択される基であり、
ｍおよびｎは整数である。

【００１７】具体的には、下記化２および３に示す式
（２）〜（９）で表わされる化合物が挙げられる。これ
らの化合物のなかで、式（３）で表わされる化合物は、
ビニル基が導入されているので、重合開始剤を用いて付
加重合を行なうことが可能である。

【００１８】

【化２】

【００１９】

【化３】

【００２０】ポリシラン膜の形成に当たっては、まず、
前述のようなポリシランを、有機溶剤に溶解してスピン
コート法などを用いて適切な基材上に塗布する。溶剤と
しては、例えば、ベンゼン、トルエン、四塩化炭素等を
使用することができる。次いで、乾燥させることによっ
て溶媒を蒸発除去し、２〜２０μｍ程度のポリシラン膜
を形成する。

【００２１】続いて、所定のマスクを介して、３２０〜
４５０ｎｍの波長を有する紫外線をポリシラン膜に照射
することによって露光処理を施す。この際、照射量は１
〜１０Ｊ／ｃｍ² 程度とすることが好ましく、これによ
って、露光部が選択的に多孔質のポリシロキサンに変化
する。

【００２２】この露光部には、後述する種々の方法によ
って導電性材料、および磁性体等をドープして、所望の
特性を付与することができる。例えば、露光部に導電材
料をドープすることによって、回路基板上の配線と半導
体素子の電極とを接続するための接合部を形成すること
ができる。

【００２３】特に、本発明の異方性シートは、ポリシラ
ン膜の露光箇所だけを選択的に導体にすることができる
ので、マスクの開口部のサイズを選択することによっ
て、所望のピッチで、ポリシラン膜に導電性を付与する
ことができる。したがって、３０μｍ以下のような微細
なピッチで電極が形成された半導体素子を、精度よく基
板上の配線に接続することが可能となる。一方、電極ピ
ッチが３０μｍ以上の場合の接続においても、従来の異
方性導電材料で用いられるような粒子に対する絶縁等の
処理を用いていないので、大幅なコスト削減につなが
る。

【００２４】本発明の異方性シートに導電材料をドープ
した場合には、半導体素子の電極に対応する領域のみに
選択的に導電性を付与し、それ以外の領域はポリシラン
によって構成される異方性導電シートを得ることができ
る。このような本発明の異方性導電シートを用いて半導
体素子と基板との接続を行なう場合には、半導体素子上
にバンプを形成する必要はなく、また、接続の際にはポ
リシランによって接続部の封止も同時に行なわれること
になる。したがって、バンプ形成の工程や、接続部を樹
脂封止するための別個の工程を必要とせず、工程数を低
減して、コストの削減につながる。

【００２５】さらに、本発明の異方性シートは、露光に
よって得られたポリシロキサン部分にドープする材料を
選択することによって、電気的異方性機能を有する接合
部のみならず、駆動回路そのものも本発明の異方性シー
トによって形成することが可能である。例えば、ドーピ
ングする材料として誘電体材料を使用することによって
露光領域にコンデンサ素子を形成することができ、抵抗
体をドープすることによって、露光領域には抵抗体素子
が形成される。このように、予め設計されたとおりに各
材料をポリシロキサン部分にドープすることによって、
駆動回路を形成することができる。

【００２６】したがって、本発明の異方性シートを用い
ることによって、駆動回路一体型表示装置などの電子回
路基板を作製することが可能となり、工程削減、コスト
の減少が可能となる。また、高密度実装技術に不可欠な
回路基板の小型化を図ることが容易となる。

【００２７】

【発明の実施の形態】以下、図面を参照して、本発明を
より詳細に説明する。 （実施例１）図１は、本発明の第１の実施例に関わる異
方性シートの製造工程を示す断面図である。

【００２８】図１（ａ）に示すように、まず、ポリエス
テルフィルム１１上に銅膜１２を約０．１〜１μｍの膜
厚で形成しておく。次に、図１（ｂ）に示すように、銅
膜１２の上に、スピンナー等を用いて２〜２０μｍの膜
厚で前述の式（２）で表わされるポリシランのトルエン
溶液を塗布してポリシラン膜１３を形成する。

【００２９】続いて、図１（ｃ）に示すように、マスク
１４を介して露光機により紫外線による露光（露光量：
５Ｊ／ｃｍ² 程度）を行なうことによって、ポリシラン
膜１３の露光部のみを、多孔質のポリシロキサン膜１５
に選択的に変化させる。なお、ここで用いられる露光マ
スク１４は、実装される半導体素子の電極の大きさおよ
びピッチに対応するような開口部が形成されたものであ
る。したがって、ポリシラン膜１３には、半導体素子の
電極に対応して、ポリシロキサン膜１５が形成される。

【００３０】その後、ポリエステルフィルム１１上に形
成された銅膜１２をメッキ電極として用いて、導体材料
であるはんだの電気メッキを行なうことによって、多孔
性機能を有するポリシロキサン部分１５のみに選択的に
メッキを施す。なお、導体材料としては、金、銅または
融点の低いインジウム等の金属を使用することもでき
る。その結果、図１（ｄ）に示すように、はんだがドー
ピングされたポリシロキサン膜１６が、半導体素子の電
極の大きさおよびピッチに対応して露光領域に形成され
る。

【００３１】最後に、ポリエステルフィルム１１および
銅膜１２を剥離して、図１（ｅ）に示すような本発明の
異方性導電シート１７が得られる。なお、ポリエステル
フィルム１１は、機械的に剥離することができ、銅膜１
２は、エッチング法により除去することができる。

【００３２】得られた異方性導電シートを用いて、以下
のようにして半導体素子を基板上に接続することができ
る。図２を参照して、実装工程の一例を説明する。

【００３３】まず、図２（ａ）に示すように、半導体素
子２１と、回路基板２３との間に異方性導電シート１７
を配置する。なお、ここで用いられる半導体素子２１
は、アルミニウムのパッド電極２２が裏面に形成されて
おり、バンプなどの突起電極は形成されていない。な
お、パッド電極は１０μｍの微細なピッチで形成されて
いる。

【００３４】異方性導電シート１７には、半導体素子の
パッド電極２２に対応して１０μｍのピッチで導電体が
ドープされた領域１５が形成されている。一方、回路基
板２３としては、セラミックス基板上に銅配線２４が形
成された基板を用いることができる。なお、銅配線２４
は、基板上にスパッタ法によって銅膜を０．３μｍ程度
の膜厚で成膜した後、フォトリソグラフィー技術を用い
てパターニングすることによって形成した。

【００３５】このような半導体素子２１と回路基板２３
との間に、前述の異方性導電シート１７を位置合わせし
て配置し、加熱圧着することによって図２（ｂ）に示す
ような半導体装置が得られる。なお、半導体素子と基板
との接合は、導体の種類に応じて選択することができ
る。例えば、導体がハンダの場合には液相反応（溶融）
し、金の場合には固相反応（熱圧着）等の方法が用いら
れる。

【００３６】上述のようにして異方性導電シートを用い
て半導体素子と基板とを接合したところ、接合時に隣接
電極間の短絡はなく、安定な接続が得られた。以上、第
１の実施例では、本発明の異方性導電シートを用いて半
導体素子の微細な電極と、回路基板上の配線とを電気的
に接続するための方法を説明したが、本発明の異方性シ
ートは、これに限定されるものではない。すなわち、本
発明の異方性導電シートは、チップ部品等の半導体素子
以外の電子部品を基板上に実装する際にも適用すること
ができる。また、回路基板に実装するフレキシブル基板
等の基板上の微細な電極と、回路基板上の配線とを電気
的に接続することにも応用できる。さらに、裏面にラン
ドグリッドアレー等の接続電極を有するモジュール基板
とマザーボード回路基板上の配線とを電気的に接続する
ことにも応用可能である。 （実施例２）本発明の異方性シートは、独立のシートと
して形成するのみならず、半導体ウェハーの電極が形成
されている面に直接形成することもできる。図３に、本
発明の第２の実施例にかかる異方性導電シートの製造工
程を表わす断面図を示す。

【００３７】まず、図３（ａ）に示すように、半導体ウ
ェハ３１上に電極３２を形成しておく。パッド電極３２
の大きさは２０〜５０μｍ角程度とすることができ、そ
のピッチは２０〜４０μｍ程度とすることができる。

【００３８】次に、図３（ｂ）に示すように、半導体ウ
ェハー３１の電極３２を有する面に、スピンナー等を用
いて、前述の式（２）で表わされるポリシランのトルエ
ン溶液を塗布して、２〜２０μｍの膜厚のポリシラン膜
３３を形成する。さらに、このポリシラン膜３３の上に
は、透明導電膜３４をゾルゲル法等のプロセスにより
０．３〜１μｍ程度の膜厚で成膜する。透明導電膜３４
としては、例えば、ＩＴＯを使用することができる。

【００３９】続いて、図３（ｃ）に示すように、マスク
３５を介して、例えば５Ｊ／ｃｍ²程度の露光量で紫外
線による露光を行ない、ポリシラン膜３３の露光部のみ
を多孔性物質であるポリシロキサン膜３６に選択的に変
化させる。なお、ここで用いられる露光マスク３５は、
予めウェハー上に形成されたパッド電極３２に対応する
大きさおよびピッチに対応するような開口部が形成され
たものである。したがって、ポリシラン膜３３には、半
導体ウェハーの電極３２に対応してポリシロキサン膜３
６が形成される。

【００４０】その後、８０〜１２０℃でアニールを行な
うことによって、多孔性機能を有するポリシロキサン部
分３６のみに選択的にＩＴＯがドーピングされ、図３
（ｄ）に示すように、露光部である半導体ウェハーのパ
ッド電極３２上の領域に、ドーピングされたポリシロキ
サン膜３７がに形成される。

【００４１】しかる後、表面に形成されたＩＴＯ膜３４
をエッチング法により除去することによって、図３
（ｅ）に示すような異方性導電シートが形成され半導体
ウェハー３８が得られる。

【００４２】この半導体ウェハー３８をダイシングして
得られた半導体素子は、以下のようにして基板に実装す
ることができる。図４を参照して、実装工程の一例を説
明する。

【００４３】まず、図４（ａ）に示すように、異方性導
電シートが形成された半導体素子４１と、配線が形成さ
れたガラス基板４３とを容易する。ここで用いられる半
導体素子４１は、前述の図３に示す工程にしたがって得
られた半導体ウェハを５ｍｍ角にダイシングして得られ
たものであり、２０μｍのピッチでパッド電極３２が形
成されている。

【００４４】一方、ガラス基板４３としては、モリブデ
ン／アルミニウムの積層構造の配線４４が形成された基
板を用いた。なお、この基板は、周囲に液晶セル、ＴＦ
Ｔアレイ、偏光板、およびカラーフィルター等を具備し
た液晶表示装置を構成するために用いられるものであ
る。

【００４５】モリブデン／アルミニウム配線４４は、基
板上に、アルミニウム膜およびモリブデン膜を、それぞ
れ５０ｎｍ、および４００ｎｍの膜厚でスパッタ法によ
って堆積した後、パターニングすることによって形成し
た。

【００４６】半導体素子と基板との接合に当たっては、
半導体素子４１側を２００℃に加熱するとともに、ガラ
ス基板を６０℃に加熱し、１電極当たり５０ｇの荷重を
かけながら１５秒間圧接することによって一度に全ての
パッドを接続した。

【００４７】その結果、隣接する電極間で短絡すること
なく確実な接続を行なうことができた。なお、本実施例
においては、異方性導電シートの導体部分では、シート
の露光部にドープされた導体と、基板上の配線材料との
合金形成による接続であり、絶縁体部分ではポリシラン
膜３３の収縮による接続を利用したものである。

【００４８】さらに、得られた半導体装置を、信頼性試
験としての熱衝撃試験（−４０℃／１２０℃、３０分／
３０分、１０００サイクル）に供したところ、不良は全
く発生せず、極めて安定な電気的接続が得られたことが
わかった。

【００４９】なお、上述の第２の実施例では、半導体ウ
ェハー上に異方性導電シートを形成したが、同様の方法
で回路基板上に形成することもできる。 （実施例３）図５に、本発明の第３の実施例にかかる異
方性導電シートの製造工程を表わす断面図を示す。

【００５０】まず、図５（ａ）に示すように、半導体ウ
ェハー５１の電極５２を形成しておく。パッド電極５２
の大きさは２０〜５０μｍ角程度とすることができ、そ
のピッチは１５〜４０μｍ程度とすることができる。

【００５１】次に、図５（ｂ）に示すように、半導体ウ
ェハー５１の電極５２を有する面に、スピンナー等を用
いて、前述の式（２）で表わされるポリシランのトルエ
ン溶液を塗布して、２〜２０μｍの膜厚のポリシラン膜
５３を形成する。

【００５２】続いて、図５（ｃ）に示すように、マスク
５４を介して、例えば５Ｊ／ｃｍ²程度の露光量で紫外
線による露光を行ない、ポリシラン膜５３の露光部のみ
を多孔性物質であるポリシロキサン膜５５に選択的に変
化させる。なお、ここで用いられる露光マスク５４は、
予めウェハー上に形成されたパッド電極５２に対応する
大きさおよびピッチに対応するような開口部が形成され
たものである。したがって、ポリシラン膜５３には、半
導体ウェハーの電極５２に対応してポリシロキサン膜５
５が形成される。

【００５３】その後、金、ニッケル、または銅等のメッ
キ液を用いて無電解メッキを行なうことによって、多孔
性機能を有するポリシロキサン部分５５は選択的にメッ
キされ、図５（ｄ）に示すように、露光部である半導体
ウェハーの電極５２上の領域に、導体がドーピングされ
たポリシロキサン膜５６が露光部に形成される。

【００５４】以上の工程により、露光箇所だけを選択的
に導体にするためのドーピングプロセスが完了し、図５
（ｅ）に示すような異方性導電シートが形成された半導
体ウェハー５７が得られる。

【００５５】この半導体ウェハー５７をダイシングして
得られた半導体素子は、以下のようにして基板に実装す
ることができる。図６を参照して、実装工程の一例を説
明する。

【００５６】まず、図６（ａ）に示すように、異方性導
電シートが形成された半導体素子６１と、配線が形成さ
れたセラミック基板６３とを容易する。ここで用いられ
る半導体素子６１は、前述の図５に示す工程にしたがっ
て得られた半導体ウェハーを５ｍｍ角にダイシングして
得られたものであり、３０μｍのピッチでパッド電極５
２が形成されている。なお、パッド電極５２上に形成さ
れたポリシラン膜には、金無電解メッキによってドーピ
ングを行なった。

【００５７】一方、セラミック基板６３上の金配線６４
は、スパッタ法を用いて０．３μｍの膜厚で成膜した
後、パターニングすることによって形成した。半導体素
子と基板との接合に当たっては、半導体素子６１側を１
００℃に加熱するとともに、セラミック基板を８０℃に
加熱し、１電極当たり１０ｇの荷重をかけながら５秒間
圧接することによって一度に全てのパッドを接続した。

【００５８】その結果、接続において隣接する電極間で
短絡することなく、確実な接続を行なうことができた。
なお、本実施例における半導体素子と基板との接続は、
異方性導電シートのポリシラン膜５３の粘着力による接
続である。 （実施例４）本発明の異方性シートは、露光により生じ
たポリシロキサン部分に種々の材料をドーピングするこ
とによって、駆動回路一体型表示素子に応用することも
できる。

【００５９】図７および８に、本発明の第４の実施例に
関わる異方性シートの製造工程を表わす断面図を示す。
まず、７（ａ）に示すように、ＴＦＴアレイ−無アルカ
リガラス配線基板７１の表面にＡｌ／Ｍｏからなる電極
７２、およびポリシラン膜７３を順次形成する。なお、
ポリシラン膜７３は、前述の式（２）で表わされるポリ
シランのベンゼン溶液を、スピンナー等を用いて塗布す
ることによって２〜２０μｍの膜厚で形成することが好
ましい。

【００６０】次に、図７（ｂ）に示すように、マスク７
４を介して、例えば５Ｊ／ｃｍ² 程度の露光量で紫外線
による露光を行ない、ポリシラン膜７３の露光領域のみ
を多孔性物質であるポリシロキサン膜７５に選択的に変
化させる。

【００６１】その後、ニクロム無電解メッキを行なうこ
とによって、多孔性機能を有するポリシロキサンの部分
７５は選択的にメッキされ、図７（ｃ）に示すようなニ
クロム抵抗体がドーピングされたポリシロキサン膜７６
が形成される。なお、このように抵抗体材料をドープす
ることが意図される場合には、露光部の大きさ、すなわ
ちマスク７４の開口部の大きさは、適宜選択することが
できるが、例えば、１０〜５０μｍ□程度、もしくは１
０〜５０μｍ幅のライン状パターンとすることが好まし
い。

【００６２】これにより、露光箇所だけを選択的に抵抗
体にするためのドーピングプロセスが完了する。なお、
本方法により作製されたニクロム抵抗体７６の面積抵抗
値は２５〜３００（Ω／□）程度である。

【００６３】続いて、図７（ｄ）に示すようにマスク７
７を介して紫外線による露光を行ない、ポリシラン膜７
３の露光領域のみを多孔性物質であるポリシロキサン膜
７５に選択的に変化させる。

【００６４】その後、金無電解メッキを行なうことによ
って、多孔性機能を有するポリシロキサン部分７５が選
択的にメッキされ、図８（ａ）に示すような金がドーピ
ングされたポリシロキサン膜７８が露光領域に形成され
る。なお、このように導体材料をドープすることが意図
される場合には、露光部の大きさ、すなわちマスク７７
の開口部の大きさは、適宜選択することができるが、例
えば、１０〜５０μｍ□程度もしくは１０〜５０μｍ幅
のライン状パターンとすることが好ましい。

【００６５】これによって、露光箇所だけを選択的に導
体にするためのドーピングプロセスが完了する。この金
ドープされたポリシロキサン膜７８は、ＬＳＩとの接続
用または配線として作用して回路を構成する。

【００６６】なお、ガラス配線基板７１の表面に配線パ
ターンが予め形成されている場合には、その配線をメッ
キ電極として用いて電解メッキを行なうことによって配
線を形成することも可能である。

【００６７】本実施例においては、金電極は異方性導電
シートとしてＬＳＩとの接続のために用いられるが、場
合によっては、駆動用ＬＳＩを用いずに、ＴＦＴアレイ
−無アルカリガラス配線基板にポリシリコンが成膜され
た駆動用ＬＳＩ一体型基板を使用することもできる。

【００６８】次に、図８（ｂ）に示すように、所定のマ
スク７８を介して紫外線による露光を行なうことによっ
て、ポリシラン膜の露光部のみの多孔性物質であるポリ
シロキサン膜７５に選択的に変化させる。

【００６９】その後、タンタルオキサイド（Ｔａ₂ Ｏ
₅ ）の超微粒粉の四塩化炭素溶液を用いた電気泳動を行
なうことによって、この超微粒粉は、多孔性機能を有す
るポリシロキサン部分７５に選択的に取り込まれる。そ
の結果、図８（ｃ）に示すように、タンタルオキサイド
（Ｔａ₂ Ｏ₅ ）誘電体がドーピングされたポリシロキサ
ン膜８０が露光部に形成される。このように誘電体材料
をドープすることが意図される場合には、露光部の大き
さ、すなわちマスク７９の開口部の大きさは、適宜選択
することができるが、例えば、１０〜１００μｍ□程度
とすることが好ましい。

【００７０】これにより、露光箇所だけを選択的に誘電
体にするためのドーピングプロセスが完了する。なお、
本方法によって作製されたタンタルオキサイド（Ｔａ₂
Ｏ₅ ）誘電体の比誘電率は２０〜３０程度である。この
実施例のように、機能物質が超微粒粉のような無機物の
場合には、摩擦、攪拌等の方法で帯電させ、電気泳動で
多孔質膜中に取り込ませることが最も簡単な方法であ
る。

【００７１】以上により、電気的異方性機能を有する接
続部のみならず、駆動回路そのものも本発明により形成
することが可能であり、コンデンサー素子や抵抗体素子
などを組み込んだ回路基板、すなわち、駆動回路一体型
液晶表示装置が形成される。この駆動回路部８１の一例
を表わす模式図および断面図は、それぞれ図９および図
１０に示すとおりである。

【００７２】図１０中、８７はポリシランからなる絶縁
層を表わし、この絶縁層上には、駆動用ＩＣ８２が実装
されている。８６は、露光により生じたポリシロキサン
部分に導体材料をドープすることによって形成された配
線を表わし、８４および８５は、ポリシロキサン部分に
それぞれ抵抗体および誘電体をドープすることによって
形成された抵抗体素子およびコンデンサである。

【００７３】さらに、このような駆動回路を用いた一体
型液晶表示装置の一例を、図１１に模式的に示す。図１
１中、９１は表示領域を表わし、９２は駆動回路領域を
表わす。この駆動回路領域９２には、ニクロム抵抗体９
３、タンタルオキサイド誘電体９４、およびドライバＩ
Ｃ９５が形成されている。なお、ドライバＩＣ９５は、
Ｓｉ−ＩＣを前述のような異方性導電シートによって接
合してもよく、あるいは、α−Ｓｉをエキシマレーザー
アニールによって多結晶化した駆動部としてもよい。ま
た、表示領域９１のカラーフィルターもポリシランで構
成することができ、この場合には、露光によって生じた
多孔質のポリシロキサン部分に顔料等をドーピングする
ことによって作製される。 （実施例５）ＬＳＩ素子を直接基板に実装するフリップ
チップ方式の実装においては、実装する前に予めＬＳＩ
素子の良品、不良品を判別する試験（バーンイン試験や
ファンクション試験）を行なって、良品の素子（ＫＧ
Ｄ：Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）のみを実装する必
要がある。

【００７４】本発明の異方性シートは、この判別試験の
１つであるバーンイン試験に適用することもできる。図
８には、本発明の異方性シートをマイクロコネクション
システムとして用いてバーンイン試験に適用した際の模
式的断面図を示す。

【００７５】図８中、９９は異方性導電シートを表わ
し、前述の実施例４のように露光により生じたポリシロ
キサン部分に所定の材料をドープすることによって、配
線部分、抵抗体部分および誘電体部分が形成されたもの
であり、さらに、未露光のポリシランからなる絶縁体部
分を有している。具体的には、ＬＳＩの電極パッド９８
に対応する位置は、異方性導電シートの回路パターンが
形成されており、異方性導電シートの部分がプロービン
グ材料として用いられる。したがって、この異方性導電
シートは、ＬＳＩ検査用微細フレキシブル基板として作
用する。

【００７６】異方性導電シート９９上に配置されたＬＳ
Ｉ９７の検査に当たっては、図１２に示すように、ＬＳ
Ｉ９７上に荷重機構９６を有する評価装置を使用する。
この際、ＬＳＩの電極パッド９８には、バンプは形成さ
れていなくてもよい。マイクロコネクション配線基板
は、有機ポリシラン、ポリシロキサン材料であるので、
クッション材としての機能も有しており、接触抵抗の小
さい検査方法を提供することができる。

【００７７】このように、異方性導電シートを用いるこ
とによって、ＬＳＩのバーンイン検査を容易に行なうこ
とが可能となった。 （実施例６）本発明の異方性シートは、露光により生じ
た多孔性機能を有するポリシロキサン領域に強磁性材料
をドーピングすることによって、半導体素子と基板との
位置合わせシートとして使用することも可能である。

【００７８】強磁性材料としては、例えば、鉄、コバル
ト、ニッケル、カドミウム、テルビウム、ジスプロシウ
ム、ホルミウム、エルビウム、およびツリウム等の強磁
性を示す元素が挙げられるが、そのキュリー点温度が比
較的低いニッケル（キュリー点温度６３１Ｋ）が最も好
ましい。ニッケルを用いると、熱圧着等のキュリー点温
度以上のＩＣボンディングが可能であり、しかもニッケ
ルは熱圧着後に常磁性体となって自発磁化は消失するの
で、ＩＣに対する電磁気的な影響は皆無となる。加え
て、ニッケルは、工業的にもよく用いられている材料で
あるためコスト的にも有利である。

【００７９】本発明のポリシランを用いた位置合わせシ
ートの製造工程を表わす断面図を図１３に示す。半導体
ウェハ１０２の表面には、予め電気メッキ法等によって
３０μｍ程度のピッチで、金バンプ１０３を形成してお
く。

【００８０】この半導体ウェハー１０２のバンプ１０３
を有する面に、スピンナー等を用いて、前述の式（２）
で表わされるポリシランの四塩化炭素溶液を塗布して、
図１３（ａ）に示すように、２〜２０μｍの膜厚ポリシ
ラン膜１０４を形成する。

【００８１】続いて、図１３（ｂ）に示すように、マス
ク１０７を介して、例えば１０Ｊ／ｃｍ² 程度の露光量
で紫外線による露光を行ない、ポリシラン膜１０４の露
光部のみを選択的に多孔性物質であるポリシロキサン膜
１０５に変化させる。なお、ここで用いられるマスク１
０７の開口部の寸法等は適宜選択することができるが、
前述のバンプ１０３より外側に、１０〜１００μｍ□程
度で形成することが好ましい。

【００８２】その後、ニッケルのメッキ液を用いた無電
解メッキを行なうことによって、多孔性機能を有するポ
リシロキサン部分１０５は選択的にメッキされ、図１３
（ｃ）に示すような強磁性体がドープされたポリシロキ
サン膜１０６が形成される。なお、ドーピングに当たっ
ては、ニッケル電解メッキ法、およびニッケル微粒粉転
写法等を用いてもよい。

【００８３】以上の工程により、露光箇所だけを選択的
に強磁性体にするためのドーピングプロセスが完了し、
このドープされた領域が位置合わせパターンとして用い
られる。

【００８４】さらに、図１３と同様の工程によって、図
１４に示すように回路基板１０８にも位置合わせパター
ン１１０を形成する。この場合、半導体ウェハー上に形
成されたパターン１０６と同等の位置および寸法で形成
すべきであることはいうまでもない。

【００８５】前述の図１３の工程で得られた半導体ウェ
ハーをダイシングして得られた半導体素子は、以下のよ
うにして基板に実装することができる。図１５を参照し
て、実装方法の一例を説明する。

【００８６】図１５に示す半導体素子１１１は、前述の
図１３の工程にしたがって位置合わせパターンが形成さ
れた半導体ウェハを５ｍｍ角にダイシングして得られた
ものであり、３０μｍのピッチで金バンプ１０３が形成
されている。

【００８７】一方、セラミックス基板１０８上には、金
配線１０９をスパッタ法によって形成した後、半導体ウ
ェハーの場合と同様の工程で位置合わせパターン１１０
を形成した。

【００８８】半導体素子と基板との接合に当たっては、
まず、外部磁場をかけて半導体素子側の位置合わせパタ
ーン１０６と、回路基板側の位置合わせパターン１１０
とを磁気的吸引力を利用して位置合わせおよび仮接続を
行なった。

【００８９】次に、半導体素子１１１側を４００℃に加
熱するとともに、セラミックス基板１０８側を８０℃に
加熱し、１電極当たり１０ｇの荷重をかけながら５秒間
圧接することによって、全てのパッドを一度に接続し
た。

【００９０】この接合は、半導体素子の金バンプ１０３
およびセラミックス基板上の金配線１０９の金同士の熱
圧着によるものである。位置合わせ用パターン１０６お
よび１１０内の強磁性体であるニッケルは、キュリー点
温度以上に加熱することによって常磁性体となるので、
自発磁化は消滅する。これによって、ＩＣに対する電磁
気的な影響は皆無となる。

【００９１】なお、接続の結果、隣接する電極間での短
絡は発生せず、確実な接続を行なうことができ、信頼性
的にも問題はなかった。本接続では、金同士の熱圧着に
よってＩＣのリペアは容易に行なうことはできないが、
仮接続時には、磁気的吸引力によって電気的かつ機械的
に接続されているので容易にＩＣのリペアを行なうこと
ができる。

【００９２】このように、本発明のポリシロキサンを用
いた異方性シートは、露光箇所のみに強磁性体をドーピ
ングすることによって、微細な位置合わせパターンを設
けることが可能となる。また、位置合わせ精度が荒いボ
ンダを用いても正確な接続を行なうことが可能となる。
また、仮接続後に本接続を行なう工程により、半導体装
置のリペアを容易に行なうことができる。

【００９３】

【発明の効果】以上詳述したように、本発明によれば、
所定の領域に電気的特性および磁気的特性を選択的に付
与した異方性シートが提供される。特に、本発明の異方
性シートは、ポリシラン膜に紫外線を照射することによ
って生じたポリシロキサン部分を利用しているので、非
常に微細なピッチでポリシラン膜に所望の特性を付与す
ることができる。例えば、ポリシロキサン部分に導電性
材料をドープした場合には、３０μｍ以下の微細なピッ
チで電極が形成された半導体素子を、基板上に精度よく
接続することが可能な異方性導電シートが得られる。

【００９４】また、本発明の異方性シートは、電気的異
方性機能を有する接続部のみならず、駆動回路そのもの
も本発明により形成することが可能である。すなわち、
コンデンサ素子や抵抗体素子および磁性体素子などを組
み込んだ回路基板を作製することで、大幅なコスト削
減、工程数の減少、および実装面積低減を図ることがで
き、これによって、駆動回路一体型表示装置を可能とな
った。

【００９５】さらに、露光により生じたポリシロキサン
部分に強磁性体をドーピングすることによって、半導体
素子と基板との正確に位置合わせするためのシートを形
成することができる。本発明のポリシロキサンを含む異
方性シートは、半導体素子の基板上への実装用、および
駆動回路一体型液晶表示装置として有効である。

【図面の簡単な説明】

【図１】本発明の異方性導電シートの一例の製造工程を
示す断面図。

【図２】本発明の異方性導電シートを用いた半導体素子
の実装工程の一例を示す断面図。

【図３】本発明の異方性導電シートの他の例の製造工程
を示す断面図。

【図４】本発明の異方性導電シートを用いた半導体素子
の実装工程の他の例を示す断面図。

【図５】本発明の異方性導電シートの他の例の製造工程
を示す断面図。

【図６】本発明の異方性導電シートを用いた半導体素子
の実装工程の他の例を示す断面図。

【図７】本発明の異方性シートを用いた駆動回路一体型
表示装置の製造工程を示す断面図。

【図８】本発明の異方性シートを用いた駆動回路一体型
表示装置の製造工程を示す断面図。

【図９】本発明の異方性シートを用いた駆動回路領域を
表わす模式図。

【図１０】本発明の異方性シートを用いた駆動回路領域
の断面図。

【図１１】本発明の異方性シートを用いた駆動回路一体
型液晶表示装置の一例を表わす模式図。

【図１２】本発明の異方性シートを用いたバーンイン検
査装置の断面図。

【図１３】本発明の異方性シートを用いた位置合わせパ
ターンの製造工程を示す断面図。

【図１４】本発明の異方性シートを用いた位置合わせパ
ターンの他の例を示す断面図。

【図１５】本発明の異方性シートを用いた半導体素子の
実装方法の一例を示す断面図。

【図１６】従来の半導体素子の接続部を示す断面図。

【図１７】従来の液晶表示装置の一例を示す模式図。

【図１８】従来のＣＯＧ実装の一例を示す断面図。

【符号の説明】

１１…ポリエステルフィルム，１２…銅膜，１３…ポリ
シラン膜 １４…マスク，１５…ポリシロキサン膜 １６…ドープされたポリシロキサン膜，１７…異方性導
電シート ２１…半導体素子，２２…パッド電極，２３…回路基
板，２４…銅配線 ３１…半導体ウェハ，３２…パッド電極，３３…ポリシ
ラン膜 ３４…透明導電膜，３５…マスク，３６…ポリシロキサ
ン膜 ３７…ドープされたポリシロキサン膜，３８…半導体ウ
ェハー ４１…半導体素子，４２…パッド電極，４３…ガラス基
板，４４…配線 ５１…半導体ウェハー，５２…パッド電極，５３…ポリ
シラン膜 ５４…マスク，５５…ポリシロキサン膜 ５６…ドープされたポリシロキサン膜，５７…半導体ウ
ェハー ６１…半導体素子，６３…基板，６４…配線，７１…ガ
ラス基板，７２…配線 ７３…ポリシラン膜，７４…マスク，７５…ポリシロキ
サン領域 ７６…ニクロムドープされたポリシロキサン膜，７７…
マスク ７８…金ドープされたポリシロキサン膜，７９…マスク ８０…誘電体がドープされたポリシロキサン膜，８１…
駆動回路部 ８２…ＩＣチップ，８３…コイル，８４…抵抗体，８５
…コンデンサ ８６…配線，８７…絶縁膜，９０…駆動回路一体型液晶
表示装置 ９１…表示領域，９２…駆動回路領域，９３…ニクロム
抵抗体 ９４…タンタルオキサイド誘電体，９５…ドライバＩ
Ｃ，９６…荷重機構 ９７…半導体素子，９８…電極，９９…マイクロコネク
ション配線基板 １００…基板，１０２…半導体ウェハー，１０３…Ａｕ
バンプ １０４…ポリシラン膜，１０５…ポリシロキサン膜 １０６…強磁性体がドープされたポリシロキサン膜，１
０７…マスク １０８…セラミックス基板，１０９…金配線，１１０…
位置合わせパターン １１１…半導体素子，１１２…ボンディングヘッド １２０…ガラス基板，１２１…配線，１２３…半導体素
子，１２４…電極 １２５…バンプ，１２６…接着剤，１２７…導電性粒子 １３０…駆動用プリント基板，１３１…コンデンサ素
子，１３２…抵抗体 １３３…駆動用ＩＣ，１３４…コイル，１３５…フレキ
シブル配線基板 １３６…液晶パネル基板，１３７…表示領域，１３８…
配線，１４０…基板 １４１…配線，１４２…半導体素子，１４３…はんだバ
ンプ。

フロントページの続き (72)発明者 清水 征三郎 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 (72)発明者 真島 豊 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ポリシラン部分およびポリシロキサン部
   分の少なくとも一方を含み、電気的特性および磁気的特
   性の少なくとも１つの特性が異なる貫通領域を有するこ
   とを特徴とする異方性シート。
2. 【請求項２】 ポリシラン部分およびポリシロキサン部
   分の少なくとも一方を含むシート状部材と、このシート
   状部材に形成された配線、コンデンサ素子、抵抗体素子
   あるいは磁性体素子とを有する配線基板であって、 前記配線は、前記ポリシロキサン部分に導電体材料を含
   浸させることによって形成され、前記コンデンサ素子
   は、前記ポリシロキサン部分に誘電体材料を含浸させる
   ことによって形成され、前記抵抗体素子は、前記ポリシ
   ロキサン部分に抵抗体材料を含浸させることによって形
   成され、前記磁性体素子は、前記ポリシロキサン部分に
   磁性体材料を含浸させることによって形成されたことを
   特徴とする配線基板。