JPH09153809A

JPH09153809A - 伝送コード復号化及び符号化のための方法及び装置

Info

Publication number: JPH09153809A
Application number: JP8273212A
Authority: JP
Inventors: Dwayne Bennett; ベネット，ドウェイン; Clifford Yeung; イェン，クリフォード; Wayne Wu; ウー，ウェイン
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1995-10-26
Filing date: 1996-10-16
Publication date: 1997-06-10
Also published as: US5592160A; CA2183195A1

Abstract

(57)【要約】【課題】本発明の目的は、光学インターフェイスから受
信する20ビット幅のデータを16ビット幅のデータに高速
度で復号化する方法及び装置を提供することである。【解決手段】20ビットデータの第１の10ビットを８ビッ
トに変換する第１の復号器と、20ビットデータの第２の
10ビットを８ビットに変換する正の第２の復号器と、20
ビットデータの第２の10ビットを８ビットに変換する負
の第２の復号器とからなり、第１の復号器に入力される
実行ディスパリティが、復号化される最後の20ビットデ
ータに基づき、出力される実行ディスパリティが、第１
又は第２の復号器出力の選択に使用され、更に第１の10
ビット復号化出力の実行ディスパリティの出力に基づい
て、正と負の第２のディスパリティ復号器の符号化の間
を選択するマルチプレクサからなり、第１の復号器の出
力とマルチプレクサの出力が、16ビット復号化出力を形
成するために連結される、復号化装置により達成され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ファイバ・チャン
ネル・ネットワーク・ポートの送信側で、１０ビット送
信コードを８ビット・バイトへと復号するための方法、
及び装置に関する。

【０００２】

【従来の技術】メインフレーム、スーパ・コンピュー
タ、大容量記憶システム、ワークステーション、及び超
高解像度ディスプレイ・サブシステムが、互いに頻繁に
接続されて、ファイル及びプリントの共用が容易にな
る。これらのタイプの接続に用いられる共通ネットワー
ク及びチャネルは、とりわけ、データが図形ベースの用
途で一般的な大型ファイル・フォーマットによるもので
ある場合、データ流れ速度に制約を加えることで、シス
テム性能を制限する可能性がある。

【０００３】プロセッサ間、及びプロセッサと周辺機器
の間には、基本タイプのデータ通信接続が２つ存在す
る。「チャンネル」によって、通信装置間の直接または
交換２地点間接続がもたらされる。チャンネルの一次タ
スクは、可能な最高のデータ速度で、遅延量を最少にし
て、データを転送するだけのことである。チャンネル
は、一般に、ハードウェアにおいて単純なエラー訂正を
実施する。これに対して、「ネットワーク」は、分散ノ
ード（例えば、ワークステーション、大容量記憶装置）
の集合であり、これらのノード間の対話を支援するそれ
自体のプロトコルを備えている。一般に、各ノードは、
伝送媒体について競合し、ネットワーク上のエラー状態
を認識することができなければならないし、エラー状態
からの回復に必要なエラー管理を行わなければならな
い。

【０００４】開発されている通信相互接続タイプの１つ
が、ファイバ・チャンネルである。ファイバ・チャンネ
ル・プロトコルは、情報システムに関する米国規格（Ａ
ＮＳＩ）として開発され、採用された。ファイバ・チャ
ンネル規格の詳細な説明については、「ファイバ・チャ
ンネルの物理的及び信号伝送インターフェース（Fibre
Channel Physical and Signaling Interface )」改訂版
4.2（情報システムに関する米国規格（ＡＮＳＩ）（199
3年））を参照されたい。要するに、ファイバ・チャン
ネルは、ワークステーション、スーパ・コンピュータ、
及び各種周辺機器間における同時通信を可能にする交換
プロトコルである。ファイバ・チャンネルによって与え
られる全ネットワーク帯域幅は、毎秒１テラビットの桁
である。ファイバ・チャンネルは、両方向に、毎秒１ギ
ガビットを超える速度で、同時にフレームを伝送するこ
とが可能である。また、ファイバ・チャンネルは、イン
ターネット・プロトコル（ＩＰ）、小型コンピュータ・
システム・インターフェイス（ＳＣＳＩ）、高性能並列
インターフェイス（ＨＩＰＰＩ）、及びインテリジェン
ト周辺インターフェイス（ＩＰＩ）といった既存のプロ
トコルに従って、光ファイバと銅線ケーブルの両方を介
して、コマンド及びデータを転送することも可能であ
る。

【０００５】本質的には、ファイバ・チャンネルは、１
つのチャンネル・ネットワーク混成体であり、これに
は、必要とされる接続性、距離、及びプロトコル多重化
を提供するのに十分なネットワーク機能と、単純性、再
現性能、及び信頼できる配信を保つのに十分なチャンネ
ル機能とが含まれる。ファイバ・チャンネルによって、
ファイバ・チャンネル・スイッチとして知られる能動イ
ンテリジェント相互接続装置が、デバイスを接続するこ
とが可能になる。ファイバ・チャンネル・スイッチに
は、ワークステーション、スーパ・コンピュータ、及び
／又は周辺機器を含む関連装置に取り付けられた、複数
のノード・ポート（Ｎポート）間で、相互接続及びフレ
ーム転送を与える、複数のファブリック・ポート（Ｆポ
ート）が含まれている。ファイバ・チャンネル・スイッ
チには、フレーム内に含まれる情報に基づいて、フレー
ムの経路指定を行う能力がある。Ｎポートは、それ自体
とファブリックの間の単純な２地点間接続を管理する。
Ｎポート及び関連装置のタイプは、Ｎポートが、ファブ
リックへデータを送信、及びファブリックからデータを
受信する速度を表す。伝送は制御プロトコルから分離さ
れるので、さまざまなトポロジ（例えば、２地点間リン
ク、リング、マルチドロップ・バス、クロス・ポイント
・スイッチ）の実施が可能になる。

【０００６】ファイバ・チャンネルの工業規格によっ
て、いくつかの異なるタイプのデータ転送も与えられ
る。クラス１の転送は、回路交換、すなわち、ネットワ
ーク・スイッチを通る予備データ経路を必要とし、一般
に、２つの識別されたネットワーク要素間における２つ
以上のフレーム、多くの場合、多数のフレームの転送を
伴うことになる。これに対し、クラス２の転送は、ある
ネットワーク要素から別のネットワーク要素への単一フ
レームの各転送毎に、ネットワーク・スイッチを通る経
路の割り当てを必要とする。

【０００７】

【発明が解決しようとする課題】クラス２転送のフレー
ム交換は、クラス１の回路交換よりも実施が困難であ
る。というのは、別のポートに経路指定する前に、入力
フレームを一時的に記憶するためのメモリ機構を必要と
するためである。メモリ機構には、一般に、関連支援回
路要素との多くの入力／出力（Ｉ／Ｏ）接続が含まれて
いる。異なるビット転送速度でデータを搬送するチャン
ネルをインターフェイスすべき場合、更なる複雑性が要
求され、追加のハードウェアが必要となる。

【０００８】従って、業界には、性能及び柔軟性が現存
するシステムよりもはるかに高い、光ファイバ・ネット
ワーク上でのクラス２転送に対して、ファイバ・チャン
ネル工業規格を実現するために、新規且つ改良型システ
ムに対するこれまで対処されていない要求が存在する。
特に、クロック・サイクル毎に２文字ずつ、伝送コード
の復号化及び符号化を行うための方法、及び装置が大い
に必要とされている。

【０００９】

【課題を解決するための手段】本発明の望ましい実施例
は、光学インターフェイスから受信する２０ビット幅の
データを１６ビット幅のデータに、高速度（最高で５３
ＭＨｚ）で復号化するための方法、及び装置である。第
１の１０ビットと下位の１０ビットは、同時に復号化さ
れて、高速度での完全な復号化が保証される。第２の１
０ビットの復号化は、第１の１０ビットの実行ディスパ
リティによって決まり、第２の１０ビットは２回復号化
され、すなわち、１回目は、復号化される第１の１０ビ
ットが正の実行ディスパリティを有すると想定し、２回
目は、復号化される第１の１０ビットが負の実行ディス
パリティを有すると想定して復号化される。第１の１０
ビットの実行ディスパリティが、次に、正しい第２の復
号化される１０ビットの選択に用いられる。特に、第１
の１０ビット・１０／８ビット復号器が、２０ビット・
データの第１の１０ビットを第１の８ビットに変換する
ために用いられ、正の第２の１０ビット・１０／８ビッ
ト復号器が、第２の１０ビットを８ビットに変換するた
めに用いられ、負の第２の１０ビット・１０／８ビット
復号器が、第２の１０ビットを８ビットに変換するため
に用いられる。第１の１０ビット復号器への実行ディス
パリティは、復号化される最後の２０ビット・データに
基づく。第１の復号器からの実行ディスパリティは、マ
ルチプレクサを作動させて、正の実行ディスパリティ復
号器の出力か、又は負の実行ディスパリティ復号器の出
力を選択するために用いられる。第１の１０ビット・１
０／８ビット復号器の８ビット出力と、マルチプレクサ
の８ビット出力を連結することによって、１６ビットの
出力が得られる。

【００１０】代替実施例の場合、本発明は、送信ＦＩＦ
Ｏから受信した１６ビット・データ・ワードを２０ビッ
ト幅のデータ・ワードに符号化するための方法、及び装
置として用いられる。特殊文字符号器が、１６ビットの
上位８ビット［１５：８］を１０ビットに符号化して、
実行ディスパリティ信号を発生するために用いられる。
負のディスパリティ符号器、及び正のディスパリティ符
号器が、負のディスパリティと正のディスパリティを備
えた、１６ビット・ワードの下位８ビット［７：０］を
同時に符号化するために用いられる。１０ビット符号化
出力は、実行ディスパリティ信号によって制御されるマ
ルチプレクサに入力されて、負のディスパリティ符号器
か、又は正のディスパリティ符号器のいずれかの１０ビ
ット出力が選択される。

【００１１】

【発明の実施の形態】

Ｉ．ファイバ・チャンネル・スイッチ・アーキテクチャ次に図面を参照すると、同様の参照番号は、いくつかの
図を通じて対応する部分を表しており、図１には、可変
長フレーム１１が示されている。可変長フレーム１１
は、フレーム１１の開始を表す特定の２進列である、４
バイトのフレーム開始（ＳＯＦ）指示部１２からなる。
ＳＯＦ指示部１２の後には、２４バイトのヘッダが続
き、これは一般に、とりわけ、フレーム供給源アドレ
ス、及び宛先アドレス、並びに、フレーム１１が制御情
報と実際のデータのいずれであるかを特定する。ヘッダ
１４の後には、可変長データ・フィールド１６が続く。
データ１６の長さは、０から２１１２バイトである。デ
ータ１６の後には、順次、エラー検出用の４バイトのＣ
ＲＣ（巡回冗長検査）符号１７、及び４バイトのフレー
ム終了（ＥＯＦ）指示部１８が続く。図１のフレーム１
１は、固定フレームよりもはるかに柔軟であり、特定用
途の特定要求を満たすことによって、更に高い性能をも
たらす。

【００１２】図２には、ファイバ・チャンネル・ネット
ワーク１００における代表的な従来技術によるファイバ
・チャンネル・アーキテクチャーのブロック図が示され
ている。ワークステーション１２０、メインフレーム１
２２、及びスーパー・コンピュータ１２４が、ファイバ
・チャンネル・ファブリック１１０（すなわち、ファイ
バ・チャンネル・スイッチ）を介して、各種サブシステ
ム（例えば、テープ・サブシステム１２６、ディスク・
サブシステム１２８、及び表示サブシステム１３０）と
相互接続されている。ファブリック１１０は、ファブリ
ック１１０に取付られた各種ノード・ポート（Ｎポー
ト）と、その関連したワークステーション、メインフレ
ーム、及び周辺機器とを、Ｆポートを介して相互接続す
る実在物である。ファブリック１１０の本質的な機能
は、供給源Ｎポートからデータ・フレームを受信し、第
１のプロトコルを利用して、宛先Ｎポートにフレームを
経路指定することである。望ましい実施例の場合、第１
のプロトコルは、ファイバ・チャンネル・プロトコルで
ある。本発明の範囲を逸脱することなく、非同期転送モ
ード（ＡＴＭ）のような他のプロトコルを利用すること
も可能である。

【００１３】本書で用いられる限りにおいて、これらの
用語及び語句を、次のように定義する。

【００１４】クラス１サービスとは、回路交換接続であ
り、クラス２サービスとは、保証された配信、及び受信
通知を与えるフレーム交換リンクであり、クラス３サー
ビスとは、確認のないフレーム交換サービスであり、Ｆ
ポートとは、「ファブリック」・ポート、すなわちＮポ
ートが物理的に接続するファブリックのアクセス点であ
り、ファブリックとは、ファイバ・チャンネル・ネット
ワークにおける経路指定を取り扱う、ファイバ・チャン
ネル規定の相互接続であり、フレームとは、基本移送要
素を規定する送信ビットの線形集合であり、内部混合と
は、クラス１と２の両方の機能性を与えるサービスのク
ラスであり、すなわち内部混合は、クラス１接続用に十
分なチャンネルを確保し、同時に、クラス２トラヒック
の未使用帯域幅での受け渡しを可能にする。

【００１５】リンクとは、通信チャンネルのことであ
り、Ｎポートとは、「ノード」・ポートであり、リンク
のノード端部におけるファイバ・チャンネル規定のハー
ドウェア実体である。

【００１６】図３に示すファイバ・チャンネル・スイッ
チ３００は、複数のチャンネル・モジュール３４０を用
いている。図３には、２つのチャンネル・モジュール３
４０Ａ及び３４０Ｂが示されているが、チャンネル３４
０の数は、図示の数よりも多くすることも可能であり、
一般に、システム構成によって決まる。第１の実施例の
場合、ファイバ・チャンネル・スイッチは、それぞれ、
４つの２６６メガボーのＦポートを含む、４つのチャン
ネル・モジュール・カードを備える（これにより、１６
個のＦポートと関連したコンピュータ及び周辺機器の相
互接続が与えられる）。このアーキテクチャーによれ
ば、４つの２６６メガボーのチャンネル・モジュール・
カードの代わりに、デュアル・ポートの５３１メガボー
のチャンネル・モジュール・カード、又は単一ポートの
１０６３メガボーのチャンネル・モジュール・カードの
いずれかを用いることが可能になる。各チャンネル・モ
ジュール３４０は、メイン・リンク３２０、内部混合リ
ンク３２２、制御リンク３２４、及び経路状態リンク３
２６に直接結合される。制御リンク３２４を介した制御
信号によって、１つのチャンネル・モジュール３４０で
受信したフレームの、同じチャンネル・モジュール上の
異なるポート、又は任意の利用可能な他のチャンネル・
モジュールへの転送が指示される。チャンネル・モジュ
ール３４０によれば、チャンネルとのデータ通信のため
のポート・インテリジェンス、クラス２データ転送用に
フレームを一時的に記憶するバッファ式受信メモリ、並
びに、クラス１データ転送中、入力フレームのバッファ
リングが行われないようにするバイパスが得られる。経
路割り当てシステム３５０が、スイッチ・モジュール３
６０を介してチャンネル・モジュール３４０と通信を行
う。

【００１７】フレーム交換トラヒック（クラス２）の場
合、経路割り当てシステム３５０が、チャンネル・モジ
ュール３４０の受信ポートから、各フレームに対するフ
レーム・ヘッダ情報を収集する。経路割り当てシステム
３５０は、フレーム・ヘッダ情報の妥当性を検証して、
スイッチ資源を割り当て、宛先ポートへのスイッチを通
じて、フレーム用の経路を準備する。一旦フレームが送
り出されてしまうと、経路割り当てシステム３５０は、
スイッチ資源の割り当てを解除する。

【００１８】経路割り当てシステム３５０は又、チャン
ネル・モジュール３４０から、回路交換トラヒック（ク
ラス１接続フレーム）に関するフレーム・ヘッダ情報の
収集も行う。経路割り当てシステム３５０は、次に、接
続の妥当性を検証して、スイッチ資源を割り当て、その
接続に関してたどるべき専用経路を準備する。接続トラ
ヒック自体によって、資源の割り当て解除が行われる。

【００１９】図４には、４つのポート・インテリジェン
ス・システム４１０と、４つのメモリ・インターフェイ
スＡＳＩＣ４２２、４２４、４２６、及び４２８を備え
たメモリ・インターフェイス・システム４２０とから成
る、クワッド・ポート２６６メガボーのチャンネル・モ
ジュールに関するチャンネル・アーキテクチャーのブロ
ック図が示されている。ダブル・ポート５３１メガボー
のチャンネル・モジュール実施形態に関するアークテク
チャーも同様であるが、相違点として、この５３１メガ
ボーの実施形態は、２つのポート・インテリジェンス・
モジュール４１０を用いる。単一ポート１０６２メガボ
ーのチャンネル・モジュール実施形態に関するアークテ
クチャーも同様であるが、相違点として、１０６２メガ
ボーの実施形態は、メモリ・インターフェイス・システ
ムに結合された４つのチャンネル・モジュール４１０を
用いる。

【００２０】各ポート・インテリジェンス・システム４
１０は、ＧＬＭ／ＯＬＣトランシーバ４１２を介して外
部Ｎポートに結合される。入力フレームは、ＧＬＭ／Ｏ
ＬＣトランシーバ４１２によって受信器４１４に転送さ
れる。状態／制御論理回路４１８が、受信器４１４によ
って新しいフレームが受信される時を認識し、受信フレ
ームに付属する受信フレーム・ヘッダ情報から、転送ク
ラス（１、又は２のいずれか）並びにデータ長を判定す
る。受信器４１４の目的は、取り付けられたＮポートと
の同期を維持すること、入力伝送文字を復号化して、バ
ッファ間流れ制御を管理すること、統計を集めてリンク
性能を評価すること、システム・クロックのタイミング
をとり直すこと、フレームを検出、検査、及び検証する
こと、及び全てのフレームをメモリ・インターフェイス
・システム４２０に送り、関連した受信メモリ４３２、
４３４、４３６、及び４３８に一時記憶させることにあ
る。

【００２１】メモリ・インターフェイス・システム４２
０は、ポート・インテリジェンス・システム４１０及び
経路割り当てシステム３５０からのコマンドに応答し
て、４つのメモリ・インターフェイスＡＳＩＣ４２２、
４２４、４２６、及び４２８を利用し、メイン・バス３
２０及び内部混合バス３２２を介して、４つの受信メモ
リ４３２、４３４、４３６、及び４３８（１６ｋ×１６
の外部ＲＡＭ）と、内部スイッチ・データ経路とのイン
ターフェイスをとる。ポート・インテリジェンス・シス
テム４１０とメモリ・インターフェイス・システム４２
０の間で、受信データ経路４２１を横切って伝送される
フレームは、ビット・スライスが施され、その結果、メ
モリ・インターフェイス４２２はビット０−１を受信
し、メモリ・インターフェイス４２４はビット２−３を
受信し、メモリ・インターフェイス４２６はビット４−
５を受信し、メモリ・インターフェイス４２８はビット
６−７を受信する。各メモリ・インターフェイスは、そ
の位置と、チャンネル・モジュール３４０が動作してい
るボー・レートとを知っている。受信メモリ４２２、４
２４、４２６、及び４２８から読み取られたフレーム
は、再アセンブルされて、メイン・バス３２０及び混合
バス３２２上のファイバ・チャンネル・スイッチを横断
するためにバイト幅となる。

【００２２】送信器４１６は、メモリ・インターフェイ
ス・システム４２０とＧＬＭ／ＯＬＣトランシーバ４１
２の間に結合され、ファイバ・チャンネル規則に従った
符号化及び送信のために、ファイバ・チャンネル・スイ
ッチ内における他のチャンネルモジュール受信メモリか
ら送られてきているフレームを送信する。４ｋ×９のＦ
ＩＦＯ送信メモリ４４２が、メモリ・インターフェイス
４２０と送信器４１６の間に結合されて、メイン・バス
３２０及び混合バス３２２を、ポート・インテリジェン
ス・システム４１０にインターフェイスする。メモリ・
インターフェイス４２０は、送信メモリ４４２の入力に
おいて、送信データ経路４４４上に再形成されるビット
・スライス化データを出力する。

【００２３】各メモリ・インターフェイス４２２、４２
４、４２６、及び４２８には、接続４３１を介してクラ
ス１データ・バイパスを与えるマルチプレクサ４２９
と、接続４３３を介して、受信メモリに対するクラス２
データ転送を行うためのバッファ記憶装置が含まれてい
る。さらに、各メモリ・インターフェイスには、ポート
・インテリジェンス・システム４１０、及び経路割り当
てシステム３５０（図３）からのコマンドに応答して、
マルチプレクサ４２９、受信メモリ４３２、４３４、４
３６、４３８、及び送信メモリ４４２を制御するため
に、メモリ制御論理回路４３５が含まれている。

【００２４】各受信メモリ４３２、４３４、４３６、及
び４３８は、１６個の０−１５の番号付きメモリ・バッ
ファの組（図４の拡大部分４４０に示す）から構成さ
れ、それぞれ、２キロバイトの記憶容量を有する。１か
ら１４番のメモリ・バッファは、クラス２のフレーム転
送に指定されたものであり、１５番のメモリ・バッファ
は、要素コントローラ３５８（図３）の組み込みＮポー
トに向けられる、クラス１フレーム用に確保されてお
り、０番のメモリ・バッファは、オーバーフロー用に確
保されている。ファイバ・チャンネル工業規格に従った
最大サイズのフレームは、長さが２１４８バイトであ
る。２進アドレス指定方式「ＰＰｂｂｂｂｘｘｘｘｘｘ
ｘｘ」が、１−１４番の１４個のメモリ・バッファに用
いられ、ＰＰ１１１１ｂｂｂｂｘｘｘｘが、０番のオー
バーフロー・メモリ・バッファに用いられるが、ここ
で、ＰＰは、フレームの転送元であるＦポートを識別
し、ｂｂｂｂは、現在、フレームが納められているメモ
リ・バッファ番号を識別する。

【００２５】II．復号器アークテクチャー図４に示すように、本発明の望ましい実施例は、受信器
４１４内に配置された復号器４１３であり、メモリ・イ
ンターフェイス４２０に対する送信に備えて、光学イン
ターフェイス４１２から受信した入力２０ビット幅デー
タ・ストリーム４０５を、１６ビット幅データ・ストリ
ーム４２１に迅速に復号化する（クロック・サイクル毎
に２文字）ために用いられる。

【００２６】図５において、復号器４１３は、２０ビッ
ト・データの第１の１０ビットを、８ビットのデータ・
ストリーム５１２と、正のディスパリティ、又は負のデ
ィスパリティのいずれかを選択するための桁上げを示
す、実行ディスパリティ・ビット５１５とに変換するた
めの、１０／８ビット復号器５１２から構成される。と
いうのは、データ・ストリーム４０５の第１の１０ビッ
トの復号化が、第２の１０ビットの実行ディスパリティ
の関数となるためである。正の第２の１０ビット・１０
／８ビット復号器５２０が、２０ビット・データの第２
の１０ビット（従って、上位１０ビットに正の桁上げが
ある場合には、下位の１０ビット）を８ビット・データ
・ストリーム５２２に復号化するために用いられ、第２
の負の１０ビット・１０／８ビット・復号器５３０が、
２０ビット・データの第２の１０ビット（従って、上位
１０ビットに負の桁上げがある場合には、下位の１０ビ
ット）を８ビット・データ・ストリーム５３２に変換す
るために用いられる。８ビット・データ・ストリーム出
力５２２及び５２４は、実行ディスパリティ・ビット５
１５と共に、マルチプレクサ５４０に入力され、負の実
行ディスパリティ結果５３２、又は正の実行ディスパリ
ティ結果５２２のいずれかが選択される。この出力が復
号器５１０の出力と結合されて、１６ビット出力４２１
が生成される。本発明は、５３ＭＨｚクロックの１周期
内に、２つの伝送コードを伝送し、またその正しい方の
選択を可能として、２６６メガボー、５３１メガボー、
又は１ギガボーのファイバ・チャンネル・ポートのスル
ープットを十分に支援する。

【００２７】III．符号器アークテクチャー本発明は又、ディスパリティ選択を用いて、高速度でＧ
ＬＭ光学インターフェイス４１２に送信するために、Ｆ
ＩＦＯ送信バッファ４４２からの１６ビット幅の出力デ
ータ・ストリーム４１７の、２０ビット幅データ４１９
への高速符号化（５３ＭＨｚのクロック・レートで、ク
ロックサイクル毎に２文字）を支援する、送信器４１６
（図４）において具現化することも可能である。

【００２８】図６には、１６ビット・データ・ワード６
０５を２０ビット符号器出力６７５に符号化するための
符号器６００が示されている。１６ビット・データ・ワ
ードは、特殊文字符号器６３０に入力するための第１の
８ビット［１５：８］６１２と、負のディスパリティ符
号器６４０、及び正のディスパリティ符号器６５０に同
時に入力するための下位の８ビット［７：０］とに分割
される。

【００２９】マルチプレクサ６４５は、負のディスパリ
ティ符号器出力６４２、及び正のディスパリティ符号器
出力６５２を受信する。特殊文字符号器は、１０ビット
の第１の符号化出力、及び実行ディスパリティ信号６３
４を出力する。実行ディスパリティ信号６３４は、マル
チプレクサ６４５を作動させて、負のディスパリティ符
号器６４０、又は正のディスパリティ符号器６５０のい
ずれかの１０ビット出力を選択するために用いられる。
マルチプレクサ６４５の１０ビット出力６４７が、特殊
文字符号器の１０ビット出力６３２と組み合わせられ
て、２０ビット符号化ワード６７５が形成されるが、１
０ビット出力６４７は、第２の１０ビット［９：０］に
対応し、１０ビット出力６３２は、第１の１０ビット
［１９：１０］に対応する。

【００３０】本発明を、望ましい実施例に関連して例示
及び説明したが、本発明は、示される特定の構造に限定
されるものではない。当業者には明らかなように、より
広い態様において、本発明の精神及び範囲を逸脱するこ
となく、特許請求の範囲内において、さまざまな変更及
び修正をなすことも可能である。

【００３１】以下に、本発明の実施態様を列挙する。

【００３２】１．光学インターフェイスから受信した２
０ビット幅の入力データを、１６ビット幅のデータへと
復号化するための装置において、２０ビット・データの
第１の１０ビットを８ビットに変換するための第１の１
０ビット・１０／８ビット復号器と、２０ビット・デー
タの第２の１０ビットを８ビットに変換するための正の
第２の１０ビット・１０／８ビット復号器と、２０ビッ
ト・データの第２の１０ビットを８ビットに変換するた
めの負の第２の１０ビット・１０／８ビット復号器とか
らなり、第１の１０ビット復号器に入力される実行ディ
スパリティが、復号化される最後の２０ビット・データ
に基づき、出力される実行ディスパリティが、第１又は
第２の１０ビット復号器出力を選択するために使用さ
れ、更に、第１の１０ビット復号化出力の実行ディスパ
リティの出力に基づいて、正の第２の１０ビット・ディ
スパリティ復号器の復号化と、負の第２の１０ビット・
ディスパリティ復号器の符号化との間を選択するための
マルチプレクサからなり、第１の１０ビット・１０／８
ビット復号器の出力、及びマルチプレクサの出力が、１
６ビット復号化出力を形成するために連結されることを
特徴とする、復号化装置。

【００３３】２．正の第２の１０ビット・１０／８ビッ
ト復号器は、さらに、復号化される上位１０ビットの実
行ディスパリティが正であると想定して、第２の１０ビ
ットを受信するための入力を備えることを特徴とする、
前項１に記載の高速復号化装置。

【００３４】３．負の第２の１０ビット・１０／８ビッ
ト復号器は、さらに、復号化される上位１０ビットの実
行ディスパリティが負であると想定して、第２の１０ビ
ットを復号化するために、１０ビットを受信する入力を
備えることを特徴とする、前項１に記載の高速復号化装
置。

【００３５】４．マルチプレクサは、さらに、マルチプ
レクサへの復号化された第１の１０ビットの実行ディス
パリティを受信するための入力を備え、マルチプレクサ
は、復号化された第１の１０ビットの入力された実行デ
ィスパリティに基づいて、正の第２の１０ビット復号
器、又は負の第２の１０ビット復号器のいずれかの出力
を選択することを特徴とする、前項１に記載の高速復号
化装置。

【００３６】５．光学インターフェイスから受信した２
０ビット幅のデータを、１６ビット幅のデータに復号化
するための方法において、復号化されるデータの最後の
２０ビットに基づいて、第１の１０ビットを８ビット幅
のデータに復号化するステップと、正の実行ディスパリ
ティを備えた第２の１０ビットを、８ビット幅のデータ
に復号化するステップと、負の実行ディスパリティを備
えた第２の１０ビットを、８ビット幅のデータに復号化
するステップと、復号化された第１の１０ビットが、正
の実行ディスパリティ、又は負の実行ディスパリティの
いずれを備えているかを確認するステップと、復号化さ
れた第１の１０ビットが、正の実行ディスパリティを備
えることを確認した場合、正の実行ディスパリティを備
えた、復号化された第２の１０ビットを選択するステッ
プと、復号化された第１の１０ビットが、負の実行ディ
スパリティを備えることを確認した場合、負の実行ディ
スパリティを想定して、復号化された第２の１０ビット
を選択するステップと、復号化された第１の１０ビット
を、選択された第２の１０ビットと組み合わせることに
よって、１６ビット幅のデータを生成するステップと、
を含む復号化方法。

【００３７】６．正の実行ディスパリティに関する第２
の１０ビットを復号化するステップが、さらに、復号化
される上位１０ビットの実行ディスパリティが正である
と想定して、第２の１０ビットを復号化するために、第
２の１０ビットを、正の第２の１０ビット・１０／８ビ
ット復号器に入力するステップを含むことを特徴とす
る、前項５に記載の高速復号化方法。

【００３８】７．正の実行ディスパリティに関する第２
の１０ビットを復号化するステップが、さらに、復号化
される上位１０ビットの実行ディスパリティが正である
と想定して、第２の１０ビットを復号化するために、第
２の１０ビットを、正の第２の１０ビット・１０／８ビ
ット復号器に入力するステップを含むことを特徴とす
る、前項５に記載の高速復号化方法。

【００３９】８．正の実行ディスパリティを選択するス
テップ、及び負の実行ディスパリティを選択するステッ
プが、さらに、復号化された第１の１０ビットの実行デ
ィスパリティを、マルチプレクサに入力するステップ
と、マルチプレクサを作動させて、第２の１０ビット復
号器出力の正の実行ディスパリティ、又は負の実行ディ
スパリティのいずれかを選択し、出力するステップを含
むことを特徴とする、前項５に記載の高速復号化方法。

【００４０】９．１６ビット幅のデータを生成するステ
ップが、さらに、第１の１０ビット・１０／８ビット復
号器の出力と、マルチプレクサの出力とを、１６ビット
幅のデータへと連結するステップを含むことを特徴とす
る、前項８に記載の高速復号化方法。

【００４１】

【発明の効果】本発明は上述のように構成したので、フ
ァイバ・チャンネル工業規格を実現するように、性能及
び柔軟性が現存するシステムよりもはるかに高い、光フ
ァイバ・ネットワーク上でのクラス２転送に対して、新
規且つ改良型のシステム、特にクロック・サイクル毎に
２文字ずつ、伝送コードの復号化及び符号化を行う方法
及び装置を提供し、第１の１０ビットと下位の１０ビッ
トを同時に復号化することにより、最高で５３ＭＨｚと
いう高速度での完全な復号化が保証されるという効果が
ある。

【図面の簡単な説明】

【図１】ファイバ・チャンネル工業規格に従って、光フ
ァイバ・ネットワークを介して通信される、従来技術に
よる可変長フレームの概略図である。

【図２】代表的なファイバ・チャンネル・アークテクチ
ャーのブロック図である。

【図３】複数のチャンネル・モジュールを利用する、本
発明に従って構成された高性能光ファイバ・スイッチを
示す、本発明の概略的な回路図である。

【図４】図３のチャンネル・モジュールの１つのブロッ
ク図である。

【図５】２０／１６ビット復号器に関する復号器アーク
テクチャーを示す、本発明の概略的な回路図である。

【図６】１６／２０ビット符号器に関する符号器アーク
テクチャーを示す、本発明の概略的な回路図である。

【符号の説明】

１００ファイバ・チャンネル・ネットワーク１１０ファイバ・チャンネル・ファブリック１２０ワークステーション１２２メイン・フレーム１２４スーパー・コンピュータ１２６テープ・サブシステム１２８ディスク・サブシステム１３０表示サブシステム５１０第１の１０ビット・１０／８ビット復号器５２０第２の正の１０ビット・１０／８ビット復号器５３０第２の負の１０ビット・１０／８ビット復号器５４０マルチプレクサ６００符号器６３０特殊文字符号器６４０負のディスパリティ符号器６４５マルチプレクサ６５０正のディスパリティ符号器

───────────────────────────────────────────────────── フロントページの続き (72)発明者ウー，ウェインカナダ国オンタリオ・エム９ダヴリュー・６エックス６，レクスデイル，キング・プレート・クレセント・６

Claims

【特許請求の範囲】

【請求項１】光学インターフェイスから受信した２０
ビット幅の入力データを、１６ビット幅のデータへと復
号化するための装置において、２０ビット・データの第１の１０ビットを８ビットに変
換するための第１の１０ビット・１０／８ビット復号器
と、２０ビット・データの第２の１０ビットを８ビットに変
換するための正の第２の１０ビット・１０／８ビット復
号器と、２０ビット・データの第２の１０ビットを８ビットに変
換するための負の第２の１０ビット・１０／８ビット復
号器とからなり、第１の１０ビット復号器に入力される
実行ディスパリティが、復号化される最後の２０ビット
・データに基づき、出力される実行ディスパリティが、
第１又は第２の１０ビット復号器出力を選択するために
使用され、更に、第１の１０ビット復号化出力の実行ディスパリティの出
力に基づいて、正の第２の１０ビット・ディスパリティ
復号器の復号化と、負の第２の１０ビット・ディスパリ
ティ復号器の符号化との間を選択するためのマルチプレ
クサからなり、第１の１０ビット・１０／８ビット復号
器の出力、及びマルチプレクサの出力が、１６ビット復
号化出力を形成するために連結されることを特徴とす
る、復号化装置。