JPH09149050A - データ受信装置 - Google Patents

データ受信装置

Info

Publication number
JPH09149050A
JPH09149050A JP21157896A JP21157896A JPH09149050A JP H09149050 A JPH09149050 A JP H09149050A JP 21157896 A JP21157896 A JP 21157896A JP 21157896 A JP21157896 A JP 21157896A JP H09149050 A JPH09149050 A JP H09149050A
Authority
JP
Japan
Prior art keywords
data
channel
queue
virtual
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21157896A
Other languages
English (en)
Other versions
JP3802155B2 (ja
Inventor
Neeban Fuinbaa
ネーバン フィンバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPH09149050A publication Critical patent/JPH09149050A/ja
Application granted granted Critical
Publication of JP3802155B2 publication Critical patent/JP3802155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 データ受信装置に関し、特にATM ネットワー
クからの優先順位の高いチャネルデータアイテムを優先
して受信するデータ受信装置を提供することを目的とす
る。 【解決手段】 データ記憶回路３８は、前記ネットワー
クの予め選択された仮想チャンネルをメモリ手段５のリ
ンクリスト形式を備えた記憶領域５ｒに配分し、受信デ
ータアイテムをそれらの属する仮想チャンネルにそれぞ
れ対応する記憶領域に記憶する。そして、前記メモリ手
段５からはチャネル優先度に従って前記ATM ネットワー
クから受信したときの順序とは別のチャンネル順序で前
記受信データアイテムが後段の装置７に送出される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はデータ受信装置に監
視、例えばパーソナルコンピュータをATM 通信ネットワ
ークに接続するデータ受信装置に関する。
【０００２】
【従来の技術】パーソナルコンピュータは他の装置との
データ送受信を行うために、データ通信ネットワークと
の接続が必要になる場合がよくある。そうした場合に、
パーソナルコンピュータは、通常、ターミナル制御装置
（TC）と呼ばれる専用の通信制御装置を介してそのよう
な通信ネットワークに接続される。ターミナル制御装置
は、コンピュータと通信ネットワークとの間のデータ伝
送を可能な限り多面的に制御し、コンピュータの中央処
理装置(CPU) が本来のデータ処理業務を自由に実行処理
できるようにしている。
【０００３】近年、提案されたデータ通信に適当なタイ
プの通信ネットワークとして、非同期伝送モードネット
ワーク、即ちATM ネットワークがある。このATM ネット
ワークでは、データは固定長のセルとして伝送され、各
セルは所定量のデータ若しくはペイロード部（48バイ
ト）と、セルに関する制御及びアドレス情報を含む５バ
イトのヘッダ部を有している。
【０００４】ATM ネットワークは256 個までの“仮想パ
ス”と呼ばれる個別の通信パスを提供し、これら仮想パ
スの各々は、“仮想チャネル”と呼ばれる65、536個の個
別のデータチャネルを含むことが出来る。ATM セルがど
の仮想チャネルに属するかを識別するために、各セルは
そのヘッダ部に、仮想パス識別(VPI) 部と、仮想チャネ
ル識別(VCI) 部を含む“セルアドレス”を有している。
最大256 個の仮想パスと、各仮想パスにおける65、536個
の仮想チャネルとによって、16.7x106個のセルアドレス
が出来る。
【０００５】パーソナルコンピュータは種々異なった目
的から、予め選択された種々異なった数多くの仮想チャ
ネルにアクセスする必要がある。それ故、予め選択され
た仮想チャネルの或ものは、例えばビデオリンク用に使
う優先順位の高いチャネルである。ATM ネットワークか
らそうした高優先順位のチャネルに受信したデータは、
画像の劣化又は緩慢な動作を避けるために、ターミナル
制御装置によって出来るだけ早くパーソナルコンピュー
タの主メモリに伝送しなければならない。また、他の仮
想チャネルは、例えばビット率の低いデータ用に使われ
る優先順位の低い仮想チャネルである。これらのチャネ
ルに関しては、ATM ネットワークから受信したデータを
パーソナルコンピュータの主メモリに伝送する際、多少
の遅れは許容される。
【０００６】
【発明が解決しようとする課題】ATM ネットワークの出
口側節点では、高い優先順位のチャネルに属するセルの
間に低い優先順位のチャネルに属するセルが、必然的に
挟み込まれることが起こる。それ故、次のような問題が
起こってくる。即ち、ATM ネットワークからその出口側
節点で受信したセルは、決まってそれが受信されたと同
じ順序で主メモリに伝送されるため、高優先順位チャネ
ルデータの主メモリへの伝送を低優先順位チャネルのデ
ータが妨害するという問題が生じてくる。そのような妨
害を防ぐには、低優先順位チャネルのデータを高優先順
位チャネルのデータと同じ優先順位で主メモリに伝送し
なければならないが、但しこのことはチャネルを優先順
位化すると言う目的を否定することにも通じ、また例え
ばパーソナルコンピュータのCPU に過剰な負担をかける
ことによってパーソナルコンピュータの他の機能を受け
入れがたい程阻害することにもなる。
【０００７】そこで本発明の目的は、上記各問題点に鑑
み、優先順位の高いチャネルに属する受信データアイテ
ムは、優先順位の低いチャネルに属するデータアイテム
に優先して後段の装置に伝送され、低優先順位チャネル
のデータによる高優先順位チャネルデータの妨害を防止
するデータ受信装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば、ATM ネ
ットワークからデータを受信するためのデータ受信装置
であって、この装置の使用時、前記ネットワークの予め
選択された仮想チャネルを、この装置に接続されたメモ
リ手段のそれぞれ対応する記憶領域に配分し、この装置
が前記予め選択された仮想チャネルのそれぞれに属する
データアイテムを連続して受信したとき、それらデータ
アイテムを、それらの属する仮想チャネルにそれぞれ対
応する記憶領域に記憶する働きをするデータ記憶手段を
有し、これによって、この装置がATM ネットワークから
受信したデータアイテムを、受信したときの順序とは別
のチャネル順序で、使用時この装置に接続される後段の
装置へ前記メモリ手段から伝送するデータ受信装置が提
供される。
【０００９】このようなデータ受信装置では、優先順位
の高いチャネルに属する受信データアイテムは、優先順
位の低いチャネルに属するデータアイテムに優先して後
段の装置に伝送され、低優先順位チャネルのデータによ
る高優先順位チャネルデータの妨害を防止している。
【００１０】本発明による一実施例では、データ受信装
置はキュー制御手段を有していて、この手段はキュー受
信部を制御し、データ記憶手段が前記予め選択された仮
想チャネルの一つに属する１以上のデータアイテムをそ
の仮想チャネルに対応する記憶領域に記憶した後、後段
の装置へ伝送するデータの記憶と関連する仮想チャネル
を識別してキュー受信部に新たなエントリを追加する働
きをする。例えば、関連エントリは、記憶データの前記
後段の装置に対する伝送完了時に旧受信部から削除して
も良い。
【００１１】キュー受信部は接続されている後段の装
置、例えば中央処理装置によって読み出され、受信デー
タのトラックに読み出したデータを保持することもでき
る。
【００１２】キュー制御手段は、新たなエントリがキュ
ー受信部に追加されたとき、前記後段の装置に適用する
割り込み信号を発生することができるのが好ましい。こ
のことによって後段の装置はキュー受信部を連続して読
み出す必要はなくなり、能率的な動作することが可能に
なる。
【００１３】優先順位指定手段は、好ましくは予め選択
された仮想チャネルの各々に複数の異なる優先順位レベ
ルの一つを割り当てるキュー制御手段に接続される。前
記キュー制御手段は、キュー受信部に追加される各エン
トリの一部として、関連チャネルに割り当てられた優先
順位レベルを示す優先順位情報を含めてもよい。こうし
た装置は以下のものを更に含むデータ処理装置に使用す
ることができる。即ち、この処理装置の動作を制御する
制御ユニットと、メインメモリと、前記制御ユニット、
メインメモリ、データ受信装置を相互に接続するバス手
段、そして前記メモリ手段に与えられるデータ受信手段
に接続されるローカルメモリを含むデータ処理装置に使
用できる。このようなデータ処理装置においては、前記
制御ユニットはデータ受信装置の前記キュー受信部への
エントリをモニターし、ローカルメモリの記憶領域から
メインメモリにデータを伝送するチャネルの順序を決
め、次いで前記バス手段を制御して決められた順序でデ
ータの伝送を行うことができる。
【００１４】さらに、優先順位指定手段は予め選択され
た仮想チャネルの各々に複数の異なる優先順位レベルの
一つを割り当てるキュー制御手段に接続され、このキュ
ー制御手段は前記異なる優先順位にそれぞれ対応する複
数のキュー受信部を制御する働きをする。データ記憶手
段が前記予め選択された仮想チャネルの一つに属する１
以上のデータアイテムを記憶した後、キュー制御手段は
関連チャネルの指定優先順位レベルに対応するキュー受
信部に新たなエントリを追加する。このように、分離し
たキュー受信部を使用することによって、単一のキュー
受信部を使用して優先順位に関連なく全てのエントリを
記憶する際に起こる問題、即ち高優先順位チャネルを識
別するために全てのエントリを走査しなければならない
と言う問題を回避することができる。更に、異なるチャ
ネルへのエントリは優先順位に関する情報を含んでいる
必要がなくなる。
【００１５】また、一例によれば、データ受信装置は、
さらに異なるキュー受信部におけるエントリをモニター
し、前記メモリ手段の記憶領域から前記後段の装置にデ
ータを伝送するチャネル順序を決定するデータ伝送手段
を含む。本例では後段の装置はキュー受信部をモニター
する必要はなく、後段の装置に対するデータ伝送はデー
タ受信装置自身が実施し、後段の装置の負担を軽減す
る。
【００１６】そのようなデータ受信装置は、例えば以下
のものを更に含むデータ処理装置に採用することができ
る。即ち、この処理装置の動作を制御する制御ユニット
と、メインメモリと、前記制御ユニット、メインメモ
リ、そしてデータ受信装置を相互に接続するバス手段、
及び前記メモリ手段を提供しデータ受信装置に接続され
るローカルメモリを含むデータ処理装置に使用できる。
データ受信装置はこの装置のデータ伝送手段に接続され
たバス制御手段を備え、このバス制御手段によって前記
制御ユニットとは独立に前記バス手段を制御し、ローカ
ルメモリの記憶領域から主メモリへ前記データ伝送手段
によるデータの直接伝送を容易にするのが好ましい。こ
のように構成することによって、データ受信装置による
データ伝送、例えば主メモリへの直接メモリアクセス(D
MA) によるデータ伝送が可能となり、この伝送に制御ユ
ニットを大きく介在させることなく、制御ユニットを自
由な状態にして本来のデータ処理業務に集中させること
ができる。
【００１７】そうしたデータ伝送の場合、データ受信装
置のデータ伝送手段は、通常最高優先順位レベルのキュ
ー受信部にエントリを有するチャネルからスタートし、
最低優先順位レベルのキュー受信部にエントリを有する
チャネルで終了する順序でデータを伝送するが、新たな
エントリが高位の優先順位レベルのキュー受信部に配さ
れたとき、低位の優先順位レベルのキュー受信部にエン
トリを有するチャネルからのデータ伝送を一時中断する
ように動作するのが好ましい。
【００１８】この高優先順位データ伝送のための低優先
順位データの伝送中断は、高優先順位チャネルデータの
単位時間内のデータスループットを高めることになる。
【００１９】前記キュー制御手段は、新たなエントリが
キュー受信部に追加されたとき、前記後段の装置に適用
する割り込み信号を発生することができるように動作す
るのが好ましい。この動作によって後段の装置はキュー
受信部を連続して読み出す必要はなくなり、能率的に動
作することができる。
【００２０】また、一つの例によれば、予め選択された
各仮想チャネルに対してデータの閾値を指定する閾値指
定手段がキュー制御手段に接続される。このキュー制御
手段は、予め選択されたチャネルの一つに対応する記憶
領域に記憶されたデータ量が指定された閾値を越えたと
きにだけ、その仮想チャネルに関連する新たなエントリ
をキュー受信部、また場合によってはキュー受信部の関
連する一つに追加する。
【００２１】このようにして、キュー受信部は、後段の
装置に伝送されるメモリ手段内のデータが閾値量存在す
るときにだけ追加を受ける。従って、記憶データは、例
えば後段の装置に負担の少ない比較的大きいブロックで
伝送することができる。
【００２２】好ましくは、前記データ記憶手段は、予め
選択された仮想チャネルの各々に対し、前記メモリ手段
内でデータブロックのリンクリストを割り当て、このリ
ンクリストは関連仮想チャネルに対応する記憶領域を形
成する。各リンクリストはそのサイズを動的に変化して
入出データ割合に適応するため、リンクリストの使用は
メモリ手段内のデータ記憶源の配分を能率的、且つ柔軟
性のあるものにする。従って、各チャネルに固定したメ
モリ量を予め確保する必要はない。
【００２３】各データアイテムは、例えばATM セルのペ
イロード部によって構成され、そして好適な例では、前
記データ記憶手段は予め選択された仮想チャネルに関す
る前記リンクリストを用いて、関連チャネルの同じAAL
フレームに属する連続受信したATM セルの各ペイロード
部を連結し、これによって関連チャネルに対応する記憶
領域において前記フレームを再構成する。そのような構
成によって、接続された後段の装置がこの仕事をする必
要性はなくなり、そして後段の装置へのデータ伝送前
に、データ受信装置による前記フレームを基にしたエラ
ーチェックができるようになる。
【００２４】データ記憶手段は、前記予め選択された仮
想チャネルの各々に関し、関連チャネルに関するリンク
リストに受信データアイテムを記憶するのに使用する制
御情報、及び／又は前記後段の装置にデータ伝送するた
め、記憶されたデータをリンクリストから取り出すのに
用いる制御情報を記憶しているのが好ましい。チャネル
情報は、例えば受信ATM セルのデータが記憶されている
リンクリストの最終データブロックのメモリ手段におけ
る位置を示す書込みポインタや、後段の装置に伝送され
るリンクリストの次のデータブロックのメモリ手段にお
ける位置を示す読出しポインタを含む。
【００２５】好適な例では、前記予め選択される仮想チ
ャネルはネットワークの利用可能な仮想チャネルのグル
ープから自由に選択することが可能であり、そしてさら
にデータ受信装置はその使用時に、前記グループの前記
利用可能な仮想チャネルのそれぞれに対応するエントリ
を有するチャネルマップにアクセスするアドレス変換手
段を含んでいる。各エントリは、関連仮想チャネルと個
々に関連する複数の制御情報記憶部の一つを識別する。
この複数の制御情報記憶部はその数において前記グルー
プの前記利用可能な仮想チャネルよりは少なく、各制御
情報記憶部は関連する仮想チャネルの前記制御情報を記
憶するのに用いられる。そのような場合、アドレス変換
手段はATM ネットワークからデータアイテムを受信した
とき、データアイテムの持つアドレス情報からそのデー
タアイテムが属する仮想チャネルを決定し、その仮想チ
ャネルに対応するチャネルマップのエントリからその仮
想チャネルに関連した制御情報記憶部を識別し、データ
記憶手段によるその仮想チャネルに関する制御情報への
アクセスを可能にする。
【００２６】そのようなデータ受信装置は、各出力チャ
ネルがメモリ手段の中にそれ自身の記憶領域（リンクリ
スト）を有すると共に、関連チャネルに関する制御情報
を記憶するそれ自身の制御情報記憶部も有する一組の出
力チャネルを備えていると考えることができる。チャネ
ルマップはデータ通信に使用する仮想チャネルを利用可
能なチャネルグループの中から自由に選択することでき
るようにすると共に、選択した各チャネルをそれ自身の
別々の出力チャネルに“マップ(maps)”する。チャネル
マップはメモリ装置、例えばROM 又はスタティックRAM
、に記憶することができる。これらROM 又はスタティ
ックRAM は同一チップ上に設けることもでき、また別々
に設けることも可能である。RAM の場合、選択された仮
想チャネルに関するマッピング情報は、接続された後段
の装置、例えばパーソナルコンピュータのCPU による初
期化手続きの段階で予め設定されるが、使用時に後段の
装置の通信条件が変われば変更することもできる。
【００２７】このようにして、チャネルマップはルック
アップテーブル(look-up table) 形式で働き、テーブル
内のセルの仮想チャネルに関する必要なエントリ（マッ
ピング情報）の位置が、セルの持つアドレス情報から簡
単且つ好都合に決められる。このことはマッピング情報
への迅速なアクセスを可能にし、複雑な検索を行う必要
はなくなる。
【００２８】チャネルマップは選択された仮想チャネル
だけをそれぞれの出力チャネルにマップするため、制御
情報は利用可能な仮想チャネルグループの全チャネル数
よりはるかに少ない数の出力チャネルと組み合わせるこ
とができる。従って、利用可能な仮想チャネル全てに関
する制御情報を記憶する記憶空間を予め確保する必要は
なく、比較的僅かに選択された仮想チャネルに関する制
御情報を記憶する記憶空間を予め確保するだけでよい。
【００２９】アドレス変換手段は、受信データアイテム
の持つ前記アドレス情報の限られた部分だけに基づい
て、受信データアイテムの仮想チャネルに対応するチャ
ネルマップにおけるエントリを決定し、この限られた部
分はデータ受信装置に加える制御信号によって選択的に
変更することができる。例えば、前記アドレス変換手段
は、チャネルマップにおける前記対応するエントリを、
前記アドレス情報の仮想パス識別子(VPI) フィールドの
１以上の最下位ビットと、前記アドレス情報の仮想チャ
ネル識別子(VCI) フィールドの１以上の最下位ビットと
から決定する。
【００３０】このようにして、仮想パスの必要数が低
く、各仮想パスにおける必要仮想チャネル数が高い場合
には、VCI ビットを多く、VPI ビットを少なく選択する
ことができ、これとは逆に、仮想パスの必要数が高く、
各仮想パスにおける必要仮想チャネル数が低い場合に
は、VPI ビットを多く、VCI ビットを少なく選択するこ
とができる。各場合とも、VPI 及びVCI ビットの合計数
は所望するところに従って小さくすることができるか
ら、チャネルマップに必要な記憶空間もまた望み通り小
さくなる。
【００３１】
【発明の実施の形態】図１は、本発明を具体化したデー
タ受信装置を含むパーソナルコンピュータの概略ブロッ
ク図である。図１において、パーソナルコンピュータ１
は中央処理装置(CPU) ２、主メモリ３、タミーナル制御
装置４、ローカルメモリ５、及びトランシーバユニット
６を含んでいる。CPU ２、主メモリ３、及びターミナル
制御装置４は、これら三者間でデータ及び制御信号のや
り取りをするためのシステムバス７に接続している。ロ
ーカルメモリ５及びトランシーバユニット６は、それぞ
れターミナル制御装置４に直接接続し、トランシーバユ
ニット６はATM 通信ネットワーク８に接続している。
【００３２】図１に示す構成において、ターミナル制御
装置４は、主メモリ３とATM ネットワーク８との間で、
複数の独立した双方向チャネルを介してデータ伝送がで
きるように、ローカルメモリとトランシーバユニット６
を制御する役割を果たす。ATM ネットワーク８は16x106
(224) の仮想チャネルを備えることが出来るが、パーソ
ナルコンピュータが通常アクセスを要する仮想チャネル
は利用可能な仮想チャネルのスモールサブセット、例え
ば32チャネルから4、096 チャネルだけである。それ故、
データ受信方向において、ATM ネットワークの所望の仮
想チャネルから受信するデータは、ターミナル制御装置
４により各仮想チャネルからの前記データが他の仮想チ
ャネルからのデータと分離した状態で主メモリ３に与え
られる必要がある。
【００３３】ATM ネットワークから受信したデータの主
メモリ３への伝送は２段階で行われる。即ち、第１段階
では、トランシーバユニット６から受けたデータは一時
的にローカルメモリ５にバッファリングされ、次いで第
２段階でデータはターミナル制御装置４によって、シス
テムバス７を介して主メモリ３に伝送される。この２段
階方式は、トランシーバユニット６から受けたデータ
を、その受信順序には関連なく主メモリ３に伝送できる
利点がある。
【００３４】伝送過程の第１段階において、各所望の仮
想チャネルから受信したデータは、データブロックのリ
ンクリスト形式を有するローカルメモリ５の受信データ
領域に記憶される。各仮想チャネルは別々のリンクリス
トに配分する必要があり、その結果各仮想チャネルから
受信したデータは他の仮想チャネルから受けたデータと
分離した状態に保たれる。このように、各リンクリスト
はターミナル制御装置４の複数の出力チャネルのうちの
１チャネルを有効に形成する。
【００３５】図２は、図１に示すデータ受信装置の出力
チャネルにおけるデータフォーマットの説明図である。
図２に示すように、各出力チャネルに対するリンクリス
ト１０は、一連のリンクされたデータブロック１１から
成る。各データブロックは６４バイトの記憶容量を有す
る。データは、ATM アダプテイションレイヤ(adaptatio
n layer: AAL) フレーム形式でATM 仮想チャネルを介し
て伝送される。各フレームは複数のATM セルからなる。
フレームのセルは連続的に（必ずしも一括ではなく）伝
送され、各時刻でセル伝送はATM ネットワークによって
特定の仮想チャネルに組み込まれる(scheduled) 。
【００３６】各AAL フレームは制御目的で使用するオー
バーヘッド情報、例えばCRC (cyclic redundancy chec
h) 情報を含んでいる。ターミナル制御装置４は、各出
力チャネルが同一AAL フレームに属する受信セルのそれ
ぞれのペイロードを連接するリンクリスト１０を用い、
これによって伝送されたAAL フレームが出力チャネルに
おいて再構成出来るようにしている。
【００３７】従って、図２に示すように、特定の出力チ
ャネルに対するリンクリスト１０は、典型的な例では一
連のAAL フレームN-1 、N 、N+1 を含み、各フレームは
出力チャネルに関連した仮想チャネルに関して連続受信
した複数のATM セルそれぞれのデータペイロードを含ん
でいる。
【００３８】出力チャネルを制御するため、ターミナル
制御装置４は各出力チャネルに関し、所謂“デスクリプ
タ(descriptor)”有し、このデスクリプタは必要な情
報、中でも特に、上述の２段階データ伝送動作の第１段
階でリンクリストにデータを記録し、第２段階でリンク
リストから記憶データを取り出し、それをパーソナルコ
ンピュータの主メモリ３に伝送するのに必要な情報を含
んでいる。以後、更に詳述するように、これらのデスク
リプタ自体はローカルメモリ５に記憶されている。
【００３９】図３は、チャネルデスクリプタの一つに保
持されている情報フォーマットの一例を示したものであ
る。この例では、デスクリプタは１４のフィールドを含
み、１６のワードを有している。フレーム書込み開始、
最終セル書込み、セルカウント書込み、バイトカウント
書込み、及び状態書込みの各フィールドは、新たに受信
したセルのペイロードをリンクリストに追加するのに使
用される。フレーム書込み開始及び最終セル書込みの二
つのフィールドは、現在リストに追加されているフレー
ム（図２のフレームN+1)のリンクリストにおける開始及
び終了それぞれの位置を示す。セルカウント書込み及び
バイトカウント書込みの二つのフィールドは、それぞれ
現在リストに追加されているフレームのブロック数及び
バイト数を示す。状態書込みフィールドは制御情報、例
えばリストに現在追加中のフレームに何時CRC エラーが
検出されたかを示すビットを含んでいる。
【００４０】第１セル読出し、フレーム読出し終了、セ
ルカウント読出し、バイトカウント読出し、及び状態読
出しの各フィールドは、主メモリ３への伝送のためにリ
ンクリストから記憶データの内容を読み出すときに使用
する。第１セル読出し及びフレーム読出し終了の二つの
フィールドは現在リストから読み出しているフレーム
（図２のフレームN-1)のリンクリストにおける開始及び
終了それぞれの位置を示す。セルカウント読出し及びバ
イトカウント読出しの２つのフィールドは、それぞれ現
在リストから読み出されているフレームのブロック数及
びバイト数を示す。状態読出しフィールドは現在読み出
されているフレームに関する制御情報を含んでいる。
【００４１】異なる出力チャネルに対する別々のリンク
リストに受信データを記憶させることによって、異なる
出力チャネルのデータを、それらがターミナル制御装置
４に受信されたときの順序とは別の順序で主メモリ３に
伝送することが出来る。例えば、CPU ２はターミナル制
御装置４に対し、或る出力チャネルを他の出力チャネル
より高い優先順位を持つチャネルとして指定したことを
知らせることができるため、それら高優先順位を持つチ
ャネルが受信したセルを低い優先順位のチャネルが受信
したセルに優先して処理（主メモリへの転送）すること
が出来る。
【００４２】本発明の一実施例では、CPU ２自身がター
ミナル制御装置４から主メモリ３へのデータ伝送を行
う。そしてCPU ２がそうしたデータ伝送を制御できるよ
うにするため、ターミナル制御装置４は図４に示すよう
に、ローカルメモリ５のキュー(queue) 記憶領域にキュ
ー受信部(receive queue) １３を保持している。このキ
ュー受信部１３は二つのレジスタ１４、１５によって制
御され、例えばサーキュラバッファとして構成される。
二つのレジスタのうちの一つ（スタート）はローカルメ
モリ内のキューの最初の位置を指定し、他の一つ（カウ
ント）はキューのエントリ数を記憶する。
【００４３】キュー受信部への各エントリ１６は、以下
で説明するように出力チャネル番号を特定するためのチ
ャネル番号フィールド１６1(ビット０から９）、及び優
先順位パラメータを特定するための優先順位フィールド
１６2(ビット１４と１５）を有している。各エントリ１
６の残りのビットは使用しない。キュー制御装置１８
は、キュー受信部１３とレジスタ１４、１５を制御する
ために設けられている。
【００４４】関連出力チャネルに対しローカルメモリ５
のデータ記憶領域に記憶されているデータ量が、関連出
力チャネルのデスクリプタに含まれた所定閾値レベルを
越えたとき、キュー制御装置１８によって出力チャネル
に関する新たなエントリがキュー受信部に配される。こ
の閾値パラメータは２ビットを有し、図５に示すように
四つの異なる値の一つを有する。閾値パラメータが最初
の値（０、０）のときは、閾値レベルは１セルであり、
閾値パラメータが第２の値（０、１）のときは、閾値レ
ベルは１フレームである。
【００４５】また、ターミナル制御装置４も第１及び第
２閾値レジスタ（図示せず）を有し、各レジスタはCPU
２によって特定され、キュー受信部へのエントリが行わ
れる以前に記憶されるべきセル数を示す閾値レベルを記
憶することができる。閾値パラメータが第３の値（１、
０）のとき、第１閾値レジスタに記憶されている閾値レ
ベルは、関連チャネルに対する閾値レベルとして用いら
れ、閾値パラメータが第４の値（１、１）のときは第２
閾値レジスタに記憶された閾値レベルが関連チャネルに
対する閾値レベルとして使用される。
【００４６】一つの出力チャネルに対する閾値パラメー
タが第３又は第４の値であって、もし関連する閾値レジ
スタに特定されるセル数が記憶される以前に、AAL フレ
ームの最終セル記憶が行われた場合には、このチャネル
に対しキュー受信部においてエントリが設けられる。
【００４７】各出力チャネルに対するデスクリプタもま
た、２ビットの優先順位パラメータを含み、図６に示す
ように、この例ではパラメータは異なる四つの値（０，
０；０，１；１，０；１，１）取ることができる。値
（０，０）は最高優先順位レベル（０）を示し、値
（１，１）は最低優先順位（３）を示す。
【００４８】特別に出力チャネルを指定してキュー受信
部に新たなエントリを追加しなければならない場合（即
ち、そのチャネルに対するローカルメモリ中のデータだ
が関連する閾値レベルを越えている場合）には、そのチ
ャネルに関する優先順位パラメータをそのチャネルのデ
スクリプタから取り出し、キュー受信部１３の最初の利
用可能なエントリに出力チャネル番号と一緒に記憶す
る。この最初の利用可能なエントリのアドレスは、前記
スタート及びカウントレジスタ１４、１５それぞれの内
容を合計することによって得る。次いで、CPU ２はキュ
ー受信部１３を“走査”（キュー制御装置１８使用）
し、キュー受信部内のエントリ１６の優先順位パラメー
タに基づいて、チャネルの伝送順序を決める。
【００４９】スタート及びカウントレジスタ１４、１５
は、キュー制御装置１８によって以下のように制御され
る。CPU ２がキュー受信部１３から１エントリ１６を読
み出すと、キュー制御装置１８は自動的にスタートレジ
スタ１４をインクレメント（増分）する。CPU ２がキュ
ー受信部１３に１エントリを追加すると、キュー制御装
置１８はカウントレジスタ１５をインクレメントし、そ
してCPU ２がキュー受信部から１エントリを読み出す
と、キュー制御装置１８はカウントレジスタ１５をディ
クレメント（減分）する。
【００５０】１エントリが最初にキュー受信部に置かれ
ると、キュー制御装置１８はCPU ２に割り込み信号(IN
T) を送ってそれを知らせる。CPU ２は次の割り込み信
号が発生する前に、キュー受信部を再度空にしなければ
ならない。それ故、CPU ２は割り込み信号に応答して、
カウントレジスタ１５を読んでキュー受信部のエントリ
数を決定し、次いでキュー受信部からエントリをその数
だけ取り出した後、再度カウントレジスタを読んで最初
の割り込み信号以後に生じたかも知れない追加のエント
リをチェックする。
【００５１】本発明の他の実施例では、ターミナル制御
装置４は、バス７を利用してデータ伝送動作の第２段
階、即ちロ−カルメモリ５から主メモリ３へのデータ伝
送を実行するバスマスター装置としての役割を果たす。
これによってCPU ２はこのデータ伝送動作を行う必要は
なくなり、CPU ２は自由に本来のデータ処理業務を行う
ことができる。
【００５２】上記他の実施例において、各出力チャネル
のデスクリプタは、前述の閾値及び優先順位パラメータ
を記憶している。しかしながら、ただ一つのキュー受信
部に代えて、図７にその概略を示すようにキュー記憶領
域に４つの異なる優先順位レベル（０から３）にそれぞ
れ対応する４つのキュー受信部１３0 から１３3 が設け
られている。各キュー受信部１３i は関連する第１（ス
タート）及び第２（カウント）レジスタ１４i 及び１５
i を有している。キュー制御装置１８は４つのキュー受
信部と、これに関連したレジスタを制御するために設け
られている。
【００５３】先に述べたように、特定のチャネルに対す
るローカルメモリのデータ量が関連する閾値レベルを越
えると、そのチャネルに関連するエントリ１６はそのチ
ャネルの優先順位パラメータの値に応じてキュー受信部
に置かれる。この場合、各エントリ１６は出力チャネル
番号を指定するだけである。
【００５４】キュー受信部１３0 から１３3 は、その優
先順位に従って自動的にターミナル制御装置４によって
制御され、受信データをローカルメモリ５から主メモリ
３に伝送する。図７は最優先順位レベルのキュー受信部
１３0 における全チャネルデータの伝送が完了した後の
キュー受信部の状態を示している。次のデータ伝送は、
次に優先順位の高いキュー受信部１３1(優先順位レベル
１）の第１エントリに指定されている出力チャネル、即
ちこの例では、キュー受信部１３1 に関するスタートレ
ジスタ１４1 によって指定されるチャネル９から始ま
る。出力チャネル９に関するデータ伝送後、キュー受信
部１３1 に関するスタートレジスタ１４1はインクレメ
ントされ、次のエントリに指定されているチャネル、即
ちこの例ではチャネル１１に関するデータ伝送が始ま
る。もし、このチャネル番号１１に関するデータ伝送中
に最高優先順位レベルのキュー受信部１３0 にエントリ
が設けられ、データが指定された最高優先順位レベルの
チャネルの１つに受信されると、ターミナル制御装置４
は優先順位の低いチャネル番号１１に関するデータ伝送
を一時停止し、最高順位チャネルに関するデータ伝送を
処理する。
【００５５】この実施例では、ターミナル制御装置自体
が主メモリ３へのデータ伝送を実行するため、CPU ２が
キュー受信部をモニターしたり、読み出したりすことも
必要なく、またターミナル制御装置がCPU ２にキュー受
信部にエントリがあることを知らせるため割り込み信号
を発生する必要もなくなる。異なる出力チャネルに異な
る優先順位レベルを割り当てることによって、より高い
優先順位のトラフィック(traffic) をより低い優先順位
のトラフィックに優先して処理することが可能となり、
これによって前述の妨害を低減し、ATM ネットワーク８
から主メモリ３への単位時間当たりのデータスループト
(throughput)を更に能率的なものにすることができる。
【００５６】データ伝送用にパーソナルコンピュータが
選んだ個々の仮想チャネルには１つのデスクリプタが必
要であることが分かる。このような仮想チャネルは、少
なくとも比較的大きく可能な仮想チャネルのグループか
ら自由に選択できなければならない。一つの可能性とし
ては、可能な仮想チャネルグループの中の仮想チャネル
と同じ数のデスクリプタに対応する記憶空間を設けるこ
とである。しかし、一つの典型的な例として、グループ
に4,096 個の仮想チャネルがある場合、メモリは６４ｋ
ワードの容量を持つ必要があり、これには受け入れがた
いコストが伴う。さらに、パーソナルコンピュータは4,
096 個の仮想チャネルグループの殆どの仮想チャネルを
使用しないであろうから、グループの全ての仮想チャネ
ルに対してデスクリプタを設けることは数多くの余剰デ
スクリプタを設けることとなり、その結果メモリ空間が
極めて非能率的に使用されることになる。
【００５７】本発明の好適な実施例では、CPU ２によっ
てデータ伝送用として予め選択された仮想チャネル対し
てだけデスクリプタが記憶され、関連仮想チャネルを所
望に応じて自由に選べるようにしている。データ受信方
向において、CPU ２が予めデータ伝送用に選択した仮想
チャネルの各々は、ターミナル制御装置４の特定の出力
チャネルに組み合わされるので、関連仮想チャネルから
受信したデータはターミナル制御装置４によってその出
力チャネルに送られる。所定の仮想チャネルグループの
何れの１チャネルも出力チャネルの一つと組み合わせる
ことが可能なため、グル−プの中から仮想チャネルを全
体として自由に選択できる。また、デスクリプタはター
ミナル制御装置の出力チャネルと組み合わされた所定グ
ループの仮想チャネルに対してだけ記憶されるため、グ
ループの全ての仮想チャネルに対してデスクリプタを記
憶する必要はない。
【００５８】予め選択した仮想チャネルをそれぞれの出
力チャネルに組み合わせる好ましい方法の一つを図８に
示す。図に示すようにローカルメモリは２つの独立した
記憶領域、即ちデスクリプタ記憶領域５ｄとポインタ記
憶領域（又は、チャネルマップ）５ｐを備えている。タ
ーミナル制御装置４のm 個の出力チャネルOC0 からOC
m-1 に対するそれぞれのチャネルデスクリプタDES0〜DE
S m-1 は、デスクリプタ記憶容易器５ｄに一つ一つ記憶
される。ポインタ記憶領域５ｐは、ATM ネットワーク８
のn 個の仮想チャネルからなる所定グループ（これから
出力チャネルに組み合わされる仮想チャネルが選ばれ
る）にそれぞれ対応するn 個のポインタP0〜P n-1 を記
憶する容量を有している(n≧m)。
【００５９】ポインタP0〜P n-1 はターミナル制御装置
４の初期化の段階でCPU ２によって設定しなければなら
ない。例えば、図８に示すように、仮想チャネルVC0 に
対するポインタP0は、前もって出力チャネルOC2 に対す
るデスクリプタDES2を指定(point) するように設定し、
仮想チャネルVCｉに対するポインタP ｉは、出力チャネ
ルOC2 に対するデスクリプタDES2を指定するように設定
し、仮想チャネルVCkに対するポインタP k は、出力チ
ャネルOC1 に対するデスクリプタDES1を指定するように
設定する。
【００６０】ターミナル制御装置４がトランシーバユニ
ット６からATM セルを受信すると、このセルのヘッダ部
に記録されているセルアドレス（VPI/VCI フィールド）
を使って、このセルが属する仮想チャネルに対するポイ
ンタのポインタ記憶領域５ｐにおけるアドレスPADDを得
る。図８に示すように、このポインタアドレスはセルア
ドレスのVPI フィールドのP 最下位ビットと、セルアド
レスのVCI フィールドのC 最下位ビットを連結すること
によって形成される。
【００６１】次いで、関連仮想チャネルに対するポイン
タをポインタアドレスPADDから読み出し、このアドレス
を使って前記仮想チャネルに対応して予め選択した出力
チャネルのデスクリプタにアドレスする。それから、デ
スクリプタの“書込み”フィールドの情報を使って、AT
M セルのデータを関連出力チャネルに対するリンクリス
トに追加し、ローカルメモリ５の受信データ領域５ｒに
保持する。
【００６２】各ポインタが必要とするローカルメモリの
記憶空間は、各デスクリプタが必要とするものよりは小
さい（例えば、１６ワードに対して２バイト）から、所
定のグループにおける仮想チャネルと同じ数(n) のポイ
ンタが必要ではあるものの、データ伝送のためにターミ
ナル制御装置４が実際に使用するデスクリプタの数(m)
は減少するため、全体としてメモリ空間は有意に節約さ
れることが分かる。
【００６３】P 、C 、及び所定のグループにおけるチャ
ネルの数n の間には、２p+c = n の関連があることが分
かる。パーソナルコンピュータでは、幾つかの同じ仮想
パス（P ：低、C ：高）におけるの多くの異なる仮想チ
ャネルへのアクセスが要求される場合があり、また、各
パス（P ：高、C ：低）におけるほんの僅かな仮想チャ
ネルによって、異なる仮想パスへのアクセスが要求され
る場合がある。このような場合に効果的且つ柔軟に対処
するため、本発明の好ましい特徴によればターミナル制
御装置がポインタアドレスPADDを導き出す際に使用する
P 及びC の値を設定し、それによってCPU ２から所定の
仮想チャネルグループを選択的に変更することが出来
る。P 及びC の値はターミナル制御装置の初期化段階で
設定することが可能であり、例えばターミナル制御装置
に対する各VPI 及びCPC サイズパラメータを与えること
によってその値を設定することができる。CPC サイズパ
ラメータはP+C 、即ち図９に示すように、ポインタアド
レスのビット総数を定める。VPI サイズパラメータはP
、即ち図１０に示すように、ポインタアドレスPADDの
形成に用いるVPI 識別子のビット数を定める。このよう
にして、P 及びC の値は、ターミナル制御装置４の各使
用時に必要なポインタ数が最小となるように選択するこ
とができるから、ローカルメモリ５のポインタ記憶領域
５ｐのサイズを低減することが可能となる。
【００６４】ATM ネットワークの仮想パスは、それぞれ
違った数の能動仮想チャネルを有し、そしてP 及びC の
値は何れの能動仮想パスにおいても、所望する能動仮想
チャネルの何れにもアクセスできるように十分大きく選
択されるに違いないことが理解されるだろう。このこと
は、或る仮想チャネルのポインタは非能動チャネルに関
連することになるから余分なものであることを意味す
る。これらポインタの全ては、デスクリプタなしの出力
チャネルにおけるダミーデスクリプタを指定するように
予め設定することができる。しかし、非能動仮想チャネ
ルにはそれぞれのデスクリプタが分配されないから、ロ
ーカルメモリにおけるデスクリプタに必要な記憶空間は
最小限のものとなる。
【００６５】図１１は、ターミナル制御装置４の使用に
適した受信データ処理用回路構成３０の一例を示す図で
ある。この回路構成３０はセル受信回路３２、アドレス
決定回路３４、アドレス変換回路３６、データ記憶回路
３８、及び図４及び図７を参照して述べたキュー制御装
置１８を含んでいる。後者の場合、この回路構成３０は
データ伝送回路４０及びバス制御回路４２を更に含んで
いる。
【００６６】この回路構成３０の使用時には、トランシ
ーバユニット６から受けたATM セルはセル受信回路３２
の入力端に加えられる。そして、このセル受信回路３２
は各受信セルをそれぞれヘッダ部HEADと、ペイロード部
PAYLとに分ける。このヘッダ部HEADはアドレス決定回路
３４に供給され、一方ペイロード部PAYLはデータ記憶回
路３８に供給される。
【００６７】アドレス決定回路３４はヘッダ部HEADのVP
I ／VCI フィールドを使用して、VPI フィールドの最下
位P ビットと、VCI フィールドの最下位C ビットを連結
してポインタアドレスPADDを形成する。このポインタア
ドレスPADDはアドレス変換回路３６に供給され、この回
路はこのポインタアドレスを使用して関連セルが属する
仮想チャネルに関するポインタをポインタ記憶領域５ｐ
から読み出す。このポインタは、CPU ２によって予め選
択されたターミナル制御装置の出力チャネルを認識し、
その仮想チャネルからデータを受け取る。
【００６８】次いで、アドレス変換回路３６によって読
み出されたポインタはデータ記憶回路３８に供給され、
この回路はこのポインタを使用して、ローカルメモリ５
のデスクリプタ記憶領域５ｄの記憶されている関連出力
チャネルに関するデスクリプタにアクセスする。次い
で、データ記憶回路３８はデスクリプタに含まれている
情報を用いて、セルのペイロード部分PAYLをローカルメ
モリ５の受信データ領域５ｒに記憶されている関連出力
チャネルに関するリンクリストに記憶する。その出力チ
ャネルに関するリンクリストに記憶されたデータ量が、
その出力チャネルに対して特定した閾値レベルを越えて
いる場合には、キュー制御装置１８は新たなエントリを
キュー受信部１３（即ち、図７の場合、関連キュー受信
部１３0 〜１３3)に対して行う。初めのエントリがキュ
ー受信部に対して行われると、キュー制御装置１８は割
り込み信号を発生する。
【００６９】もし、ターミナル制御装置４がバスマスタ
装置（図７）であれば、データ伝送回路４０は、キュー
受信部をモニターし、そして指定されたチャネルの優先
順位に基づいて別のチャネルに対する記憶データの伝送
スケジュールをたてるように動作する。データ伝送回路
は、記憶されたデータをリンクリストから取り出すのに
必要なデスクリプタにアクセスする。バス制御ユニット
４２は必要なシステムバスを制御して、関連リンクリス
トから取り出したデータをCPU ２の手を借りることなく
主メモリ３に伝送（DMA 伝送）する。
【００７０】上記実施例では、選択した仮想チャネルに
関するポインタがデスクリプタ記憶領域５ｂにアドレス
を与えるようにしたが、これに代るものとして、各ポイ
ンタが関連仮想チャネルに関連した出力チャネルの出力
チャネル番号であることも可能であることは理解される
であろう。従って、たとえデスクリプタを使用していた
としても、ポインタがデスクリプタアドレスを直接示す
必要はなく、ポインタは関連仮想チャネルに関連した出
力チャネルを示すだけで十分である。また、上記実施例
では、ポインタ記憶領域、デスクリプタ記憶領域、受信
信号記憶領域、及びキュー記憶領域の全てが、ターミナ
ル制御装置４とは分離したローカルメモリ５に含まれて
いたが、その代わりに、それら四つの領域の何れか又は
全てをターミナル制御装置自身の中に含めることも可能
である。
【００７１】１以上のキュー受信部を設けることは本質
事項ではない。受信データに関して制御動作をするCPU
（又は、データ受信装置に接続したその他後段の装置）
にとって利用可能な情報を用意するどんな適当な手段を
設けても良い。また、キュー受信部へのエントリが、閾
値量のデータが記憶されたときだけに行われる必要はな
い。関連チャネルに対してデータが記憶される度にエン
トリを行うことは可能である。
【００７２】デスクリプタは図３に示したもの以外に
も、多くの異なったフォーマットを有することができ
る。例えばデスクリプタは出力チャネルに関連した更に
他の情報、例えば関連チャネルに関する蓄積誤差率と
か、チャネルを経由して伝送されてくるデータの形に関
する表示等の情報を記憶することができる。また、各出
力チャネルに関する受信データがリンクリストの形で記
憶されている必要はなく、その他如何なる適当なデータ
記憶フォーマットも用いることができる。
【００７３】同様に、受信データ領域におけるAAL フレ
ームを再構成するのにリンクリストを使用する必要はな
い。或る状況下では、フレームのそうした再構成が全く
必要ではなく、そしてたとえ再構成が必要な場合であっ
ても、受信データ領域以外の所でそれを実施することは
可能である。本発明の具体化はパーソナルコンピュータ
に限られるものではなく、本発明を具体化するデータ受
信装置は、ATM ネットワークからそうしたネットワーク
へのアクセスを必要とする如何なるデータ処理装置に対
してデータ伝送を行うのに用いることができる。
【００７４】
【発明の効果】以上述べたように、本発明によれば優先
順位の高いチャネルに属する受信データアイテムは、優
先順位の低いチャネルに属するデータアイテムに優先し
て後段の装置に伝送され、低優先順位チャネルのデータ
による高優先順位チャネルデータの妨害を防止するデー
タ受信装置が与えられる。
【図面の簡単な説明】
【図１】本発明を具体化したデータ受信装置を含むパー
ソナルコンピュータの概略ブロック図である。
【図２】図１に示すデータ受信装置の出力チャネルにお
けるデータフォーマットの説明図である。
【図３】図１に示すデータ受信装置で用いられるデスク
リプタフォーマットの説明図である。
【図４】本発明による第１実施例の一部の構成及び動作
説明図（１）である。
【図５】本発明による第１実施例の一部の構成及び動作
説明図（２）である。
【図６】本発明による第１実施例の一部の構成及び動作
説明図（３）である。
【図７】本発明による第２実施例の対応部分の構成及び
動作説明図である。
【図８】図１に図示のデータ受信装置動作を説明するた
めの概略図である。
【図９】図１に図示のデータ受信装置において仮想チャ
ネルの異なるグループを如何にして選択できるかを説明
するための表（１）である。
【図１０】図１に図示のデータ受信装置において仮想チ
ャネルの異なるグループを如何にして選択できるかを説
明するための表（２）である。
【図１１】図１に図示のデータ受信装置に含まれる受信
データ処理回路機構のブロック図である。
【符号の説明】
１…ＣＰＵ ３…主メモリ ４…ターミナル制御装置 ５…ローカルメモリ ６…トランシーバユニット ８…ＡＴＭネットワーク １０…リンクリスト １１…データブロック １３…キュー受信部 １４…スタートレジスタ １５…カウントレジスタ １６…エントリ １８…キュー制御装置

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 ATM ネットワークからデータを受信する
    ためのデータ受信装置であって、装置の使用時、前記ネ
    ットワークの予め選択された仮想チャネルを装置に接続
    されたメモリ手段のそれぞれに対応する記憶領域に配分
    し、装置が前記予め選択された仮想チャネルのそれぞれ
    に属するデータアイテムを連続して受信したとき、それ
    らデータアイテムをそれらの属する仮想チャネルにそれ
    ぞれ対応する記憶領域に記憶する働きをするデータ記憶
    手段を有し、これによって装置がATM ネットワークから
    受信したデータアイテムを、その受信時の順序とは別の
    チャネル順序で、装置の使用時に、装置に接続される後
    段の装置に対して前記メモリ手段から伝送するデータ受
    信装置。
  2. 【請求項２】 キュー受信部を制御し、データ記憶手段
    によって前記予め選択された仮想チャネルの一つに属す
    る１以上のデータアイテムが、その仮想チャネルに対応
    する記憶領域に記憶された後、前記後段の装置へ伝送す
    るためのデータを記憶した関連仮想チャンネを識別して
    キュー受信部に新たなエントリを追加する動作を行うキ
    ュー制御手段を有する請求項１に記載のデータ受信装
    置。
  3. 【請求項３】 前記キュー制御手段に接続されると共
    に、前記予め選択された仮想チャネルの各々に複数の異
    なる優先順位レベルの一つを割り当てる優先順位指定手
    段を更に含み、前記キュー制御手段はキュー受信部に追
    加される各エントリの一部として、関連チャネルに割り
    当てられた優先順位レベルを示す情報を含む請求項２に
    記載のデータ受信装置。
  4. 【請求項４】 前記キュー制御手段に接続されると共
    に、前記予め選択された仮想チャネルの各々に複数の異
    なる優先順位レベルの一つを与える優先順位指定手段を
    更に含み、前記キュー制御手段は前記異なる優先順位に
    それぞれ対応する複数のキュー受信部を制御すると共
    に、データ記憶手段によって前記予め選択された仮想チ
    ャネルの一つに属する１以上のデータアイテムが記憶さ
    れた後、関連チャネルの指定優先順位に対応するキュー
    受信部に新たなエントリを追加する請求項２に記載のデ
    ータ受信装置。
  5. 【請求項５】 異なるキュー受信部におけるエントリを
    モニターし、前記メモリ手段の記憶領域から前記後段の
    装置にデータを伝送するチャネルの順序を決定するデー
    タ伝送手段を更に含む請求項４に記載のデータ受信装
    置。
  6. 【請求項６】 前記データ伝送手段は最高優先順位レベ
    ルのキュー受信部にエントリを有するチャネルからスタ
    ートし、最低優先順位レベルのキュー受信部にエントリ
    を有するチャネルで終了する順序でデータを伝送する請
    求項５に記載のデータ受信装置。
  7. 【請求項７】 高位の優先順位レベルのキュー受信部に
    対して新たなエントリが行われたとき、前記データ伝送
    手段は低位の優先順位レベルのキュー受信部へのエント
    リを有するチャネルからのデータ伝送を一時停止する請
    求項６に記載のデータ受信装置。
  8. 【請求項８】 新たなエントリがキュー受信部に追加さ
    れたとき、前記キュー制御手段は前記後段の装置に適用
    するための割り込み信号を発生することができる請求項
    ２又は３に記載のデータ受信装置。
  9. 【請求項９】 前記キュー制御手段に接続されると共
    に、前記予め選択された各仮想チャネルに対しデータの
    閾値を指定する閾値指定手段を更に含み、前記キュー制
    御手段は予め選択されたチャネルの一つに対応する記憶
    領域に記憶されたデータ量が指定された閾値を越えたと
    き、その仮想チャネルに関連する新たなエントリをキュ
    ー受信部、又は場合によっては、キュー受信部の関連す
    る一つに追加する請求項２乃至８の何れき１項に記載の
    データ受信装置。
  10. 【請求項１０】 前記データ記憶手段は、前記予め選択
    された仮想チャネルの各々に対し、前記メモリ手段内で
    データブロックのリンクリストを割り当て、このリンク
    リストは関連仮想チャネルに対する記憶領域を形成する
    上記請求項の何れか一つに記載のデータ受信装置。
  11. 【請求項１１】 各データアイテムはATM セルのペイロ
    ード部によって構成され、前記データ記憶手段は前記予
    め選択された仮想チャネルに関する前記リンクリストを
    用いて、関連チャネルの同じAAL フレームに属する連続
    受信したATMセルの各ペイロード部を連結し、これによ
    って関連チャネルに対応する記憶領域において前記フレ
    ームを再構成する請求項１０に記載のデータ受信装置。
  12. 【請求項１２】 前記データ記憶手段は、前記予め選択
    された仮想チャネルの各々に関して、関連チャネルに関
    するリンクリストに受信データアイテムを記憶するのに
    使用する制御情報、そして／又は前記後段の装置にデー
    タ伝送するために記憶されたデータをリンクリストから
    取り出すのに用いる制御情報を記憶する請求項１０又は
    １１に記載のデータ受信装置。
  13. 【請求項１３】 前記予め選択された仮想チャネルは、
    ネットワークの利用可能な仮想チャネルのグループから
    自由に選択することが可能であって、前記装置はその使
    用時に、前記グループの前記利用可能な仮想チャネルの
    それぞれに対応するエントリを有するチャネルマップに
    アクセスするアドレス変換手段を更に含み、各エントリ
    は関連仮想チャネルと個々に関連する複数の制御情報記
    憶部の一つを識別し、この複数の制御情報記憶部はその
    数において前記グループの前記利用可能な仮想チャネル
    よりは少なく、各制御情報記憶部は関連する仮想チャネ
    ルの前記制御情報を記憶するのに用いられ、 前記アドレス変換手段はATM ネットワークからデータア
    イテムを受信したとき、データアイテムの持つアドレス
    情報からそのデータアイテムが属する仮想チャネルを決
    定し、その仮想チャネルに対応するチャネルマップのエ
    ントリからその仮想チャネルに関連した制御情報記憶部
    を識別し、データ記憶手段によるその仮想チャネルに関
    する制御情報へのアクセスを可能にする請求項１２に記
    載のデータ受信装置。
  14. 【請求項１４】 前記アドレス変換手段は、受信データ
    アイテムの持つ前記アドレス情報の限られた部分だけに
    基づいて、受信データアイテムの仮想チャネルに対応す
    るチャネルマップにおけるエントリを決定し、この限ら
    れた部分は装置に加える制御信号によって選択的に変更
    することが可能である請求項１３に記載のデータ受信装
    置。
  15. 【請求項１５】 前記アドレス変換手段は、受信データ
    アイテムの仮想チャネルに対応するチャネルマップにお
    けるエントリを、前記アドレス情報の仮想パス識別子(V
    PI) フィールドの１以上の最下位ビットと、前記アドレ
    ス情報の仮想チャネル識別子(VCI) フィールドの１以上
    の最下位ビットとから決定する請求項１４に記載のデー
    タ受信装置。
  16. 【請求項１６】 データ処理装置であって、 この装置の動作を制御する制御ユニットと、 メインメモリと、 請求項３に記載のデータ受信装置と、 前記制御ユニット、メインメモリ、及びデータ受信装置
    を相互に接続するバス手段と、 前記データ受信装置に
    接続され、前記メモリ手段を用意するローカルメモリと
    を備え、 前記制御ユニットは前記データ受信装置の前
    記キュー受信部へのエントリをモニターして、ローカル
    メモリの記憶領域から主メモリにデータを伝送するチャ
    ネルの順序を決定すると共に、決定した順序で伝送を実
    施するように前記バス手段を制御するデータ処理装置。
  17. 【請求項１７】 データ処理装置であって、 この装置の動作を制御する制御ユニットと、 メインメモリと、 請求項５、６、又は７に記載のデータ受信装置と、 前記制御ユニット、メインメモリ、及びデータ受信装置
    を相互に接続するバス手段と、 前記データ受信装置に
    接続され、前記メモリ手段を用意するローカルメモリと
    を備え、 前記データ受信装置はこの装置のデータ伝送
    手段に接続されたバス制御手段を更に含み、前記制御ユ
    ニットとは独立に前記バス手段を制御して、ローカルメ
    モリの記憶領域から主メモリへの前記データ伝送手段に
    よるデータの直接伝送を容易にするデータ処理装置。
JP21157896A 1995-08-11 1996-08-09 データ受信装置 Expired - Fee Related JP3802155B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9516512A GB2304210B (en) 1995-08-11 1995-08-11 Data receiving devices
GB9516512:2 1995-08-11

Publications (2)

Publication Number Publication Date
JPH09149050A true JPH09149050A (ja) 1997-06-06
JP3802155B2 JP3802155B2 (ja) 2006-07-26

Family

ID=10779124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21157896A Expired - Fee Related JP3802155B2 (ja) 1995-08-11 1996-08-09 データ受信装置

Country Status (3)

Country Link
US (1) US5936956A (ja)
JP (1) JP3802155B2 (ja)
GB (1) GB2304210B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034558A1 (fr) * 1997-12-25 1999-07-08 Kabushiki Kaisha Toshiba Repeteur mta et reseau le comprenant

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9704587D0 (en) * 1997-03-05 1997-04-23 Fujitsu Ltd Wavelength-division multiplexing in passive optical networks
US6154460A (en) * 1997-05-30 2000-11-28 Alcatel Usa Sourcing, L.P. Data packet transmission system and method
US6473425B1 (en) * 1997-10-02 2002-10-29 Sun Microsystems, Inc. Mechanism for dispatching packets via a telecommunications network
US6098125A (en) * 1998-05-01 2000-08-01 California Institute Of Technology Method of mapping fibre channel frames based on control and type header fields
US6938094B1 (en) * 1999-09-17 2005-08-30 Advanced Micro Devices, Inc. Virtual channels and corresponding buffer allocations for deadlock-free computer system operation
US6950438B1 (en) 1999-09-17 2005-09-27 Advanced Micro Devices, Inc. System and method for implementing a separate virtual channel for posted requests in a multiprocessor computer system
US6888843B2 (en) * 1999-09-17 2005-05-03 Advanced Micro Devices, Inc. Response virtual channel for handling all responses
US7301954B1 (en) * 1999-09-24 2007-11-27 United States Of America As Represented By The Secretary Of The Navy Multiple-buffer queueing of data packets with high throughput rate
JP2001147839A (ja) * 1999-11-19 2001-05-29 Fujitsu Ltd 情報収集装置、情報生成装置、情報収集プログラムを記録したコンピュータ読み取り可能な記録媒体および情報生成プログラムを記録したコンピュータ読み取り可能な記録媒体
JP3387464B2 (ja) * 1999-11-25 2003-03-17 日本電気株式会社 通信制御システムとその制御方法
US6745262B1 (en) * 2000-01-06 2004-06-01 International Business Machines Corporation Method, system, program, and data structure for queuing requests having different priorities
EP1371225B1 (en) * 2001-03-12 2014-08-13 Polycom, Inc. Video encoding and transporting method for concealing the effects of packet loss in multi-channel packet switched networks
US6715055B1 (en) 2001-10-15 2004-03-30 Advanced Micro Devices, Inc. Apparatus and method for allocating buffer space
US20030135575A1 (en) * 2002-01-14 2003-07-17 Richard Marejka Self-monitoring and trending service system with cascaded pipeline linking numerous client systems
US20050058130A1 (en) * 2003-08-04 2005-03-17 Christ Chris B. Method and apparatus for assigning data traffic classes to virtual channels in communications networks
US20060161733A1 (en) * 2005-01-19 2006-07-20 Emulex Design & Manufacturing Corporation Host buffer queues
US20160098279A1 (en) * 2005-08-29 2016-04-07 Searete Llc Method and apparatus for segmented sequential storage
US8108563B2 (en) * 2006-02-24 2012-01-31 Qualcomm Incorporated Auxiliary writes over address channel
US8107492B2 (en) * 2006-02-24 2012-01-31 Qualcomm Incorporated Cooperative writes over the address channel of a bus
US20090052365A1 (en) * 2007-08-20 2009-02-26 Telefonaktiebolaget Lm Ericsson (Publ) Method and Communication Node for Optimising Time Sensitive Communications
JP5476852B2 (ja) * 2009-08-19 2014-04-23 富士通株式会社 通信装置、通信システムおよび通信方法
EP2667554B1 (en) * 2012-05-24 2020-08-26 Gilat Satellite Networks Ltd. Hierarchal maximum information rate enforcement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1581061A (en) * 1978-08-30 1980-12-10 Standard Telephones Cables Ltd Data storage system
GB8812906D0 (en) * 1988-06-01 1988-11-16 British Aerospace Signal processing
US5163046A (en) * 1989-11-30 1992-11-10 At&T Bell Laboratories Dynamic window sizing in a data network
US5042007A (en) * 1990-02-26 1991-08-20 Eastman Kodak Company Apparatus for transposing digital data
EP0531599B1 (en) * 1991-09-13 1998-07-22 International Business Machines Corporation Configurable gigabit/s switch adapter
US5278828A (en) * 1992-06-04 1994-01-11 Bell Communications Research, Inc. Method and system for managing queued cells
WO1995014269A1 (en) * 1993-11-19 1995-05-26 The Trustees Of The University Of Pennsylvania A high-performance host interface for networks carrying connectionless traffic
US5600820A (en) * 1993-12-01 1997-02-04 Bell Communications Research, Inc. Method for partitioning memory in a high speed network based on the type of service

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034558A1 (fr) * 1997-12-25 1999-07-08 Kabushiki Kaisha Toshiba Repeteur mta et reseau le comprenant
US6781994B1 (en) 1997-12-25 2004-08-24 Kabushiki Kaisha Toshiba Distributing ATM cells to output ports based upon destination information using ATM switch core and IP forwarding

Also Published As

Publication number Publication date
US5936956A (en) 1999-08-10
GB2304210A (en) 1997-03-12
GB2304210B (en) 2000-02-16
JP3802155B2 (ja) 2006-07-26
GB9516512D0 (en) 1995-10-11

Similar Documents

Publication Publication Date Title
JP3802155B2 (ja) データ受信装置
US5610921A (en) Scalable architecture for asynchronous transfer mode segmentation and reassembly
US7782849B2 (en) Data switch and switch fabric
EP0914749B1 (en) Method and apparatus for reassembly of data packets into messages in an asynchronous transfer mode communications system
EP1012712B1 (en) Computer interface for direct mapping of application data
US6097734A (en) Programmable reassembly of data received in an ATM network
JP2598185B2 (ja) パケットデータトラヒックの伝送方法及び装置
US7400638B2 (en) Apparatus and methods for managing packets in a broadband data stream
CA2159459C (en) Method and system for managing memory in a high speed network
US8073006B2 (en) ATM cell conversion circuit and ATM cell conversion method
JP2000512815A (ja) スコアボードスケジューリングを有する非同期転送モードセル処理システム
US6327271B1 (en) Programmable reassembly of data received in an ATM network
US6490264B1 (en) Data transmission method and system
JP2000512445A (ja) ロード多重命令およびメモリライトバックを有する非同期転送モードセル処理システム
CN1965550A (zh) 处理完整数据突发的方法和装置
KR100236035B1 (ko) Atm 망접속기에서 서브 테이블을 이용하여 가상채널의 대역을 할당하는 방법
WO1995014269A1 (en) A high-performance host interface for networks carrying connectionless traffic
EP0870415A1 (en) Switching apparatus
US7613788B2 (en) Apparatus and method for data transmission
US6324625B1 (en) Rotating rationed buffer refresh
JP3134702B2 (ja) 通信制御装置及びその制御方法
KR100261440B1 (ko) 비동기 전송 모드 어뎁테이션 층 타입 5의 비동기 전송 모드 셀전송 장치 및 방법
US6820162B1 (en) Queue control device for and queue control method of controlling a plurality of queues
JPH10313325A (ja) セル取捨て方法
EP1037499A2 (en) Rotating buffer refresh

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees