JPH09142068A - 電子回路モジュールの製造方法およびカード型電子装置の製造方法 - Google Patents
電子回路モジュールの製造方法およびカード型電子装置の製造方法Info
- Publication number
- JPH09142068A JPH09142068A JP7307348A JP30734895A JPH09142068A JP H09142068 A JPH09142068 A JP H09142068A JP 7307348 A JP7307348 A JP 7307348A JP 30734895 A JP30734895 A JP 30734895A JP H09142068 A JPH09142068 A JP H09142068A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- wiring board
- circuit module
- mounting
- manufacture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【課題】 製造工程の簡略化および試験・評価などの効
率化が図られ、低コストに電子回路モジュールおよびカ
ード型電子装置を量産的に提供できる製造方法の提供。 【解決手段】 所定の回路パターン1b群を備え、かつ回
路パターン1b群ごとに切り離し可能な配線基板１の各回
路パターン1bに所要の回路部品2a，2bを搭載・実装し、
複数個の電子回路モジュール５を形成する工程と、前記
形成した電子回路モジュール５ごとに、配線基板１を切
り離し分離する工程とを具備することを特徴とする電子
回路モジュール５′の製造方法である。
率化が図られ、低コストに電子回路モジュールおよびカ
ード型電子装置を量産的に提供できる製造方法の提供。 【解決手段】 所定の回路パターン1b群を備え、かつ回
路パターン1b群ごとに切り離し可能な配線基板１の各回
路パターン1bに所要の回路部品2a，2bを搭載・実装し、
複数個の電子回路モジュール５を形成する工程と、前記
形成した電子回路モジュール５ごとに、配線基板１を切
り離し分離する工程とを具備することを特徴とする電子
回路モジュール５′の製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路モジュー
ルおよびカード型電子装置の製造方法に係り、さらに詳
しくは電子回路モジュールの量産的な製造方法、および
量産的なカード型電子装置の製造方法に関する。
ルおよびカード型電子装置の製造方法に係り、さらに詳
しくは電子回路モジュールの量産的な製造方法、および
量産的なカード型電子装置の製造方法に関する。
【０００２】
【従来の技術】いわゆる配線基板（もしくはパッケージ
の配線基板）面に、半導体チップなどを搭載・実装して
成る電子回路モジュールは、実装回路装置、あるいはカ
ード型電子装置用部品として広く実用されている。そし
て、カード型電子装置の中でも、セキュリテイ，人員管
理などのシステム使用されるICカードなど個別認識機能
を備えたカード型電子装置の発展がめざましい。特に、
非接触識別方式は、データの入出力時に接触を要しない
ため、接触に伴う接点の摩耗や誤動作がなくなるため、
システムの信頼性が高い上、特別なメンテナンスを必要
としないので、ランニングコストが低減するという利点
がある。
の配線基板）面に、半導体チップなどを搭載・実装して
成る電子回路モジュールは、実装回路装置、あるいはカ
ード型電子装置用部品として広く実用されている。そし
て、カード型電子装置の中でも、セキュリテイ，人員管
理などのシステム使用されるICカードなど個別認識機能
を備えたカード型電子装置の発展がめざましい。特に、
非接触識別方式は、データの入出力時に接触を要しない
ため、接触に伴う接点の摩耗や誤動作がなくなるため、
システムの信頼性が高い上、特別なメンテナンスを必要
としないので、ランニングコストが低減するという利点
がある。
【０００３】なお、ICカードなどにおいては、処理する
情報の拡大に伴って、カード型電子装置に内蔵される電
子回路モジュールの可及的な薄形，コンパクト化が望ま
れる。すなわち、処理する情報量の増大に対応して、搭
載・実装する半導体素子などは小形，高密度化が要求さ
れるだけでなく、全体的な小形，薄型化も図られてい
る。 ところで、前記カード型電子装置の構成に用いる
電子回路モジュールは、一般的に次のようにして製造さ
れている。すなわち、要すれば外形加工できる程度の外
形，寸法に予め加工され、かつ所要の配線パターンを備
えた配線基板面に、所要の回路部品（たとえば半導体メ
モリーチップ，チップ抵抗体，チップコンデンサーな
ど）を搭載・実装し、個別に電子回路モジュールを形成
している。また、カード型電子回路装置の製造に当たっ
ては、前記個別に製造した電子回路モジュールを、カー
ド型電子回路装置本体に装着組み込んでいる。
情報の拡大に伴って、カード型電子装置に内蔵される電
子回路モジュールの可及的な薄形，コンパクト化が望ま
れる。すなわち、処理する情報量の増大に対応して、搭
載・実装する半導体素子などは小形，高密度化が要求さ
れるだけでなく、全体的な小形，薄型化も図られてい
る。 ところで、前記カード型電子装置の構成に用いる
電子回路モジュールは、一般的に次のようにして製造さ
れている。すなわち、要すれば外形加工できる程度の外
形，寸法に予め加工され、かつ所要の配線パターンを備
えた配線基板面に、所要の回路部品（たとえば半導体メ
モリーチップ，チップ抵抗体，チップコンデンサーな
ど）を搭載・実装し、個別に電子回路モジュールを形成
している。また、カード型電子回路装置の製造に当たっ
ては、前記個別に製造した電子回路モジュールを、カー
ド型電子回路装置本体に装着組み込んでいる。
【０００４】
【発明が解決しようとする課題】前記したように、従来
の電子回路モジュールの製造方法では、電子回路モジュ
ールの大小に拘らず配線基板１枚ごとに、所要の回路部
品を搭載・実装している。しかし、小形，コンパクト化
が要求される電子回路モジュールの場合は、 (a)多量生
産型であること、 (b)機能・特性評価などに要する時間
が低減されること、 (c)搭載・実装する回路部品の点数
が少ないことなどの事情に伴って、さらなる生産性の向
上が望まれている。一方、この種の電子回路モジュール
の試験・評価においては、テスタなどによる試験・評価
時間に比べて、電子回路モジュールを試験・評価機器に
装着，取り出す操作時間や電子回路モジュールの搬送・
移動時間など、直接試験・評価に係りのない操作に多く
の時間を要しており、生産性の上で問題を抱えている。
の電子回路モジュールの製造方法では、電子回路モジュ
ールの大小に拘らず配線基板１枚ごとに、所要の回路部
品を搭載・実装している。しかし、小形，コンパクト化
が要求される電子回路モジュールの場合は、 (a)多量生
産型であること、 (b)機能・特性評価などに要する時間
が低減されること、 (c)搭載・実装する回路部品の点数
が少ないことなどの事情に伴って、さらなる生産性の向
上が望まれている。一方、この種の電子回路モジュール
の試験・評価においては、テスタなどによる試験・評価
時間に比べて、電子回路モジュールを試験・評価機器に
装着，取り出す操作時間や電子回路モジュールの搬送・
移動時間など、直接試験・評価に係りのない操作に多く
の時間を要しており、生産性の上で問題を抱えている。
【０００５】本発明は上記事情に対処してなされたもの
で、製造工程の簡略化および試験・評価などの効率化が
図られ、低コストに電子回路モジュールおよびカード型
電子装置を量産的に提供できる製造方法の提供を目的と
する。
で、製造工程の簡略化および試験・評価などの効率化が
図られ、低コストに電子回路モジュールおよびカード型
電子装置を量産的に提供できる製造方法の提供を目的と
する。
【０００６】
【課題を解決するための手段】請求項１の発明は、所定
の回路パターン群を備え、かつ回路パターン群ごとに切
り離し可能な配線基板の各回路パターンに所要の回路部
品を搭載・実装し、複数個の電子回路モジュールを形成
する工程と、前記形成した電子回路モジュールごとに、
配線基板を切り離し分離する工程とを具備することを特
徴とする電子回路モジュールの製造方法である。
の回路パターン群を備え、かつ回路パターン群ごとに切
り離し可能な配線基板の各回路パターンに所要の回路部
品を搭載・実装し、複数個の電子回路モジュールを形成
する工程と、前記形成した電子回路モジュールごとに、
配線基板を切り離し分離する工程とを具備することを特
徴とする電子回路モジュールの製造方法である。
【０００７】請求項２の発明は、請求項１記載の電子回
路モジュールの製造方法において、回路部品のうち受動
素子は、印刷法で搭載・実装することを特徴とする。
路モジュールの製造方法において、回路部品のうち受動
素子は、印刷法で搭載・実装することを特徴とする。
【０００８】請求項３の発明は、所定の回路パターン群
を備え、かつ回路パターン群ごとに切り離し可能な配線
基板の各回路パターンに所要の回路部品を搭載・実装
し、複数個の電子回路モジュールを形成する工程と、前
記形成した電子回路モジュールごとに、配線基板を切り
離し分離する工程と、 前記分離した電子回路モジュー
ルをカード型電子装置本体に装着組み込む工程とを具備
することを特徴とするカード型電子装置の製造方法であ
る。
を備え、かつ回路パターン群ごとに切り離し可能な配線
基板の各回路パターンに所要の回路部品を搭載・実装
し、複数個の電子回路モジュールを形成する工程と、前
記形成した電子回路モジュールごとに、配線基板を切り
離し分離する工程と、 前記分離した電子回路モジュー
ルをカード型電子装置本体に装着組み込む工程とを具備
することを特徴とするカード型電子装置の製造方法であ
る。
【０００９】本発明において、配線基板としては、たと
えばアルミナなどのセラミックを絶縁体するセラミック
系配線基板、たとえばガラス・エポキシ樹脂系などの樹
脂を絶縁体する樹脂系配線基板などが挙げられ。そし
て、この配線基板は、複数個の配線パターン領域が格子
状など、分離可能に設けられている多面取り型に形成さ
れた厚さ 0.1〜 2.0mm程度の多層配線板である。また、
前記配線パターンは分離される領域内で、それぞれ独立
した一つの配線回路を形成するもので、目的とする電子
回路モジュールの寸法・外形に応じて、分離可能な配線
パターン領域が設定される。さらに、前記分離可能な各
配線パターン領域に搭載・実装する電子部品の種類や点
数は、電子回路モジュールの機能，容量などによって適
宜選択するが、半導体メモリーチップなどの能動素子お
よびチップ抵抗体，チップコンデンサーなどの受動素子
であり、そのうち、印刷法で形成できるものは、薄型化
などの点から印刷法で形成することが望ましい。
えばアルミナなどのセラミックを絶縁体するセラミック
系配線基板、たとえばガラス・エポキシ樹脂系などの樹
脂を絶縁体する樹脂系配線基板などが挙げられ。そし
て、この配線基板は、複数個の配線パターン領域が格子
状など、分離可能に設けられている多面取り型に形成さ
れた厚さ 0.1〜 2.0mm程度の多層配線板である。また、
前記配線パターンは分離される領域内で、それぞれ独立
した一つの配線回路を形成するもので、目的とする電子
回路モジュールの寸法・外形に応じて、分離可能な配線
パターン領域が設定される。さらに、前記分離可能な各
配線パターン領域に搭載・実装する電子部品の種類や点
数は、電子回路モジュールの機能，容量などによって適
宜選択するが、半導体メモリーチップなどの能動素子お
よびチップ抵抗体，チップコンデンサーなどの受動素子
であり、そのうち、印刷法で形成できるものは、薄型化
などの点から印刷法で形成することが望ましい。
【００１０】請求項１の発明では、一括的に所要の電子
回路モジュール複数個を形成し、これらを一括して試験
・評価などに供することができるので、製造工程におけ
る試験・評価などにおける搬送，装着操作の簡略化や工
程の短縮化が図られ、量産性およびコスト低減に大きく
寄与する。
回路モジュール複数個を形成し、これらを一括して試験
・評価などに供することができるので、製造工程におけ
る試験・評価などにおける搬送，装着操作の簡略化や工
程の短縮化が図られ、量産性およびコスト低減に大きく
寄与する。
【００１１】請求項２の発明では、回路部品のうち受動
素子を印刷法で搭載・実装するため、前記請求項１記載
の製造方法において、電子回路モジュールの薄型化や製
造操作の簡略化が図られ易くなる。
素子を印刷法で搭載・実装するため、前記請求項１記載
の製造方法において、電子回路モジュールの薄型化や製
造操作の簡略化が図られ易くなる。
【００１２】請求項３の発明では、一括的に所要の電子
回路モジュール複数個を形成し、これらを一括して試験
・評価などに供することができるので、製造工程におけ
る試験・評価などにおける搬送，装着操作の簡略化や工
程の短縮化が図られる。そして、この電子回路モジュー
ルを装着，組み込むためカード型電子装置の量産性およ
びコスト低減に大きく寄与する。
回路モジュール複数個を形成し、これらを一括して試験
・評価などに供することができるので、製造工程におけ
る試験・評価などにおける搬送，装着操作の簡略化や工
程の短縮化が図られる。そして、この電子回路モジュー
ルを装着，組み込むためカード型電子装置の量産性およ
びコスト低減に大きく寄与する。
【００１３】
【発明の実施の形態】以下図１ (a)〜 (e)，図２ (a)〜
(e)，図３，図４および図５を参照して実施例を説明す
る。
(e)，図３，図４および図５を参照して実施例を説明す
る。
【００１４】図１および図２ (a)〜 (e)は、第１の実施
例の実施態様を模式的に示したものである。先ず、図１
に平面的に示すごとく、長さ10mm，幅15mmごとの格子状
に分離可能なスリット1aが設けられ、かつスリット1aで
区画された領域面に、それぞれ回路部品（フリップチッ
プ）実装用の接続パッドを含む配線パターン1bを備えた
多面取り型のセラミック系の配線基板１を用意した。な
お、図１において、1cは位置決め用の孔であり、この位
置決め用の孔1cを基準として、配線基板１に対する一括
的な加工，操作などを施し易くされており、さらに、図
示されていないが外部接続端子が配線基板１の裏面側に
それぞれ導出されている。
例の実施態様を模式的に示したものである。先ず、図１
に平面的に示すごとく、長さ10mm，幅15mmごとの格子状
に分離可能なスリット1aが設けられ、かつスリット1aで
区画された領域面に、それぞれ回路部品（フリップチッ
プ）実装用の接続パッドを含む配線パターン1bを備えた
多面取り型のセラミック系の配線基板１を用意した。な
お、図１において、1cは位置決め用の孔であり、この位
置決め用の孔1cを基準として、配線基板１に対する一括
的な加工，操作などを施し易くされており、さらに、図
示されていないが外部接続端子が配線基板１の裏面側に
それぞれ導出されている。
【００１５】次に、図２ (a)に断面的に示すごとく、前
記配線基板１の各配線パターン1b領域に、半導体チップ
2a，抵抗やコンデンサーなどの受動型チップ部品2bをそ
れぞれ搭載・実装する。すなわち、前記配線パターン1b
の所定位置に所要の回路部品2a，2bを、たとえば半田や
導電性エポキシ樹脂などを用いてマウント固定する。一
方、前記回路部品2a，2bをそれぞれマウント固定した各
配線パターン1b領域を囲繞する形に絶縁ペーストを印刷
して区画体壁３を形成する。
記配線基板１の各配線パターン1b領域に、半導体チップ
2a，抵抗やコンデンサーなどの受動型チップ部品2bをそ
れぞれ搭載・実装する。すなわち、前記配線パターン1b
の所定位置に所要の回路部品2a，2bを、たとえば半田や
導電性エポキシ樹脂などを用いてマウント固定する。一
方、前記回路部品2a，2bをそれぞれマウント固定した各
配線パターン1b領域を囲繞する形に絶縁ペーストを印刷
して区画体壁３を形成する。
【００１６】ここまでの工程で、マウント固定用の半田
や導電性エポキシ樹脂の被着や区画体壁３の印刷・形
成、さらには、受動型チップ部品2bの印刷・形成は、前
記配線基板１の位置決め用の孔1cを基準として、全配線
パターン1b領域について、目的，操作ごとに同時に（一
括的に）行われる。
や導電性エポキシ樹脂の被着や区画体壁３の印刷・形
成、さらには、受動型チップ部品2bの印刷・形成は、前
記配線基板１の位置決め用の孔1cを基準として、全配線
パターン1b領域について、目的，操作ごとに同時に（一
括的に）行われる。
【００１７】次いで、図２ (b)に断面的に示すごとく、
前記マウント固定した各半導体チップ2aのワイヤボンデ
ィングを行って、電気的な接続を行った後、図２ (c)に
断面的に示すごとく、区画体壁３を堰として搭載・実装
した回路部品2a，2bを樹脂封止４する。ここで樹脂封止
４する封止用樹脂としては、たとえばエポキシ系樹脂，
シリコーン系樹脂，フェノール系樹脂などが挙げられ、
この樹脂封止４をマルチノズル方式によって、一斉に樹
脂充填を行うと、封止操作時間が短縮される。なお、こ
の樹脂封止４は、区画体壁３を堰として行わずに、たと
えばポッティング・トセンスファーモールド法などによ
って行うこともできる。
前記マウント固定した各半導体チップ2aのワイヤボンデ
ィングを行って、電気的な接続を行った後、図２ (c)に
断面的に示すごとく、区画体壁３を堰として搭載・実装
した回路部品2a，2bを樹脂封止４する。ここで樹脂封止
４する封止用樹脂としては、たとえばエポキシ系樹脂，
シリコーン系樹脂，フェノール系樹脂などが挙げられ、
この樹脂封止４をマルチノズル方式によって、一斉に樹
脂充填を行うと、封止操作時間が短縮される。なお、こ
の樹脂封止４は、区画体壁３を堰として行わずに、たと
えばポッティング・トセンスファーモールド法などによ
って行うこともできる。
【００１８】上記樹脂封止４した後、配線基板１の各配
線パターン1b領域に、所要の回路部品2a，2bが搭載・実
装されて電子回路モジュール部５について、それぞれ電
気的な試験・評価を行う。すなわち、図２ (d)に断面的
に示すごとく、各電子回路モジュール５ごとに裏面側に
導出されている外部接続端子に、テストプローバ６を接
触・接続して、一括的に各電子回路モジュール部５の動
作や特性の試験・評価を行う。なお、この試験・評価に
当たっては、前記外部接続端子とテストプローバ６との
接触を確実に行うため、サポート治具７で配線基板１に
押圧を加えることが好ましい。
線パターン1b領域に、所要の回路部品2a，2bが搭載・実
装されて電子回路モジュール部５について、それぞれ電
気的な試験・評価を行う。すなわち、図２ (d)に断面的
に示すごとく、各電子回路モジュール５ごとに裏面側に
導出されている外部接続端子に、テストプローバ６を接
触・接続して、一括的に各電子回路モジュール部５の動
作や特性の試験・評価を行う。なお、この試験・評価に
当たっては、前記外部接続端子とテストプローバ６との
接触を確実に行うため、サポート治具７で配線基板１に
押圧を加えることが好ましい。
【００１９】上記試験・評価終了後、図２ (e)に断面的
に示すごとく、複数個の電子回路モジュール部５が形成
された配線基板１のスリット1a部に、要すればカッター
８を位置決め配置し、スリット1aに沿わせたカッター８
の移動で、配線基板１の保持部を切断分離して、一度に
複数個の電子回路モジュールを製造する。
に示すごとく、複数個の電子回路モジュール部５が形成
された配線基板１のスリット1a部に、要すればカッター
８を位置決め配置し、スリット1aに沿わせたカッター８
の移動で、配線基板１の保持部を切断分離して、一度に
複数個の電子回路モジュールを製造する。
【００２０】なお、上記電気的なチェックでは、接続不
良なく、信頼性などの問題が認められなかった。また、
前記接続の信頼性を評価するため、熱疲労寿命試験（試
験条件．たとえば 150℃， 0.5時間放置、−65℃， 0.5
時間放置のサイクルを 1サイクルとして）、 300回行っ
ても不良発生は認められず、接続の信頼性がすぐれてい
た。
良なく、信頼性などの問題が認められなかった。また、
前記接続の信頼性を評価するため、熱疲労寿命試験（試
験条件．たとえば 150℃， 0.5時間放置、−65℃， 0.5
時間放置のサイクルを 1サイクルとして）、 300回行っ
ても不良発生は認められず、接続の信頼性がすぐれてい
た。
【００２１】図３は、前記一括的に製造され、かつ切断
分離された電子回路モジュール５′を、一部切り欠いて
斜視的に示したもので、１′は配線基板、2aは半導体チ
ップ、2bは受動型のチップ部品、３は区画体壁、４は封
止樹脂、９はアンテナ用接続端子である。
分離された電子回路モジュール５′を、一部切り欠いて
斜視的に示したもので、１′は配線基板、2aは半導体チ
ップ、2bは受動型のチップ部品、３は区画体壁、４は封
止樹脂、９はアンテナ用接続端子である。
【００２２】さらに、図４はカード型電子回路装置の一
部切り欠いて示す斜視図である。すなわち、通常の構成
を採っているカード型電子回路装置本体10に、前記切断
分離して得た電子回路モジュール５′を装着して構成し
たカード型電子回路装置の要部構成を一部切り欠いて示
す斜視図である。なお、図４において、 10aはカード型
電子回路装置本体10に内装された無線通信に機能するア
ンテナ部で、このカード型電子回路装置は非接触方式を
採ったものである。
部切り欠いて示す斜視図である。すなわち、通常の構成
を採っているカード型電子回路装置本体10に、前記切断
分離して得た電子回路モジュール５′を装着して構成し
たカード型電子回路装置の要部構成を一部切り欠いて示
す斜視図である。なお、図４において、 10aはカード型
電子回路装置本体10に内装された無線通信に機能するア
ンテナ部で、このカード型電子回路装置は非接触方式を
採ったものである。
【００２３】図５ (a)〜 (e)は、第２の実施例の実施態
様を模式的に示したものである。先ず、前記第１の実施
例の場合と同様な、格子状に分離可能なスリット1aが設
けられ、かつスリット1aで区画された領域面に、それぞ
れ回路部品（フリップチップ）実装用の接続パッドを含
む配線パターン1bを備えた多面取り型のセラミック系の
配線基板１を用意した。
様を模式的に示したものである。先ず、前記第１の実施
例の場合と同様な、格子状に分離可能なスリット1aが設
けられ、かつスリット1aで区画された領域面に、それぞ
れ回路部品（フリップチップ）実装用の接続パッドを含
む配線パターン1bを備えた多面取り型のセラミック系の
配線基板１を用意した。
【００２４】次に、図５ (a)に断面的に示すごとく、前
記配線基板１の各配線パターン1b領域に、所要の抵抗や
コンデンサーなどの受動型チップ部品2bを搭載・実装す
る。すなわち、前記配線パターン1bの所定位置に所要の
受動型のチップ部品2bを、たとえば半田や導電性エポキ
シ樹脂などを用いてマウント固定する。一方、前記チッ
プ部品2bをマウント固定した各配線パターン1b領域を囲
繞する形に絶縁ペーストを印刷して区画体壁３を形成す
る。ここまでの工程で、マウント固定用の半田や導電性
エポキシ樹脂の被着や区画体壁３の印刷・形成、さらに
は、受動型チップ部品2bの印刷・形成は、前記配線基板
１の位置決め用の孔1cを基準として、全配線パターン1b
領域について、目的，操作ごとに同時に（一括的に）行
われる。次いで、図５ (b)に断面的に示すごとく、各半
導体チップ2aを端子面に設けられているバンプを介して
フェースダウン型に搭載実装した後、図５ (c)に断面的
に示すごとく、区画体壁３を堰として搭載・実装した回
路部品2a，2bを樹脂封止４する。ここで樹脂封止４する
封止用樹脂としては、たとえばエポキシ系樹脂，シリコ
ーン系樹脂，フェノール系樹脂などであり、マルチノズ
ル方式によって、一斉に樹脂充填を行うと、封止操作時
間が短縮される。なお、この樹脂封止４は、区画体壁３
を堰として行わずに、たとえばポッティング・トセンス
ファーモールド法などによって行うこともできる。
記配線基板１の各配線パターン1b領域に、所要の抵抗や
コンデンサーなどの受動型チップ部品2bを搭載・実装す
る。すなわち、前記配線パターン1bの所定位置に所要の
受動型のチップ部品2bを、たとえば半田や導電性エポキ
シ樹脂などを用いてマウント固定する。一方、前記チッ
プ部品2bをマウント固定した各配線パターン1b領域を囲
繞する形に絶縁ペーストを印刷して区画体壁３を形成す
る。ここまでの工程で、マウント固定用の半田や導電性
エポキシ樹脂の被着や区画体壁３の印刷・形成、さらに
は、受動型チップ部品2bの印刷・形成は、前記配線基板
１の位置決め用の孔1cを基準として、全配線パターン1b
領域について、目的，操作ごとに同時に（一括的に）行
われる。次いで、図５ (b)に断面的に示すごとく、各半
導体チップ2aを端子面に設けられているバンプを介して
フェースダウン型に搭載実装した後、図５ (c)に断面的
に示すごとく、区画体壁３を堰として搭載・実装した回
路部品2a，2bを樹脂封止４する。ここで樹脂封止４する
封止用樹脂としては、たとえばエポキシ系樹脂，シリコ
ーン系樹脂，フェノール系樹脂などであり、マルチノズ
ル方式によって、一斉に樹脂充填を行うと、封止操作時
間が短縮される。なお、この樹脂封止４は、区画体壁３
を堰として行わずに、たとえばポッティング・トセンス
ファーモールド法などによって行うこともできる。
【００２５】上記樹脂封止４した後、配線基板１の各配
線パターン1b領域に、所要の回路部品2a，2bが搭載・実
装されて電子回路モジュール部５について、それぞれ電
気的な試験・評価を行う。すなわち、図５ (d)に断面的
に示すごとく、各電子回路モジュール５ごとに裏面側に
導出されている外部接続端子に、テストプローバ６を接
触・接続して、一括的に各電子回路モジュール部５の動
作や特性の試験・評価を行う。なお、この試験・評価に
当たっては、前記外部接続端子とテストプローバ６との
接触を確実に行うため、サポート治具７で配線基板１に
押圧を加えることが好ましい。
線パターン1b領域に、所要の回路部品2a，2bが搭載・実
装されて電子回路モジュール部５について、それぞれ電
気的な試験・評価を行う。すなわち、図５ (d)に断面的
に示すごとく、各電子回路モジュール５ごとに裏面側に
導出されている外部接続端子に、テストプローバ６を接
触・接続して、一括的に各電子回路モジュール部５の動
作や特性の試験・評価を行う。なお、この試験・評価に
当たっては、前記外部接続端子とテストプローバ６との
接触を確実に行うため、サポート治具７で配線基板１に
押圧を加えることが好ましい。
【００２６】上記試験・評価終了後、図５ (e)に断面的
に示すごとく、複数個の電子回路モジュール部５が形成
された配線基板１のスリット1a部に、要すればカッター
８を位置決め配置し、スリット1aに沿わせたカッター８
の移動で、配線基板１の保持部を切断分離して、一度に
複数個の電子回路モジュール５′を製造する。
に示すごとく、複数個の電子回路モジュール部５が形成
された配線基板１のスリット1a部に、要すればカッター
８を位置決め配置し、スリット1aに沿わせたカッター８
の移動で、配線基板１の保持部を切断分離して、一度に
複数個の電子回路モジュール５′を製造する。
【００２７】なお、上記電気的なチェックでは、接続不
良なく、信頼性などの問題が認められなかった。また、
前記接続の信頼性を評価するため、熱疲労寿命試験（試
験条件．たとえば 150℃， 0.5時間放置、−65℃， 0.5
時間放置のサイクルを 1サイクルとして）、 300回行っ
ても不良発生は認められず、接続信頼性がすぐれてい
た。
良なく、信頼性などの問題が認められなかった。また、
前記接続の信頼性を評価するため、熱疲労寿命試験（試
験条件．たとえば 150℃， 0.5時間放置、−65℃， 0.5
時間放置のサイクルを 1サイクルとして）、 300回行っ
ても不良発生は認められず、接続信頼性がすぐれてい
た。
【００２８】このような、いわゆるフリップチップの実
装によって、一括的に製造した電子回路モジュール５′
を、前記した場合と同様に、カード型電子回路装置本体
10に装着し、カード型電子回路装置を構成することがで
きる。
装によって、一括的に製造した電子回路モジュール５′
を、前記した場合と同様に、カード型電子回路装置本体
10に装着し、カード型電子回路装置を構成することがで
きる。
【００２９】本発明は、上記実施例に限定されるもので
なく、発明の趣旨を逸脱しない範囲でいろいろの変形を
採ることができる。たとえば、搭載・実装する半導体チ
ップもしくはフリップチップの数は、電子回路モジュー
ルごとに複数個でもよいし、さらには、受動型のチップ
部品の搭載・実装を省略して１個の半導体チップもしく
はフリップチップのみを搭載・実装する構成としてもよ
い。
なく、発明の趣旨を逸脱しない範囲でいろいろの変形を
採ることができる。たとえば、搭載・実装する半導体チ
ップもしくはフリップチップの数は、電子回路モジュー
ルごとに複数個でもよいし、さらには、受動型のチップ
部品の搭載・実装を省略して１個の半導体チップもしく
はフリップチップのみを搭載・実装する構成としてもよ
い。
【００３０】
【発明の効果】請求項１の発明によれば、所要の電子回
路モジュール複数個を同時に形成でき、かつ一括して試
験・評価などに供することができるので、製造工程にお
ける試験・評価などにおける搬送，装着操作の簡略化や
工程の短縮化され、量産性およびコスト低減が図られ
る。つまり、所要の電子回路モジュールを、低コストで
容易に提供できる。
路モジュール複数個を同時に形成でき、かつ一括して試
験・評価などに供することができるので、製造工程にお
ける試験・評価などにおける搬送，装着操作の簡略化や
工程の短縮化され、量産性およびコスト低減が図られ
る。つまり、所要の電子回路モジュールを、低コストで
容易に提供できる。
【００３１】請求項２の発明によれば、受動素子を印刷
法で搭載・実装するため、電子回路モジュールの薄型化
や製造操作の簡略化がさらに図られる。
法で搭載・実装するため、電子回路モジュールの薄型化
や製造操作の簡略化がさらに図られる。
【００３２】請求項３の発明によれば、所要の電子回路
モジュール複数個を同時に形成でき、かつ一括して試験
・評価などに供することができるので、製造工程におけ
る試験・評価などにおける搬送，装着操作の簡略化や工
程の短縮化され、低コスト化が図られる。また、この電
子回路モジュールを装着，組み込むため、カード型電子
装置の量産性と相俟って、低コストのカード型電子装置
を提供できる。
モジュール複数個を同時に形成でき、かつ一括して試験
・評価などに供することができるので、製造工程におけ
る試験・評価などにおける搬送，装着操作の簡略化や工
程の短縮化され、低コスト化が図られる。また、この電
子回路モジュールを装着，組み込むため、カード型電子
装置の量産性と相俟って、低コストのカード型電子装置
を提供できる。
【図１】第１実施例において用いた多面取り回路基板の
構成を示す平面図。
構成を示す平面図。
【図２】第１実施例の実施態様を模式的に示したもの
で、 (a)は配線基板面に回路部品および区画体壁を位置
決め配置した状態の断面図、 (b)は半導体チップをワイ
ヤボンディングした状態の断面図、 (c)は樹脂封止した
状態の断面図、 (d)は電気的な試験を行う状態の断面
図、 (e)は電子回路モジュールの切り離し分離化する状
態を示す断面図。
で、 (a)は配線基板面に回路部品および区画体壁を位置
決め配置した状態の断面図、 (b)は半導体チップをワイ
ヤボンディングした状態の断面図、 (c)は樹脂封止した
状態の断面図、 (d)は電気的な試験を行う状態の断面
図、 (e)は電子回路モジュールの切り離し分離化する状
態を示す断面図。
【図３】第１実施例で製造した電子回路モジュールの一
部切り欠き斜視図。
部切り欠き斜視図。
【図４】第１実施例で製造した電子回路モジュールを装
着して成るカード型電子装置の一部切り欠き斜視図。
着して成るカード型電子装置の一部切り欠き斜視図。
【図５】第２実施例の実施態様を模式的に示したもの
で、 (a)は配線基板面に受動型の回路部品および区画体
壁を位置決め配置した状態の断面図、 (b)は半導体チッ
プをフェースダウン型にマウントした状態の断面図、
(c)は樹脂封止した状態の断面図、 (d)は電気的な試験
を行う状態の断面図、 (e)は電子回路モジュールの切り
離し分離化する状態を示す断面図。
で、 (a)は配線基板面に受動型の回路部品および区画体
壁を位置決め配置した状態の断面図、 (b)は半導体チッ
プをフェースダウン型にマウントした状態の断面図、
(c)は樹脂封止した状態の断面図、 (d)は電気的な試験
を行う状態の断面図、 (e)は電子回路モジュールの切り
離し分離化する状態を示す断面図。
１，１′……配線基板 1a……スリット部 1b……配線パターン 1c……位置決め用孔 2a……半導体チップ 2b……受動型のチップ部品 ３……区画体壁 ４……樹脂封止 ５……電子回路モジュール部 ５′……電子回路モジュール ６……テストプローバ ７……サポート治具 ８……カッター ９……アンテナ用接続端子 10……カード型電子回路装置本体 10a……アンテナ部
Claims (3)
- 【請求項１】 所定の回路パターン群を備え、かつ回路
パターン群ごとに切り離し可能な配線基板の各回路パタ
ーンに所要の回路部品を搭載・実装し、複数個の電子回
路モジュールを形成する工程と、 前記形成した電子回路モジュールごとに、配線基板を切
り離し分離する工程とを具備することを特徴とする電子
回路モジュールの製造方法。 - 【請求項２】 回路部品のうち受動素子は、印刷法で搭
載・実装することを特徴とする請求項１記載の電子回路
モジュールの製造方法。 - 【請求項３】 所定の回路パターン群を備え、かつ回路
パターン群ごとに切り離し可能な配線基板の各回路パタ
ーンに所要の回路部品を搭載・実装し、複数個の電子回
路モジュールを形成する工程と、 前記形成した電子回路モジュールごとに、配線基板を切
り離し分離する工程と、 前記分離した電子回路モジュ
ールをカード型電子装置本体に装着組み込む工程とを具
備することを特徴とするカード型電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7307348A JPH09142068A (ja) | 1995-11-27 | 1995-11-27 | 電子回路モジュールの製造方法およびカード型電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7307348A JPH09142068A (ja) | 1995-11-27 | 1995-11-27 | 電子回路モジュールの製造方法およびカード型電子装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09142068A true JPH09142068A (ja) | 1997-06-03 |
Family
ID=17968031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7307348A Withdrawn JPH09142068A (ja) | 1995-11-27 | 1995-11-27 | 電子回路モジュールの製造方法およびカード型電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09142068A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013257195A (ja) * | 2012-06-12 | 2013-12-26 | Nidec-Read Corp | 基板検査治具及び基板検査装置 |
-
1995
- 1995-11-27 JP JP7307348A patent/JPH09142068A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013257195A (ja) * | 2012-06-12 | 2013-12-26 | Nidec-Read Corp | 基板検査治具及び基板検査装置 |
| CN103487608A (zh) * | 2012-06-12 | 2014-01-01 | 日本电产理德株式会社 | 基板检查夹具以及基板检查装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975765A (en) | Highly integrated circuit and method for the production thereof | |
| US4801561A (en) | Method for making a pre-testable semiconductor die package | |
| US7193161B1 (en) | SiP module with a single sided lid | |
| US6740984B2 (en) | Ball grid array chip packages having improved testing and stacking characteristics | |
| US4709254A (en) | Carrier element for an IC module | |
| EP0178227B1 (en) | Integrated circuit semiconductor device formed on a wafer | |
| KR100587851B1 (ko) | 반도체 장치의 제조방법 | |
| US4701781A (en) | Pre-testable semiconductor die package | |
| US4812949A (en) | Method of and apparatus for mounting an IC chip | |
| US5018051A (en) | IC card having circuit modules for mounting electronic components | |
| US7074696B1 (en) | Semiconductor circuit module and method for fabricating semiconductor circuit modules | |
| KR100995961B1 (ko) | 플래시 메모리 카드 제조방법 | |
| US7269021B2 (en) | Smart card containing a carrier body for receiving at least one system component having a plurality of electrical components and uniting electrical functions for operating the smart card | |
| US5751554A (en) | Testable chip carrier | |
| JPH0621173A (ja) | 試験専用接点を有する半導体デバイスの製造方法 | |
| EP1280204A2 (en) | Wiring substrate having position problem | |
| JPS62259461A (ja) | チツプを支持するパツケ−ジ及びその製造方法 | |
| JP3001481B2 (ja) | 半導体装置およびその製造方法 | |
| US20080305576A1 (en) | Method of reducing warpage in semiconductor molded panel | |
| US20040126910A1 (en) | Method for manufacturing a stack arrangement of a memory module | |
| US20080305306A1 (en) | Semiconductor molded panel having reduced warpage | |
| KR20170081693A (ko) | 상호접속 구역들을 포함하는 단일 측면형 전자 모듈을 제조하기 위한 방법 | |
| JPH09142068A (ja) | 電子回路モジュールの製造方法およびカード型電子装置の製造方法 | |
| US20070163109A1 (en) | Strip for integrated circuit packages having a maximized usable area | |
| US20030047760A1 (en) | Electronic component with at least two semiconductor chips, and process for its production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |