JPH09138783A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】高速信号を伝送する上で、電気的な制約により
プロセッサ台数を多く増やすことができない問題を解決
する。 【解決手段】システム接続部１００は任意のポート間で
１対１にデータを転送するユニキャスト機構を有し、さ
らに、１つのポートから全てのポートに対してデータを
転送するブロードキャスト機構を有し、転送先ポートが
異なる複数のユニキャストを同時に実行する機構を有す
るマルチプロセッサシステムにおいて、システム接続部
の各ポートに接続されているユニットを識別する第１の
手段を有し、これによって得られた情報とデータ転送の
種類および転送されるデータのアドレスに基づいてユニ
キャストかブロードキャストかを決定する第２の手段お
よびユニキャスト時のデータの転送先ポートを決定する
ための情報を保持する第３の手段を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高性能を実現する
ため複数のプロセッサを用いて構成するマルチプロセッ
サシステムに関連する。

【０００２】

【従来の技術】複数のプロセッサユニット、メモリユニ
ット、入出力ユニットを単一のバスを用いて結合しメモ
リ共有型マルチプロセッサシステムを実現する方法は良
く知られている。

【０００３】しかし、単一のバスを用いて結合する場
合、接続されたユニット間でデータを転送するパスが１
つしか存在しないため、プロセッサ台数を増やしてシス
テム性能を向上させようとするとバスがボトルネックと
なる。

【０００４】これを解決するためアドレスの転送にはバ
スを用い、データの転送にはクロスバスイッチを用いる
方法が、ニコルソンによって１９９５年のＣＯＭＰＣＯ
Ｍ９５プロシーディングの１０２−１０９ページ「ＲＩ
ＳＣシステム／６０００ＳＭＰシステム」（Ｊａｍｅｓ
Ｏ．Ｎｉｃｈｏｌｓｏｎ， ”Ｔｈｅ ＲＩＳＣ Ｓ
ｙｓｔｅｍ／６０００ ＳＭＰ Ｓｙｓｔｅｍ，” Ｃ
ＯＭＰＣＯＮ９５ Ｐｒｏｃｅｅｄｉｎｇｓ，Ｍａｒ
ｃｈ １９９５， ｐｐ．１０２−１０９）に紹介されて
いる。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
従来方法もスループット上のバスネックは解消される
が、高い周波数では信号を伝える上での電気的な制約に
よりプロセッサ台数をあまり多く増やすことができな
い。

【０００６】これを解決するためには、アドレスもクロ
スバスイッチを通し、各ユニットとクロスバスイッチを
１対１で接続することによって解決可能である。

【０００７】このとき、バス接続で動作しているソフト
ウエアを正しく動作させるためには、クロスバスイッチ
による接続でもキャッシュメモリとメインメモリのデー
タコヒーレンシを維持する必要がある。さらに、バス接
続を前提に作られているプロセッサをクロスバスイッチ
を介して接続するためには、バス方式でデータコヒーレ
ンシを維持する方法として一般的なアドレススヌープ方
式をクロスバスイッチ上でも実現する必要が生じる。

【０００８】このアドレススヌープはキャッシュメモリ
とメインメモリのデータコヒーレンシを維持するための
方法であり、転送対象となるデータを持たないメモリユ
ニットやキャッシュメモリを持たない入出力ユニットに
対しアドレスを転送する必要はない。このため、データ
コヒーレンシを維持するために必要なアドレスの転送
は、アドレススヌープに参加する必要のあるユニットに
対してだけ行なわれれば良く、１対多のデータ転送であ
るマルチキャストを行なうための手段をシステム接続部
に設けることで効率的なアドレススヌープ方式を実現す
ることができる。本発明の第１の課題は、バスで接続さ
れることを前提に作られているプロセッサをクロスバス
イッチを介して接続することによってバスネックを解消
し、接続可能なプロセッサ台数を増加させることにより
マルチプロセッサシステムとしての性能を向上させるこ
とにある。

【０００９】本発明の第２の課題は、バスで動作してい
るソフトウエアを変更することなく、クロスバスイッチ
を介して接続されたシステムにおいても動作可能にする
ことにある。

【００１０】本発明で解決すべき課題は上記２つの課題
を同時に達成するものであり、さらに本発明では次に示
す２つの課題を解決することも狙っている。

【００１１】本発明の第３の課題は、クロスバスイッチ
によって接続されたマルチプロセッサシステムにおい
て、効率の良いアドレススヌープ方式を提供することに
ある。

【００１２】本発明の第４の課題は、クロスバスイッチ
のポートにプロセッサユニット、メモリユニット、入出
力ユニットの任意のユニットを接続可能にし、柔軟なシ
ステム構成を可能にするマルチキャスト方式を提供する
ことにある。

【００１３】

【課題を解決するための手段】本発明の第１の課題は、
前記のニコルソンによって紹介されている従来例のアド
レスバスを廃止し、アドレスもクロスバスイッチを通
し、各ユニットとクロスバスイッチを１対１で接続する
ことによって達成される。

【００１４】本発明の第２の課題は、アドレススヌープ
方式をクロスバスイッチでも可能にするため、アドレス
をクロスバスイッチに接続された全てのユニットにブロ
ードキャストする手段をシステム接続部に設け、データ
コヒーレンシを維持するために必要なアドレスの転送の
場合には、全てのユニットにアドレスを転送するように
システム接続部を制御することによって達成される。

【００１５】本発明の第３の課題は、データコヒーレン
シを維持するために必要なアドレスの転送を、アドレス
スヌープに参加する必要のあるユニットに対してだけマ
ルチキャストする手段をシステム接続部に設け、データ
コヒーレンシを維持するために必要なアドレスの転送の
場合には、アドレススヌープに参加する必要のあるユニ
ットに対してだけアドレスを転送するようにシステム接
続部を制御することによって達成される。

【００１６】本発明の第４の課題は、クロスバスイッチ
内に各ポートに接続されているユニットがマルチキャス
ト対象のユニットか否かを示す情報を保持する手段を設
け、この情報を元に転送先ポートを決定する手段を設
け、マルチキャスト対象のユニットか否かを示す情報を
元に転送先ポートを決定する手段にマルチキャスト先を
設定した後、マルチキャストを行なうようにすることに
よって達成される。

【００１７】各ユニットをクロスバスイッチを用いて接
続することにより、転送先ポートが異なっていれば複数
のデータ転送を同時に実行することができるため、プロ
セッサ台数を増加させることによるバスの奪い合いによ
る性能低下を押さえることができる。

【００１８】また、各ユニットとクロスバスイッチを１
対１で接続することによってバスに比べ良い電気的特性
を得ることができ、この結果接続可能なプロセッサ台数
を増加させることが可能になる。

【００１９】データコヒーレンシを維持するために必要
なアドレスの転送をブロードキャストすることによっ
て、既存のプロセッサの持つアドレススヌープの機能を
利用することができ、低コストで効率的なデータコヒー
レンシを維持する方法を実現できる。

【００２０】各ポートに接続されているユニットのうち
アドレススヌープに参加する必要のあるユニットに対し
てだけコヒーレントトランザクションのアドレスを転送
することによって、不必要なデータ転送を排除し、実効
的なデータ転送スループットを向上させることができ
る。

【００２１】また、ポート対応にマルチキャスト対象の
ユニットか否かを示す情報を保持することによって、任
意のポートに任意のユニットを接続することが可能にな
り、柔軟なシステム構成が可能になる。

【００２２】本発明のマルチキャスト方式はアドレスス
ヌープを例に説明されているが、複数のポートに対しデ
ータを転送したい場合に一般的に利用できる。

【００２３】例えば、全ての入出力装置に対してリセッ
トするためのコマンドを転送したい場合には、そのポー
トに入出力ユニットが接続されているか否かをマルチキ
ャスト対象か否かを示す情報として保持する手段を設け
ればよい。

【００２４】

【発明の実施の形態】以下、本発明の実施例を用いて詳
細に説明する。

【００２５】図２は３つのプロセッサユニット２０、３
０、４０、２つのメモリユニット５０、６０および１つ
の入出力ユニット７０を６つのポートを持つシステム接
続部１００で接続した本発明の第１の実施例である。

【００２６】入出力ユニット７０はディスク装置７５、
ディスプレイ（図示せず）、キーボード（図示せず）な
どの入出力装置に接続している。

【００２７】各ユニットは通常のバス接続されたシステ
ムでの対応するユニットと、システム接続部とのインタ
フェース部分を除き同一の機能を有するため、本実施例
ではバス接続されたシステムと本実施例の相違点につい
て詳細に述べ、同一の点については説明に必要な部分だ
け説明するものとする。

【００２８】プロセッサユニット３０はシステム接続部
１００とポート４を介して接続されており、それぞれ本
発明の特徴であるユニット識別レジスタｉｄｒ３１、接
続情報生成回路３３、転送先識別レジスタｄｒ３２を有
している。これらの回路の詳細は後述する。

【００２９】同様に他のユニットもそれぞれシステム接
続部１００とポートを介して接続されており、それぞれ
ユニット識別レジスタｉｄｒ、接続情報生成回路、転送
先識別レジスタｄｒを有している。

【００３０】システム接続部１００は６つのスイッチ制
御回路１１０から１６０、入力ポートと出力ポートを接
続する３６個のスイッチｓｗ１−１からｓｗ６−６を有
している。

【００３１】スイッチ制御回路１４０はポート４の入力
に対して設けられ、６つのスイッチｓｗ４−１からｓｗ
４−６の開閉を制御し、ポート４の入力バス１４をそれ
ぞれポート１の出力バス２１からポート６の出力バス２
６に接続する。

【００３２】同様に他のスイッチ制御回路も各ポートの
入力に対応して設けられ、ｉを１から６の自然数とすれ
ばポートｉのスイッチ制御回路はスイッチｓｗｉ−１か
らｓｗｉ−６の開閉を制御し、ポートｉの入力バスを任
意のポートの出力バスに接続する。

【００３３】ユニキャストの場合はいずれか１つをスイ
ッチを閉じることによって入力ポートを任意の出力ポー
トを接続し、ブロードキャストの場合は全てのスイッチ
を閉じることによって入力ポートを全ての出力ポートに
同時に接続するように制御する。

【００３４】スイッチ制御回路はこのスイッチ制御に際
し、複数の入力ポートが同一の出力ポートに接続される
ことのないよう、出力ポートの接続権の調停を行なう。
この出力ポートの接続権の調停回路は通常のバス接続さ
れたシステムのバス権調停回路と同一であり本実施例で
は説明を省略する。

【００３５】図３は各ユニットが持つ本発明の特徴であ
るユニットを識別するためのレジスタｉｄｒの内容によ
るユニット識別方法の１例である。各ユニットは図３に
示された情報を各ユニットのユニット識別レジスタｉｄ
ｒに保持しているものとする。

【００３６】図４は本実施例の各ユニットが生成するデ
ータ転送の種類ｔｒｔｙｐを示している。本実施例では
データ転送の種類ｔｒｔｙｐは （１）非コヒーレント
ブロックリード要求、（２）非コヒーレントブロックリ
ード応答、（３）非コヒーレントブロックライト要求、
（４）非コヒーレントワードリード要求、（５）非コヒ
ーレントワードリード応答、（６）非コヒーレントワー
ドライト要求、（７）コヒーレント共有ブロックリード
要求、（８）コヒーレント排他ブロックリード要求 の
８種類である。

【００３７】図５は本実施例のシステムにおけるアドレ
ス空間の割り当てを示している。本実施例では０番地以
上Ａ番地未満の領域がメモリユニット０に設けられたメ
インメモリに、Ａ番地以上Ｂ番地未満の領域がメモリユ
ニット１に設けられたメインメモリに、Ｂ番地以上の領
域がメモリマップされた制御レジスタなどのためのＩ／
Ｏ空間として割り当てられている。

【００３８】本実施例では各ユニットの制御レジスタが
マップされるＩ／Ｏ空間のアドレスはポート対応に決め
られており、Ｂ番地以上Ｃ番地未満の領域がポート１の
ユニット、Ｃ番地以上Ｄ番地未満の領域がポート２のユ
ニット、Ｄ番地以上Ｅ番地未満の領域がポート３のユニ
ット、Ｅ番地以上Ｆ番地未満の領域がポート４のユニッ
ト、Ｆ番地以上Ｇ番地未満の領域がポート５のユニッ
ト、Ｇ番地以上ＭＡＸ番地未満の領域がポート６のユニ
ットに割り当てられている。

【００３９】図６は本実施例での転送先識別レジスタｄ
ｒの値である。本実施例ではアドレス空間のメモリ領域
がどのポートのメモリユニットに設けられているかを識
別するために、転送先識別レジスタｄｒとして２つのポ
ート番号を保持できるようにしている。

【００４０】転送先識別レジスタｄｒの値は、本発明の
特徴であるユニット識別レジスタｉｄｒの情報を元に設
定される。この動作に関しては後ほど詳細に述べる。

【００４１】上記データ転送の種類ｔｒｔｙｐとアドレ
ス空間の割り付け方はバス接続されたシステムにおいて
用いられるデータ転送の種類、アドレス空間の割り付け
方と同一であり本発明に特有のものではない。

【００４２】本発明では、上記データ転送の種類と転送
されるデータのアドレスおよび本発明の特徴である転送
先識別レジスタｄｒを用い、各ユニットの本発明の特徴
である接続情報生成回路が転送先を決定し、図７に示す
５種類の制御情報ｓｃｃｔｌと共にシステム接続部にデ
ータ転送要求を出す。

【００４３】次に本実施例の各ユニットから要求される
データ転送の種類ｔｒｔｙｐについて説明する。

【００４４】マルチプロセッサシステムでは、データの
読み出しを行なう場合は読み出し行なう時点で本来メイ
ンメモリに存在するべき最新のデータを読み出す必要が
あり、最新のデータを他のプロセッサユニットが保持し
ていないかを確認するためコヒーレント共有ブロックリ
ード要求またはコヒーレント排他ブロックリード要求に
よって読み出しを行なう。

【００４５】書き込みを行なう場合には、他のプロセッ
サユニットが古いデータを保持しないようにするため、
コヒーレント排他リード要求によって１度そのデータの
読み出しを行なう。

【００４６】読み出し要求時には、そのデータのアドレ
スを他のプロセッサユニットに伝え、コヒーレンシをチ
ェックする必要があるが、読み出されたデータを転送す
る場合にはコヒーレンシチェックは不要であり、リード
応答には非コヒーレントブロックリード応答や非コヒー
レントワードリード応答が用いられる。

【００４７】プロセッサユニットはあるデータを書き換
えてキャッシュメモリに持っている場合、キャッシュメ
モリのリプレースまたは他のプロセッサユニットからの
そのデータに対するコヒーレントリード要求を検出した
場合、書き換えたデータを転送しなければならない。こ
のときは、それぞれ非コヒーレントブロックライト要求
または非コヒーレントブロックリード応答でデータを転
送する。

【００４８】全てのデータがキャッシュメモリに保持さ
れる訳ではなく、例えば非キャッシュ領域が決められて
いる場合、プロセッサユニットは非コヒーレントブロッ
クリード要求でデータの読み出す。また、Ｉ／Ｏレジス
タのようにブロック単位に読み出し／書き込みを行なわ
ないデータ（ワードデータ）はキャッシングされないた
め、プロセッサユニットは非コヒーレントワードリード
要求や非コヒーレントワードライト要求を用いる。

【００４９】各ユニットから要求されるデータ転送はそ
の種類ｔｒｔｙｐに応じて転送に要するサイクルが異な
る。転送に要するサイクル数はシステム接続部の制御情
報として必要であり、説明のため本実施例では、リード
要求はアドレスを転送する１サイクル、ブロックライト
要求は５サイクル、ブロックリード応答は４サイクル、
ワードライト要求は２サイクル、ワードリード応答は１
サイクルで転送するものとする。

【００５０】図７は上記データ転送の種類ｔｒｔｙｐと
転送されるデータのアドレスから接続情報生成回路によ
って生成されるシステム接続部への制御情報ｓｃｃｔｌ
を示している。データ転送の種類ｔｒｔｙｐはそれ自身
がデータとして転送先のユニットに送られるため、シス
テム接続部への制御情報ｓｃｃｔｌはユニキャストかブ
ロードキャストかという情報、転送に要するサイクル
数、転送元のポート番号と転送先のポート番号だけでよ
い。

【００５１】接続情報生成回路は、データ転送の種類ｔ
ｒｔｙｐを元にユニキャストかブロードキャストかとい
う情報、転送に要するサイクル数を以下のように生成す
る。非コヒーレントブロックリード要求である場合、１
サイクルのユニキャスト。

【００５２】非コヒーレントブロックリード応答である
場合、４サイクルのユニキャスト。

【００５３】非コヒーレントブロックライト要求である
場合、５サイクルのユニキャスト。

【００５４】非コヒーレントワードリード要求である場
合、１サイクルのユニキャスト。

【００５５】非コヒーレントワードリード応答である場
合、１サイクルのユニキャスト。

【００５６】非コヒーレントワードライト要求である場
合、２サイクルのユニキャスト。

【００５７】コヒーレント共有ブロックリード要求また
はコヒーレント排他ブロックリード要求である場合、１
サイクルのブロードキャスト。

【００５８】接続情報生成回路は、転送元のポート番号
として自身の接続されているポート番号を制御情報ｓｃ
ｃｔｌのｓｒｃフィールドに埋め込む。

【００５９】接続情報生成回路は、データ転送の種類ｔ
ｒｔｙｐおよびそのデータのアドレスと転送先識別レジ
スタｄｒを元に転送先のポート番号を生成し制御情報ｓ
ｃｃｔｌのｄｅｓｔフィールドに埋め込む。

【００６０】要求されたデータ転送がリード要求に対す
る応答である場合は、リード要求時にシステム接続部に
出された制御情報ｓｃｃｔｌのｓｒｃフィールドに含ま
れる要求元のポート番号をｄｅｓｔフィールドに埋め込
む。

【００６１】要求されたデータ転送がライト要求やリー
ド要求である場合はユニキャストかブロードキャストか
に関わらずそのアドレスがメモリ空間にあれば、図６に
示されるように０番地以上Ａ番地未満の領域であればｄ
ｒ０の値である１を、Ａ番地以上Ｂ番地未満の領域であ
ればｄｒ１の値である４を転送先のポート番号としてｄ
ｅｓｔフィールドに埋め込む。そのアドレスがＩ／Ｏ空
間にあれば、図５に示されるようにＢ番地以上Ｃ番地未
満の領域であれば１、Ｃ番地以上Ｄ番地未満の領域であ
れば２、Ｄ番地以上Ｅ番地未満の領域であれば３、Ｅ番
地以上Ｆ番地未満の領域であれば４、Ｆ番地以上Ｇ番地
未満の領域であれば５、Ｇ番地以上ＭＡＸ番地未満の領
域であれば６を転送先のポート番号としてｄｅｓｔフィ
ールドに埋め込む。

【００６２】以上の説明から明らかなように、転送先識
別レジスタｄｒに値を設定する前に転送先のポート番号
を決定し、システム接続部を介してデータ転送を行なえ
るのは、アドレス固定にポート番号が決められているＩ
／Ｏ空間に対するユニキャストだけである。

【００６３】このため、本発明のマルチプロセッサシス
テム上でバス接続されたシステムで動作しているソフト
ウエアを変更することなく動作させるためには、Ｉ／Ｏ
空間に対するユニキャスト転送だけで転送先識別レジス
タｄｒに正しく値を設定する手順が存在し、この転送先
識別レジスタｄｒに正しく値を設定した後メモリ空間に
対するユニキャストやブロードキャスト転送を用いるよ
うにしなければならない。次にこの手順について説明す
る。

【００６４】本実施例では、各ユニットが持っているユ
ニット識別レジスタｉｄｒおよび転送先識別レジスタｄ
ｒは、接続されたポートのＩ／Ｏ空間にマップされてい
るＩ／Ｏレジスタであり、各ポートのＩ／Ｏ空間内のオ
フセットアドレスは共通に決められている。

【００６５】各プロセッサユニットはリセット直後に実
行されるブートプログラムを保持するＲＯＭを持ってお
り、リセット直後のプロセッサはそのブートプログラム
に従いプロセッサ自身、プロセッサユニット内のキャッ
シュメモリを初期化する。この初期化の段階ではシステ
ム接続部に対するデータの転送要求は発生しない。

【００６６】本実施例では、この初期化の課程で複数あ
るプロセッサユニットの中から１つだけ主プロセッサユ
ニットが選ばれるものとする。例えば、主プロセッサユ
ニットとなるプロセッサユニットだけブートプログラム
の一部が他のプロセッサユニットのブートプログラムと
異なるようにする。あるいはポート対応にプロセッサユ
ニットであるか否かを知らせる信号を設けてあれば、シ
ステム接続部１００からポート番号が最も小さいプロセ
ッサユニットであるか否かを伝える信号を設けることは
容易である。

【００６７】また、リセット直後のシステム接続部１０
０は各ポートからのデータ転送要求を待っており、なに
もしていない状態にある。

【００６８】プロセッサユニット内の初期化を終了した
プロセッサユニットは、主プロセッサユニットでなけれ
ば主プロセッサユニットからの割り込み待ちの状態に入
る。プロセッサユニット内の初期化を終了した主プロセ
ッサユニットは、Ｉ／Ｏ空間に対するユニキャストによ
って、ポート番号順に各ポートに接続されたユニットの
ユニット識別レジスタｉｄｒを読み出し、メモリユニッ
トがどのポートに接続されているかを認識する。

【００６９】この後、Ｉ／Ｏ空間に対するユニキャスト
によって、メモリユニットが接続されていたポート番号
を各ユニットの転送先識別レジスタｄｒに設定する。

【００７０】以上の手順によって、Ｉ／Ｏ空間に対する
ユニキャスト転送だけを用いて転送先識別レジスタｄｒ
に正しく値を設定することができる。

【００７１】上記実施例では、Ｉ／Ｏ空間はポート対応
にアドレス空間に割り付けられていた。このため、Ｉ／
Ｏ空間に対するユニキャストで転送先識別レジスタｄｒ
に値を設定する方法を示した。しかし、バス接続された
システムと同様に、各ユニットにそのユニットのＩ／Ｏ
レジスタに対するアクセスか否かを、アドレスによって
取捨する機構を持たせることにより、Ｉ／Ｏ空間に対す
るユニキャストに代えてＩ／Ｏ空間に対するブロードキ
ャストだけを用いて転送先識別レジスタｄｒに値を設定
することもできる。

【００７２】上記実施例では、説明を簡単にするためメ
モリユニットは１種類しかないものとしている。このた
め、１つのメモリユニットのメモリ容量によって決まる
固定アドレスＡ番地を基準に、メモリ空間もＡ番地未満
の領域とＡ番地以降の領域の２つに決められている。

【００７３】異なるメモリ容量を持つメモリユニットが
接続されることがある場合には次の２つの手段を設けれ
ばよいことは明らかである。

【００７４】（１）転送先識別レジスタｄｒにはポート
番号だけでなく、そのメモリユニットが割り当てられる
アドレス領域の最小アドレスと最大アドレスを保持する
ようにする。

【００７５】（２）接続情報生成回路では転送するデー
タのアドレスを上記最小アドレスと最大アドレスと比較
し、アドレス領域にある場合に、そのポート番号をｄｅ
ｓｔフィールドに埋め込むようにする。

【００７６】上記実施例では、転送先識別レジスタｄｒ
は２つのポートに対応する分だけしか情報を保持できな
いため、接続可能なメモリユニットは最大２つである。
接続可能なメモリユニットの数を増やすためには転送先
識別レジスタｄｒにそのポート数分だけの情報を保持で
きるようにすればよいことは明白である。

【００７７】上記実施例では、Ｉ／Ｏ空間はポート対応
に固定アドレスが定められている。しかし、上記実施例
でポート対応にアドレスが固定されている必要があるの
はユニット識別レジスタｉｄｒおよび転送先識別レジス
タｄｒだけであり、これらのレジスタは固定アドレスに
割り付け、その他のＩ／Ｏレジスタはメモリ空間と同様
にそのＩ／Ｏ空間の領域の最小アドレスと最大アドレス
とポート番号を保持する、転送先識別レジスタｄｒと同
等の機能を有する手段を持つこともできる。

【００７８】次に図１を用いて第２の実施例について、
図２の第１の実施例との相違点を中心に説明する。

【００７９】第１の実施例はアドレススヌープを実現す
る方法としてブロードキャストを用いる例を示した。第
２の実施例はマルチキャストを用いアドレススヌープに
参加する必要のあるユニットに対してだけコヒーレント
リードトランザクションを転送するようにした例であ
る。

【００８０】第２の実施例では、システム接続部１００
は本発明の特徴の一つであるマルチキャストレジスタを
ｍｃｒＡ１８０、ｍｃｒＢ１９０の２つ有しており、ス
イッチ制御回路１１０から１６０がマルチキャストレジ
スタｍｃｒを参照してスイッチを制御する信号を生成す
る点が第１の実施例と異なっている。

【００８１】マルチキャストレジスタｍｃｒは第１の実
施例の転送先識別レジスタｄｒと同様にユニット識別レ
ジスタｉｄｒの情報を元に設定されるレジスタであり、
ポート対応にマルチキャスト対象が接続されているポー
トであれば１、そうでないときに０の値を保持する。

【００８２】図８はアドレススヌープを実現するためマ
ルチキャスト対象としてプロセッサユニットが接続され
ているポート３、ポート４およびポート６を選択しマル
チキャストレジスタｍｃｒＡ１８０に、マルチキャスト
対象として入出力ユニット７０が接続されているポート
１を選択しマルチキャストレジスタｍｃｒＢ１９０に値
を設定した例を示している。

【００８３】図９は第２の実施例のシステム接続部１０
０のスイッチｓｗｉ−ｊの回路を示している。第１の実
施例ではスイッチｓｗｉ−ｊは、信号ｏｎ−ｉｊだけで
制御されていたが、図９ではさらにｍｃＡ−ｉまたはｍ
ｃＢ−ｉが１の時それぞれマルチキャストレジスタｍｃ
ｒＡからの信号ｍｃｒＡ−ｊ、ｍｃｒＢからの信号ｍｃ
ｒＢ−ｊの値によって接続するか否かが決まるように作
られている。

【００８４】これによって、アドレススヌープを行なう
場合であれば、ｍｃ０−ｉを１にすることによって３つ
のプロセッサユニットとｄｅｓｔで示されるメモリユニ
ットに対し同時にコヒーレントリード要求を出すことが
できる。

【００８５】第２の実施例では図１０に示されるように
システム接続部への制御情報ｓｃｃｔｌの種類としてマ
ルチキャストレジスタｍｃｒＡ、ｍｃｒＢに対応して２
つのマルチキャストが追加され、コヒーレント共有ブロ
ックリード要求またはコヒーレント排他ブロックリード
要求である場合、実施例１のブロードキャストに替わり
マルチキャストＡが用いられる。

【００８６】マルチキャストレジスタｍｃｒは第１の実
施例の転送先識別レジスタｄｒと同様の手順で、ユニッ
ト識別レジスタｉｄｒの情報を元にＩ／Ｏ空間に対する
ユニキャスト転送だけで設定できることは明白であり、
設定後にマルチキャスト転送を用いるようにする。

【００８７】マルチキャストレジスタｍｃｒはそのレジ
スタを用いるマルチキャスト転送要求が発行される直前
に設定されていればよい。このため、初期設定で固定値
に設定するだけではなくソフトウエアでマルチキャスト
レジスタｍｃｒの内容を書き換えることによって、マル
チキャスト転送先を変更することもできる。

【００８８】上記実施例ではマルチキャストレジスタｍ
ｃｒはシステム接続部１００に設けられているが、マル
チキャストレジスタｍｃｒを各ユニットに設け、システ
ム接続部１００への制御情報ｓｃｃｔｌにその内容を含
めることもできる。

【００８９】上記実施例ではポート毎にマルチキャスト
レジスタｍｃｒの１ビットを対応させているが、システ
ム接続部１００のポートを例えばポート１と２、３と
４、５と６の３グループに分け、１グループ内では同じ
種類のユニットだけを接続するようにし、グループ対応
にマルチキャストレジスタｍｃｒのビットを対応させる
こともできる。これによってマルチキャストレジスタｍ
ｃｒを有するハードウエアの増加を少なくすることがで
きる。

【００９０】

【発明の効果】多数台のプロセッサを接続することがで
きる。

【図面の簡単な説明】

【図１】本発明の実施例ブロック図。

【図２】本発明の実施例ブロック図。

【図３】ユニット識別法を示す表図。

【図４】デ−タ転送の種類を示す表図。

【図５】アドレス割当てを示す表図。

【図６】転送先識別レジスタを示す表図。

【図７】制御情報を示す表図。

【図８】レジスタを示す表図。

【図９】スイッチの回路図。

【図１０】接続部制御情報を示す表図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 剛久 神奈川県川崎市幸区鹿島田890番地 株式 会社日立製作所情報・通信開発本部内 (72)発明者 持田 哲也 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 柴田 正文 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 田中 洋一 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 石井 保弘 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内

Claims (8)

【特許請求の範囲】
1. 【請求項１】少なくとも１つ以上のプロセッサを有する
   プロセッサユニット、メインメモリの一部を有するメモ
   リユニット、入出力装置を接続する入出力ユニットおよ
   びシステム接続部からなるマルチプロセッサシステムで
   あり、該システム接続部はポート番号によって識別され
   る複数のポートを持ち、該１つのポートには前記プロセ
   ッサユニット、メモリユニット、入出力ユニットのいず
   れか１つを接続することが可能であり、前記プロセッサ
   ユニット、メモリユニット、入出力ユニットを少なくと
   もそれぞれ１つ以上該ポートに接続することによってシ
   ステムを構成するマルチプロセッサシステムであり、該
   システム接続部は任意のポート間で１対１にデータを転
   送する（以下ユニキャストと呼ぶ）機構を有し、さら
   に、１つのポートから全てのポートに対してデータを転
   送する（以下ブロードキャストと呼ぶ）機構を有し、転
   送先ポートが異なる複数のユニキャストを同時に実行す
   る機構を有するマルチプロセッサシステムにおいて、該
   システム接続部の各ポートに接続されているユニットを
   識別する第１の手段を有し、該第１の手段によって得ら
   れた情報とデータ転送の種類あるいは／および転送され
   るデータのアドレスに基づいてユニキャストでデータ転
   送をするかブロードキャストでデータ転送をするかを決
   定する第２の手段およびユニキャスト時のデータの転送
   先ポートを決定するための情報を保持する第３の手段を
   有することを特徴とするマルチプロセッサシステム。
2. 【請求項２】前記第１項のマルチプロセッサシステムで
   あり、さらに、該システム接続部は任意のポート間から
   複数のポートに対し１対多にデータを転送する（以下マ
   ルチキャストと呼ぶ）機構を有し、転送先ポートが異な
   る複数のユニキャスト、マルチキャストを同時に実行す
   る機構を有するマルチプロセッサシステムにおいて、さ
   らに、該システム接続部の各ポートに接続されているユ
   ニットを識別する該第１の手段によって得られた情報と
   データ転送の種別あるいは／およびデータ転送先アドレ
   スに基づいてマルチキャスト時のデータの転送先ポート
   を決定するための情報を保持する第４の手段を有するこ
   とを特徴とするマルチプロセッサシステム。
3. 【請求項３】前記第１項または第２項のマルチプロセッ
   サシステムであり、該第１の手段が各ユニットに属して
   いるシステムにおいて、まず、ユニキャスト機構を用い
   て第１の手段を読み出し、接続されているユニットを識
   別し、次に、該識別情報に基づいて、ユニキャスト機構
   を用いて第３および第４の手段を設定し、該第３および
   第４の手段の設定後、ブロードキャスト機構あるいはマ
   ルチキャスト機構を用いてデータ転送を開始することを
   特徴とするブロードキャスト方法あるいはマルチキャス
   ト方法。
4. 【請求項４】前記第１項または第２項のマルチプロセッ
   サシステムであり、該第１の手段が各ユニットに属して
   いるシステムであり、さらに、各ユニットがそれぞれ、
   ブロードキャストされた読み出し／書き込み要求のアド
   レスが、そのユニットに属する資源に割り当てられたも
   のか否かを判別し、前者の場合要求された読み出し／書
   き込みを行ない、後者の場合は読み出し／書き込み要求
   を無視する機構を有するシステムにおいて、まず、ブロ
   ードキャスト機構を用いて第１の手段を読み出し、接続
   されているユニットを識別し、次に、該識別情報に基づ
   いて、ブロードキャスト機構を用いて第３および第４の
   手段を設定し、該第３および第４の手段の設定後、ユニ
   キャスト機構あるいはマルチキャスト機構を用いてデー
   タ転送を開始することを特徴とするブロードキャスト方
   法あるいはマルチキャスト方法。
5. 【請求項５】前記第２項のマルチプロセッサシステムに
   おいて、該第４の手段を各ユニットに持つことを特徴と
   するマルチプロセッサシステム。
6. 【請求項６】前記第２項のマルチプロセッサシステムに
   おいて、該第４の手段を該システム接続部に持つことを
   特徴とするマルチプロセッサシステム。
7. 【請求項７】前記第２項のマルチプロセッサシステムで
   あり、第４の手段が保持する1ビットの情報が1つのポー
   トに対応しており、第４の手段の保持する情報によって
   指定されたポート対しデータ転送を行なうマルチキャス
   ト機構を有することを特徴とするマルチプロセッサシス
   テム。
8. 【請求項８】前記第２項のマルチプロセッサシステムで
   あり、第４の手段が保持する1ビットの情報が複数のポ
   ートをまとめた1つのグループに対応しており、第４の
   手段の保持する情報によって指定された該グループに属
   する全てのポート対しデータ転送を行なうマルチキャス
   ト機構を有することを特徴とするマルチプロセッサシス
   テム。