JPH09138711A - プログラマブル電源装置 - Google Patents
プログラマブル電源装置Info
- Publication number
- JPH09138711A JPH09138711A JP7297944A JP29794495A JPH09138711A JP H09138711 A JPH09138711 A JP H09138711A JP 7297944 A JP7297944 A JP 7297944A JP 29794495 A JP29794495 A JP 29794495A JP H09138711 A JPH09138711 A JP H09138711A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- power amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 負荷回路において短絡が発生した場合、電力
増幅器が破損したり、その後、回路が回復した際に負荷
回路に異常電圧が印加されることにより負荷回路が破損
する虞れがある。 【解決手段】 電力増幅器３から出力される電圧ＶOが
予め決められた一定の値以上の場合、電力増幅器３にお
ける増幅動作のためにフローティング電源回路５から印
加される負の印加電圧Ｖ4を一定とし、電力増幅器３か
ら出力される電圧ＶOが予め決められた一定の値以下の
場合、電力増幅器３における増幅動作のためにフローテ
ィング電源回路４から印加される正の印加電圧Ｖ3を一
定とする構成とする。
増幅器が破損したり、その後、回路が回復した際に負荷
回路に異常電圧が印加されることにより負荷回路が破損
する虞れがある。 【解決手段】 電力増幅器３から出力される電圧ＶOが
予め決められた一定の値以上の場合、電力増幅器３にお
ける増幅動作のためにフローティング電源回路５から印
加される負の印加電圧Ｖ4を一定とし、電力増幅器３か
ら出力される電圧ＶOが予め決められた一定の値以下の
場合、電力増幅器３における増幅動作のためにフローテ
ィング電源回路４から印加される正の印加電圧Ｖ3を一
定とする構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路に関し、
特に、プログラマブル電源回路に関する。
特に、プログラマブル電源回路に関する。
【０００２】
【従来の技術】図８は、従来のプログラマブル電源装置
の一構成例を示す回路図である。
の一構成例を示す回路図である。
【０００３】本従来例は図８に示すように、電源電圧を
生成し、出力する出力電圧制御回路１０１と、出力電圧
制御回路１０１において出力された電圧を増幅する出力
電圧増幅回路１０２と、電力を増幅する電力増幅器１０
３と、電力増幅器１０３に電圧を印加するフローティン
グ電源回路１０５と、負荷回路１０４とから構成されて
おり、フローティング電源回路１０５内には、電源
Ｖ1，Ｖ2と、遅延回路１０５ａ，１０５ｂと、トランジ
スタＱ1，Ｑ2とが設けられ、トランジスタＱ1には、外
部の電源からＶDDが、トランジスタＱ2は外部の電源か
らＶSSがそれぞれ印加されている。
生成し、出力する出力電圧制御回路１０１と、出力電圧
制御回路１０１において出力された電圧を増幅する出力
電圧増幅回路１０２と、電力を増幅する電力増幅器１０
３と、電力増幅器１０３に電圧を印加するフローティン
グ電源回路１０５と、負荷回路１０４とから構成されて
おり、フローティング電源回路１０５内には、電源
Ｖ1，Ｖ2と、遅延回路１０５ａ，１０５ｂと、トランジ
スタＱ1，Ｑ2とが設けられ、トランジスタＱ1には、外
部の電源からＶDDが、トランジスタＱ2は外部の電源か
らＶSSがそれぞれ印加されている。
【０００４】なお、本従来例におけるプログラマブル電
源装置は、負荷回路１０４に印加される電圧が電力増幅
器１０３の耐電圧を超えている場合における例である。
源装置は、負荷回路１０４に印加される電圧が電力増幅
器１０３の耐電圧を超えている場合における例である。
【０００５】また、図９は、図８に示した遅延回路１０
５ａ，１０５ｂの回路構成を示す図である。
５ａ，１０５ｂの回路構成を示す図である。
【０００６】遅延回路１０５ａ，１０５ｂは図９に示す
ように、抵抗１０５ｃとコンデンサ１０５ｄとから構成
されており、電力増幅器１０３の出力が電力増幅器１０
３の電源端子に正帰還して電力増幅器１０３において発
生する誤動作を防止するために設けられている。
ように、抵抗１０５ｃとコンデンサ１０５ｄとから構成
されており、電力増幅器１０３の出力が電力増幅器１０
３の電源端子に正帰還して電力増幅器１０３において発
生する誤動作を防止するために設けられている。
【０００７】以下に、上記のように構成されたプログラ
マブル電源装置の動作について説明する。
マブル電源装置の動作について説明する。
【０００８】出力電圧制御回路１０１から電源電圧が出
力されると、出力された電圧は出力電圧増幅回路１０２
において増幅され、電力増幅器１０３に入力される。
力されると、出力された電圧は出力電圧増幅回路１０２
において増幅され、電力増幅器１０３に入力される。
【０００９】そして、電力増幅器１０３において電力の
増幅が行われるが、その際、電力増幅器１０３に対して
フローティング電源回路１０５から増幅動作のための正
及び負の電圧が印加される。
増幅が行われるが、その際、電力増幅器１０３に対して
フローティング電源回路１０５から増幅動作のための正
及び負の電圧が印加される。
【００１０】フローティング電源回路１０５から印加さ
れる印加電圧は、Ｖ1，Ｖ2のそれぞれからトランジスタ
Ｑ1，Ｑ2のそれぞれのベース−エミッタ間の電圧を差し
引いたＶ3，Ｖ4となる。
れる印加電圧は、Ｖ1，Ｖ2のそれぞれからトランジスタ
Ｑ1，Ｑ2のそれぞれのベース−エミッタ間の電圧を差し
引いたＶ3，Ｖ4となる。
【００１１】これにより、電力増幅器１０３の耐電圧を
超えた電圧が一定の出力電圧ＶOとなり、負荷回路１０
４に供給される。
超えた電圧が一定の出力電圧ＶOとなり、負荷回路１０
４に供給される。
【００１２】図１０は、図８に示したプログラマブル電
源回路においてフローティング電源回路１０５から電力
増幅器１０３に印加される電圧と電力増幅器１０３から
出力される電圧との関係を示す図である。
源回路においてフローティング電源回路１０５から電力
増幅器１０３に印加される電圧と電力増幅器１０３から
出力される電圧との関係を示す図である。
【００１３】図１０に示すように、本従来例において
は、電力増幅器１０３から出力される電圧、すなわち、
負荷回路１０４に供給される電圧ＶOは、その値が変化
した場合においても、フローティング電源回路１０５か
ら電力増幅器１０３に印加される電圧Ｖ3とＶ4との範囲
内にある。
は、電力増幅器１０３から出力される電圧、すなわち、
負荷回路１０４に供給される電圧ＶOは、その値が変化
した場合においても、フローティング電源回路１０５か
ら電力増幅器１０３に印加される電圧Ｖ3とＶ4との範囲
内にある。
【００１４】
【発明が解決しようとする課題】図１１は、図８に示し
たプログラマブル回路における負荷回路１０４において
短絡が発生した場合の負荷回路１０４に供給される電圧
とフローティング電源回路１０５から電力増幅器１０３
に印加される電圧との関係を示す図である。
たプログラマブル回路における負荷回路１０４において
短絡が発生した場合の負荷回路１０４に供給される電圧
とフローティング電源回路１０５から電力増幅器１０３
に印加される電圧との関係を示す図である。
【００１５】図１１に示すように、負荷回路１０４にお
いて短絡が発生した場合、負荷回路１０４に供給される
電圧ＶOが、フローティング電源回路１０５から電力増
幅器１０３に印加される電圧Ｖ3，Ｖ4の範囲外となる。
これは、遅延回路５ａ，５ｂによりＶ3，Ｖ4がＶOより
遅延されているためである。
いて短絡が発生した場合、負荷回路１０４に供給される
電圧ＶOが、フローティング電源回路１０５から電力増
幅器１０３に印加される電圧Ｖ3，Ｖ4の範囲外となる。
これは、遅延回路５ａ，５ｂによりＶ3，Ｖ4がＶOより
遅延されているためである。
【００１６】負荷回路１０４に供給される電圧ＶOが、
フローティング電源回路１０５から電力増幅器１０３に
印加される電圧Ｖ3，Ｖ4の範囲外となった場合、電力増
幅器１０３が破損したり、その後、負荷回路１０４が短
絡状態から回復した際に、電力増幅器１０３の誤動作に
より出力電圧増幅器１０２が誤動作を起こし、負荷回路
１０４に異常電圧が印加されたりしてしまう虞れがあ
る。
フローティング電源回路１０５から電力増幅器１０３に
印加される電圧Ｖ3，Ｖ4の範囲外となった場合、電力増
幅器１０３が破損したり、その後、負荷回路１０４が短
絡状態から回復した際に、電力増幅器１０３の誤動作に
より出力電圧増幅器１０２が誤動作を起こし、負荷回路
１０４に異常電圧が印加されたりしてしまう虞れがあ
る。
【００１７】また、ＶDD及びＶSSにおいては、負荷回路
１０４に印加する最大電圧とフローティング電源回路１
０５の動作可能電圧とを加算した電圧が必要であるた
め、ある程度以上の電圧が必要であり、さらに、フロー
ティング電源回路１０５内のトランジスタＱ1，Ｑ2のそ
れぞれのコレクタ−エミッタ間の電圧ＶCEは、負荷回路
１０４に供給される電圧ＶOにより変化し、トランジス
タＱ1のコレクタ−エミッタ間の電圧ＶCE1においては電
圧ＶOが低いほど、また、トランジスタＱ2のコレクタ−
エミッタ間の電圧ＶCE2においては電圧ＶOが高いほど大
きくなる。
１０４に印加する最大電圧とフローティング電源回路１
０５の動作可能電圧とを加算した電圧が必要であるた
め、ある程度以上の電圧が必要であり、さらに、フロー
ティング電源回路１０５内のトランジスタＱ1，Ｑ2のそ
れぞれのコレクタ−エミッタ間の電圧ＶCEは、負荷回路
１０４に供給される電圧ＶOにより変化し、トランジス
タＱ1のコレクタ−エミッタ間の電圧ＶCE1においては電
圧ＶOが低いほど、また、トランジスタＱ2のコレクタ−
エミッタ間の電圧ＶCE2においては電圧ＶOが高いほど大
きくなる。
【００１８】これにより、トランジスタＱ1，Ｑ2の消費
電力が大きくなり、大型の部品や放熱器が必要となるた
め、製造コストが増大してしまう虞れがある。
電力が大きくなり、大型の部品や放熱器が必要となるた
め、製造コストが増大してしまう虞れがある。
【００１９】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、部品の誤動
作や破損が生じる虞れがなく、かつ、製造コストが増大
することのないプログラマブル電源装置を提供すること
を目的とする。
する問題点に鑑みてなされたものであって、部品の誤動
作や破損が生じる虞れがなく、かつ、製造コストが増大
することのないプログラマブル電源装置を提供すること
を目的とする。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に本発明は、電源電圧を生成し、出力する出力電圧制御
回路と、該電源電圧制御回路において出力された電源電
圧を増幅する出力電源増幅回路及び電力増幅器と、該電
力増幅器から出力される電圧と外部から印加される電圧
とにより前記電力増幅器における電圧増幅のための正及
び負の印加電圧を生成し、前記電力増幅器に印加するフ
ローティング電源回路とを有し、前記正の印加電圧は、
常に前記電力増幅器から出力される電圧よりも大きな値
に、かつ、前記負の印加電圧は、常に前記電力増幅器か
ら出力される電圧よりも小さな値に設定されているプロ
グラマブル電源装置において、前記フローティング電源
回路は、前記電力増幅器から出力される電圧が予め決め
られた一定の値以上の場合に前記負の印加電圧を一定と
し、前記電力増幅器から出力される電圧が予め決められ
た一定の値以下の場合に前記正の印加電圧を一定とする
ことを特徴とする。
に本発明は、電源電圧を生成し、出力する出力電圧制御
回路と、該電源電圧制御回路において出力された電源電
圧を増幅する出力電源増幅回路及び電力増幅器と、該電
力増幅器から出力される電圧と外部から印加される電圧
とにより前記電力増幅器における電圧増幅のための正及
び負の印加電圧を生成し、前記電力増幅器に印加するフ
ローティング電源回路とを有し、前記正の印加電圧は、
常に前記電力増幅器から出力される電圧よりも大きな値
に、かつ、前記負の印加電圧は、常に前記電力増幅器か
ら出力される電圧よりも小さな値に設定されているプロ
グラマブル電源装置において、前記フローティング電源
回路は、前記電力増幅器から出力される電圧が予め決め
られた一定の値以上の場合に前記負の印加電圧を一定と
し、前記電力増幅器から出力される電圧が予め決められ
た一定の値以下の場合に前記正の印加電圧を一定とする
ことを特徴とする。
【００２１】また、前記フローティング電源回路は、前
記印加電圧の出力を前記電力増幅器からの出力に対して
遅らせる遅延回路を具備することを特徴とする。
記印加電圧の出力を前記電力増幅器からの出力に対して
遅らせる遅延回路を具備することを特徴とする。
【００２２】（作用）上記のように構成された本発明に
おいては、電力増幅器から出力される電圧が予め決めら
れた一定の値以上の場合、電力増幅器における増幅動作
のためにフローティング電源回路から印加される負の印
加電圧が一定とされ、電力増幅器から出力される電圧が
予め決められた一定の値以下の場合、電力増幅器におけ
る増幅動作のためにフローティング電源回路から印加さ
れる正の印加電圧が一定とされるので、電力増幅器に接
続された負荷回路において短絡が生じた場合において
も、電力増幅器から出力される電圧が、正の印加電圧よ
りも大きくなったり、負の印加電圧よりも小さくなるこ
とはない。
おいては、電力増幅器から出力される電圧が予め決めら
れた一定の値以上の場合、電力増幅器における増幅動作
のためにフローティング電源回路から印加される負の印
加電圧が一定とされ、電力増幅器から出力される電圧が
予め決められた一定の値以下の場合、電力増幅器におけ
る増幅動作のためにフローティング電源回路から印加さ
れる正の印加電圧が一定とされるので、電力増幅器に接
続された負荷回路において短絡が生じた場合において
も、電力増幅器から出力される電圧が、正の印加電圧よ
りも大きくなったり、負の印加電圧よりも小さくなるこ
とはない。
【００２３】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００２４】（第１の実施の形態）図１は、本発明のプ
ログラマブル電源装置の第１の実施の形態を示す回路図
である。
ログラマブル電源装置の第１の実施の形態を示す回路図
である。
【００２５】本形態は図１に示すように、電源電圧を生
成し、出力する出力電圧制御回路１と、出力電圧制御回
路１において出力された電圧を増幅する出力電圧増幅回
路２と、電力を増幅する電力増幅器３と、電力増幅器３
に増幅動作のための正及び負の電圧を印加するフローテ
ィング電源回路５と、負荷回路４とから構成されてお
り、フローティング電源回路５内には、電源Ｖ1，Ｖ
2と、遅延回路５ａ，５ｂと、トランジスタＱ1，Ｑ
2と、ダイオードＤ1，Ｄ2とが設けられ、トランジスタ
Ｑ 1には外部の電源からＶDD1が、トランジスタＱ2には
外部の電源からＶSS1が、ダイオードＤ1には外部の電源
からＶDD2が、ダイオードＤ2には外部の電源からＶS S2
がそれぞれ印加されている。ここで、外部電源において
は、ＶDD1＞ＶDD2及びＶSS2＞ＶSS1の関係にあるものと
する。
成し、出力する出力電圧制御回路１と、出力電圧制御回
路１において出力された電圧を増幅する出力電圧増幅回
路２と、電力を増幅する電力増幅器３と、電力増幅器３
に増幅動作のための正及び負の電圧を印加するフローテ
ィング電源回路５と、負荷回路４とから構成されてお
り、フローティング電源回路５内には、電源Ｖ1，Ｖ
2と、遅延回路５ａ，５ｂと、トランジスタＱ1，Ｑ
2と、ダイオードＤ1，Ｄ2とが設けられ、トランジスタ
Ｑ 1には外部の電源からＶDD1が、トランジスタＱ2には
外部の電源からＶSS1が、ダイオードＤ1には外部の電源
からＶDD2が、ダイオードＤ2には外部の電源からＶS S2
がそれぞれ印加されている。ここで、外部電源において
は、ＶDD1＞ＶDD2及びＶSS2＞ＶSS1の関係にあるものと
する。
【００２６】なお、本形態におけるプログラマブル電源
装置は、負荷回路４に印加される電圧が電力増幅器３の
耐電圧を超えている場合における例である。
装置は、負荷回路４に印加される電圧が電力増幅器３の
耐電圧を超えている場合における例である。
【００２７】以下に、上記のように構成されたプログラ
マブル電源装置の動作について説明する。
マブル電源装置の動作について説明する。
【００２８】（１）ＶO＋Ｖ1−ＶBE1（トランジスタＱ1
におけるベース−エミッタ間電圧）＜ＶDD2−ＶF1（ダ
イオードＤ1における降下電圧）、つまり、ＶO＜ＶDD2
−ＶF1−Ｖ1＋ＶBE1の関係が成り立つ場合 フローティング電源回路５内のトランジスタＱ1がカッ
トオフの状態になり、電力増幅器３に印加される電圧Ｖ
3は、ＶDD2の一定の値となる。
におけるベース−エミッタ間電圧）＜ＶDD2−ＶF1（ダ
イオードＤ1における降下電圧）、つまり、ＶO＜ＶDD2
−ＶF1−Ｖ1＋ＶBE1の関係が成り立つ場合 フローティング電源回路５内のトランジスタＱ1がカッ
トオフの状態になり、電力増幅器３に印加される電圧Ｖ
3は、ＶDD2の一定の値となる。
【００２９】（２）ＶO＞ＶDD2−ＶF1−Ｖ1＋ＶBE1の関
係が成り立つ場合 フローティング電源回路５内のダイオードＤ1がカット
オフの状態になり、電力増幅器３に印加される電圧Ｖ3
は、ＶDD1よりトランジスタＱ1を通じてＶ3＝Ｖ O＋Ｖ1
−ＶBE1となる。
係が成り立つ場合 フローティング電源回路５内のダイオードＤ1がカット
オフの状態になり、電力増幅器３に印加される電圧Ｖ3
は、ＶDD1よりトランジスタＱ1を通じてＶ3＝Ｖ O＋Ｖ1
−ＶBE1となる。
【００３０】また、電力増幅器３に印加される電圧Ｖ4
においても同様に、ＶO＞ＶSS2＋ＶF 2（ダイオードＤ2
における降下電圧）＋Ｖ2−ＶBE2（トランジスタＱ2に
おけるベース−エミッタ間電圧）の関係が成り立つ場合
において電力増幅器３に印加される電圧Ｖ4は、ＶSS2の
一定の値となり、ＶO＜ＶSS2＋ＶF2＋Ｖ2−ＶBE2の関係
が成り立つ場合において電力増幅器３に印加される電圧
Ｖ4は、ＶSS1よりトランジスタＱ2を通じてＶ3＝ＶO−
Ｖ2＋ＶBE2となる。
においても同様に、ＶO＞ＶSS2＋ＶF 2（ダイオードＤ2
における降下電圧）＋Ｖ2−ＶBE2（トランジスタＱ2に
おけるベース−エミッタ間電圧）の関係が成り立つ場合
において電力増幅器３に印加される電圧Ｖ4は、ＶSS2の
一定の値となり、ＶO＜ＶSS2＋ＶF2＋Ｖ2−ＶBE2の関係
が成り立つ場合において電力増幅器３に印加される電圧
Ｖ4は、ＶSS1よりトランジスタＱ2を通じてＶ3＝ＶO−
Ｖ2＋ＶBE2となる。
【００３１】図２は、図１に示したプログラマブル電源
回路においてフローティング電源回路５から電力増幅器
３に印加される電圧と電力増幅器３から出力される電圧
との関係を示す図である。
回路においてフローティング電源回路５から電力増幅器
３に印加される電圧と電力増幅器３から出力される電圧
との関係を示す図である。
【００３２】図２に示すように、本形態においては、電
力増幅器３から出力される電圧、すなわち、負荷回路４
に供給される電圧ＶOは、その値が変化した場合におい
ても、フローティング電源回路５から電力増幅器３に印
加される電圧Ｖ3とＶ4との範囲内にある。
力増幅器３から出力される電圧、すなわち、負荷回路４
に供給される電圧ＶOは、その値が変化した場合におい
ても、フローティング電源回路５から電力増幅器３に印
加される電圧Ｖ3とＶ4との範囲内にある。
【００３３】図３は、図１に示したプログラマブル回路
における負荷回路４において短絡が発生した場合の負荷
回路４に供給される電圧とフローティング電源回路５か
ら電力増幅器３に印加される電圧との関係を示す図であ
る。
における負荷回路４において短絡が発生した場合の負荷
回路４に供給される電圧とフローティング電源回路５か
ら電力増幅器３に印加される電圧との関係を示す図であ
る。
【００３４】図３に示すように、本形態においては、負
荷回路４において短絡が発生した場合においても、負荷
回路４に供給される電圧ＶOが、フローティング電源回
路５から電力増幅器３に印加される電圧Ｖ3，Ｖ4の範囲
外となることはない。
荷回路４において短絡が発生した場合においても、負荷
回路４に供給される電圧ＶOが、フローティング電源回
路５から電力増幅器３に印加される電圧Ｖ3，Ｖ4の範囲
外となることはない。
【００３５】これにより、電力増幅器３において破損及
び誤動作が生じる虞れはなくなる。
び誤動作が生じる虞れはなくなる。
【００３６】また、電力増幅器３の出力電圧ＶOの電位
が低くなった場合は、トランジスタＱ1はカットオフさ
れるため、トランジスタＱ1のコレクタ−エミッタ間電
圧ＶCE 1は最大でもＶDD1−ＶDD2−ＶF1しかかからな
く、従来に対してトランジスタＱ1の消費電力が大幅に
軽減される。
が低くなった場合は、トランジスタＱ1はカットオフさ
れるため、トランジスタＱ1のコレクタ−エミッタ間電
圧ＶCE 1は最大でもＶDD1−ＶDD2−ＶF1しかかからな
く、従来に対してトランジスタＱ1の消費電力が大幅に
軽減される。
【００３７】同様に、電力増幅器３の出力電圧ＶOの電
位が高くなった場合は、トランジスタＱ2はカットオフ
されるため、トランジスタＱ2のコレクタ−エミッタ間
電圧Ｖ CE2は最大でもＶSS1−ＶSS2−ＶF2しかかからな
く、従来に対してトランジスタＱ2の消費電力が大幅に
軽減される。
位が高くなった場合は、トランジスタＱ2はカットオフ
されるため、トランジスタＱ2のコレクタ−エミッタ間
電圧Ｖ CE2は最大でもＶSS1−ＶSS2−ＶF2しかかからな
く、従来に対してトランジスタＱ2の消費電力が大幅に
軽減される。
【００３８】これにより、トランジスタＱ1，Ｑ2及びそ
れぞれに設けられる放熱器の大きさを小さくすることが
できる。
れぞれに設けられる放熱器の大きさを小さくすることが
できる。
【００３９】さらに、電力増幅器３に印加する電圧がＶ
DD2及びＶSS2である場合は、ＶDD2＜ＶDD1及びＶSS2＞
ＶSS1であるため、回路全体の消費電力が小さくなる。
DD2及びＶSS2である場合は、ＶDD2＜ＶDD1及びＶSS2＞
ＶSS1であるため、回路全体の消費電力が小さくなる。
【００４０】（第２の実施の形態）図４は、本発明のプ
ログラマブル電源装置の第２の実施の形態を示す回路図
である。
ログラマブル電源装置の第２の実施の形態を示す回路図
である。
【００４１】図４に示すように、本形態においては、フ
ローティング電源回路１５内にＤＣ／ＤＣ制御回路１６
と、ＤＣ／ＤＣコンバータ型電源１７ａ，１７ｂとが設
けられ、ＤＣ／ＤＣ制御回路１６において、電力増幅器
３から出力される電圧ＶOによりＤＣ／ＤＣコンバータ
型電源１７ａ，１７ｂがそれぞれ制御され、電力増幅器
３に印加される電圧が設定される。
ローティング電源回路１５内にＤＣ／ＤＣ制御回路１６
と、ＤＣ／ＤＣコンバータ型電源１７ａ，１７ｂとが設
けられ、ＤＣ／ＤＣ制御回路１６において、電力増幅器
３から出力される電圧ＶOによりＤＣ／ＤＣコンバータ
型電源１７ａ，１７ｂがそれぞれ制御され、電力増幅器
３に印加される電圧が設定される。
【００４２】（第３の実施の形態）図５は、本発明のプ
ログラマブル電源装置の第３の実施の形態を示す回路図
である。
ログラマブル電源装置の第３の実施の形態を示す回路図
である。
【００４３】図５に示すように、本形態においては、フ
ローティング電源回路２５内にＤＣ／ＤＣ制御回路１６
と、ＤＣ／ＤＣコンバータ型電源１７ａ，１７ｂとが設
けられ、ＤＣ／ＤＣ制御回路１６において、出力電圧制
御回路１から出力される信号によりＤＣ／ＤＣコンバー
タ型電源１７ａ，１７ｂがそれぞれ制御され、電力増幅
器３に印加される電圧が設定される。
ローティング電源回路２５内にＤＣ／ＤＣ制御回路１６
と、ＤＣ／ＤＣコンバータ型電源１７ａ，１７ｂとが設
けられ、ＤＣ／ＤＣ制御回路１６において、出力電圧制
御回路１から出力される信号によりＤＣ／ＤＣコンバー
タ型電源１７ａ，１７ｂがそれぞれ制御され、電力増幅
器３に印加される電圧が設定される。
【００４４】（第４の実施の形態）図６は、本発明のプ
ログラマブル電源装置の第４の実施の形態を示す回路図
である。
ログラマブル電源装置の第４の実施の形態を示す回路図
である。
【００４５】図６に示すように、本形態においては、フ
ローティング電源回路３５内に、トランジスタＱ1と、
遅延回路５ａと、電源Ｖ1と、増幅器Ａ1と、抵抗Ｒ
1と、ダイオードＤ3と、定電圧ダイオードＤ5とからな
る極と、トランジスタＱ2と、遅延回路５ｂと、電源Ｖ2
と、増幅器Ａ2と、抵抗Ｒ2と、ダイオードＤ4と、定電
圧ダイオードＤ6とからなる極とが設けられ、電力増幅
器３から出力される電圧ＶOが定電圧ダイオードＤ5のツ
ェナー電圧よりも高い場合にＶ3が変化し、電力増幅器
３から出力される電圧ＶOが定電圧ダイオードＤ6のツェ
ナー電圧よりも低い場合にＶ4が変化する。
ローティング電源回路３５内に、トランジスタＱ1と、
遅延回路５ａと、電源Ｖ1と、増幅器Ａ1と、抵抗Ｒ
1と、ダイオードＤ3と、定電圧ダイオードＤ5とからな
る極と、トランジスタＱ2と、遅延回路５ｂと、電源Ｖ2
と、増幅器Ａ2と、抵抗Ｒ2と、ダイオードＤ4と、定電
圧ダイオードＤ6とからなる極とが設けられ、電力増幅
器３から出力される電圧ＶOが定電圧ダイオードＤ5のツ
ェナー電圧よりも高い場合にＶ3が変化し、電力増幅器
３から出力される電圧ＶOが定電圧ダイオードＤ6のツェ
ナー電圧よりも低い場合にＶ4が変化する。
【００４６】図７は、図６に示したプログラマブル電源
回路においてフローティング電源回路５から電力増幅器
３に印加される電圧と電力増幅器３から出力される電圧
との関係を示す図である。
回路においてフローティング電源回路５から電力増幅器
３に印加される電圧と電力増幅器３から出力される電圧
との関係を示す図である。
【００４７】図７に示すように、本形態においては、電
力増幅器３から出力される電圧、すなわち、負荷回路４
に供給される電圧ＶOは、その値が変化した場合におい
ても、フローティング電源回路５から電力増幅器３に印
加される電圧Ｖ3とＶ4との範囲内にある。
力増幅器３から出力される電圧、すなわち、負荷回路４
に供給される電圧ＶOは、その値が変化した場合におい
ても、フローティング電源回路５から電力増幅器３に印
加される電圧Ｖ3とＶ4との範囲内にある。
【００４８】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に記載するような効果を奏する。
ているので以下に記載するような効果を奏する。
【００４９】請求項１に記載のものにおいては、電力増
幅器から出力される電圧が予め決められた一定の値以上
の場合、電力増幅器における増幅動作のためにフローテ
ィング電源回路から印加される負の印加電圧を一定と
し、電力増幅器から出力される電圧が予め決められた一
定の値以下の場合、電力増幅器における増幅動作のため
にフローティング電源回路から印加される正の印加電圧
を一定とする構成としたため、電力増幅器に接続された
負荷回路において短絡が生じた場合においても、電力増
幅器から出力される電圧が、正の印加電圧よりも大きく
なったり、負の印加電圧よりも小さくなることはない。
幅器から出力される電圧が予め決められた一定の値以上
の場合、電力増幅器における増幅動作のためにフローテ
ィング電源回路から印加される負の印加電圧を一定と
し、電力増幅器から出力される電圧が予め決められた一
定の値以下の場合、電力増幅器における増幅動作のため
にフローティング電源回路から印加される正の印加電圧
を一定とする構成としたため、電力増幅器に接続された
負荷回路において短絡が生じた場合においても、電力増
幅器から出力される電圧が、正の印加電圧よりも大きく
なったり、負の印加電圧よりも小さくなることはない。
【００５０】これにより、負荷回路において短絡が生じ
た場合に電力増幅器が破損したり、その後、回路が回復
した際に、負荷回路に異常電圧が印加されることにより
負荷回路が破損することを防ぐことができる。
た場合に電力増幅器が破損したり、その後、回路が回復
した際に、負荷回路に異常電圧が印加されることにより
負荷回路が破損することを防ぐことができる。
【００５１】請求項２に記載のものにおいては、印加電
圧の出力を電力増幅器からの出力に対して遅らせる遅延
回路を具備したため、電力増幅器の出力が電力増幅器の
電源端子に正帰還することにより発生する電力増幅器の
誤動作を防止することができる。
圧の出力を電力増幅器からの出力に対して遅らせる遅延
回路を具備したため、電力増幅器の出力が電力増幅器の
電源端子に正帰還することにより発生する電力増幅器の
誤動作を防止することができる。
【図１】本発明のプログラマブル電源装置の第１の実施
の形態を示す回路図である。
の形態を示す回路図である。
【図２】図１に示したプログラマブル電源回路において
フローティング電源回路から電力増幅器に印加される電
圧と電力増幅器から出力される電圧との関係を示す図で
ある。
フローティング電源回路から電力増幅器に印加される電
圧と電力増幅器から出力される電圧との関係を示す図で
ある。
【図３】図１に示したプログラマブル回路における負荷
回路において短絡が発生した場合の負荷回路に供給され
る電圧とフローティング電源回路から電力増幅器に印加
される電圧との関係を示す図である。
回路において短絡が発生した場合の負荷回路に供給され
る電圧とフローティング電源回路から電力増幅器に印加
される電圧との関係を示す図である。
【図４】本発明のプログラマブル電源装置の第２の実施
の形態を示す回路図である。
の形態を示す回路図である。
【図５】本発明のプログラマブル電源装置の第３の実施
の形態を示す回路図である。
の形態を示す回路図である。
【図６】本発明のプログラマブル電源装置の第４の実施
の形態を示す回路図である。
の形態を示す回路図である。
【図７】図６に示したプログラマブル電源回路において
フローティング電源回路から電力増幅器に印加される電
圧と電力増幅器から出力される電圧との関係を示す図で
ある。
フローティング電源回路から電力増幅器に印加される電
圧と電力増幅器から出力される電圧との関係を示す図で
ある。
【図８】従来のプログラマブル電源装置の一構成例を示
す回路図である。
す回路図である。
【図９】図８に示した遅延回路の回路構成を示す図であ
る。
る。
【図１０】図８に示したプログラマブル電源回路におい
てフローティング電源回路から電力増幅器に印加される
電圧と電力増幅器から出力される電圧との関係を示す図
である。
てフローティング電源回路から電力増幅器に印加される
電圧と電力増幅器から出力される電圧との関係を示す図
である。
【図１１】図８に示したプログラマブル回路における負
荷回路において短絡が発生した場合の負荷回路に供給さ
れる電圧とフローティング電源回路から電力増幅器に印
加される電圧との関係を示す図である。
荷回路において短絡が発生した場合の負荷回路に供給さ
れる電圧とフローティング電源回路から電力増幅器に印
加される電圧との関係を示す図である。
１ 出力電圧制御回路 ２ 出力電圧増幅回路 ３ 電力増幅器 ４ 負荷回路 ５，１５，２５，３５ フローティング電源回路 ５ａ，５ｂ 遅延回路 １６ ＤＣ／ＤＣ制御回路 １７ａ，１７ｂ ＤＣ／ＤＣコンバータ型電源 Ａ1，Ａ2 増幅器 Ｄ1〜Ｄ4 ダイオード Ｄ5，Ｄ6 定電圧ダイオード Ｒ1，Ｒ2 抵抗 Ｑ1，Ｑ2 トランジスタ
Claims (2)
- 【請求項１】 電源電圧を生成し、出力する出力電圧制
御回路と、 該電源電圧制御回路において出力された電源電圧を増幅
する出力電源増幅回路及び電力増幅器と、 該電力増幅器から出力される電圧と外部から印加される
電圧とにより前記電力増幅器における電圧増幅のための
正及び負の印加電圧を生成し、前記電力増幅器に印加す
るフローティング電源回路とを有し、 前記正の印加電圧は、常に前記電力増幅器から出力され
る電圧よりも大きな値に、かつ、前記負の印加電圧は、
常に前記電力増幅器から出力される電圧よりも小さな値
に設定されているプログラマブル電源装置において、 前記フローティング電源回路は、前記電力増幅器から出
力される電圧が予め決められた一定の値以上の場合に前
記負の印加電圧を一定とし、前記電力増幅器から出力さ
れる電圧が予め決められた一定の値以下の場合に前記正
の印加電圧を一定とすることを特徴とするプログラマブ
ル電源装置。 - 【請求項２】 請求項１に記載のプログラマブル電源装
置において、 前記フローティング電源回路は、前記印加電圧の出力を
前記電力増幅器からの出力に対して遅らせる遅延回路を
具備することを特徴とするプログラマブル電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7297944A JPH09138711A (ja) | 1995-11-16 | 1995-11-16 | プログラマブル電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7297944A JPH09138711A (ja) | 1995-11-16 | 1995-11-16 | プログラマブル電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09138711A true JPH09138711A (ja) | 1997-05-27 |
Family
ID=17853118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7297944A Withdrawn JPH09138711A (ja) | 1995-11-16 | 1995-11-16 | プログラマブル電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09138711A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345328A (ja) * | 2005-06-10 | 2006-12-21 | Hideo Kusakabe | 多段増幅器 |
-
1995
- 1995-11-16 JP JP7297944A patent/JPH09138711A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345328A (ja) * | 2005-06-10 | 2006-12-21 | Hideo Kusakabe | 多段増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9274537B2 (en) | Regulator circuit | |
| US7746044B2 (en) | Power supply system for motherboard | |
| US20050280465A1 (en) | Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage | |
| US7667543B2 (en) | Power supply device for driving an amplifier | |
| US7675347B2 (en) | Semiconductor device operating in an active mode and a standby mode | |
| JPH041992A (ja) | 半導体記憶装置 | |
| US6310520B1 (en) | High slew-rate operational amplifier architecture | |
| US6236195B1 (en) | Voltage variation correction circuit | |
| US10819291B2 (en) | Operational amplifier and control method thereof | |
| JPH05114291A (ja) | 基準電圧発生回路 | |
| JP2020166648A (ja) | 基準電圧発生回路、および半導体装置 | |
| JPH0696596A (ja) | 半導体装置の内部電源発生回路 | |
| JPH09138711A (ja) | プログラマブル電源装置 | |
| US6885240B2 (en) | Amplifying circuit with variable load drivability | |
| KR20020078971A (ko) | 반도체 소자의 내부 전원 발생기 | |
| US6586986B2 (en) | Circuit for generating internal power voltage in a semiconductor device | |
| JP6038100B2 (ja) | 半導体集積回路 | |
| JP3102635B2 (ja) | 電圧安定化回路 | |
| CN219286048U (zh) | 自控输入数据缓冲电路 | |
| KR950008792B1 (ko) | 온도변동으로 인한 임계치 레벨의 변화를 억제하는 수단을 갖는 반도체 집적회로 | |
| KR100462015B1 (ko) | 전원 과도 특성 절감 회로 | |
| CN116072182A (zh) | 参考电压控制的等化输入数据缓冲电路 | |
| CN115437443A (zh) | 低压差线性稳压电路和片上系统 | |
| KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
| CN116449904A (zh) | 一种应用于ldo的缓启动电路及ldo电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |