JPH09130817A - 撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路規模の縮小およびコスト低減化ができる
構成の撮像装置を提供すること。 【解決手段】 撮像手段１０と、撮影した映像を映像信
号として出力する信号処理回路４０とを有する撮像装置
であり、この撮像手段１０は、電荷蓄積部２を含むＦＴ
型ＣＣＤとし、信号処理回路４０は、Ｒ、Ｇ、Ｂ信号の
各々を同時処理するＲＧＢ同時化部４１と、γ補正を行
うガンマ補正回路４２と、画像信号を一時的に保持する
出力バッファメモリ４３と、同期制御のための信号を生
成するタイミングジェネレータ４４と、各要素を制御す
るシステムコントロール部４５とから成るＲＩＳＣ型の
１チップマイコンを用いて、従来必要であった色信号関
連の回路、補正回路およびクロマ変調回路等の無い簡便
な構成で撮像装置を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、被写体を撮影し得
られた映像信号を処理して出力する撮像装置に関する。

【０００２】

【従来の技術】従来から一般的に知られているＣＣＤ撮
像素子と表示モニタを用いた撮像装置では、撮像素子の
補色信号から、色差信号Ｒ−Ｙ，Ｂ−Ｙと、輝度信号と
を生成し、表示モニタへ出力する際に、それら色差信号
と輝度信号からＲ・Ｇ・Ｂの原色信号に変換していた。

【０００３】図８には、従来例としての撮像装置システ
ムの構成例を示している。図示された従来技術によれ
ば、まず、撮像手段としてのＣＣＤ１３は、「インタラ
イン型」のＣＣＤであり、受光素子１と水平転送部３か
ら構成されている。

【０００４】ＣＤＳ・ＡＧＣ２０は、「相関二重サンプ
リング処理」としてＣＣＤ１３の出力信号中のノイズ量
を低減し、その信号を続く信号処理回路に送り出してい
る。ここにおけるいわゆるＡＧＣ( 自動利得制御) は主
にこの信号処理回路への信号レベルを適正範囲に合わせ
込む制御を意味している。

【０００５】また、この信号処理回路において、ＣＤＳ
・ＡＧＣ２０から供給された信号は、色に関する処理工
程としてまず色成分を抜き出す色分離処理４６と、イエ
ロー, シアン, マゼンダ, グリーンから成る補色信号を
Ｒ( 赤),Ｇ( 緑),Ｂ( 青) から成る信号に変換するマト
リクス４７と、供給されたＲ・Ｇ・Ｂの各信号に対して
後段にある出力手段としての表示モニタ５０の発光特性
の「逆補正」を行うガンマ( γ) 補正回路４２と、Ｒ・
Ｇ・Ｂの原色信号から色差信号を生成する色差マトリク
ス４９と、「直角( 交) 二相変調」を行うクロマ変調部
４９Ｍと、を経由して後述するＲＧＢインターフェース
７０に出力する。

【０００６】一方、前記ＣＤＳ・ＡＧＣ２０から供給さ
れた信号は、輝度信号を「γ補正」するＹγ補正部４８
ａと、水平方向の輪郭を補正するＨ. アパーチャ補正部
４８ｂと、垂直方向の輪郭を補正するＶ. アパーチャ補
正部４８ｃと、を経由して出力される。つまり、輝度信
号( Ｙ) はＲＧＢインターフェース７０に入力される。

【０００７】このＲＧＢインターフェース７０は、「ク
ロマ変調」された信号と輝度信号から液晶モニタ等の表
示モニタ５０に表示可能なＲ・Ｇ・Ｂ原色信号を生成
し、液晶画面で成る表示モニタ５０上に表示出力を行
う。

【０００８】なお、前段に在る垂直ドライバ６０は、こ
のＣＣＤ１３の垂直方向を駆動するドライバである。ま
た、タイミングジェネレータ８０は、ＣＣＤ１３から出
力信号を取り出すための転送信号を作成してＣＣＤ１３
を制御する。つまり、垂直ドライバ６０、水平転送部３
とに転送信号( 垂直駆動パルスφＶ, 水平駆動パルスφ
Ｈ) を出力する。また、信号処理回路、インターフェー
スおよび表示モニタでの同期信号（即ち、クロック信号
( ＣＬＫ),同期信号( ＳＹＮＣ),コントロール信号( Ｃ
ＴＬ)）等を作成する。そして、この従来システム全体
を制御しているシステムコントロール部９０は、ＣＩＳ
Ｃ型のマイクロプロセッサである。

【０００９】

【発明が解決しようとする課題】このように、従来技術
の構成では、撮像素子の水平転送部からの電荷転送時間
を、表示モニタと同一周期にしなければならない故に、
表示モニタへ信号入力するまでの信号処理において、例
えば、色に関する処理工程としての色分離処理４６やＲ
ＧＢマトリクス４７、補正に関する工程のＹγ補正部４
８ａやＨ. アパーチャ補正部４８ｂやＶ. アパーチャ補
正部４８ｃおよび、二相変調を行うクロマ変調部４９Ｍ
等を必要とするような煩雑な構造となり、装置の回路規
模を小さくしコストを下げることには自ずと限界があっ
た。そこで本発明の目的は、上記問題点を解消し構成す
る回路規模の縮小と、コストを低減することのできる撮
像装置を提供することにある。

【００１０】

【課題を解決するための手段】本発明は、上記のような
課題を解決しその目的を達成するために次のような手段
を講じている。 ［１］ 被写体を撮影する撮像手段と、前記撮像手段で
撮影した映像を映像信号として出力する信号処理手段
と、を有する撮像装置において、前記信号処理手段に
は、複数の原色( ＲＧＢ) 信号を同時的に処理する同時
化処理と、当該信号に所定のガンマ( γ) 補正を行った
後に前記複数信号( ＲＧＢ) を出力するＲＩＳＣ(Reduc
ed Instruction Set Computer)型の１チップマイコンを
用いることを特徴とする撮像装置を提供する。

【００１１】［２］ 前記撮像手段は、原色フィルタを
コーティングして成る構造の撮像素子であることを特徴
とする［１］に記載の撮像装置を提供する。 ［３］ 前記信号処理手段は、画像を表示出力する表示
モニタを駆動するための駆動手段を更に含むことを特徴
とする［１］または［２］に記載の撮像装置を提供す
る。

【００１２】（作用）上記のような本発明が提示する構
成により、次のような作用を奏する。撮像素子の水平転
送部からの電荷転送時間を、表示モニタと同一周期にし
なければならなかった従来のインタライン型ＣＣＤに代
わって、受光素子からの電荷を一時的に蓄えられる電荷
蓄積部を備えたＦＴ(Freame Transfer: フレーム転送)
型ＣＣＤを採用している。つまり、蓄積した電荷はその
転送速度を本システムに適する速度に落して、続くＣＤ
Ｓ・ＡＧＣに入力された後に、Ａ／Ｄ変換されて次なる
ＲＩＳＣ型マイコンで成る信号処理回路に供給する。

【００１３】従って、この信号処理回路内では、従来必
要とされた色に関する処理工程としての色分離処理やＲ
ＧＢマトリクス、および、色差マトリクス補正に関する
工程としてのＹγ補正や水平・垂直アパーチャ補正およ
び二相変調等は必要なくなる。故に、構成する回路規模
の縮小と共にコスト低減が実現可能となり、本発明の目
的にかなう撮像装置を提供することができる。

【００１４】

【発明の実施の形態】本発明について、関連する図面を
参照しながら以下に説明するような一つの実施の形態を
例示する。 （第１実施形態）図１は、本発明に係わる撮像装置の一
例を構成図で示している。

【００１５】（構成１）本発明に係わる一例としての撮
像装置は図示のように次のような構成要素から構成され
ている。すなわち、この撮像装置はまず、受光素子１と
電荷蓄積部２と水平転送部３とを有するＦＴ型ＣＣＤ１
０を有しており、このＦＴ型ＣＣＤ１０には垂直ドライ
バ６０が前段として接続されている。そして、このＣＣ
Ｄ１０の水平転送部に接続されたＣＤＳ・ＡＧＣ２０
と、このＣＤＳ・ＡＧＣに接続されたＡ／Ｄ変換器３０
と、このＡ／Ｄ変換器に接続された信号処理回路４０
と、この信号処理回路に接続された表示モニタ５０と、
から構成されている。

【００１６】また、前述の信号処理回路４０は次の要素
で構成されている。すなわち、Ｒ、Ｇ、Ｂ信号の各々を
同時化するＲＧＢ同時化部４１と、γ( ガンマ) 補正を
行うガンマ補正回路４２と、画像信号を一時的に保持す
る出力バッファメモリ４３と、同期制御のための信号を
生成するタイミングジェネレータ４４と、システムを構
成する各要素を制御するシステムコントロール部４５
と、から構成されている。そしてこの信号処理回路４０
全体は、１マシンサイクルで１命令を実行するプロセッ
サであるＲＩＳＣ型の１チップマイコンにより構成され
ている。

【００１７】前記のＣＤＳ・ＡＧＣ２０は、「相関二重
サンプリング処理」というＣＣＤの出力信号中のノイズ
量を低減するための処理を行う。ここでのＡＧＣ( 自動
利得制御) は、信号処理回路４０への信号レベルを適正
範囲にいわゆる「合わせ込む」制御を行っている。

【００１８】上記のタイミングジェネレータ４４は、Ｃ
ＣＤ１０から出力信号を取り出すための転送信号（即
ち、垂直駆動パルス( φＶ) ，水平駆動パルス( φＨ)
）を作成し、ＣＣＤ１０の水平転送部３と垂直ドライ
バ６０に送り出す。

【００１９】また、ＣＤＳ・ＡＧＣ２０にはサンプリン
グパルス( ＳＰ) 等を送って同期制御すると共に、Ａ／
Ｄ変換器３０にはクロック信号( ＣＬＫ) 等を送って同
期制御を行っている。また同様に、信号処理回路４０を
構成する各要素にも所定の信号によって同期を図り、表
示モニタ５０にも同期信号( ＳＹＮＣ) を送って出力の
同期制御を行っている。

【００２０】システムコントロール部４５は、ＣＤＳ・
ＡＧＣ２０にコントロール信号( ＣＴＬ) を送ることに
より制御し、また、この信号処理回路４０を構成する各
要素にも同様にして制御を行っている。

【００２１】なお、表示モニタ５０は液晶画面であり、
出力バッファメモリ４３に蓄積されたＲ・Ｇ・Ｂの原色
信号を各々表示出力する。また、垂直ドライバ６０は、
ＦＴ型ＣＣＤ１０の垂直方向を駆動している。

【００２２】さらに、システムコントロール部４５は、
高速処理により当装置のシステム全体を制御している。 （動作および作用１）採用しているＦＴ型ＣＣＤのＣＣ
Ｄ１０にはその中に受光素子１が有り、結像した像を光
電変換する。光電変換された撮像信号は電荷蓄積部２へ
転送された後、各水平ラインごとに水平転送部３より読
み出される。読み出された像信号は続くＣＤＳ・ＡＧＣ
回路２０とＡ／Ｄ変換器３０を経てデジタル信号に変換
される。

【００２３】デジタル変換後の像信号は、信号処理回路
４０の中のＲＧＢ同時化回路４１により各画素ごとの原
色信号が求められ、ガンマ補正回路４２では、Ｒ、Ｇ、
Ｂの各信号に後段の表示モニタ５０の発光特性の為の
「逆補正」が施される。

【００２４】そして、ガンマ補正処理後の信号は出力バ
ッファメモリ４３に一時的に蓄えられ、表示モニタ５０
のフィールド周波数に同期して出力される。また本実施
形態では、Ａ／Ｄ変換器３０以降の信号処理には、ＲＩ
ＳＣ型のマイクロコンピュータが本装置の制御中枢に採
用され、高速処理を行っている。

【００２５】なお、垂直駆動パルス( φＶ) と水平駆動
パルス( φＨ) は、それぞれ垂直同期および水平同期の
タイミングを図るために用いられる。クロック信号( Ｃ
ＬＫ) と、同クロックから作成された同期信号( ＳＹＮ
Ｃ) は、表示出力とシステムの動作の同期を合わせるた
めに用いられる。また、コントロール信号( ＣＴＬ)
は、制御信号である。また、サンプリングパルス( Ｓ
Ｐ) は、信号のサンプリングのためのパルス信号として
利用される。

【００２６】図２には、本装置に用いられるＲＩＳＣ型
マイコンの構成例を示している。図２中のバス・コント
ロール・ユニット４１ｂは、Ａ／Ｄ変換器３０からのデ
ジタル画像データに、ＣＣＤ１０の各画素ごとのアドレ
スを振り付ける。

【００２７】アドレスが付与された画像データは、ＲＡ
Ｍ１とＲＡＭ２から成るＲＡＭ４１ａに記憶される。そ
の際、ＣＣＤ１０の、１ライン（１Ｈ）期間はＲＡＭ１
へ、２ライン目（２Ｈ）はＲＡＭ２へ書き込まれる。

【００２８】次に、ＣＣＤの画素配列について図３を例
にして説明する。ＣＣＤ１０の画素配列は、図３が示す
様な原色フィルタにより構成されており、例えば、ｒ１
１，ｇ１２，ｇ２１，ｂ２２の４画素で１ドットの画像
を構成する。従って、ＲＧＢ同時化の際は、ＲＡＭ４１
ａに記憶した１Ｈ、２Ｈの画素データより、１ドットの
画像に相当する原色データをＣＰＵ４５により演算す
る。

【００２９】γ補正用のＲＯＭ４２は、演算した原色デ
ータの値に応じ、補正を行う。γ補正後の画像データ
は、出力用のバッファメモリ４３に蓄えられ、出口であ
るポート４０ｐを介して表示モニタ５０へ出力される。

【００３０】リアルタイム・パルス・ユニット４４は、
タイミングジェネレータとして働き、ＣＣＤ１０の水平
・垂直駆動パルス、ＣＤＳ・ＡＧＣ回路２０のサンプリ
ングパルス、及び、表示モニタ５０に対する同期信号を
出力する。

【００３１】以上の信号処理過程において、ＲＩＳＣ型
マイコンの成し得る実行速度は、１命令につき約５０ns
ec程度必要であるとして以下に説明する。図４には、前
説の「メモリへの書込み処理」に関する手順をフローチ
ャートで表している。図４において、ステップＳ１で
は、１Ｈ期間のＣＣＤ画素データがＲＡＭ１へ書き込ま
れる。仮にＣＣＤ１０の画素数が水平方向に有効６５８
画素あり、１画素当たりの書き込みに５０nsecかかると
すれば、ＲＡＭ１への書き込み時間は３２. ９μsec と
なる。続くステップＳ２においては、次のラインの書き
込みをＲＡＭ２に対して行う。

【００３２】図５〜図７には、前説の信号処理に関する
手順を表すフローチャートが示され、Ｒ系、Ｇ系および
Ｂ系の処理別に例示されている。まず、図５は「Ｒ系の
処理」の一例であり、ステップＳ３ではＲＡＭ１に書き
込んだ画素データの奇数アドレスを順次読み出し、ステ
ップＳ４においてＲγ補正を行った後、続くステップＳ
５で出力バッファメモリへ順次書き込みを行う。ステッ
プＳ３〜ステップＳ５は、読み出し・演算・書き込みが
１サイクルであり、この処理に１５０nsecかかるとすれ
ば、奇数アドレス（６５８／２）回繰り返すと４９. ４
μsec の処理時間を要する。

【００３３】図６は「Ｇ系の処理」の一例であり、ステ
ップＳ６においてＲＡＭ１から偶数アドレスを、ステッ
プＳ７においてはＲＡＭ２より奇数アドレスを読み出
し、次のステップＳ８で両者より次式に従ってＧ系につ
いて演算する。

【００３４】（ ＲＡＭ１ ＋ ＲＡＭ２ ） ／ Ｋ 但し、ＫはＣＣＤや回路の特性より決定する変数であ
る。また、ステップＳ９においてＧγ補正した後、ステ
ップＳ１０で出力バッファメモリに書き込む。ステップ
Ｓ６〜ステップＳ１０の処理が、１サイクルとして繰り
返され、この処理に２５０nsec要するとすれば、（６５
８／２）回行われると、Ｇ系の処理が１Ｈ期間終了す
る。そしてこの処理に要する時間は約８２. ３μsec と
なる。

【００３５】図７は「Ｂ系の処理」一例であり、ステッ
プＳ１１においてＲＡＭ２から偶数アドレスを読み出
し、ステップＳ１２でＢγ補正した結果を次のステップ
Ｓ１３において出力バッファメモリに書き込む。ステッ
プＳ１１〜Ｓ１３の処理は１サイクルとして繰り返さ
れ、前記同様に（６５８／２）回行われると、Ｂ系の処
理が１Ｈ期間終了する。そしてこの処理に要する時間は
Ｒ処理系同様約４９. ４μsec となる。

【００３６】この様にしてＲ系，Ｇ系，Ｂ系の全ての処
理が１Ｈ期間終了するために要する時間はトータルでお
よそ２４６. ９μsec かかることになる。この値の処理
時間は、通常の表示モニタ（例えば、ＴＶモニタ等）の
１Ｈ周期６３. ５μsec に対し約４倍を要している。従
って、バッファメモリに画像処理結果が全て蓄積される
まで表示モニタへの出力はできないので、本方式は主に
静止画が使用対象となる。

【００３７】ただし、この数値は、ＲＩＳＣ型マイコン
の実行速度が５０nsecであることを前提にした値であ
り、よって、その４〜５倍の処理速度を発揮し得るもの
であれば、１Ｈ周期６３. ５μsec の処理が可能とな
り、動画処理として用いることもできる。

【００３８】また、静止画処理のときも動画的に画像を
見たい場合は、バス・コントロール・ユニット４１ｂの
処理を、例えば、ＣＣＤ１０の画素数の半分のアドレス
に間引いて振り付けるようにすることで、１Ｈ期間の処
理時間が１２３. ５μsec 程度まで早めることができる
ので、その分、出力用のバッファメモリ４３へのデータ
書換え時間が減り、よって垂直ライン数５２５本のシス
テムでは、下式から求めたフレーム周期で疑似的に動画
処理することが可能となる。

【００３９】 （１２３. ５μsec × ５２５） ＝ ６４. ８msec （作用効果１）以上述べたように、Ａ／Ｄ変換器３０以
後の信号処理回路４０にＲＩＳＣ型マイコンを用いる
と、従来必要とされた図８に示された表示モニタ５０と
のＲＧＢインターフェイス回路７０や従来のタイミング
・ジェネレータ８０および、外付けのＣＩＳＣ(Comprex
ed Instruction Set Computer)型システム・コントロー
ルマイコン９０を用いずに信号処理を行うことが可能と
なる。

【００４０】また、本例のような高速のＲＩＳＣ型マイ
コンを用いれば、１Ｈ期間の処理時間が早まり、出力用
のバッファメモリへのデータ書換え時間が減り、早いフ
レーム周期での疑似的な動画処理をすることが可能とな
る。

【００４１】よって、ＲＩＳＣ型マイコンの実行速度が
高速なものを採用するほど、静止画像のみならず動画画
像の表示出力も行えるので、リアルタイムの表示装置と
しても使用できる。

【００４２】（その他の変形例）なお、信号処理手段
は、画像を表示出力する表示モニタを駆動するための駆
動手段を更に含んでもよい。（請求項３に対応する）。
また、前記表示モニタは液晶モニタでも、その他の方式
の表示手段であってもよい。

【００４３】このように、本発明に係わる実施形態を挙
げてきたが、そのほかにも本発明の要旨を逸脱しない範
囲であれば種々の変形実施も可能である。以上、本発明
の実施形態に基づいて説明したが、本明細書中には以下
の発明が含まれている。

【００４４】［１］ 被写体を撮影する撮像手段と、前
記撮像手段で撮影した映像を映像信号として出力する信
号処理手段と、を有する撮像装置において、前記信号処
理手段には、複数の原色( ＲＧＢ) 信号を同時的に処理
する同時化処理と、当該信号に所定のガンマ( γ) 補正
を行った後に前記複数信号( ＲＧＢ) を出力するＲＩＳ
Ｃ(Reduced Instruction Set Computer)型の１チップマ
イコンを用いることを特徴とする撮像装置。

【００４５】［２］ 前記撮像手段は、原色フィルタを
コーティングして成る構造の撮像素子であることを特徴
とする［１］に記載の撮像装置。 ［３］ 前記信号処理手段は、画像を表示出力する表示
モニタを駆動するための駆動手段を更に含むことを特徴
とする［１］または［２］に記載の撮像装置。

【００４６】（４） 被写体を撮影する撮像手段と、前
記撮像手段で撮影した映像を映像信号として出力する信
号処理手段を有する撮像装置において、前記信号処理手
段には、ＲＩＳＣ型の１チップマイコンを用いることを
特徴とする撮像装置。

【００４７】（５） 前記撮像手段は、光電変換して得
られた電荷を一時的に蓄積するための）電荷蓄積部を有
することを特徴とする（４）に記載の撮像装置。 （６） 前記撮像手段は、原色のフィルタをコーティン
グした撮像素子であることを特徴とする（４）または
（５）に記載の撮像装置。

【００４８】（７） 前記信号処理手段は、Ｒ・Ｇ・Ｂ
同時化処理とγ補正を行うＲＩＳＣ型１チップマイコン
であることを特徴とする（４）〜（６）に記載の撮像装
置。 （８） 前記信号処理手段は、表示モニタを駆動する手
段を更に含むことを特徴とする（７）に記載の撮像装
置。

【００４９】（９） 被写体を撮影して電気信号を出力
する撮像手段と、当該電気信号をデジタル値に変換する
Ａ／Ｄ変換手段と、前記Ａ／Ｄ変換手段で変換されたデ
ジタル値をＲ・Ｇ・Ｂ同時化処理してＲ・Ｇ・Ｂ信号を
出力する信号処理手段としてのＲＩＳＣ型の１チップマ
イコンと、前記のマイコンで変換されたＲ・Ｇ・Ｂ信号
を表示する表示モニタと、を具備することを特徴とする
撮像装置。

【００５０】（１０） 前記撮像手段は、電荷蓄積部を
有する撮像素子であることを特徴とする（９）に記載の
撮像装置。 （１１） 前記撮像手段は、原色フィルタをコーティン
グした撮像素子であることを特徴とする（９）に記載の
撮像装置。

【００５１】（１２） 前記信号処理手段は、更にγ補
正を行うことを特徴とする（９）に記載の撮像装置。 （１３） 前記信号処理手段は、少なくとも前記撮像手
段の２ライン分の記録手段を更に有することを特徴とす
る（９）に記載の撮像装置。

【００５２】（１４） 前記表示モニタは、液晶モニタ
であることを特徴とする（９）に記載の撮像装置。 （１５） 被写体を撮影する撮像手段と、前記撮像手段
で撮影した映像を映像信号として出力する信号処理手段
を有する撮像装置において、前記信号処理手段には、１
マシンサイクルで１命令を実行するプロセッサを用いる
ことを特徴とする撮像装置。

【００５３】（１６） 被写体を撮影する為の撮像素子
と、前記撮像素子で撮影した映像を映像信号として出力
する為の信号処理手段とを有する撮像装置において、前
記信号処理手段の信号処理過程をＲＩＳＣ(Reduced Ins
truction Set Computer)型の１チップによって行う構成
であることを特徴とする撮像装置。

【００５４】（１７） 前記信号処理過程は、複数のＲ
・Ｇ・Ｂ信号を同時化させるためのＲ・Ｇ・Ｂ同時化処
理と、補正処理としてのγ補正とを含むことを特徴とす
る（１５）または（１６）のいずれか一項に記載の撮像
装置。

【００５５】

【発明の効果】以上に説明したように、本発明では、電
荷蓄積部を有する原色フィルタ・コーディング型の撮像
素子と、ＲＩＳＣ型の信号処理回路を用いて撮像装置を
構成したので、静止画像のみならず動画画像の表示出力
が行えるリアルタイムの表示装置としても使用でき得る
回路規模が小さい低コストなシステムとすることが可能
である。よって本発明の目的である処の回路規模の縮小
と、コスト低減化ができる構成の撮像装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】図１は、本発明に係わる一実施形態の撮像装置
を例示する構成図。

【図２】図２は、本実施形態の撮像装置のＲＩＳＣ型マ
イコンの構成を示す構成図。

【図３】図３は、本実施形態の撮像装置のＣＣＤの画素
配列を示す説明図。

【図４】図４は、実施形態のメモリ書込み処理の手順を
示すフローチャート。

【図５】図５は、本実施形態のＲ系の処理手順を示すフ
ローチャート。

【図６】図６は、本実施形態のＧ系の処理手順を示すフ
ローチャート。

【図７】図７は、本実施形態のＢ系の処理の手順を示す
フローチャート。

【図８】図８は、従来技術に係わる撮像装置の構成を示
す構成図。

【符号の説明】

１… 受光素子、 ２… 電荷蓄積部、 ３… 水
平転送部、１０… ＦＴ型ＣＣＤ、 １３… イ
ンタライン型ＣＣＤ、２０… ＣＤＳ・ＡＧＣ( 自動利
得制御) 回路、３０… Ａ／Ｄ変換器、 ４０…
信号処理回路、４０Ｂ… バス・ライン、 ４０
ｐ… バス・ポート、４１… ＲＧＢ同時化部、
４１ａ… ＲＡＭ１, ＲＡＭ２、４１ｂ… バス・コン
トロール・ユニット、４２… γ( ガンマ) 補正回路、
４３…出力バッファメモリ( ＲＯＭ) 、４４…タイミン
グジェネレータ( リアルタイム・パルス・ユニット) 、
４５…システムコントロール部( ＲＩＳＣ型) ＣＰＵ、
４６… 色分離処理部、 ４７… ＲＧＢマトリ
クス、４８ａ… Ｙγ補正部、 ４８ｂ… Ｈ.
アパーチャ補正部、４８ｃ… Ｖ. アパーチャ補正部、
４９… 色差マトリクス、 ４９Ｍ… クロマ変調
部、５０…表示モニタ、 ６０… 垂直ドラ
イバ、７０… ＲＧＢインターフェース、８０… タイ
ミングジェネレータ、９０… システムコントロール部
( ＣＩＳＣ型) 、φＶ…垂直駆動パルス、 φＨ
…水平駆動パルス、ＣＬＫ…クロック信号、 Ｓ
ＹＮＣ…同期信号、ＣＴＬ…コントロール信号、 Ｓ
Ｐ…サンプリングパルス、Ｙ…輝度信号、
Ｃ…輝度信号。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 被写体を撮影する撮像手段と、前記撮像
   手段で撮影した映像を映像信号として出力する信号処理
   手段と、を有する撮像装置において、 前記信号処理手段には、複数の原色( ＲＧＢ) 信号を同
   時的に処理する同時化処理と、当該信号に所定のガンマ
   ( γ) 補正を行った後に前記複数信号( ＲＧＢ) を出力
   するＲＩＳＣ(Reduced Instruction Set Computer)型の
   １チップマイコンを用いることを特徴とする撮像装置。
2. 【請求項２】 前記撮像手段は、原色フィルタをコーテ
   ィングして成る構造の撮像素子であることを特徴とす
   る、請求項１に記載の撮像装置。
3. 【請求項３】 前記信号処理手段は、画像を表示出力す
   る表示モニタを駆動するための駆動手段を更に含むこと
   を特徴とする、請求項１または請求項２に記載の撮像装
   置。