JPH09101326A - Probe structure - Google Patents

Probe structure

Info

Publication number
JPH09101326A
JPH09101326A JP26057495A JP26057495A JPH09101326A JP H09101326 A JPH09101326 A JP H09101326A JP 26057495 A JP26057495 A JP 26057495A JP 26057495 A JP26057495 A JP 26057495A JP H09101326 A JPH09101326 A JP H09101326A
Authority
JP
Japan
Prior art keywords
layer
contact
contact portion
hardness
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26057495A
Other languages
Japanese (ja)
Other versions
JP3096233B2 (en
Inventor
Yoshinari Takayama
嘉也 高山
Toshikazu Baba
俊和 馬場
Atsushi Hino
敦司 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP07260574A priority Critical patent/JP3096233B2/en
Priority to KR1019970702793A priority patent/KR970707444A/en
Priority to US08/817,944 priority patent/US5977783A/en
Priority to PCT/JP1995/002092 priority patent/WO1996013728A1/en
Publication of JPH09101326A publication Critical patent/JPH09101326A/en
Application granted granted Critical
Publication of JP3096233B2 publication Critical patent/JP3096233B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To accomplish a highly reliable test in an electrical test of a microscopic object to be inspected such as IC, especially in a burn-in test by maintaining a low and stable contact resistance to minimize degrading from an initial contact state even against the repetition of opening or closing in contact with the object to be inspected. SOLUTION: A contact part 2 is formed on one surface side 1a of an insulating substrate 1 and a conductive circuit 3 on the other surface side 1b of the insulating substrate 1. The contact part 2 and a conducting circuit 3 are made to conduct through a conduction path 5 formed in a through hole 4 across the thickness of the insulating substrate 1. The contact part 2 has a structure of laminating a deep layer 2c with a hardness of 100-700Hk, a middle layer 2b with a hardness of 10-300Hk and a surface layer 2a with a hardness of 700-1200Hk sequentially. The tensile stress of the surface layer 2a is below 50kg/mm<2> .

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、微細な被検査体に
対する電気的諸特性の測定、あるいは高温下で行われる
バーンインテスト等に有用なプローブ構造に関し、特に
被検査体との接点部がバンプであるものに関する。かか
る被検査体としては、半導体素子が形成されたダイシン
グ前のウエハもしくはダイシング後のベアダイ、また、
これら素子にほぼ同じサイズの基板が一体化された、い
わゆるチップサイズパッケージ、さらに、これらのパッ
ド上に板状もしくは半球状のハンダボールまたは金等か
らなるバンプ電極が形成されたものが例示される。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe structure useful for measuring various electrical characteristics of a fine object to be inspected, burn-in test performed at high temperature, and the like. Concerning what is. As such an object to be inspected, a wafer before dicing on which a semiconductor element is formed or a bare die after dicing, and
A so-called chip size package in which a substrate of substantially the same size is integrated with these elements, and a plate-shaped or hemispherical solder ball or a bump electrode made of gold or the like formed on these pads are exemplified. .

【0002】[0002]

【従来の技術】従来、ICチップの諸特性の検査は、I
Cをパッケージした後に行われていた。例えば、高温下
における特性検査であるバーンインテストでは、プリン
ト配線板上に配設されたICソケットにICパッケージ
を挿入し、高温下で負荷電圧をかけながらテストすると
いう方法が採られていた。
2. Description of the Related Art Conventionally, I.
It was done after packaging C. For example, in a burn-in test, which is a characteristic test under high temperature, a method of inserting an IC package into an IC socket arranged on a printed wiring board and conducting a test while applying a load voltage at high temperature has been adopted.

【0003】近年、多数の集積回路をウエハ上に形成し
た段階で結合した、チップオンボード、マルチチップモ
ジュール等の大規模な集積回路の開発が急速に伸びたた
め、個々のICに対するバーンインテスト等の諸特性の
検査は、パッケージ前の裸の状態、即ちICチップ(ダ
イレベル)、またはダイシング前のウエハレベルの段階
で行なうことが要求されている。
In recent years, the development of large-scale integrated circuits such as chip-on-board, multi-chip modules, etc., in which a large number of integrated circuits are combined at the stage of forming them on a wafer, has been rapidly expanded. The inspection of various characteristics is required to be performed in a bare state before packaging, that is, in an IC chip (die level) or at a wafer level stage before dicing.

【0004】ダイレベルの段階においてテストを行うた
めの1つの方法として、回路形成されたICチップのパ
ッド上に板状または半球状の半田バンプを形成し、これ
をプリント配線板状に配置された接合部にハンダ付け
し、高温下で負荷電圧をかけながらテストをするという
方法が挙げられる。
As one method for performing a test at a die level, a plate-shaped or hemispherical solder bump is formed on a pad of a circuit-formed IC chip, and this is arranged on a printed wiring board. One method is to solder to the joint and test at high temperature while applying load voltage.

【0005】上記のような微細な被検査体の電気的な特
性検査を行うために、プローブカードと呼ばれるものが
開発されている。これは、柔軟性を有する絶縁基板面上
に、被検査体の接触対象部分と当接する接点部(いわゆ
るバンプ)を有するものである(特開昭62−1826
72号公報等参照)。
A probe card has been developed in order to inspect the electrical characteristics of such a minute object to be inspected. This has a contact portion (so-called bump) that abuts a contact target portion of a device under test on the surface of a flexible insulating substrate (Japanese Patent Laid-Open No. 62-1826).
72, etc.).

【0006】このようなプローブカードでは、バンプ
は、接触抵抗が小さく、耐食性および耐磨耗性に優れた
ものであることが必要である。このため、従来のバンプ
の最外層には、接触抵抗が小さく耐食性にすぐれた金、
または約0.1%程度のニッケル、コバルトを金に添加
して耐磨耗性を向上させた硬質金が使われていた。
In such a probe card, the bumps must have low contact resistance and excellent corrosion resistance and abrasion resistance. For this reason, the outermost layer of the conventional bump has gold with low contact resistance and excellent corrosion resistance,
Alternatively, hard gold with about 0.1% nickel and cobalt added to gold to improve wear resistance has been used.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、バンプ
の最外層に金または硬質金を用いた場合、これらは被検
査体の電極パッドとの接触によって容易に変形するの
で、導通不良や接触抵抗の変化等のトラブルが発生し、
繰り返しの検査に用いるにはプローブとしての信頼性は
低いものであった。また、該最外層の下地に卑金属を用
いた場合、最外層の金がつぶれて卑金属が露出し、その
部分から卑金属の酸化や腐食が生じるという問題があっ
た。
However, when gold or hard gold is used for the outermost layer of the bumps, they are easily deformed by contact with the electrode pad of the object to be inspected, so that there is poor conduction or a change in contact resistance. Etc.
The reliability as a probe was low for use in repeated inspections. Further, when a base metal is used as the underlayer of the outermost layer, there is a problem that the gold of the outermost layer is crushed and the base metal is exposed, and the base metal is oxidized or corroded from that portion.

【0008】また、被検査体がICである場合、その電
極パッドの材料は主にアルミニウムであるが、バーンイ
ンテストのように熱履歴がある場合、アルミニウムがバ
ンプ表面の金に転写付着し、拡散して、接触抵抗が高く
なるという問題があった。また、軟質金に含まれる銅、
ニッケル等の卑金属は、高温時に表面まで拡散し、酸化
して、接触抵抗が高くなるという問題があった。
Further, when the object to be inspected is an IC, the material of the electrode pad is mainly aluminum, but when there is a heat history as in a burn-in test, aluminum is transferred and adhered to the gold on the bump surface and diffused. Then, there is a problem that the contact resistance becomes high. In addition, copper contained in soft gold,
A base metal such as nickel has a problem that it diffuses to the surface at a high temperature and is oxidized to increase the contact resistance.

【0009】さらに、上述のように、ICチップのパッ
ド上に板状または半球状の半田バンプを形成して利用す
るようなテスト方法においては、テスト終了後、温度を
かけて半田バンプの半田を溶融させてICチップを取り
外すので、ICチップのパッド上に形成されたバンプの
大きさ体積、形状等がまちまちになり、再度、半田バン
プを形成し直す必要があった。また、ICを剥がした後
のプリント配線板上の接合部にも半田が残っているの
で、毎回検査を行う毎に掃除をしなければならないとい
う問題があった。
Further, as described above, in the test method in which the plate-shaped or hemispherical solder bumps are formed on the pads of the IC chip to be used, after the test is finished, the temperature of the solder bumps is increased by heating the solder bumps. Since the IC chip is melted and removed, the bumps formed on the pads of the IC chip vary in size, volume, shape, etc., and it is necessary to form solder bumps again. Further, since the solder remains on the joint portion on the printed wiring board after the IC is peeled off, there is a problem that cleaning must be performed every time an inspection is performed.

【0010】こうした問題は、ベアチップウエハだけで
なく、ICチップをチップと同サイズの基板と一体化し
たチップサイズパッケージにおいても指摘されるもので
ある。
Such a problem is pointed out not only in a bare chip wafer but also in a chip size package in which an IC chip is integrated with a substrate having the same size as the chip.

【0011】本発明は、上記従来の問題点を解決し、ウ
エハ、IC、半導体素子、さらにはチップサイズパッケ
ージ等の微細な被検査体の電気的テスト、特にバーンイ
ンテストにおいて、低くかつ安定した接触抵抗を維持す
ることを目的とする。また、被検査体に半田バンプを形
成して利用するようなテスト方法においては、検査後の
被検査体の半田成分がプローブ構造の当接部に付着する
ことがなく、換言すると、被検査体の半田バンプの体積
の減少を防ぐことを目的とする。さらに、被検査体との
接触開閉の繰り返しに対しても、初期の接触状態からの
劣化が少なく、信頼性の高いテストを行うことを目的と
する。
The present invention solves the above-mentioned conventional problems, and provides a low and stable contact in an electrical test of a fine inspection object such as a wafer, an IC, a semiconductor element, and a chip size package, particularly a burn-in test. The purpose is to maintain resistance. Further, in a test method in which solder bumps are formed on an object to be inspected, the solder component of the object to be inspected after inspection does not adhere to the contact portion of the probe structure, in other words, the object to be inspected. The purpose is to prevent the volume of solder bumps from decreasing. Further, it is an object of the present invention to perform a highly reliable test with little deterioration from the initial contact state even when the contact with the object to be inspected is repeated.

【0012】[0012]

【課題を解決するための手段】上記目的は、次に示す本
発明のプローブ構造によって達成される。 (1)絶縁性基板の一方の面側に導電性の接点部が形成
され、絶縁性基板の他方の面側に導電性回路が形成さ
れ、接点部と導電性回路とが、絶縁性基板の厚み方向の
貫通孔内に形成された導通路を介して導通され、接点部
が、硬度100〜700Hk(100Hk以上700
Hk以下を示す、以下同様)の深層と、硬度10〜3
00Hkの中層と、硬度700〜1200Hkの表層
とを順次積層した構造であることを特徴とするプローブ
構造。ただし、Hkはヌープ硬さ数(ヌープ硬度)の単
位である。 (2)接点部における表層がロジウム層、中層が金層、
深層がニッケル層もしくは銅層またはニッケル層と銅層
との積層構造である上記(1)記載のプローブ構造。 (3)接点部における中層の厚みが0.01〜3μm、
表層の厚みが0.5〜10μmである上記(1)または
(2)記載のプローブ構造。 (4)接点部における表層の引っ張り応力が50kg/
mm2 以下である上記(1)〜(3)いずれか記載のプ
ローブ構造。 (5)接点部における表層、中層および深層の少なくと
も一つがメッキで形成されたものである上記(1)〜
(4)いずれか記載のプローブ構造。
The above object can be achieved by the probe structure of the present invention shown below. (1) A conductive contact portion is formed on one surface side of the insulating substrate, a conductive circuit is formed on the other surface side of the insulating substrate, and the contact portion and the conductive circuit are formed on the insulating substrate. Conductivity is established via a conduction path formed in the through hole in the thickness direction, and the contact portion has a hardness of 100 to 700 Hk (100 Hk or more and 700 Hk or more.
Hk or less, the same applies hereinafter) and a hardness of 10 to 3
A probe structure having a structure in which a middle layer of 00Hk and a surface layer having a hardness of 700 to 1200Hk are sequentially stacked. However, Hk is a unit of Knoop hardness number (Knoop hardness). (2) The surface layer of the contact portion is a rhodium layer, the middle layer is a gold layer,
The probe structure according to (1) above, wherein the deep layer is a nickel layer, a copper layer, or a laminated structure of a nickel layer and a copper layer. (3) The thickness of the middle layer in the contact portion is 0.01 to 3 μm,
The probe structure according to (1) or (2) above, wherein the surface layer has a thickness of 0.5 to 10 μm. (4) The tensile stress of the surface layer at the contact point is 50 kg /
The probe structure according to any one of (1) to (3) above, which has a size of mm 2 or less. (5) At least one of the surface layer, the middle layer, and the deep layer in the contact portion is formed by plating.
(4) The probe structure according to any one of the above.

【0013】[0013]

【作用】本発明のプローブ構造は、上記のように、導電
性の接点部が深層・中層・表層の三層を有するものであ
り、各層の作用および構造全体の作用は以下の通りであ
る。
As described above, in the probe structure of the present invention, the conductive contact portion has the three layers of the deep layer, the middle layer and the surface layer, and the action of each layer and the action of the entire structure are as follows.

【0014】深層は、公知のバンプ接点と同様、電気信
号の導通路となり、かつ接点部の土台または中心部のコ
アとなって接点部の強度を支える。中層は、表層に加え
られた接触圧によって接点部内に生じる応力を吸収し緩
和する。また、表層の下地として、表層と深層とをよく
密着させる作用を有することによって、さらに好ましい
ものとなる。表層は、磨耗・損傷に強い層である。耐食
性を有し、被検査体からの他の金属の転写・拡散を抑制
しうる性質を有することによって、接触抵抗を低い状態
に維持することができ、さらに好ましいものとなる。
Like the known bump contact, the deep layer serves as a conduction path for electric signals and serves as a base of the contact or a core at the center to support the strength of the contact. The middle layer absorbs and relaxes the stress generated in the contact portion due to the contact pressure applied to the surface layer. Further, it is more preferable because it has a function of closely adhering the surface layer and the deep layer as a base of the surface layer. The surface layer is a layer that is resistant to wear and damage. By having the corrosion resistance and the property of suppressing the transfer / diffusion of other metal from the inspection object, the contact resistance can be maintained in a low state, which is more preferable.

【0015】また、半田バンプを形成して利用するよう
なテスト方法においては、表層に耐触性を付与すること
によって、被検査体の半田バンプがプローブのバンプと
の接触部分に対して転写および拡散することが抑制さ
れ、検査後の被検査体の半田バンプの体積は減少し難
く、好ましいものとなる。また、これら3層の組み合わ
せ構造によって、各層の材料の欠点が互いに補われ、繰
り返しの接触開閉に対して劣化の少ない接点部が構成さ
れる。
Further, in the test method in which the solder bumps are formed and used, the solder bumps of the object to be inspected are transferred and transferred to the contact portions with the bumps of the probe by imparting the touch resistance to the surface layer. The diffusion is suppressed, and the volume of the solder bumps of the inspection object after the inspection is hard to decrease, which is preferable. In addition, the combined structure of these three layers compensates for the defects of the materials of the respective layers to form a contact portion that is less deteriorated by repeated contact opening and closing.

【0016】[0016]

【発明の実施の形態】以下、本発明のプローブ構造を図
面に基づいてさらに詳細に説明する。図1は本発明のプ
ローブ構造の一例を示す断面図である。同図に示すよう
に、該プローブ構造は、絶縁性基板1の一方の面側1a
に接点部2が形成され、該絶縁性基板1の他方の面側1
bに導電性回路3が形成され、接点部2と導電性回路3
とが、該絶縁性基板1の厚み方向に設けられた貫通孔4
の内部に形成された導通路5を介して導通される構造で
あって、さらに、接点部2が、各硬度・性質が以下に説
明するものであるような、深層2c・中層2b・表層2
aを有するものである。ただし、同図は、接点部2と導
通路5とが同じ材料で一体的に形成された場合の例を示
す図である。
BEST MODE FOR CARRYING OUT THE INVENTION The probe structure of the present invention will be described below in more detail with reference to the drawings. FIG. 1 is a sectional view showing an example of a probe structure of the present invention. As shown in the figure, the probe structure has one surface side 1 a of the insulating substrate 1.
A contact portion 2 is formed on the other surface side 1 of the insulating substrate 1.
The conductive circuit 3 is formed on the contact point b and the conductive circuit 3
Are through holes 4 provided in the thickness direction of the insulating substrate 1.
The contact portion 2 has a structure in which it conducts through a conduction path 5 formed inside, and the contact portion 2 has a deep layer 2c, a middle layer 2b, and a surface layer 2 whose hardness and properties are as described below.
a. However, this figure is a diagram showing an example in which the contact portion 2 and the conduction path 5 are integrally formed of the same material.

【0017】絶縁性基板1の材料としては、絶縁性を有
するものであれば特に限定されないが、絶縁性と共に可
撓性を有するものが好ましく、ポリエステル系樹脂、エ
ポキシ系樹脂、ウレタン系樹脂、ポリスチレン系樹脂、
ポリエチレン系樹脂、ポリアミド系樹脂、ポリイミド系
樹脂、アクリロニトリル−ブタジエン−スチレン(AB
S)共重合体樹脂、ポリカーボネート系樹脂、シリコー
ン系樹脂、フッ素系樹脂等の熱硬化性樹脂および熱可塑
性樹脂が挙げられる。これらのうち、耐熱性および機械
的強度に優れ、また被検査体の線膨張率と合致させられ
る等の点から、ポリイミド系樹脂が特に好適に使用され
る。
The material for the insulating substrate 1 is not particularly limited as long as it has an insulating property, but a material having insulating property and flexibility is preferable, and a polyester resin, an epoxy resin, a urethane resin, or polystyrene is used. Resin,
Polyethylene resin, polyamide resin, polyimide resin, acrylonitrile-butadiene-styrene (AB
Examples thereof include thermosetting resins and thermoplastic resins such as S) copolymer resins, polycarbonate resins, silicone resins, and fluorine resins. Of these, a polyimide resin is particularly preferably used because it is excellent in heat resistance and mechanical strength, and can be matched with the linear expansion coefficient of the test object.

【0018】絶縁性基板1の厚さは、特に限定されない
が、十分な機械的強度や可撓性を有するようにするた
め、2〜500μm、好ましくは5〜150μm、さら
に好ましくは8〜150μm、最も好ましくは10〜1
50μmに設定するのがよい。
The thickness of the insulating substrate 1 is not particularly limited, but in order to have sufficient mechanical strength and flexibility, it is 2-500 μm, preferably 5-150 μm, more preferably 8-150 μm, Most preferably 10-1
It is preferable to set it to 50 μm.

【0019】導電性回路3は、導体・半導体によって形
成された回路パターンの他に、接点部、コイル、抵抗
体、コンデンサ等の回路を構成する要素を包含する。導
電性回路3の材料としては導体・半導体を問わず導電性
を有するものであれば特に限定されないが、公知の良導
体金属が好ましい。例えば、金、銀、銅、白金、鉛、
錫、ニッケル、コバルト、インジウム、ロジウム、クロ
ム、タングステン、ルテニウム等の単独金属、およびこ
れら単独金属を成分とする各種合金、例えば、半田、ニ
ッケル−錫、金−コバルト等が挙げられる。導電性回路
3の厚さは特に限定されないが、電路としての抵抗値を
小さくする点から1μm以上が好ましく、化学エッチン
グ等による加工性の点から200μm以下が好ましい。
これらの範囲内では特に5〜50μmに設定するのが良
い。
The conductive circuit 3 includes, in addition to the circuit pattern formed of a conductor / semiconductor, elements constituting a circuit such as a contact portion, a coil, a resistor and a capacitor. The material of the conductive circuit 3 is not particularly limited as long as it has conductivity regardless of conductor or semiconductor, but a known good conductor metal is preferable. For example, gold, silver, copper, platinum, lead,
Examples include single metals such as tin, nickel, cobalt, indium, rhodium, chromium, tungsten, and ruthenium, and various alloys containing these single metals as components, such as solder, nickel-tin, and gold-cobalt. The thickness of the conductive circuit 3 is not particularly limited, but is preferably 1 μm or more from the viewpoint of reducing the resistance value as an electric path, and preferably 200 μm or less from the viewpoint of workability by chemical etching or the like.
Within these ranges, it is particularly preferable to set the thickness to 5 to 50 μm.

【0020】導電性回路3の形成方法としては、絶縁性
基板1上へ目的の回路パターンを直接描画・形成する方
法(アディティブ法)と、目的の回路パターンを残すよ
うに他の導体部分を除去して形成する方法(サブトラク
ティブ法)とが挙げられる。前者の方法としては、スパ
ッタリング、各種蒸着、各種メッキ等の成膜方法を用い
た回路パターンの描画が挙げられる。また、後者の方法
としては、絶縁性基板1上へ導体層を形成し、該導体層
上に目的の回路パターン形状だけを被覆するようにレジ
スト層を形成した後、露出している導体層をエッチング
して、所望の回路パターンを得る方法が挙げられる。
As the method of forming the conductive circuit 3, a method of directly drawing and forming a target circuit pattern on the insulating substrate 1 (additive method) and a method of removing other conductor portions so as to leave the target circuit pattern. And a method of forming (subtractive method). Examples of the former method include drawing a circuit pattern using a film forming method such as sputtering, various vapor depositions, and various platings. As the latter method, a conductor layer is formed on the insulating substrate 1, a resist layer is formed on the conductor layer so as to cover only the desired circuit pattern shape, and then the exposed conductor layer is removed. There is a method of obtaining a desired circuit pattern by etching.

【0021】貫通孔4は接点部2と導電性回路3との導
通路5となり、隣合う貫通孔同士がつながらない範囲内
で、孔径をできる限り大きくし、また、孔間ピッチをで
きる限り小さくして、単位面積当たりの該貫通孔の数を
増やすことが、導通路5としての電気抵抗を小さくする
上で好ましい。貫通孔4の孔径は、5〜200μm、好
ましくは8〜50μm程度が良い。貫通孔4の形成方法
は、パンチング等の機械的穿孔方法、プラズマ加工、レ
ーザー加工、フォトリソグラフィー加工、または絶縁性
基板1と耐薬品性の異なるレジスト等を用いた化学エッ
チング等が例示される。また、レーザー加工は該貫通孔
4を任意の孔径や孔間ピッチにて微細加工が可能であ
り、接点部2のファインピッチ化に対応することができ
る方法である。なかでもパルス数またはエネルギー量を
制御したエキシマレーザー、炭酸ガスレーザ、YAGレ
ーザの照射による穿孔加工は高精度で好ましい。
The through-holes 4 serve as conduction paths 5 between the contact portions 2 and the conductive circuits 3, and the diameters of the through-holes are made as large as possible and the pitch between the holes is made as small as possible within a range in which adjacent through-holes are not connected to each other. Therefore, it is preferable to increase the number of the through holes per unit area in order to reduce the electric resistance of the conductive path 5. The diameter of the through hole 4 is 5 to 200 μm, preferably about 8 to 50 μm. Examples of the method of forming the through holes 4 include mechanical punching methods such as punching, plasma processing, laser processing, photolithography processing, and chemical etching using a resist having a different chemical resistance from the insulating substrate 1. Further, the laser processing is a method capable of finely processing the through-holes 4 with an arbitrary hole diameter and a pitch between holes, and can cope with a fine pitch of the contact portions 2. Among them, drilling by irradiation with an excimer laser, a carbon dioxide gas laser, or a YAG laser whose pulse number or energy amount is controlled is preferable because of high accuracy.

【0022】また、貫通孔4は、絶縁性基板1の面に対
して垂直に形成されるだけでなく、図2に示すように、
絶縁性基板1の面に対して所定の角度を成すように形成
されることによって、被検査体に与える圧力が分解さ
れ、被検査体の導体部分に対する損傷を防止できる。
The through hole 4 is formed not only perpendicularly to the surface of the insulating substrate 1 but also as shown in FIG.
Since the insulating substrate 1 is formed so as to form a predetermined angle with respect to the surface of the insulating substrate 1, the pressure applied to the object to be inspected is decomposed, and damage to the conductor portion of the object to be inspected can be prevented.

【0023】導通路5は、貫通孔4内に形成されて接点
部2と導電性回路3とを接続しうるものであればよく、
貫通孔4内に導電性物質を充填してなるもの、スルーホ
ールメッキのように貫通孔4の壁面全周に導電性物質の
層を形成してなるもの等が例示される。導通路5の形成
方法としては、機械的に導電性物質を貫通孔4内にはめ
込む方法、CVD法等の成膜法、電解メッキや無電解メ
ッキ等のメッキ法等が挙げられるが、導電性回路3を電
極とした電解メッキによる方法が簡便であり好ましい。
The conductive path 5 may be formed in the through hole 4 so as to connect the contact portion 2 and the conductive circuit 3 to each other,
Examples thereof include those obtained by filling the through hole 4 with a conductive substance, those obtained by forming a layer of a conductive substance on the entire circumference of the wall surface of the through hole 4 such as through hole plating, and the like. Examples of the method of forming the conductive path 5 include a method of mechanically fitting a conductive substance into the through hole 4, a film forming method such as a CVD method, a plating method such as electrolytic plating or electroless plating, and the like. A method by electrolytic plating using the circuit 3 as an electrode is simple and preferable.

【0024】接点部2は、被検査体との電気的な接触・
接続を意図して絶縁性基板1の面上に設けられる導体部
分である。接点部2全体としての態様は、絶縁性基板1
面からの突出の有無を問わず、また、接点部2上面の接
触面の形状は、接触する相手の突起状態に応じて、凸
状、平面状、凹状のいずれであってもよい。従って、基
板1面に対する垂直面・平行面で切断したときの接点部
2の断面形状は限定されるものではなく、全ての多角
形、円形、楕円形、これら各形状の一部分または複合形
等が挙げられ、これら断面形状の組み合わせによって、
接点部2の形状は、多角柱・円柱の端部または側面、円
錐(台)・角錐(台)、球体の一部等、あらゆる立体的
形状が可能となる。これによって、被検査体との接触
は、点接触、線接触、面接触等となる。
The contact portion 2 makes electrical contact with the object to be inspected.
A conductor portion provided on the surface of the insulating substrate 1 for the purpose of connection. The aspect of the contact portion 2 as a whole is that of the insulating substrate 1.
Regardless of the presence or absence of protrusion from the surface, the shape of the contact surface on the upper surface of the contact portion 2 may be convex, planar, or concave depending on the projection state of the contacting partner. Therefore, the cross-sectional shape of the contact portion 2 when cut along a plane perpendicular or parallel to the surface of the substrate 1 is not limited, and all polygons, circles, ellipses, a part of these shapes, or a composite shape, etc. And the combination of these cross-sectional shapes,
The contact portion 2 can have any three-dimensional shape such as an end or a side surface of a polygonal column / cylinder, a cone (stand) / pyramid (stand), or a part of a sphere. As a result, the contact with the object to be inspected is point contact, line contact, surface contact, or the like.

【0025】接点部2の絶縁性基板1面からの高さは特
に限定されるものではないが、IC等の微細な被検査体
に対しては0.1μm〜数百μm程度であることが好ま
しい。被検査体の一パッド当たりの接点数に関して、1
または2以上設けることができ、特に限定されるもので
ない。
The height of the contact portion 2 from the surface of the insulating substrate 1 is not particularly limited, but it may be about 0.1 μm to several hundreds μm for a fine inspection object such as an IC. preferable. Regarding the number of contacts per pad under test, 1
Alternatively, two or more can be provided and is not particularly limited.

【0026】接点部2は深層2c、中層2b、表層2a
の三層を有する。また、深層2cと導通路5とは、同一
材料で一体的に形成されるものであってよい。深層2c
の硬度は、100〜700Hkに設定する。硬度100
Hk未満では、接点部2が接触対象物に当接して、圧力
がかけられた際に接点部2の変形が生じ易くなり、硬度
700Hkを上回るとクラックが発生し易くなる。また
硬度の上昇に伴って、電気抵抗が大きくなり、電気的信
頼性が低下するので、硬度は可及的に小さくするのが望
ましい。深層2cの硬度のさらに好ましい範囲は、15
0〜600Hk、実用的には150〜250Hkであ
る。
The contact portion 2 includes a deep layer 2c, an intermediate layer 2b, and a surface layer 2a.
It has three layers. Further, the deep layer 2c and the conduction path 5 may be integrally formed of the same material. Deep 2c
The hardness is set to 100 to 700 Hk. Hardness 100
If the hardness is less than Hk, the contact portion 2 comes into contact with the contact object, and the contact portion 2 is likely to be deformed when pressure is applied, and if the hardness exceeds 700 Hk, cracks are likely to occur. Further, as the hardness increases, the electrical resistance increases and the electrical reliability decreases, so it is desirable to reduce the hardness as much as possible. A more preferable range of hardness of the deep layer 2c is 15
It is 0 to 600 Hk, and practically 150 to 250 Hk.

【0027】このような硬度が得られる材料としては、
特に限定はされないが、公知のバンプに用いられる安価
な良導体金属が好ましいものであり、銅、ニッケル、ニ
ッケル・パラジウム合金等が例示される。
As a material which can obtain such hardness,
Although not particularly limited, an inexpensive good conductor metal used for known bumps is preferable, and copper, nickel, nickel-palladium alloy, etc. are exemplified.

【0028】また、深層2cと導通路5とは、同一材料
で一体的に形成されて導電性回路3と接続される場合が
多い。このような場合、深層2cを形成する材料は、導
電性回路3を形成する材料に対して、結晶学的に整合性
を有し、密着が良く、拡散しにくいものであることが好
ましい。例えば、導電性回路3の材料が銅である場合、
これに対する深層2cの材料は、銅、ニッケル、ニッケ
ル合金が好ましい組み合わせとなる。硬度の調整方法
は、絶縁性基板1に対して熱によるダメージを与えない
点から、合金化または有機物の添加によって調整するこ
とが好ましい。
In many cases, the deep layer 2c and the conductive path 5 are integrally formed of the same material and connected to the conductive circuit 3. In such a case, the material forming the deep layer 2c is preferably crystallographically consistent with the material forming the conductive circuit 3, has good adhesion, and is difficult to diffuse. For example, when the material of the conductive circuit 3 is copper,
On the other hand, the material of the deep layer 2c is preferably a combination of copper, nickel and nickel alloy. It is preferable to adjust the hardness by alloying or adding an organic substance from the viewpoint that the insulating substrate 1 is not damaged by heat.

【0029】中層2bの硬度は、10〜300Hkに設
定する。硬度10Hk未満では変形し易く、300Hk
を上回るとクッション性に乏しくなる。中層2bの硬度
の好ましい範囲は50〜200Hk、特に50〜150
Hk、さらに50〜100Hkである。このような硬度
が得られる材料としては、例えば、金、パラジウム、
銀、インジウム、白金等が挙げられる。また、深層2
c、表層2aとの密着性にすぐれ、表面に露出しても耐
食性を有する金属がより好ましく、特に、深層がニッケ
ル、表層2aがロジウムである場合には、中層2bには
金が最も好ましい材料となる。
The hardness of the middle layer 2b is set to 10 to 300 Hk. If the hardness is less than 10 Hk, it easily deforms, and 300 Hk
If it exceeds, the cushioning property will be poor. The preferable range of the hardness of the middle layer 2b is 50 to 200 Hk, particularly 50 to 150 Hk.
Hk, and further 50 to 100 Hk. Examples of materials having such hardness include gold, palladium,
Examples thereof include silver, indium and platinum. Also, deep layer 2
c, a metal having excellent adhesiveness with the surface layer 2a and having corrosion resistance even when exposed to the surface is more preferable. Particularly, when the deep layer is nickel and the surface layer 2a is rhodium, gold is most preferable for the intermediate layer 2b. Becomes

【0030】中層2bの厚さは0.01〜3μm、好ま
しくは0.1〜1μmが良い。0.01μm未満ではク
ッション効果が弱く、3μmを上回ると圧力をかけた際
の変形量が大きくなるので表層2aの金属が割れ易い。
The thickness of the intermediate layer 2b is 0.01 to 3 μm, preferably 0.1 to 1 μm. If it is less than 0.01 μm, the cushioning effect is weak, and if it exceeds 3 μm, the amount of deformation when pressure is applied is large, so that the metal of the surface layer 2a is easily cracked.

【0031】表層2aの硬度は、700〜1200Hk
に設定する。硬度700Hk未満では被検査体の導体と
の接触の際に表層2aがダメージを受け易く、1200
Hkを上回るとクラックが発生し易くなる。表層2aの
硬度の好ましい範囲は、800〜1100Hkであり、
特に好ましくは900〜1000Hkである。このよう
な硬度が得られる材料としては、特に限定はされない
が、ロジウム、ルテニウム、コバルト−タングステン合
金、クロム、鉄−タングステン合金、クロム−モリブデ
ン合金等の硬質の金属が挙げられる。特に、耐食性を有
し、接触対象物から転移する金属の拡散を防止するバリ
アとしての性質を有する材料であることがより好まし
く、ロジウム、ルテニウム等の貴金属が例示される。
The hardness of the surface layer 2a is 700 to 1200 Hk.
Set to. If the hardness is less than 700 Hk, the surface layer 2a is likely to be damaged when coming into contact with the conductor of the inspection object.
If it exceeds Hk, cracks are likely to occur. The preferable range of the hardness of the surface layer 2a is 800 to 1100 Hk,
Particularly preferably, it is 900 to 1000 Hk. The material that can obtain such hardness is not particularly limited, but examples thereof include hard metals such as rhodium, ruthenium, cobalt-tungsten alloy, chromium, iron-tungsten alloy, and chromium-molybdenum alloy. In particular, a material having corrosion resistance and a property as a barrier for preventing diffusion of a metal transferred from a contact object is more preferable, and a noble metal such as rhodium or ruthenium is exemplified.

【0032】表層2aに上記貴金属を用いる場合、該貴
金属は、単一金属、合金のいずれでも良いが、卑金属が
表面に拡散し酸化されることによる接触抵抗の増大や、
有機不純物による内部応力の増大、クラックの発生等を
抑制するためにも、99%以上が白金族であることが好
ましい。なお、合金の場合、耐食性を有し、拡散しにく
い貴金属の組合せが好ましく、ロジウムとルテニウムと
の組み合わせ等が例示される。
When the above-mentioned noble metal is used for the surface layer 2a, the noble metal may be a single metal or an alloy, but the contact resistance increases due to the diffusion and oxidation of the base metal on the surface,
In order to suppress the increase of internal stress due to organic impurities and the generation of cracks, it is preferable that 99% or more is in the platinum group. In the case of an alloy, a combination of a noble metal having corrosion resistance and hard to diffuse is preferable, and a combination of rhodium and ruthenium is exemplified.

【0033】被検査体のパッド部のアルミニウム、Sn
Pb半田等の金属に対し、拡散しにくいロジウム等を表
層2aの材料として用いた場合でも、バーインテスト等
の電気抵抗試験を行うと物理的に転写することがある。
被検査体のICを検査毎に交換し、繰り返し試験を行う
場合に顕著である。
Aluminum of the pad portion of the inspection object, Sn
Even when rhodium or the like, which is difficult to diffuse, is used as a material for the surface layer 2a with respect to a metal such as Pb solder, it may be physically transferred when an electric resistance test such as a burn-in test is performed.
This is remarkable when the IC of the object to be inspected is replaced for each inspection and the test is repeated.

【0034】転写したアルミニウムや半田は酸化膜を形
成し、接触抵抗が高くなるので、電気的信頼性に劣る。
繰り返し電気抵抗試験を安定化させるためには、1回の
試験終了後、接点部2に転写したアルミニウムや半田を
選択的にエッチング除去することが好ましい。除去方法
としては、アルゴンプラズマ等のドライエッチング、ま
たは下地金属を浸食させないエッチング液で電気的、化
学的に処理するウエットエッチングがあり、下地金属を
浸さないためには、アルカリ性エッチング液を用いるこ
とが好ましい。ウエットエッチングの具体例を下記に示
す。
Since the transferred aluminum or solder forms an oxide film and has a high contact resistance, it is inferior in electrical reliability.
In order to stabilize the repeated electric resistance test, it is preferable that the aluminum or solder transferred to the contact portion 2 be selectively removed by etching after the end of one test. As the removal method, there are dry etching such as argon plasma, and wet etching in which the base metal is treated electrically and chemically with an etching solution that does not corrode the base metal. To prevent the base metal from being immersed, use an alkaline etching solution. preferable. A specific example of wet etching is shown below.

【0035】例1 アルミニウムのパッドに対するウエ
ットエッチング <浸せきタイプ> 無水炭酸ナトリウム 23g/L リン酸ナトリウム 23g/L 界面活性剤 2g/L 70〜80℃ <電解タイプ> 水酸化ナトリウム 25g/L 無水炭酸ナトリウム 25g/L グルコン酸ナトリウム 10g/L EDTA 5g/L 38〜50℃、電流密度:8〜10A/dm2
Example 1 Wet Etching on Aluminum Pad <Dip Type> Anhydrous Sodium Carbonate 23 g / L Sodium Phosphate 23 g / L Surfactant 2 g / L 70-80 ° C. <Electrolytic Type> Sodium Hydroxide 25 g / L Anhydrous Sodium Carbonate 25 g / L sodium gluconate 10 g / L EDTA 5 g / L 38 to 50 ° C., current density: 8 to 10 A / dm 2.

【0036】例2 SnPb半田のパッドに対するウエ
ットエッチング <浸せきタイプ> 30%過酸化水素 40ml/L ほうふっ化水素酸(HBF4 ,テトラフルオロホウ酸)
150ml/L 室温 <電解タイプ> 水酸化ナトリウム 65g/L グルコン酸ナトリウム 15g/L 50〜60℃、電圧:2〜4v
Example 2 Wet etching of SnPb solder pad <immersion type> 30% hydrogen peroxide 40 ml / L hydrofluoric acid (HBF 4 , tetrafluoroboric acid)
150 ml / L room temperature <electrolysis type> sodium hydroxide 65 g / L sodium gluconate 15 g / L 50-60 ° C., voltage: 2-4 v

【0037】表層2aの厚さは0.5〜10μm、好ま
しくは1〜5μm、特に好ましくは2〜3μmが良い。
表層2aの厚さが、0.5μm未満ではピンホールが発
生し易く、10μmを上回るとクラックが発生し易くな
る。
The thickness of the surface layer 2a is 0.5 to 10 μm, preferably 1 to 5 μm, particularly preferably 2 to 3 μm.
If the thickness of the surface layer 2a is less than 0.5 μm, pinholes are likely to occur, and if it exceeds 10 μm, cracks are likely to occur.

【0038】接点部2の形成方法、即ち、各層2a,2
b,2cの積層方法は、各層2a〜2cの構成金属の金
属箔を相互に圧接させる圧接法、イオンプレーティン
グ、イオンスパッタリング、CVD法等の成膜法、電解
メッキや無電解メッキ等のメッキ法等が挙げられる。こ
れらの形成方法のなかでも特に、導通路5を電極とした
電解メッキによる方法が簡便であり、また品質面でも金
属純度、硬度および外観寸法がコントロールでき、バラ
ツキを少なく制御できるので好ましい。
A method of forming the contact portion 2, that is, each layer 2a, 2
The laminating method of b and 2c is, for example, a pressure welding method in which metal foils of the constituent metals of the respective layers 2a to 2c are brought into pressure contact with each other, a film forming method such as ion plating, ion sputtering, a CVD method, or plating such as electrolytic plating or electroless plating Law etc. are mentioned. Among these forming methods, the method of electroplating using the conductive path 5 as an electrode is particularly preferable because the metal purity, hardness, and external dimension can be controlled in terms of quality, and variation can be controlled to be small, which is preferable.

【0039】接点部2をメッキ法によって形成する場
合、メッキ液を確実に貫通孔4内に充填させるため、メ
タノール置換やプラズマによる表面改質等の濡れ性向上
処理を施すことが好ましい。また、コアの金属を形成す
る際に、被メッキ表面積に応じた電流をリニアに供給
し、一定の電流密度を維持することによって、コアの内
部応力を均一にでき、クラックを防止することができ
る。特に、表層2aの材料を上記白金族とし、これをメ
ッキで形成する場合、メッキ液中において被メッキ物を
左右に揺動することにより、被メッキ物に対するメッキ
液の流れ方向および流速が均一となり、各接点部2にお
ける表層2aの析出効率が均一になり、結果的に表層2
aの厚みが均一となる。さらに、メッキ法によって形成
する場合、特にロジウムメッキでは、メッキ液の組成や
操作条件を制御して、表層2aの引っ張り応力を50k
g/mm2 以下に保つことが好ましい。50kg/mm
2 を越えるとメッキ皮膜にクラックが生じ易く、好まし
くない。
When the contact portion 2 is formed by a plating method, it is preferable to perform a wettability improving treatment such as methanol replacement or surface modification by plasma in order to surely fill the through hole 4 with the plating liquid. Further, when forming the metal of the core, by supplying a current linearly according to the surface area to be plated and maintaining a constant current density, the internal stress of the core can be made uniform and cracks can be prevented. . In particular, when the material of the surface layer 2a is the above-mentioned platinum group and is formed by plating, by swinging the object to be plated in the plating solution left and right, the flow direction and flow velocity of the plating solution with respect to the object to be plated become uniform. , The deposition efficiency of the surface layer 2a in each contact part 2 becomes uniform, and as a result, the surface layer 2a
The thickness of a becomes uniform. Further, in the case of forming by a plating method, particularly in rhodium plating, the tensile stress of the surface layer 2a is controlled to 50 k by controlling the composition of the plating solution and the operating conditions.
It is preferable to keep g / mm 2 or less. 50 kg / mm
When it exceeds 2 , the plating film is apt to crack, which is not preferable.

【0040】メッキ液の組成中における有機不純物をク
ロロホルム抽出で50mg/L以下に維持すれば、引っ
張り応力を50kg/mm2 以下に維持でき、クラック
の発生が抑えられるので好ましい。但し、50mg/L
を越えた場合でも、活性炭処理等により有機物を除去す
れば再生できる。
It is preferable to keep the organic impurities in the composition of the plating solution at 50 mg / L or less by extraction with chloroform because the tensile stress can be kept at 50 kg / mm 2 or less and cracks can be suppressed. However, 50 mg / L
Even if it exceeds the limit, it can be regenerated by removing the organic matter by treatment with activated carbon.

【0041】また、他の被検査体によっては、図3に模
式的に示すように、深層2c上に複数の微小なバンプ2
dを有する例が好ましい接点部2の形状の一態様として
挙げられる。該微小なバンプ2dが形成された深層2c
上に中層2b・表層2aを順次形成し、接点部2の表面
を凹凸にすることによって、接点部2の接触の際に被検
査体の導体表面上に形成された酸化物層や異物等の絶縁
層が破壊され、接触の信頼性が改善される。
Depending on other inspected objects, a plurality of minute bumps 2 may be formed on the deep layer 2c, as schematically shown in FIG.
An example having d is given as an example of a preferable shape of the contact portion 2. Deep layer 2c on which the minute bumps 2d are formed
By sequentially forming the intermediate layer 2b and the surface layer 2a on the upper surface and making the surface of the contact portion 2 uneven, an oxide layer, a foreign substance, or the like formed on the conductor surface of the DUT during contact of the contact portion 2 The insulation layer is destroyed and contact reliability is improved.

【0042】上記微小なバンプ2dの形成方法の一例と
して、深層2cを形成した後、メッキ浴中に、微小なバ
ンプ2dの核となる金属粉末2eを分散させて電解メッ
キすることが挙げられる。該金属粉末2eの粒径は、深
層2cの径の1/200〜1/10が良い。また、コバ
ルト等の磁性を有する金属粉末2eを用い、メッキ浴中
に1〜15キロガウス程度の磁場をかけ電解メッキする
ことで、該金属粉末2eを深層2cの表面に均一に施す
ことができる。
As an example of the method of forming the minute bumps 2d, after forming the deep layer 2c, the metal powder 2e which becomes the nucleus of the minute bumps 2d is dispersed in a plating bath and electrolytic plating is performed. The particle diameter of the metal powder 2e is preferably 1/200 to 1/10 of the diameter of the deep layer 2c. Further, by using a magnetic metal powder 2e such as cobalt and applying a magnetic field of about 1 to 15 kilogauss in a plating bath to perform electrolytic plating, the metal powder 2e can be uniformly applied to the surface of the deep layer 2c.

【0043】また深層2cを形成した後、メッキ条件に
よって結晶状態を制御して、接点部2に突起を形成する
方法もある。この操作は深層2c、中層2bまたは表層
2a上のいずれで行なっても良いが、図4に示すよう
に、表層2a上で行えばより鋭利な先端を有する突起2
fを形成することができる。鋭利な突起は、電流密度を
上げたり、金属濃度を低下させたり、攪拌を弱めたり等
の操作で、限界電流密度の付近でメッキして形成するこ
とができる。その他、結晶粒径の調整には、有機、無機
の添加剤の添加量を増減する操作、電流供給にパルスま
たは反転電流を用いる方法等が採用される。
There is also a method in which after forming the deep layer 2c, the crystal state is controlled by the plating condition to form the protrusion on the contact portion 2. This operation may be performed on any of the deep layer 2c, the intermediate layer 2b, and the surface layer 2a, but as shown in FIG. 4, if it is performed on the surface layer 2a, the projection 2 having a sharper tip.
f can be formed. The sharp protrusions can be formed by plating near the limit current density by operations such as increasing the current density, decreasing the metal concentration, and weakening the stirring. In addition, in order to adjust the crystal grain size, an operation of increasing or decreasing the addition amount of an organic or inorganic additive, a method of using a pulse or reversal current for current supply, and the like are adopted.

【0044】表層2a上の微細な突起の形状は特に限定
されないが、被検査体のパッド部のアルミニウム層上に
100Å程度の厚さの酸化膜が形成されている場合に
は、先端が尖っている方が好ましい。突起の断面形状
は、その最大値寸法が底辺0.1〜2.0μmに対し、
高さ0.1〜0.8μmの三角形が好ましい。底辺0.
1μmより小さいと支持強度が弱くなり、底辺2.0μ
mより大きいと突起先端が鈍角となり酸化膜を突き破り
にくくなる。また高さ0.1μmより小さいと酸化膜を
十分に除去して酸化膜下の金属層に到達できず接触抵抗
は大きくなり、高さ0.8μmより大きいとアルミニウ
ム等の金属層を突き破り、検査後に行なう被検査体の実
装で接続不良が生じたり、接続後の電気的信頼性が落ち
る。
The shape of the fine protrusions on the surface layer 2a is not particularly limited, but when an oxide film having a thickness of about 100Å is formed on the aluminum layer of the pad portion of the inspection object, the tip is sharp. It is better to have The cross-sectional shape of the protrusion has a maximum value dimension of 0.1 to 2.0 μm at the bottom,
Triangles with a height of 0.1 to 0.8 μm are preferred. Base 0.
If it is less than 1 μm, the supporting strength will be weak, and the base is 2.0 μm.
If it is larger than m, the tip of the projection becomes an obtuse angle and it is difficult to break through the oxide film. If the height is smaller than 0.1 μm, the oxide film cannot be sufficiently removed to reach the metal layer under the oxide film, and the contact resistance becomes large. If the height is larger than 0.8 μm, the metal layer such as aluminum is pierced and the inspection is performed. Connection failure may occur during mounting of the device under test later, or electrical reliability after connection may deteriorate.

【0045】突起をメッキで形成して積層する方法以外
に、ウエットまたはドライエッチングにより一度形成し
た金属層を研磨する方法、微細な凹凸を有する型を用い
てプレスする方法、同様な型のノズルをスポット的にボ
ンダー等で圧力をかけて、機械的に金属を変形させる方
法もある。この機械的な変形は、表層2aで行うとクラ
ックが入り好ましくないので、中層2b上または比較的
硬度の低い深層2c上で行うのことによって、成形が容
易となり、またクラックが入らず好ましい。
In addition to the method of forming protrusions by plating and stacking, a method of polishing a metal layer once formed by wet or dry etching, a method of pressing using a mold having fine irregularities, and a nozzle of the same mold are used. There is also a method of mechanically deforming the metal by applying pressure spotwise with a bonder or the like. This mechanical deformation is not preferable because it causes cracks when it is performed on the surface layer 2a. Therefore, it is preferable that the mechanical deformation is performed on the middle layer 2b or on the deep layer 2c having a relatively low hardness because molding is easy and cracks do not occur.

【0046】本発明のプローブ構造は単独でもプローブ
としての機能を有するが、以下に示すように、多層配線
板との接合によって高機能なプローブカードを構成す
る。図5は、該プローブカードの構造の一例を模式的に
示す図である。同図に示すように、該プローブカード
は、本発明のプローブ構造Aと多層配線板Bとが機械
的、電気的に接合されてなるものであり、該プローブ構
造Aは、多層配線板Bに対してストローク動作が可能な
ように該多層配線板B上に弾性体6を介して接合され、
プローブ構造Aの導電性回路3と多層配線板Bの導電性
回路7とが、上記ストローク動作を妨げないように接合
されてなるものである。
Although the probe structure of the present invention alone has a function as a probe, as shown below, a highly functional probe card is constructed by joining with a multilayer wiring board. FIG. 5 is a diagram schematically showing an example of the structure of the probe card. As shown in the figure, the probe card is formed by mechanically and electrically joining the probe structure A of the present invention and the multilayer wiring board B. The probe structure A is formed on the multilayer wiring board B. To the multilayer wiring board B via an elastic body 6 so that a stroke operation can be performed.
The conductive circuit 3 of the probe structure A and the conductive circuit 7 of the multilayer wiring board B are joined so as not to interfere with the stroke operation.

【0047】同図では、導電性回路3と導電性回路7と
の接続は、導電性回路3が延長されて絶縁性基板1の端
部から突き出し、多層配線板Bの表面までなだらかに屈
曲し、多層配線板Bの表面に設けられた端子8に接合さ
れることで行われている。該端子8は、プローブ構造A
の導通路と同様の構造によって多層配線板Bの下層に設
けられた導電性回路7と導通し、外部の接続用機器等に
接続される。
In the figure, the conductive circuit 3 and the conductive circuit 7 are connected such that the conductive circuit 3 is extended and protrudes from the end of the insulating substrate 1 and is gently bent to the surface of the multilayer wiring board B. , And is joined to the terminal 8 provided on the surface of the multilayer wiring board B. The terminal 8 has a probe structure A
With the structure similar to that of the conductive path, the conductive circuit 7 provided in the lower layer of the multilayer wiring board B is electrically connected and connected to an external connecting device or the like.

【0048】多層配線板Bは、導電性回路7と絶縁層9
とを交互に積層し、本発明のプローブ構造の導通路と同
様の構造によって、異層の回路間を接続したものであ
る。また、多層配線板Bは、マルチチップモジュール
(MCM)基板の技術を応用することによって製造で
き、種類としては主にMCM−D、C、Lの3種類が挙
げられる。
The multilayer wiring board B includes a conductive circuit 7 and an insulating layer 9.
Are alternately laminated, and circuits in different layers are connected by a structure similar to the conducting path of the probe structure of the present invention. The multilayer wiring board B can be manufactured by applying the technology of a multi-chip module (MCM) substrate, and the types thereof mainly include three types of MCM-D, C, and L.

【0049】多層配線板Bの導電性回路7内に抵抗体
(図示せず)を直列に挿入することによって、被検査体
に負荷電圧を印加でき、さらに被検査体の回路の短絡に
よる過電流を防止できる。また、該抵抗体に対して、コ
ンデンサ(図示せず)を並列に接続することによってノ
イズを低減できる。
By inserting a resistor (not shown) in series in the conductive circuit 7 of the multilayer wiring board B, a load voltage can be applied to the object to be inspected and an overcurrent due to a short circuit of the circuit of the object to be inspected. Can be prevented. Further, noise can be reduced by connecting a capacitor (not shown) in parallel with the resistor.

【0050】弾性体6は、プローブ構造を被検査体に接
触させる際に、プローブ構造と被検査体との間に生じる
距離の誤差を吸収しうるものであればよく、シリコーン
ゴム、フッ素ゴム、ウレタンゴム等のポリマー弾性体が
好ましく使用される。
The elastic body 6 may be any one as long as it can absorb an error in the distance between the probe structure and the object to be inspected when the probe structure is brought into contact with the object to be inspected. Silicone rubber, fluororubber, Polymer elastic bodies such as urethane rubber are preferably used.

【0051】多層配線板B上への弾性体6の形成方法と
しては、シート状の弾性体6を裁断し貼付する方法、ス
クリーン印刷法、フォトリソグラフ法等により直接形成
する方法等が挙げられる。
Examples of the method of forming the elastic body 6 on the multilayer wiring board B include a method of cutting and sticking the sheet-like elastic body 6, a method of directly forming by a screen printing method, a photolithography method, or the like.

【0052】弾性体6の厚みは、ICのパッド等の微細
な導体部分を接触対象とする場合には、被検査体の端子
の高さのバラツキを吸収して、被検査体の導体部分とプ
ローブ構造の接点部2との電気的接続をより確実なもの
とするため、5〜1000μm、好ましくは20〜50
0μmがよい。
The thickness of the elastic body 6 is equal to that of the conductor portion of the inspection object when absorbing a fine conductor portion such as an IC pad by absorbing the variation in the height of the terminal of the inspection object. In order to make the electrical connection with the contact portion 2 of the probe structure more reliable, 5-1000 μm, preferably 20-50
0 μm is preferable.

【0053】外部の接続用機器は、テスターのような独
立した検査装置だけではなく、例えば、被検査体と回路
配線との間のインピーダンス整合に用いられるデバイス
や、後工程において製品として接続されるような他のI
Cであってもよい。
The external connection equipment is not limited to an independent inspection device such as a tester, but is connected to, for example, a device used for impedance matching between an object to be inspected and circuit wiring, or a product in a subsequent process. Other I like
It may be C.

【0054】本発明のプローブ構造は、リジッド基板と
一体化することによって、フレキシブルな構造が堅固な
ものとなり、より取り扱い易くなる。図6,7は、リジ
ッド基板が一体化されたプローブ構造の例を示す断面図
である。図6に示されるプローブ構造は、基本的に図1
に示されるプローブ構造と同様であるが、絶縁性基板1
の接点部2側の外周縁部に、リジッド基板10が形成さ
れている。また図7に示されるプローブ構造において
は、導電性回路3がポリイミド等からなる絶縁層11に
覆われており、接点部2の近傍領域を除いた絶縁層11
上にリジッド基板10が形成されている。このようにリ
ジッド基板10は、フレキシブルなプローブ構造の外周
縁部に一体的に形成できるものであればよく、実使用上
ではどのような外形であってもよい。
By integrating the probe structure of the present invention with the rigid substrate, the flexible structure becomes solid and easier to handle. 6 and 7 are cross-sectional views showing an example of a probe structure in which a rigid substrate is integrated. The probe structure shown in FIG. 6 is basically the same as that shown in FIG.
Is similar to the probe structure shown in FIG.
The rigid substrate 10 is formed on the outer peripheral portion of the contact portion 2 side. Further, in the probe structure shown in FIG. 7, the conductive circuit 3 is covered with the insulating layer 11 made of polyimide or the like, and the insulating layer 11 excluding the area in the vicinity of the contact portion 2 is removed.
The rigid substrate 10 is formed on the top. As described above, the rigid substrate 10 may be any one as long as it can be integrally formed on the outer peripheral edge portion of the flexible probe structure, and may have any outer shape in actual use.

【0055】リジッド基板10の材料としては、ガラス
エポキシ基板、BTレジン等の樹脂基板、アルミナ,窒
化珪素等のセラミック類および42アロイ等の合金類を
含む無機系基板が挙げられる。特に、線膨張係数を低く
抑える目的には、後者の無機系基板を用いることが好ま
しい。例えば、プローブ構造の絶縁層11の全面に、ま
たは図7に示されるように、接点部2の近傍部分のみを
除外した領域に、上記無機系基板を貼り付けるか、ある
いはプローブ構造の外周縁部のみに上記リジッド基板1
0を一体化し、一体化された状態で加熱等によって故意
にプローブ構造に収縮応力を発生させる。かかるプロー
ブ構造においては、バーンインサイクル過程における温
度範囲中で基板拡張方向(外方向)への張力が常に発生
するように設定でき、見かけ上の線膨張係数を小さくす
ることができる。
Examples of the material of the rigid substrate 10 include a glass epoxy substrate, a resin substrate such as BT resin, ceramics such as alumina and silicon nitride, and an inorganic substrate containing alloys such as 42 alloy. In particular, the latter inorganic substrate is preferably used for the purpose of suppressing the linear expansion coefficient to be low. For example, the inorganic substrate is attached to the entire surface of the insulating layer 11 of the probe structure, or, as shown in FIG. 7, in a region excluding only the vicinity of the contact portion 2, or the outer peripheral edge of the probe structure. Only the rigid board 1
0 is integrated, and in the integrated state, shrinkage stress is intentionally generated in the probe structure by heating or the like. In such a probe structure, it is possible to set such that tension in the substrate expansion direction (outward direction) is always generated in the temperature range in the burn-in cycle process, and the apparent linear expansion coefficient can be reduced.

【0056】図7に示されるプローブ構造の場合、リジ
ッド基板10を絶縁層11の全面に貼り付けた後に、接
点部2の近傍部分をエッチング等により除去して形成し
てもよい。このようにして基板の接点部2近傍部に開口
を形成することにより、加圧時に適度なクッション性を
発現し、接触信頼性を向上させる。
In the case of the probe structure shown in FIG. 7, the rigid substrate 10 may be formed by adhering the rigid substrate 10 to the entire surface of the insulating layer 11 and then removing the portion near the contact portion 2 by etching or the like. By forming the opening in the vicinity of the contact portion 2 of the substrate in this manner, an appropriate cushioning property is exhibited at the time of pressurization, and the contact reliability is improved.

【0057】また、リジッド基板10の線膨張係数は、
目的に応じて被検査体の線膨張係数と等しい値、または
異なる値となるように設定してよい。さらに、リジッド
基板10として線膨張係数が1〜8ppmのものを使っ
て、プローブ構造と一体化することによって、得られる
プローブ構造を低線膨張化できる。かかるプローブ構造
によれば、プローブ構造と被検査体であるベアダイまた
はウエハとの線膨張係数のミスマッチによるアライメン
ト不良および電極ダメージ等の問題を回避できるように
なり、信頼性が大幅に向上する。
The coefficient of linear expansion of the rigid substrate 10 is
Depending on the purpose, it may be set to a value equal to or different from the linear expansion coefficient of the inspection object. Further, by using a rigid substrate 10 having a linear expansion coefficient of 1 to 8 ppm and integrating it with the probe structure, the obtained probe structure can have a low linear expansion. According to such a probe structure, problems such as alignment failure and electrode damage due to a mismatch in linear expansion coefficient between the probe structure and a bare die or wafer as an object to be inspected can be avoided, and reliability is significantly improved.

【0058】[0058]

【実施例】以下、本発明のプローブ構造のより具体的な
実施例を示す。 実施例1 <絶縁性基板と導電性回路の形成>厚さ35μmの銅箔
上に、ポリイミド前駆体溶液を乾燥後の厚さが25μm
となるように塗工し、乾燥、硬化させ、銅箔と絶縁性基
板であるポリイミドフィルムとの2層フィルムを作製し
た。次に、銅箔の表面に回路パターン状にレジスト層を
形成した後、フォト工程を用いて、所望の回路パターン
を有する導電性回路を形成した。この回路パターン側
に、さらにポリイミド前駆体溶液を乾燥後の厚さが10
μmとなるように塗工、乾燥、硬化させてカバーコート
を形成した。
EXAMPLES Hereinafter, more specific examples of the probe structure of the present invention will be shown. Example 1 <Formation of Insulating Substrate and Conductive Circuit> A polyimide precursor solution having a thickness of 25 μm was dried on a copper foil having a thickness of 35 μm.
Was coated, dried and cured to prepare a two-layer film of a copper foil and a polyimide film as an insulating substrate. Next, after forming a resist layer in a circuit pattern shape on the surface of the copper foil, a photolithography process was used to form a conductive circuit having a desired circuit pattern. On this circuit pattern side, the thickness after drying the polyimide precursor solution is further 10
A cover coat was formed by coating, drying and curing so as to have a thickness of μm.

【0059】<導通路と深層の形成>上記ポリイミドフ
ィルムの導電性回路の真裏に当たる位置に、ポリイミド
フィルム面に垂直に、発振波長248nmのKrFエキ
シマレーザー光をマスクを通して照射してドライエッチ
ングを施し、ポリイミドフィルムにφ60μmの微細貫
通孔を形成し、導電性回路を該貫通孔内に露出させた。
<Formation of Conduction Path and Deep Layer> Dry etching is performed by irradiating a position directly behind the conductive circuit of the above polyimide film with a KrF excimer laser beam having an oscillation wavelength of 248 nm through a mask in a direction perpendicular to the polyimide film surface. A φ60 μm fine through hole was formed in the polyimide film, and the conductive circuit was exposed in the through hole.

【0060】<導電性回路側のレジスト保護>塩化ビニ
ル系レジストを75メッシュで印刷して塗工し、170
℃20分間乾燥させた。
<Protection of resist on the conductive circuit side> A vinyl chloride-based resist is printed on 75 mesh and coated to form 170
It was dried at ℃ for 20 minutes.

【0061】<貫通孔内の前処理>濡れ性を付与するた
めに、貫通孔内に紫外線を10分間照射した。エキシマ
レーザーによるポリイミド分解物を除去するために、下
記のデスミヤ処理を行なった〔過マンガン酸塩酸化剤,
75℃,3分間,浸せき、硫酸系還元剤,50℃,1分
間,浸せき〕。 また、過硫酸ナトリウム系のソフトエッチング液を25
℃,1分間,超音波40kHz処理により、貫通孔内銅
上の分解物を除去した。
<Pretreatment in Through Hole> In order to impart wettability, the through hole was irradiated with ultraviolet rays for 10 minutes. The following desmear treatment was performed in order to remove the polyimide decomposition products by the excimer laser [permanganate oxidizer,
Immersion at 75 ° C for 3 minutes, sulfuric acid reducing agent, 50 ° C for 1 minute, immersion]. In addition, a sodium persulfate-based soft etching solution is added to 25
The decomposition product on the copper in the through hole was removed by ultrasonic wave 40 kHz treatment at ℃ for 1 minute.

【0062】<深層の形成>ワット浴系ニッケルメッキ
(組成:硫酸ニッケル300g/L、塩化ニッケル65
g/L、ほう酸45g/L)を用いて、成長するメッキ
面積に応じて実電流を変化させながら、60℃,5A/
dm2 ,39分間処理して、ポリイミドフィルム表面
(貫通孔の開口端部)から13μm突出させて、深層を
形成した。なお、メッキ成長工程において間欠エアー攪
拌(5分間停止、20秒間駆動)を行なった。深層の硬
度は250Hkであった。
<Deep Layer Formation> Watt bath system nickel plating (composition: nickel sulfate 300 g / L, nickel chloride 65
g / L, boric acid 45 g / L) while changing the actual current according to the growing plating area, 60 ° C., 5 A /
It was treated with dm 2 for 39 minutes to project 13 μm from the surface of the polyimide film (open end of the through hole) to form a deep layer. In addition, intermittent air agitation (stop for 5 minutes, drive for 20 seconds) was performed in the plating growth step. The hardness of the deep layer was 250 Hk.

【0063】<中層の形成>シアン系金メッキを用い
て、実電流を一定とし、67℃,0.6A/dm2 ,9
0秒間処理して、深層上に0.5μmの中層を積層し
た。なお、メッキ浴中の垂直噴流を40L/分とし、被
メッキ物の揺動を3m/分とした。中層の硬度は100
Hkであった。
<Formation of Middle Layer> Using cyan gold plating, the actual current was kept constant, and 67 ° C., 0.6 A / dm 2 , 9
It was treated for 0 seconds, and a 0.5 μm middle layer was laminated on the deep layer. The vertical jet flow in the plating bath was 40 L / min, and the object to be plated was shaken at 3 m / min. The hardness of the middle layer is 100
It was Hk.

【0064】<表層の形成>硫酸系ロジウムメッキを用
いて、実電流を一定とし、50℃,1.9A/dm 2
6分間処理して、中層上に2μmの表層を積層した。な
お、メッキ浴中の液循環を2L/分とし、被メッキ物の
揺動を1m/分とした。表層の硬度は850Hkであっ
た。また、表層のスパイラル応力計での引っ張り応力は
46kg/mm2 であった。
<Formation of surface layer> Sulfuric acid-based rhodium plating is used
And the actual current is constant, 50 ° C, 1.9 A / dm Two,
After the treatment for 6 minutes, a 2 μm surface layer was laminated on the middle layer. What
The liquid circulation in the plating bath is 2 L / min,
The swing was 1 m / min. The hardness of the surface layer is 850 Hk
Was. Also, the tensile stress in the surface spiral stress meter is
46 kg / mmTwoMet.

【0065】<導電性回路側のレジスト剥離>導電性回
路の表面側に施したレジスト層を剥離して、接点部がマ
ッシュルーム型のバンプであるプローブを得た。
<Removal of Resist on Conductive Circuit Side> The resist layer applied on the surface side of the conductive circuit was removed to obtain a probe whose contact portion was a mushroom type bump.

【0066】<電気抵抗試験>得られたプローブの接触
抵抗値を調べるために、電気回路を有するテスターにて
測定電流1mAを流して、電気抵抗試験を行った。図8
は、その測定概念図であり、プローブ構造12のポリイ
ミドフィルム1表面からの高さが15±2μmの接点部
2を、図9に示すIC13のアルミニウム電極に当接さ
せ、荷重に対応する二点間の接触抵抗を調べた。さらに
具体的に説明すれば、図10の接触概念図に示すよう
に、プローブ構造12はキャリア14内に配置され、I
C13は押さえ板15を介して加圧され、各接点部2と
IC13の各電極との接触を均等なものとすべく、コン
プライアンス材15が接点部2よりも加圧方向側に配設
されている。
<Electrical Resistance Test> In order to investigate the contact resistance value of the obtained probe, an electric resistance test was conducted by passing a measurement current of 1 mA with a tester having an electric circuit. FIG.
Is a conceptual diagram of the measurement, in which the contact portion 2 of the probe structure 12 having a height of 15 ± 2 μm from the surface of the polyimide film 1 is brought into contact with the aluminum electrode of the IC 13 shown in FIG. The contact resistance between them was investigated. More specifically, as shown in the contact conceptual diagram of FIG. 10, the probe structure 12 is disposed in the carrier 14, and I
C13 is pressed through the pressing plate 15, and in order to make the contact between each contact part 2 and each electrode of the IC 13 uniform, the compliance material 15 is arranged on the pressing direction side of the contact part 2. There is.

【0067】荷重の変化による接触抵抗値の結果は、図
11のグラフに示されるようになり、バラツキはあるも
のの、いずれも2000mΩ以下となった。さらに荷重
37g/バンプの状態で25℃,30分間−150℃,
20分間のヒートサイクルテストを102回行なった結
果、図12に示すグラフのように、抵抗値2000mΩ
を越えるバンプ(接点部)が発生した。しかしヒートサ
イクルテスト後の表層ロジウムは傷、クラック、腐食は
見られず、さらにICのアルミニウムの転写や拡散によ
る付着も見られなかった。なお、図11において「c
h.」は測定を行なった特定のバンプを示す(以下同
様)。
The result of the contact resistance value due to the change of the load is as shown in the graph of FIG. 11, and although there was variation, it was 2000 mΩ or less in all cases. Furthermore, the load is 37 g / bump, 25 ° C for 30 minutes, -150 ° C,
As a result of performing the heat cycle test for 20 minutes 102 times, as shown in the graph in FIG. 12, the resistance value is 2000 mΩ.
A bump (contact point) that exceeds the limit was generated. However, after the heat cycle test, the surface rhodium did not show any scratches, cracks, or corrosion, nor did the aluminum of the IC be transferred or attached by diffusion. In addition, in FIG. 11, “c
h. "Indicates a specific bump for which the measurement was performed (the same applies hereinafter).

【0068】比較例1 実施例1において、表層ロジウムの形成を省略し、深層
形成後に中層形成と同様の操作を6分間行なって、ニッ
ケル深層上に2μmの金層を積層した金プローブを得
た。表面の金層の硬度は100Hkであった。実施例1
と同様にICのアルミニウム電極に接点部を当接させ、
テスターにて測定電流100mAを流して電気抵抗試験
を行った。なお、試験条件は荷重37g/バンプ,15
0℃雰囲気下で1002時間測定を行った。
Comparative Example 1 In Example 1, the formation of the surface rhodium was omitted, and the same operation as the formation of the intermediate layer was performed for 6 minutes after the formation of the deep layer to obtain a gold probe in which a 2 μm gold layer was laminated on the nickel deep layer. . The hardness of the gold layer on the surface was 100 Hk. Example 1
Contact the aluminum electrode of the IC in the same way as
An electric resistance test was conducted by passing a measuring current of 100 mA with a tester. The test conditions are load 37 g / bump, 15
The measurement was performed for 1002 hours in an atmosphere of 0 ° C.

【0069】その結果、図13のグラフに示されるよう
に、金プローブは、実施例1のロジウムプローブに比べ
て、接触抵抗値が150mΩ程度高くなり、また金プロ
ーブでは表面にアルミニウムの転写が認められた。
As a result, as shown in the graph of FIG. 13, the gold probe has a contact resistance value higher than that of the rhodium probe of Example 1 by about 150 mΩ, and aluminum transfer was observed on the surface of the gold probe. Was given.

【0070】銅層(35μm)/ポリイミド層(25μ
m)で構成される二層基材の銅面上に半田(Sn:Pb
=6:4)メッキを15μm施した面に、上記ロジウム
プローブおよび金プローブの各接点部を当接させ、テス
ターにて測定電流100mAを流して電気抵抗試験を行
なった。いずれのプローブとも初期評価では荷重37g
/バンプで1Ωの抵抗値を得た。さらに、25℃,30
分間−150℃,20分間のヒートサイクルテストを行
ったところ、金プローブでは2回目で半田が表面に転写
したが、ロジウムプローブでは50回行っても半田が転
写することなく、抵抗値も1Ωで安定していた。
Copper layer (35 μm) / Polyimide layer (25 μm
m) solder on the copper surface of the two-layer base material (Sn: Pb
= 6: 4) Each contact portion of the rhodium probe and the gold probe was brought into contact with the plated surface of 15 μm, and a measurement current of 100 mA was applied by a tester to conduct an electric resistance test. Initial probe load of 37g for both probes
/ Bump gave a resistance value of 1Ω. Furthermore, 25 ℃, 30
When a heat cycle test was performed at -150 ° C for 20 minutes, the solder was transferred to the surface for the second time with the gold probe, but with the rhodium probe, the solder did not transfer even after 50 times, and the resistance value was 1Ω. It was stable.

【0071】実施例2,3 実施例1の深層形成を下記の表1の銅メッキ工程と組成
に代えて、深層のマッシュルーム型バンプを形成し、さ
らに表2(実施例2)または表3(実施例3)の操作条
件で銅メッキを施して、深層と中層との間に凸凹層を設
けた。
Examples 2 and 3 The deep layer formation of Example 1 was replaced with the copper plating step and composition shown in Table 1 below to form mushroom bumps of a deep layer, and further Table 2 (Example 2) or Table 3 ( Copper plating was performed under the operating conditions of Example 3) to provide an uneven layer between the deep layer and the middle layer.

【0072】[0072]

【表1】 [Table 1]

【0073】[0073]

【表2】 [Table 2]

【0074】[0074]

【表3】 [Table 3]

【0075】実施例1の深層形成を表1および表2の工
程と組成に代えて凸凹深層を形成した後、実施例1と同
様に中層の金0.5μmと表層のロジウム2μmとを積
層して、表面に直径2μm程度の球状粒が形成された高
電流密度凸凹プローブを得た(実施例2)。また、実施
例1の深層形成を表1および表3の工程と組成に代え
て、同様の操作により表面に直径0.5μm程度の球状
粒が形成された高塩素イオン凸凹プローブを得た(実施
例3)。
After substituting the deep layers of Example 1 with the steps and compositions shown in Tables 1 and 2, to form uneven deep layers, 0.5 μm of gold as an intermediate layer and 2 μm of rhodium as a surface layer were laminated in the same manner as in Example 1. Thus, a high current density uneven probe having spherical particles with a diameter of about 2 μm formed on the surface was obtained (Example 2). Further, the deep chloride formation in Example 1 was replaced with the steps and compositions in Tables 1 and 3, and a high chloride ion uneven probe having spherical particles with a diameter of about 0.5 μm formed on the surface was obtained by the same operation (implementation). Example 3).

【0076】実施例2の高電流密度凸凹プローブにおけ
る各層の硬度は、深層が190Hk、中層が100H
k、表層が850Hkであり、表層のスパイラル応力計
での引っ張り応力は、46kg/mm2 であった。実施
例3の高塩素イオン凸凹プローブにおける各層の硬度
は、実施例2と同じく、深層が190Hk、中層が10
0Hk、表層が850Hkであり、表層のスパイラル応
力計での引っ張り応力は、46kg/mm2 であった。
以上の二種類の凸凹プローブを用いて、実施1と同様に
してICのアルミニウム電極に各凸凹プローブの接点部
を当接させ、テスターにて測定電流1mAを流して、電
気抵抗試験を行った。
The hardness of each layer in the high current density uneven probe of Example 2 was 190 Hk for the deep layer and 100 H for the middle layer.
k, the surface layer was 850 Hk, and the tensile stress of the surface layer measured by a spiral stress meter was 46 kg / mm 2 . The hardness of each layer in the high chloride ion unevenness probe of Example 3 was 190 Hk for the deep layer and 10 for the intermediate layer, as in Example 2.
0 Hk, the surface layer was 850 Hk, and the tensile stress of the surface layer measured by a spiral stress meter was 46 kg / mm 2 .
Using the above-mentioned two types of unevenness probe, the contact point of each unevenness probe was brought into contact with the aluminum electrode of the IC in the same manner as in Example 1, and a measurement current of 1 mA was applied by a tester to conduct an electrical resistance test.

【0077】荷重と接触抵抗値との関係を図14,15
に示す。図14は、高電流密度凸凹プローブを用いた場
合であるが、10g/バンプの荷重でバラツキはあるも
のの200mΩ以下、最小で36mΩが得られた。図1
5は高塩素イオン凸凹プローブを用いた場合であるが、
20g/バンプの荷重で200mΩ以上1600mΩ以
下となり、実施例1のプローブ構造に比べ若干低い抵抗
値が得られた。
The relationship between the load and the contact resistance value is shown in FIGS.
Shown in FIG. 14 shows the case where a high current density unevenness probe is used, and although there was variation at a load of 10 g / bump, 200 mΩ or less, and a minimum of 36 mΩ were obtained. FIG.
5 is the case of using a high chloride ion uneven probe,
It became 200 mΩ or more and 1600 mΩ or less at a load of 20 g / bump, and a resistance value slightly lower than that of the probe structure of Example 1 was obtained.

【0078】実施例4 実施例2または実施例3と同様にして、表1の工程によ
り深層を銅で形成した後、凸凹面を有するポリイミドフ
ィルムを銅バンプに当接し、プレスにて加圧した。これ
により、銅バンプが円柱形状に変形されると同時に、銅
バンプの表面に直径10μm、高さ5μmの円錐形状の
突起が9ヶ/バンプ形成された。ソフトエッチングによ
る活性化処理を施した後、実施例1と同様にして、中層
の金0.5μmと表層のロジウム2μmとを積層して、
プレス凸凹プローブを得た。
Example 4 In the same manner as in Example 2 or Example 3, after forming a deep layer of copper by the process of Table 1, a polyimide film having an uneven surface was brought into contact with a copper bump and pressed by a press. . As a result, the copper bump was deformed into a cylindrical shape, and at the same time, nine conical protrusions having a diameter of 10 μm and a height of 5 μm were formed on the surface of the copper bump. After performing the activation treatment by soft etching, in the same manner as in Example 1, 0.5 μm of gold in the middle layer and 2 μm of rhodium in the surface layer were laminated,
A press uneven probe was obtained.

【0079】プレス凸凹プローブにおける各層の硬度
は、深層(銅層)が190Hk、中層が100Hk、表
層が850Hkであり、表層のスパイラル応力計での引
っ張り応力は、46kg/mm2 であった。
The hardness of each layer in the press uneven probe was 190 Hk for the deep layer (copper layer), 100 Hk for the middle layer, and 850 Hk for the surface layer, and the tensile stress of the surface layer with a spiral stress meter was 46 kg / mm 2 .

【0080】実施例1と同様にして、プレス凸凹プロー
ブの接点部(バンプ)をICのアルミニウム電極に当接
させ、テスターにて測定電流1mAを流して、電気抵抗
試験を行った。
In the same manner as in Example 1, the contact portion (bump) of the pressed uneven probe was brought into contact with the aluminum electrode of the IC, and a measurement current of 1 mA was applied by a tester to conduct an electrical resistance test.

【0081】荷重と接触抵抗値との関係を図16に示
す。荷重22.9g/バンプでは安定して200mΩ以
下接触抵抗値が得られた。
FIG. 16 shows the relationship between the load and the contact resistance value. With a load of 22.9 g / bump, a contact resistance value of 200 mΩ or less was stably obtained.

【0082】実施例5 実施例1の深層形成工程において、ニッケルメッキ時間
を64分間に延長し、さらに表層形成工程において、電
流密度1.9A/dm2 を3A/dm2 に変更して、ポ
リイミドフィルム表面からの接点部の高さが40±5μ
mであり、厚さ0.5μmの金の中層と微細な凸凹を有
する厚さ2μmのロジウムの表層とで構成されたプロー
ブを得た。
Example 5 In the deep layer forming step of Example 1, the nickel plating time was extended to 64 minutes, and in the surface layer forming step, the current density was changed from 1.9 A / dm 2 to 3 A / dm 2 to obtain polyimide. The height of the contact point from the film surface is 40 ± 5μ
m, and a probe composed of a 0.5 μm thick middle layer of gold and a 2 μm thick surface layer of rhodium having fine irregularities was obtained.

【0083】このプローブにおける各層の硬度は、深層
が250Hk、中層が100Hk、表層が850Hkで
あり、表層のスパイラル応力計での引っ張り応力は、4
0kg/mm2 であった。
The hardness of each layer in this probe is 250 Hk in the deep layer, 100 Hk in the middle layer, and 850 Hk in the surface layer, and the tensile stress of the surface layer by the spiral stress meter is 4
It was 0 kg / mm 2 .

【0084】実施例1と同様にして、プローブの接点部
(バンプ)をICのアルミニウム電極に当接させ、テス
ターにて測定電流1mAを流して、電気抵抗試験を行っ
た。
In the same manner as in Example 1, the contact point (bump) of the probe was brought into contact with the aluminum electrode of the IC, and a measurement current of 1 mA was passed by a tester to conduct an electrical resistance test.

【0085】荷重と接触抵抗値との関係を図17に示
す。荷重11.4g/バンプで200〜400mΩ、さ
らに荷重28.6g/バンプで100〜200mΩの接
触抵抗値が得られた。また試験後、ロジウム表層にクラ
ックはなく、アルミニウム電極を突き破る問題も発生し
なかった。また、表層の微細な凸凹は不定形であるが、
レーザー顕微鏡で凸凹の垂直断面を測定すると、高さ
0.2〜0.4μm、底辺0.8〜1.6μmの上部先
端が丸みを帯びた三角形状であった。
FIG. 17 shows the relationship between the load and the contact resistance value. Contact resistance values of 200 to 400 mΩ at a load of 11.4 g / bump and 100 to 200 mΩ at a load of 28.6 g / bump were obtained. After the test, there was no crack on the surface layer of rhodium, and there was no problem of breaking through the aluminum electrode. Also, although the fine irregularities on the surface are irregular,
When the vertical cross section of the unevenness was measured with a laser microscope, the height was 0.2 to 0.4 μm, and the upper tip of the base was 0.8 to 1.6 μm was a rounded triangular shape.

【0086】実施例6 表層のロジウムを電流密度1.9A/dm2 ,6分間で
形成する以外は実施例5と同様にして、ポリイミドフィ
ルム表面からの接点部の高さが40±5μmで、ニッケ
ルの深層と0.5μmの金の中層と2μmのロジウムの
表層とで構成されるプローブを得た。
Example 6 In the same manner as in Example 5 except that the surface rhodium was formed at a current density of 1.9 A / dm 2 for 6 minutes, the height of the contact portion from the polyimide film surface was 40 ± 5 μm, A probe composed of a deep nickel layer, a 0.5 μm gold middle layer, and a 2 μm rhodium surface layer was obtained.

【0087】このプローブにおける各層の硬度は、深層
が250Hk、中層が100Hk、表層が850Hkで
あり、表層のスパイラル応力計での引っ張り応力は、4
6kg/mm2 であった。
The hardness of each layer in this probe is 250 Hk in the deep layer, 100 Hk in the middle layer, and 850 Hk in the surface layer, and the tensile stress of the surface layer by the spiral stress meter is 4
It was 6 kg / mm 2 .

【0088】実施例1と同様にして、両プローブの接点
部(バンプ)をICのアルミニウム電極に当接させ、テ
スターにて測定電流1mAを流して、電気抵抗試験を行
った。
In the same manner as in Example 1, the contact points (bumps) of both probes were brought into contact with the aluminum electrodes of the IC, and a measurement current of 1 mA was applied by a tester to conduct an electrical resistance test.

【0089】その結果、表層はクラックもなく、微細な
凸凹を有する無光沢の外観であるが、実施例5のバンプ
に比べると凸凹も小さく、不定形であった。レーザー顕
微鏡を用いて、凸凹の垂直断面を測定すると、高さ0.
1〜0.2μm、底辺0.4〜0.6μmの上部先端が
丸みを帯びた三角形状であった。
As a result, the surface layer had no cracks and had a dull appearance with fine irregularities, but the bumps were smaller than the bumps of Example 5, and were irregular in shape. When a vertical cross section of unevenness was measured using a laser microscope, the height was 0.
The tip of the upper part having a diameter of 1 to 0.2 μm and a base of 0.4 to 0.6 μm was a rounded triangular shape.

【0090】荷重と接触抵抗値との関係を図18に示す
が、荷重11.4g/バンプでは、500〜4000m
Ωの高い抵抗値となった。
FIG. 18 shows the relationship between the load and the contact resistance value. When the load is 11.4 g / bump, it is 500 to 4000 m.
It became a high resistance value of Ω.

【0091】本発明のプローブ構造が接触・接続を対象
とする被検査体は、半導体素子、半導体素子の集合体
(ダイシング前のシリコンウエハおよびダイシング後の
シリコンチップ等)、半導体素子からなる装置、該装置
を搭載するための回路基板、LCD用回路基板等、微細
な導体部分を有するものであり、また、これらの導体部
分に半田(錫、鉛および二金属を主成分とした合金)ま
たは金等のバンプを有しているものである。
The object to be inspected for contact / connection by the probe structure of the present invention is a semiconductor element, an assembly of semiconductor elements (a silicon wafer before dicing, a silicon chip after dicing, etc.), a device comprising a semiconductor element, A circuit board on which the device is mounted, a circuit board for an LCD, or the like having fine conductor portions, and solder (an alloy containing tin, lead, and a bimetal as a main component) or gold is attached to these conductor portions. Etc. have bumps.

【0092】被検査体の導体部分は、各種素子、その電
極部、回路パターン上の任意の場所等、被検査体の回路
を構成する全ての導体を意味し、特に実使用上では、微
小な被検査体が他の導体との電気的な接触・接続を意図
して有する端子、パッド、ランド等が接触対象部として
重要な部分となる。
The conductor portion of the object to be inspected means all the conductors that make up the circuit of the object to be inspected, such as various elements, their electrode portions, arbitrary locations on the circuit pattern, etc. The terminals, pads, lands, and the like, which the device under test has for the purpose of electrically contacting and connecting to other conductors, are important parts to be contacted.

【0093】[0093]

【発明の効果】本発明のプローブ構造は、接点部の表層
に用いられる硬質の金属、特に硬質の貴金属によって、
被検査体の導体部分に用いられるアルミニウム等の卑金
属が接点部へ転写し拡散することを防止でき、腐食にも
強く、低い接触抵抗を維持できる。また、接点部の表層
に、硬質で腐食に強い貴金属を用いることにより、被検
査体の半田バンプである場合には、半田が接点部に転写
し拡散することを防止でき、低い抵抗値を維持できる。
EFFECT OF THE INVENTION The probe structure of the present invention is characterized by a hard metal, particularly a hard noble metal, used for the surface layer of the contact portion.
It is possible to prevent the base metal such as aluminum used for the conductor portion of the object to be inspected from transferring and diffusing to the contact portion, resistant to corrosion, and maintaining low contact resistance. In addition, by using a hard and corrosion-resistant noble metal for the contact layer, it is possible to prevent the solder from being transferred to the contact portion and diffusing in the case of the solder bump of the DUT, maintaining a low resistance value. it can.

【0094】また、表層の下地密着層となる中層に用い
られる軟質の金属によって、被検査体との接触で生じる
応力が緩和され、クラック等の損傷の発生が抑制され
る。従って、IC、半導体素子等の微細な被検査体の電
気的テスト、特にバーンインテストにおける被検査体と
の接触開閉の繰り返しに対しても、初期の接触状態から
の劣化が少なく、信頼性の高い、安定した電気テストが
できる。
Further, the soft metal used for the intermediate layer serving as the surface underlayer adhesion layer alleviates the stress generated by the contact with the object to be inspected and suppresses the occurrence of damage such as cracks. Therefore, even if an electrical test is performed on a fine test object such as an IC or a semiconductor element, particularly repeated contact opening / closing with the test object in a burn-in test, deterioration from the initial contact state is small and high reliability is achieved. A stable electrical test can be done.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプローブ構造の一実施例を示す断面図
である。
FIG. 1 is a sectional view showing an embodiment of a probe structure of the present invention.

【図2】本発明のプローブ構造における貫通孔の態様の
一例を模式的に示す断面図である。
FIG. 2 is a cross-sectional view schematically showing an example of a mode of through holes in the probe structure of the present invention.

【図3】本発明のプローブ構造における接点部の態様の
一例を模式的に示す断面図である。
FIG. 3 is a cross-sectional view schematically showing an example of a mode of a contact portion in the probe structure of the present invention.

【図4】表層上に鋭利な突起を有するプローブ構造の一
例を模式的に示す断面図である。
FIG. 4 is a sectional view schematically showing an example of a probe structure having sharp protrusions on the surface layer.

【図5】本発明のプローブ構造と多層配線板とによって
構成されるプローブカードの構造の一例を模式的に示す
図である。
FIG. 5 is a diagram schematically showing an example of the structure of a probe card constituted by the probe structure of the present invention and a multilayer wiring board.

【図6】リジッド基板が一体化されたプローブ構造の第
一例を模式的に示す断面図である。
FIG. 6 is a cross-sectional view schematically showing a first example of a probe structure in which a rigid substrate is integrated.

【図7】リジッド基板が一体化されたプローブ構造の第
二例を模式的に示す断面図である。
FIG. 7 is a sectional view schematically showing a second example of a probe structure in which a rigid substrate is integrated.

【図8】プローブの接触抵抗値を調べるための電気抵抗
試験の測定概念図である。
FIG. 8 is a measurement conceptual diagram of an electric resistance test for examining a contact resistance value of a probe.

【図9】ICの一例を模式的に示す拡大断面図である。FIG. 9 is an enlarged sectional view schematically showing an example of an IC.

【図10】キャリア内でのバンプとICとの接触概念図
である。
FIG. 10 is a conceptual diagram of contact between a bump and an IC in a carrier.

【図11】実施例1の荷重−接触抵抗値の測定結果を示
すグラフである。
11 is a graph showing measurement results of load-contact resistance value in Example 1. FIG.

【図12】実施例1のヒートサイクルテストの結果を示
すグラフである。
FIG. 12 is a graph showing the results of the heat cycle test of Example 1.

【図13】実施例1のロジウムプローブおよび比較例1
の金プローブの接触抵抗値を示すグラフである。
FIG. 13: Rhodium probe of Example 1 and Comparative Example 1
3 is a graph showing the contact resistance value of the gold probe of FIG.

【図14】実施例2の荷重−接触抵抗値の測定結果を示
すグラフである。
14 is a graph showing the measurement results of load-contact resistance value in Example 2. FIG.

【図15】実施例3の荷重−接触抵抗値の測定結果を示
すグラフである。
FIG. 15 is a graph showing measurement results of load-contact resistance value in Example 3.

【図16】実施例4の荷重−接触抵抗値の測定結果を示
すグラフである。
16 is a graph showing measurement results of load-contact resistance value in Example 4. FIG.

【図17】実施例5の荷重−接触抵抗値の測定結果を示
すグラフである。
FIG. 17 is a graph showing the measurement results of load-contact resistance value in Example 5.

【図18】実施例6の荷重−接触抵抗値の測定結果を示
すグラフである。
FIG. 18 is a graph showing the measurement results of load-contact resistance value in Example 6;

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 接点部 2a 表層 2b 中層 2c 深層 3 導電性回路 4 貫通孔 5 導通路 1 Insulating Substrate 2 Contact Section 2a Surface Layer 2b Middle Layer 2c Deep Layer 3 Conductive Circuit 4 Through Hole 5 Conductive Path

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板の一方の面側に導電性の接点
部が形成され、絶縁性基板の他方の面側に導電性回路が
形成され、接点部と導電性回路とが、絶縁性基板の厚み
方向の貫通孔内に形成された導通路を介して導通され、
接点部が、硬度100Hk以上300Hk未満の深層
と、硬度10Hk以上300Hk以下の中層と、硬度7
00Hk以上1200Hk以下の表層とを順次積層した
構造を有することを特徴とするプローブ構造。
1. A conductive contact portion is formed on one surface side of an insulating substrate, a conductive circuit is formed on the other surface side of the insulating substrate, and the contact portion and the conductive circuit are insulated. Conduction is performed through a conduction path formed in the through hole in the thickness direction of the substrate,
The contact portion has a deep layer having a hardness of 100 Hk or more and less than 300 Hk, an intermediate layer having a hardness of 10 Hk or more and 300 Hk or less, and a hardness of 7
A probe structure having a structure in which a surface layer of 00 Hk or more and 1200 Hk or less is sequentially stacked.
【請求項2】 接点部における表層の引っ張り応力が5
0kg/mm2 以下である請求項1記載のプローブ構
造。
2. The tensile stress of the surface layer at the contact portion is 5
The probe structure according to claim 1, which has a pressure of 0 kg / mm 2 or less.
【請求項3】 絶縁性基板の一方の面側に導電性の接点
部が形成され、絶縁性基板の他方の面側に導電性回路が
形成され、接点部と導電性回路とが、絶縁性基板の厚み
方向の貫通孔内に形成された導通路を介して導通され、
接点部が、硬度100Hk以上700Hk以下の深層
と、硬度10Hk以上300Hk以下の中層と、硬度7
00Hk以上1200Hk以下の表層とを順次積層した
構造を有し、表層の引っ張り応力が50kg/mm2
下であることを特徴とするプローブ構造。
3. An electrically conductive contact portion is formed on one surface side of the insulating substrate, a conductive circuit is formed on the other surface side of the insulating substrate, and the contact portion and the conductive circuit are made of an insulating material. Conduction is performed through a conduction path formed in the through hole in the thickness direction of the substrate,
The contact portion has a deep layer having a hardness of 100 Hk or more and 700 Hk or less, an intermediate layer having a hardness of 10 Hk or more and 300 Hk or less, and a hardness of 7
A probe structure having a structure in which a surface layer of 00 Hk or more and 1200 Hk or less is sequentially laminated, and a tensile stress of the surface layer is 50 kg / mm 2 or less.
【請求項4】 接点部における表層がロジウム層、中層
が金層、深層がニッケル層もしくは銅層またはニッケル
層と銅層との積層構造である請求項1〜3いずれか記載
のプローブ構造。
4. The probe structure according to claim 1, wherein the surface layer of the contact portion is a rhodium layer, the middle layer is a gold layer, and the deep layer is a nickel layer or a copper layer or a laminated structure of a nickel layer and a copper layer.
【請求項5】 接点部における中層の厚みが0.01μ
m以上3μm以下、表層の厚みが0.5μm以上10μ
m以下である請求項1〜4いずれか記載のプローブ構
造。
5. The thickness of the intermediate layer at the contact portion is 0.01 μm.
m or more and 3 μm or less, and the thickness of the surface layer is 0.5 μm or more and 10 μm
The probe structure according to any one of claims 1 to 4, which is m or less.
【請求項6】 接点部における表層、中層および深層の
少なくとも一つがメッキで形成されたものである請求項
1〜5いずれか記載のプローブ構造。
6. The probe structure according to claim 1, wherein at least one of the surface layer, the intermediate layer and the deep layer in the contact portion is formed by plating.
JP07260574A 1994-10-28 1995-10-06 Probe structure Expired - Fee Related JP3096233B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP07260574A JP3096233B2 (en) 1995-10-06 1995-10-06 Probe structure
KR1019970702793A KR970707444A (en) 1994-10-28 1995-10-12 PROBE STRUCTURE
US08/817,944 US5977783A (en) 1994-10-28 1995-10-12 Multilayer probe for measuring electrical characteristics
PCT/JP1995/002092 WO1996013728A1 (en) 1994-10-28 1995-10-12 Probe structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07260574A JP3096233B2 (en) 1995-10-06 1995-10-06 Probe structure

Publications (2)

Publication Number Publication Date
JPH09101326A true JPH09101326A (en) 1997-04-15
JP3096233B2 JP3096233B2 (en) 2000-10-10

Family

ID=17349846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07260574A Expired - Fee Related JP3096233B2 (en) 1994-10-28 1995-10-06 Probe structure

Country Status (1)

Country Link
JP (1) JP3096233B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516559B1 (en) * 2001-08-17 2005-09-22 가부시키가이샤 고베 세이코쇼 Apparatus of detecting electrical connection
JP2008275409A (en) * 2007-04-27 2008-11-13 Alps Electric Co Ltd Probe card
JP2011064664A (en) * 2009-09-16 2011-03-31 Isao Kimoto Contact probe
JP2011202970A (en) * 2010-03-24 2011-10-13 Chugoku Denka Kogyo Kk Probe needle and method for manufacturing the probe needle
JP2016217919A (en) * 2015-05-21 2016-12-22 株式会社ミウラ probe
KR102165174B1 (en) * 2019-08-23 2020-10-13 이용민 Barrel of probe with enhanced surface strength

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288950B2 (en) 2002-08-07 2007-10-30 Hoya Corporation Contacting component, method of producing the same, and test tool having the contacting component
CN102033144B (en) * 2009-09-30 2013-10-23 株式会社神户制钢所 Electric contact member

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516559B1 (en) * 2001-08-17 2005-09-22 가부시키가이샤 고베 세이코쇼 Apparatus of detecting electrical connection
JP2008275409A (en) * 2007-04-27 2008-11-13 Alps Electric Co Ltd Probe card
JP2011064664A (en) * 2009-09-16 2011-03-31 Isao Kimoto Contact probe
JP2011202970A (en) * 2010-03-24 2011-10-13 Chugoku Denka Kogyo Kk Probe needle and method for manufacturing the probe needle
JP2016217919A (en) * 2015-05-21 2016-12-22 株式会社ミウラ probe
KR102165174B1 (en) * 2019-08-23 2020-10-13 이용민 Barrel of probe with enhanced surface strength

Also Published As

Publication number Publication date
JP3096233B2 (en) 2000-10-10

Similar Documents

Publication Publication Date Title
US5977783A (en) Multilayer probe for measuring electrical characteristics
US7197820B2 (en) Circuit board and its manufacturing method
TW508440B (en) Probe structure and manufacturing method thereof
KR101047682B1 (en) Contacting component, method of producing the same, and test tool having the contacting component
JPH09101326A (en) Probe structure
US6891360B1 (en) Plated probe structure
US7667480B2 (en) Anisotropic conductive sheet, its production method, connection method and inspection method
JP3246841B2 (en) Probe structure
JP3096235B2 (en) Probe structure and method of manufacturing the same
JP4715601B2 (en) Electrical connection parts
JPH06347480A (en) Probe structure
JP2002252258A (en) Method for manufacturing contact component and multi- layer interconnection substrate, and wafer batch- contact board
JP3601697B2 (en) PROBE STRUCTURE AND METHOD OF MANUFACTURING THE SAME, AND WALK BULK CONTACT BOARD AND METHOD OF MANUFACTURING THE SAME
WO2006132063A1 (en) Multilayer substrate and semiconductor package
JP3645202B2 (en) Contact parts and manufacturing method thereof
JP3599957B2 (en) Method for manufacturing multilayer wiring board
JP3699420B2 (en) Wiring board, manufacturing method thereof and measuring apparatus
JP2002208779A (en) Method of forming columnar metal body and conductive structure
JP4715600B2 (en) Sheet connector and manufacturing method thereof
JPH0627141A (en) Probe structure having test head with composite bump
JP2000124583A (en) Manufacture of wiring board and wiring board structure
JPH08297142A (en) Probe structure
Chinda et al. Investigation of high reliability micro bump plating technique on tape carrier
JP2008258032A (en) Anisotropic conductive sheet and its manufacturing method
JPH05164783A (en) Continuity tester for semiconductor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees