JP3246841B2 - Probe structure - Google Patents

Probe structure

Info

Publication number
JP3246841B2
JP3246841B2 JP26562194A JP26562194A JP3246841B2 JP 3246841 B2 JP3246841 B2 JP 3246841B2 JP 26562194 A JP26562194 A JP 26562194A JP 26562194 A JP26562194 A JP 26562194A JP 3246841 B2 JP3246841 B2 JP 3246841B2
Authority
JP
Japan
Prior art keywords
layer
contact portion
contact
alloy
probe structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26562194A
Other languages
Japanese (ja)
Other versions
JPH07321169A (en
Inventor
嘉也 高山
敦司 日野
一郎 網野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP26562194A priority Critical patent/JP3246841B2/en
Priority to KR1019970702793A priority patent/KR970707444A/en
Priority to PCT/JP1995/002092 priority patent/WO1996013728A1/en
Priority to US08/817,944 priority patent/US5977783A/en
Publication of JPH07321169A publication Critical patent/JPH07321169A/en
Application granted granted Critical
Publication of JP3246841B2 publication Critical patent/JP3246841B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体素子が形成され
たダイシング前のウエハやダイシング後のベアダイ、あ
るいは、これらのパッド上に板状、半球状のハンダボー
ルが形成されたもの等の、微細な被検査体に対する電気
的諸特性の測定、あるいは高温下で行われるバーンイン
テスト等に有用なプローブ構造に関し、特に被検査体と
の接点部がバンプであるものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pre-diced wafer on which semiconductor elements are formed, a bare die after dicing, or a pad or hemispherical solder ball formed on these pads. The present invention relates to a probe structure useful for measuring various electrical characteristics of a minute test object or a burn-in test performed at a high temperature, and particularly relates to a probe structure in which a contact portion with the test object is a bump.

【0002】[0002]

【従来の技術】従来、ICチップの諸特性の検査は、I
Cをパッケージした後に行われていた。例えば、高温下
における特性検査であるバーンインテストでは、ICパ
ッケージをプリント配線板上に配設されたICソケット
に挿入し、高温下で負荷電圧をかけながらテストすると
いう方法が取られていた。近年、チップオンボードやマ
ルチチップモジュール等、多数の集積回路をウエハ上に
形成した段階で結合した大規模な集積回路の開発が急速
に伸び、個々のICに対するバーンインテスト等の諸特
性の検査は、パッケージ前の裸の状態、即ちICチップ
(ダイレベル)の段階で行なうことが要求されている。
ダイレベルの段階においてテストを行うための1つの方
法として、回路形成されたICチップのパッド上に板
状、あるいは半球状の半田バンプを形成し、これをプリ
ント配線板状に配置された接合部にハンダ付けし、高温
下で負荷電圧をかけながらテストをするという方法が挙
げられる。上記のような微細な被検査体の電気的な特性
検査を行うために、プローブカードと呼ばれるものが開
発されている。これは、柔軟性を有する絶縁基板面上
に、被検査体の接触対象部分と当接する接点部(いわゆ
るバンプ)を有するものである。(特開昭62−182
672号公報等参照) このようなプローブカードでは、バンプは、接触抵抗が
小さく、耐食性および耐磨耗性に優れたものであること
が必要である。このため、従来のバンプの最外層には、
接触抵抗が小さく耐食性にすぐれた金や、金にニッケ
ル、コバルトを約0.1%程度添加し耐磨耗性を向上さ
せた硬質金が使われていた。
2. Description of the Related Art Conventionally, the inspection of various characteristics of an IC chip has been carried out by an I chip.
This was done after packaging C. For example, in a burn-in test, which is a characteristic test at a high temperature, a method of inserting an IC package into an IC socket provided on a printed wiring board and performing a test while applying a load voltage at a high temperature has been adopted. In recent years, the development of large-scale integrated circuits, such as chip-on-board and multi-chip modules, in which a large number of integrated circuits are combined at the stage of being formed on a wafer has been rapidly growing. It is required to perform it in a bare state before the package, that is, at the stage of an IC chip (die level).
As one method for performing a test at the die level, a plate-shaped or hemispherical solder bump is formed on a pad of an IC chip on which a circuit is formed, and the solder bump is formed on a printed wiring board. Then, a test is performed while applying a load voltage under a high temperature. In order to inspect the electrical characteristics of the minute object to be inspected as described above, a probe card has been developed. This has a contact portion (so-called bump) in contact with a contact target portion of a device under test on a flexible insulating substrate surface. (Japanese Unexamined Patent Publication No. 62-182
In such a probe card, it is necessary that the bumps have low contact resistance and have excellent corrosion resistance and abrasion resistance. For this reason, the outermost layer of the conventional bump
Gold having low contact resistance and excellent corrosion resistance, and hard gold having improved wear resistance by adding about 0.1% of nickel or cobalt to gold have been used.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、バンプ
の最外層に金または硬質金を用いた場合、これらは被検
査体の電極パッドとの接触によって容易に変形するため
に導通不良や接触抵抗の変化等のトラブルが発生し、繰
り返しの検査に用いるにはプローブとしての信頼性は低
いものであった。また、該最外層の下地に卑金属を用い
た場合、最外層の金がつぶれて卑金属が露出し、その部
分から酸化や腐食が生じるという問題があった。また、
被検査体がICである場合、その電極パッドの材料は主
にアルミニウムであるが、バーンインテストのように熱
履歴がある場合、アルミニウムがバンプ表面の金に転写
付着し、拡散して、接触抵抗が高くなるという問題があ
った。また、軟質金に含まれるCu、Ni等の卑金属
は、高温時に表面まで拡散し、酸化し、接触抵抗が高く
なるという問題があった。更に、上述のように、ICチ
ップのパッド上に板状、あるいは半球状の半田バンプを
形成して利用するようなテスト方法においては、テスト
終了後、温度をかけて半田バンプの半田を溶融しICチ
ップを取り外すため、ICチップのパッド上に形成され
たバンプの大きさ体積、形状等がまちまちになり、再
度、半田バンプを形成し直す必要があった。また、IC
を剥がした後のプリント配線板上の接合部にも半田が残
っているため、毎回検査を行う毎に掃除をしなければな
らないという問題があった。
However, when gold or hard gold is used for the outermost layer of the bumps, these are easily deformed by contact with the electrode pad of the device under test, so that poor conduction and change in contact resistance are caused. However, the reliability as a probe for use in repeated inspection was low. Further, when a base metal is used as a base of the outermost layer, there is a problem that gold in the outermost layer is crushed to expose the base metal, and oxidation and corrosion occur from that portion. Also,
When the device under test is an IC, the material of the electrode pad is mainly aluminum. However, when there is a thermal history as in a burn-in test, the aluminum is transferred and adhered to the gold on the bump surface, diffused, and caused contact resistance. There was a problem that becomes high. Further, there is a problem that base metals such as Cu and Ni contained in soft gold diffuse to the surface at high temperatures and oxidize, thereby increasing contact resistance. Further, as described above, in a test method in which a plate-shaped or hemispherical solder bump is formed and used on an IC chip pad, after the test is completed, a temperature is applied to melt the solder bump solder. In order to remove the IC chip, the size, volume, shape, and the like of the bumps formed on the pads of the IC chip are varied, and it is necessary to form solder bumps again. Also, IC
Since the solder remains on the joints on the printed wiring board after peeling off, there is a problem that cleaning must be performed every time inspection is performed.

【0004】本発明の目的は、上記従来の問題点を解決
し、IC、半導体素子等の微細な被検査体の電気的テス
ト、特にバーンインテストにおいて、低くかつ安定した
接触抵抗を維持し、また、半田バンプを形成して利用す
るようなテスト方法においては、検査後の被検査体の半
田成分が当接部に付着することがなく、換言すると、被
検査体の半田バンプの体積の減少が生じることがなく、
しかも被検査体との接触開閉の繰り返しに対しても、初
期の接触状態からの劣化が少なく、信頼性の高いテスト
を行うことのできるプローブ構造を提供することであ
る。
An object of the present invention is to solve the above-mentioned conventional problems and to maintain a low and stable contact resistance in an electrical test of a minute object to be inspected such as an IC or a semiconductor element, particularly in a burn-in test. However, in a test method in which a solder bump is formed and used, the solder component of the test object after the inspection does not adhere to the contact portion, in other words, the volume of the solder bump of the test object is reduced. Without happening,
Moreover, it is an object of the present invention to provide a probe structure capable of performing a highly reliable test with little deterioration from an initial contact state even when contact opening / closing with a test object is repeated.

【0005】[0005]

【課題を解決するための手段】上記目的は、次に示す本
発明のプローブ構造によって達成される。 (1) 絶縁性基板の一方の面側に導電性の接点部が形成さ
れ、絶縁性基板の他方の面側に導電性回路が形成され、
接点部と導電性回路とが、絶縁性基板の厚み方向の貫通
孔内に形成された導通路を介して導通され、接点部が、
ニッケル、ニッケル・スズ合金、ニッケル・パラジウム
合金、または導電性回路の材料が銅である場合のニッケ
ル合金を材料とする深層と、深層上に設けられ、金、パ
ラジウム、インジウム、または白金を材料とする中層
と、中層上に設けられ、ロジウム、ルテニウム、ロジウ
ム合金、ルテニウム合金、ロジウム・ルテニウム合金、
コバルト・タングステン合金、クロム、鉄・タングステ
ン合金、またはクロム・モリブデン合金を材料とする表
層とを有することを特徴とするプローブ構造。 (2) 接点部における深層の材料がニッケル、中層の材料
が金、表層の材料がロジウムである (1)記載のプローブ
構造。 (3) 接点部における中層の厚みが0.1〜5μm、表層
の厚みが1〜10μmである (1)または(2) 記載のプロ
ーブ構造。 (4) 接点部における深層、中層、表層の、少なくとも一
つがメッキで形成されたものである(1) 〜 (3)のいずれ
かに記載のプローブ構造。
The above object is achieved by the following probe structure of the present invention. (1) A conductive contact portion is formed on one surface side of the insulating substrate, and a conductive circuit is formed on the other surface side of the insulating substrate,
The contact portion and the conductive circuit are conducted through a conduction path formed in a through hole in the thickness direction of the insulating substrate, and the contact portion is
Nickel, nickel-tin alloy, nickel-palladium
An alloy, or a deep layer made of a nickel alloy when the material of the conductive circuit is copper ; a middle layer provided on the deep layer and made of gold, palladium, indium, or platinum; and a middle layer. Rhodium, ruthenium, rhodium alloy, ruthenium alloy, rhodium-ruthenium alloy,
A probe structure having a surface layer made of a cobalt-tungsten alloy, chromium, an iron-tungsten alloy, or a chromium-molybdenum alloy. (2) The probe structure according to (1), wherein the deep layer material at the contact portion is nickel, the middle layer material is gold, and the surface layer material is rhodium. (3) The probe structure according to (1) or (2), wherein the thickness of the middle layer in the contact portion is 0.1 to 5 μm, and the thickness of the surface layer is 1 to 10 μm. (4) The probe structure according to any one of (1) to (3), wherein at least one of a deep layer, a middle layer, and a surface layer in the contact portion is formed by plating.

【0006】[0006]

【作用】本発明のプローブ構造は、上記のように、接点
部が深層・中層・表層の3層を有するものであり、各層
の作用および構造全体の作用は以下の通りである。深層
は、公知のバンプ接点と同様、電気信号の導通路とな
り、かつ、接点部の土台または中心部のコアとなって接
点部の強度を支える。中層は、表層に加えられた接触圧
によって接点部内に生じる応力を吸収し緩和する。ま
た、表層の下地として、表層と深層とをよく密着させる
作用を有することによって、さらに好ましいものとな
る。表層は、磨耗・損傷に強い層である。耐食性を有
し、被検査体からの他の金属の転写・拡散を抑制しうる
性質を有することによって、接触抵抗を低い状態に維持
することができ、さらに好ましいものとなる。また、半
田バンプを形成して利用するようなテスト方法において
は、表層に耐触性を付与することによって、被検査体の
半田バンプがプローブのバンプとの接触部分に対して転
写および拡散することが抑制され、検査後の被検査体の
半田バンプの体積は減少し難く、好ましいものとなる。
また、これら3層の組み合わせ構造によって、各層の材
料の欠点が互いに補われ、繰り返しの接触開閉に対して
劣化の少ない接点部が構成される。
In the probe structure of the present invention, as described above, the contact portion has three layers of a deep layer, a middle layer, and a surface layer. The operation of each layer and the operation of the entire structure are as follows. The deep layer serves as a conduction path for electric signals, as well as a known bump contact, and serves as a base of the contact portion or a core at the center to support the strength of the contact portion. The middle layer absorbs and relaxes the stress generated in the contact portion due to the contact pressure applied to the surface layer. Further, it is more preferable that the base layer of the surface layer has a function of making the surface layer and the deep layer adhere well to each other. The surface layer is a layer resistant to wear and damage. By having corrosion resistance and having the property of suppressing the transfer and diffusion of other metals from the test object, the contact resistance can be maintained at a low state, which is more preferable. Also, in a test method in which a solder bump is formed and used, by imparting touch resistance to the surface layer, the solder bump of the device under test is transferred and diffused to the contact portion with the bump of the probe. Is suppressed, and the volume of the solder bump of the test object after the inspection is hardly reduced, which is preferable.
In addition, the combination of these three layers compensates for the disadvantages of the materials of the respective layers, and forms a contact portion that is less deteriorated by repeated contact opening and closing.

【0007】[0007]

【実施例】以下、実施例を挙げて、本発明をさらに詳細
に説明する。図1は本発明のプローブ構造の一実施例を
示す断面図である。同図に示すように、該プローブ構造
は、絶縁性基板1の一方の面側1aに接点部2が形成さ
れ、該絶縁性基板1の他方の面側1bに導電性回路3が
形成され、接点部2と導電性回路3とが、該絶縁性基板
1の厚み方向に設けられた貫通孔4の内部に形成された
導通路5を介して導通される構造であって、さらに、接
点部2が、各硬度・性質を以下に説明するものであるよ
うな、深層2c・中層2b・表層2aを有するものであ
る。(ただし、同図は、接点部2と導通路5とが同じ材
料で一体的に形成された場合の例を示す図である。)
The present invention will be described in more detail with reference to the following examples. FIG. 1 is a sectional view showing an embodiment of the probe structure of the present invention. As shown in the figure, in the probe structure, a contact portion 2 is formed on one surface side 1a of an insulating substrate 1, and a conductive circuit 3 is formed on the other surface side 1b of the insulating substrate 1, The contact portion 2 is electrically connected to the conductive circuit 3 through a conduction path 5 formed in a through hole 4 provided in a thickness direction of the insulating substrate 1. No. 2 has a deep layer 2c, a middle layer 2b, and a surface layer 2a whose hardness and properties are described below. (However, this figure is a diagram showing an example in which the contact portion 2 and the conduction path 5 are integrally formed of the same material.)

【0008】絶縁性基板の材料としては、絶縁性を有す
るものであれば特に限定されないが、絶縁性と共に可撓
性を有するものが好ましく、ポリエステル系樹脂、エポ
キシ系樹脂、ウレタン系樹脂、ポリスチレン系樹脂、ポ
リエチレン系樹脂、ポリアミド系樹脂、ポリイミド系樹
脂、アクリロニトリル−ブタジエン−スチレン(AB
S)共重合体樹脂、ポリカーボネート系樹脂、シリコー
ン系樹脂、フッ素系樹脂等の熱硬化性樹脂または熱可塑
性樹脂が挙げられる。これらのうち、耐熱性および機械
的強度に優れ、また被検査体の線膨張率と合致させられ
る等の点から、ポリイミド系樹脂が特に好適に使用され
る。絶縁性基板の厚さは、特に限定されないが、十分な
機械的強度や可撓性を有するようにするため、2〜50
0μm、好ましくは5〜150μm、さらに好ましくは
8〜150μm、最も好ましくは10〜150μmに設
定するのがよい。
The material of the insulating substrate is not particularly limited as long as it has an insulating property. However, a material having flexibility as well as an insulating property is preferable, and a polyester resin, an epoxy resin, a urethane resin, a polystyrene resin is preferable. Resin, polyethylene resin, polyamide resin, polyimide resin, acrylonitrile-butadiene-styrene (AB
S) Thermosetting resins or thermoplastic resins such as copolymer resins, polycarbonate resins, silicone resins, and fluorine resins. Among these, polyimide resins are particularly preferably used because they are excellent in heat resistance and mechanical strength, and can be matched with the coefficient of linear expansion of the test object. The thickness of the insulating substrate is not particularly limited, but is preferably 2 to 50 in order to have sufficient mechanical strength and flexibility.
The thickness is set to 0 μm, preferably 5 to 150 μm, more preferably 8 to 150 μm, and most preferably 10 to 150 μm.

【0009】導電性回路は、導体・半導体によって形成
された回路パターンの他に、接点部、コイル、抵抗体、
コンデンサ等の回路を構成する要素を包含する。導電性
回路の材料としては導体・半導体を問わず導電性を有す
るものであれば特に限定されないが、公知の良導体金属
が好ましい。例えば、金、銀、銅、白金、鉛、錫、ニッ
ケル、コバルト、インジウム、ロジウム、クロム、タン
グステン、ルテニウム等の単独金属、またはこれらを成
分とする各種合金、例えば、半田、ニッケル−錫、金−
コバルト等が挙げられる。導電性回路の厚さは特に限定
されないが、電路としての抵抗値を小さくする点から1
μm以上が好ましく、化学エッチング等による加工性の
点から200μm以下が好ましい。これらの範囲内では
特に5〜50μmに設定するのが良い。
The conductive circuit includes a contact portion, a coil, a resistor, and a circuit pattern formed of a conductor / semiconductor.
Includes elements such as capacitors that constitute a circuit. The material of the conductive circuit is not particularly limited as long as it has conductivity irrespective of conductor or semiconductor, but a known good conductor metal is preferable. For example, single metals such as gold, silver, copper, platinum, lead, tin, nickel, cobalt, indium, rhodium, chromium, tungsten, ruthenium, or various alloys containing these as components, for example, solder, nickel-tin, gold −
Cobalt and the like. The thickness of the conductive circuit is not particularly limited.
μm or more is preferable, and from the viewpoint of workability by chemical etching or the like, 200 μm or less is preferable. Within these ranges, it is particularly preferable to set the thickness to 5 to 50 μm.

【0010】導電性回路の形成方法としては、絶縁性基
板上へ目的の回路パターンを直接描画・形成する方法
(アディティブ法)と、目的の回路パターンを残すよう
に他の導体部分を除去して形成する方法(サブトラクテ
ィブ法)とが挙げられる。前者の方法としては、スパッ
タリング、各種蒸着、各種メッキ等の成膜方法を用いた
回路パターンの描画が挙げられる。また、後者の方法と
しては、絶縁性基板上へ導体層を形成し、該導体層上に
目的の回路パターン形状だけを被覆するようにレジスト
層を形成した後、露出している導体層をエッチングし
て、所望の回路パターンを得る方法が挙げられる。
As a method of forming a conductive circuit, a method of directly drawing and forming a target circuit pattern on an insulating substrate (additive method), or a method of removing another conductor portion so as to leave the target circuit pattern is used. Formation method (subtractive method). The former method includes drawing a circuit pattern using a film forming method such as sputtering, various kinds of vapor deposition, and various kinds of plating. In the latter method, a conductor layer is formed on an insulating substrate, a resist layer is formed on the conductor layer so as to cover only a desired circuit pattern shape, and then the exposed conductor layer is etched. Then, a method of obtaining a desired circuit pattern can be mentioned.

【0011】貫通孔は接点部と導電性回路との導通路と
なり、隣合う貫通孔同士がつながらない範囲内で、孔径
をできる限り大きくし、また、孔間ピッチをできる限り
小さくして、単位面積当たりの該貫通孔の数を増やすこ
とが、導通路としての電気抵抗を小さくする上で好まし
い。貫通孔の孔径は、5〜200μm、好ましくは8〜
50μm程度が良い。貫通孔の形成方法は、パンチング
等の機械的穿孔方法、プラズマ加工、レーザー加工、フ
ォトリソグラフィー加工、または絶縁性基板と耐薬品性
の異なるレジスト等を用いた化学エッチング等が例示さ
れる。また、レーザー加工は該貫通孔を任意の孔径や孔
間ピッチにて微細加工が可能であり、接点部のファイン
ピッチ化に対応することができる方法である。なかでも
パルス数またはエネルギー量を制御したエキシマレーザ
ーの照射による穿孔加工は高精度で好ましい。また、図
2に示すように、貫通孔を、絶縁性基板面に対して垂直
に形成するだけでなく、絶縁性基板面に対して所定の角
度を成すように形成することによって、被検査体に与え
る圧力が分解され、被検査体の導体部分に対する損傷を
防止できる。
The through hole serves as a conductive path between the contact portion and the conductive circuit, and the hole diameter is made as large as possible and the pitch between the holes is made as small as possible within a range where adjacent through holes are not connected to each other. It is preferable to increase the number of the through holes per contact in order to reduce the electric resistance as a conduction path. The diameter of the through-hole is 5 to 200 μm, preferably 8 to 200 μm.
About 50 μm is good. Examples of the method of forming the through hole include a mechanical perforation method such as punching, plasma processing, laser processing, photolithography processing, and chemical etching using a resist or the like having different chemical resistance from the insulating substrate. Laser processing is a method that allows fine processing of the through-hole with an arbitrary hole diameter and an inter-hole pitch, and can cope with a fine pitch of the contact portion. Above all, perforation by irradiation with an excimer laser in which the number of pulses or the amount of energy is controlled is preferably performed with high accuracy. In addition, as shown in FIG. 2, by forming the through-hole not only perpendicularly to the insulating substrate surface but also at a predetermined angle to the insulating substrate surface, Is decomposed, and damage to the conductor portion of the test object can be prevented.

【0012】導通路は、貫通孔内に形成されて接点部と
導電性回路とを接続しうるものであればよく、貫通孔内
に導電性物質を充填してなるもの、スルーホールメッキ
のように貫通孔の壁面全周に導電性物質の層を形成して
なるもの等が例示される。導通路の形成方法としては、
機械的に導電性物質を貫通孔内にはめ込む方法、CVD
法等の成膜法、電解メッキや無電解メッキ等のメッキ法
等が挙げられるが、導電性回路を電極とした電解メッキ
による方法が簡便であり好ましい。
The conduction path may be any path formed in the through-hole and capable of connecting the contact portion and the conductive circuit, and may be formed by filling the through-hole with a conductive substance, such as through-hole plating. And a layer formed by forming a conductive material layer all around the wall surface of the through hole. As a method of forming the conduction path,
Method of mechanically inserting conductive material into through hole, CVD
Examples of the method include a film forming method such as a plating method, and a plating method such as electrolytic plating and electroless plating. A method using electrolytic plating using a conductive circuit as an electrode is simple and preferable.

【0013】接点部は、被検査体との電気的な接触・接
続を意図して絶縁性基板の面上に設けられる導体部分で
ある。接点部全体としての態様は、絶縁性基板面からの
突出の有無を問わず、また、接点部上面の接触面の形状
は、接触する相手の突起状態に応じて、凸状、平面状、
凹状のいずれであってもよい。従って、接点部の基板面
に対する垂直面・平行面で切断したときの断面形状は限
定されるものではなく、全ての多角形、円形、楕円形、
これら各形状の一部分や複合形等が挙げられ、これら断
面形状の組み合わせによって、接点部の形状は、多角柱
・円柱の端部または側面、円錐(台)・角錐(台)、球
体の一部等、あらゆる立体的形状が可能となる。これに
よって、被検査体との接触は、点接触、線接触、面接触
等となる。接点部の絶縁性基板面からの高さは特に限定
されるものではないが、IC等の微細な被検査体に対し
ては0.1μm〜数百μm程度であることが好ましい。
The contact portion is a conductor portion provided on the surface of the insulating substrate for the purpose of electrical contact and connection with the device under test. Regarding the aspect as the contact portion as a whole, regardless of the presence or absence of protrusion from the insulating substrate surface, and the shape of the contact surface on the contact portion upper surface is convex, planar,
Any of concave shapes may be used. Therefore, the cross-sectional shape when the contact portion is cut along a plane perpendicular or parallel to the substrate surface is not limited, and all polygons, circles, ellipses,
Depending on the combination of these cross-sectional shapes, the shape of the contact portion may be the end or side surface of a polygonal or cylindrical column, a cone (a truncated cone) / a pyramid (a trapezoid), or a part of a sphere. All three-dimensional shapes are possible. Thereby, the contact with the object to be inspected is a point contact, a line contact, a surface contact, or the like. Although the height of the contact portion from the surface of the insulating substrate is not particularly limited, it is preferably about 0.1 μm to several hundred μm for a minute inspection object such as an IC.

【0014】接点部は深層、中層、表層の3層を有す
る。また、深層と導通路とは、同一材料で一体的に形成
されるものであってよい。深層の材料としては、公知の
バンプに用いられる安価な良導体金属が好ましいもので
あり、ニッケル、ニッケル・スズ合金、ニッケル・パラ
ジウム合金等が例示される。また、深層と導通路とは、
同一材料で一体的に形成されて導電性回路と接続される
場合が多い。このような場合、深層を形成する材料は、
導電性回路を形成する材料に対して、結晶学的に整合性
を有し、密着が良く、拡散しにくいものであることが好
ましい。例えば、導電性回路の材料が銅である場合、こ
れに対する深層の材料は、ニッケルやニッケル合金が好
ましい組み合わせとなる。このような材料は、硬度が3
00Hk以上、700Hk以下の導体である。ただし、
Hkは、ヌープ硬さ数(ヌープ硬度)の単位である。硬
度300Hk未満の材料では接点部が接触対象物に当接
し圧力がかけられた際に変形しやすく、また、硬度70
0Hkを上回るとクラックが発生しやすくなる。深層の
硬度のさらに好ましい範囲は、450〜600Hkであ
り、特に好ましくは550〜600Hkである。硬度の
調整方法は、絶縁性基板に熱によるダメージを与えない
点から、合金化や有機物の添加によって調整することが
好ましい。
The contact portion has three layers: a deep layer, a middle layer, and a surface layer. Further, the deep layer and the conduction path may be integrally formed of the same material. The wood charge depth layer are those inexpensive conductor metal used in bump publicly known are preferred, nickel, nickel-tin alloy, nickel-palladium alloy and the like. Also, the deep layer and the conduction path
In many cases, they are integrally formed of the same material and connected to a conductive circuit. In such a case, the material forming the deep layer is:
It is preferable that the material be crystallographically compatible with the material forming the conductive circuit, have good adhesion, and hardly diffuse. For example, when the material of the conductive circuit is copper, nickel or a nickel alloy is a preferable combination of the deep layer material. Such materials have a hardness of 3
It is a conductor of not less than 00Hk and not more than 700Hk. However,
Hk is a unit of the Knoop hardness number (Knoop hardness). Hard
For materials with a temperature of less than 300Hk, the contact part contacts the contact object
Easily deformed when pressure is applied, and a hardness of 70
If it exceeds 0Hk, cracks are likely to occur. Deep
A more preferable range of the hardness is 450 to 600 Hk.
And particularly preferably 550 to 600 Hk. The method of adjusting the hardness is preferably adjusted by alloying or adding an organic substance from the viewpoint that the insulating substrate is not damaged by heat.

【0015】中層の材料としては、例えば、金、パラジ
ウム、銀、インジウム、白金等が挙げられる。また、深
層、表層との密着性にすぐれ、表面に露出しても耐食性
を有する金属がより好ましく、特に、深層がニッケル、
表層がロジウムである場合には、中層には金が最も好ま
しい材料となる。このような材料は、硬度が10Hk以
上、300Hk未満である。材料が、硬度10Hk未満
では変形しやすく、300Hk以上ではクッション性に
乏しい。中層の硬度のさらに好ましい範囲は、50〜2
00Hkであり、特に好ましくは50〜100Hkであ
る。中層の厚さは0.1〜5μm、好ましくは0.5〜
3μm、特に好ましくは0.5〜1μmが良い。0.1
μmを下回るとクッション効果が弱く、5μmを上回る
と圧力をかけた際の変形量が大きくなるので表層の金属
が割れやすい。
[0015] As timber fees middle layer, for example, gold, palladium, silver, indium, platinum and the like. In addition, a metal having corrosion resistance even when exposed to the surface, having excellent adhesion to the deep layer and the surface layer, is more preferable.
If the surface layer is rhodium, gold is the most preferred material for the middle layer. Such materials have a hardness of 10 Hk or less.
Above, it is less than 300Hk. Material is hardness less than 10Hk
Easy to deform, and cushioning property at 300Hk or more
poor. A more preferable range of the hardness of the middle layer is 50 to 2
00Hk, particularly preferably 50-100 Hk.
You. The thickness of the middle layer is 0.1-5 μm, preferably 0.5-
3 μm, particularly preferably 0.5 to 1 μm. 0.1
If it is less than μm, the cushion effect is weak, and if it is more than 5 μm, the amount of deformation when pressure is applied becomes large, so that the surface metal is easily cracked.

【0016】表層の材料としては、ロジウム、ルテニウ
ム、コバルト・タングステン合金、クロム、鉄・タング
ステン合金、クロム・モリブデン合金等の、硬質の金属
が挙げられる。特に、耐食性を有し、接触対象物から転
移する金属の拡散を防止するバリアとしての性質を有す
る材料であることがより好ましく、ロジウム、ルテニウ
ム等の貴金属が例示される。表層に上記貴金属を用いる
場合、該貴金属は、単一金属、合金のいずれでも良い。
卑金属が表面に拡散し酸化されることによる接触抵抗の
増大や、有機不純物による内部応力の増大、クラックの
発生等を抑制するためにも、99%以上が貴金属である
ことが好ましい。なお、合金の場合、耐食性を有し、拡
散しにくい貴金属の組合せが好ましく、ロジウムとルテ
ニウム等の組み合わせが例示される。このような材料
は、硬度が700Hk以上、1200Hk以下である。
材料が、硬度700Hkを下回ると被検査体の導体との
接触の際に表層はダメージを受けやすく、1200Hk
を上回るとクラックが発生しやすくなる。表層の硬度の
さらに好ましい範囲は、800〜1100Hkであり、
特に好ましくは900〜1000Hkである。表層の厚
さは1〜10μm、好ましくは2〜5μm、特に好まし
くは2〜3μmが良い。表層の厚さが、1μmを下回る
とピンホールが発生しやすく、10μmを上回るとクラ
ックが発生しやすくなる。
Examples of the material of the surface layer include hard metals such as rhodium, ruthenium, cobalt-tungsten alloy, chromium, iron-tungsten alloy, and chromium-molybdenum alloy. In particular, a material having corrosion resistance and a property as a barrier for preventing diffusion of a metal transferred from a contact object is more preferable, and examples thereof include noble metals such as rhodium and ruthenium. When using the precious metal in the surface layer, the noble metal is a single metal, have good either alloy.
In order to suppress an increase in contact resistance due to the base metal being diffused and oxidized to the surface, an increase in internal stress due to organic impurities, and the occurrence of cracks, it is preferable that 99% or more is a noble metal. In the case of an alloy, a combination of a noble metal having corrosion resistance and hardly diffusing is preferable, and a combination of rhodium and ruthenium is exemplified. Such a material has a hardness of 700 Hk or more and 1200 Hk or less.
If the hardness of the material is less than 700 Hk, the surface layer is easily damaged when the test object comes into contact with the conductor.
If the ratio exceeds the range, cracks are likely to occur. A more preferable range of the hardness of the surface layer is 800 to 1100 Hk,
Particularly preferably, it is 900 to 1000 Hk. The thickness of the surface layer is 1 to 10 μm, preferably 2 to 5 μm, and particularly preferably 2 to 3 μm. When the thickness of the surface layer is less than 1 μm, pinholes are easily generated, and when it is more than 10 μm, cracks are easily generated.

【0017】接点部の形成方法、即ち、各層の積層方法
は、各層に金属箔を用いた圧接法、イオンプレーティン
グ、イオンスパッタリング、CVD法等の成膜法、電解
メッキや無電解メッキ等のメッキ法等が挙げられる。こ
れらの形成方法のなかでも特に、導通路を電極とした電
解メッキによる方法が簡便であり、また品質面でも金属
純度、硬度および外観寸法がコントロールでき、バラツ
キを少なく制御できるので好ましい。接点部をメッキ法
によって形成する場合、メッキ液を確実に貫通孔に充填
させるため、メタノール置換やプラズマによる表面改質
等の濡れ性向上処理を施すことが好ましい。また、コア
の金属を形成する際に、被メッキ表面積に応じた電流を
リニアに供給し、一定の電流密度を維持することによっ
て、コアの内部応力を均一にでき、クラックを防止する
ことができる。特に、表層の材料を上記貴金属とし、こ
れをメッキで形成する場合、メッキ液中において被メッ
キ物を回転させ揺動することにより、被メッキ物に対す
るメッキ液の流れ方向および力が均一となり、全接点部
における表層の析出効率が均一になり、結果、表層の厚
みが均一となる。さらに、ロジウムメッキでは、クラッ
クの発生を抑制するために、メッキ液中への不純物の混
入を避け、ロジウムの析出純度を99%以上に保つこと
が好ましい。
The method of forming the contact portion, that is, the method of laminating each layer includes a pressure welding method using a metal foil for each layer, a film forming method such as ion plating, ion sputtering, and CVD method, and a method such as electrolytic plating and electroless plating. Examples include a plating method. Among these forming methods, in particular, a method of electrolytic plating using a conductive path as an electrode is preferable because the metal purity, hardness, and external dimensions can be controlled, and variations can be controlled with little quality. When the contact portion is formed by a plating method, it is preferable to perform a wettability improving treatment such as methanol replacement or surface modification by plasma in order to reliably fill the through hole with the plating solution. Further, when forming the metal of the core, by supplying a current linearly according to the surface area to be plated and maintaining a constant current density, the internal stress of the core can be made uniform and cracks can be prevented. . In particular, when the material of the surface layer is the above-mentioned noble metal and is formed by plating, by rotating and oscillating the object to be plated in the plating solution, the flow direction and force of the plating solution with respect to the object to be plated become uniform, and The deposition efficiency of the surface layer at the contact portion becomes uniform, and as a result, the thickness of the surface layer becomes uniform. Further, in the case of rhodium plating, in order to suppress the occurrence of cracks, it is preferable to prevent impurities from being mixed into the plating solution and keep the rhodium deposition purity at 99% or more.

【0018】また、他の検査対象物によっては、図3に
模式的に示すように、深層2c上に複数の微小なバンプ
2dを有する例が好ましい接点部の形状の一態様として
挙げられる。該微小なバンプ2dが形成された深層2c
上に中層2b・表層2aを形成し、接点部の表面を凹凸
にすることによって、被検査体の導体表面上に形成され
た酸化物層や異物等の絶縁層が破壊され、接触の信頼性
が改善される。上記微小なバンプ2dの形成方法の一例
として、深層を形成した後、メッキ浴中に、微小なバン
プの核となる金属粉末を分散させて電解メッキすること
が挙げられる。該金属粉末の粒径は、バンプ径の1/1
00〜1/10が良い。また、コバルト等の磁性を有す
る金属粉末を用い、メッキ浴中に1〜15キロガウス程
度の磁場をかけ電解メッキすることで、該金属粉末をバ
ンプ金属1表面に均一に施すことができる。
Further, depending on another inspection object, an example having a plurality of minute bumps 2d on the deep layer 2c, as schematically shown in FIG. 3, can be cited as an example of a preferable shape of the contact portion. Deep layer 2c on which the minute bumps 2d are formed
By forming the middle layer 2b and the surface layer 2a thereon and making the surface of the contact portion uneven, the insulating layer such as an oxide layer or a foreign substance formed on the conductor surface of the device under test is broken, and the reliability of the contact is improved. Is improved. As an example of a method for forming the minute bumps 2d, after forming a deep layer, a metal powder serving as a core of the minute bumps is dispersed in a plating bath and subjected to electrolytic plating. The particle diameter of the metal powder is 1/1 of the bump diameter.
00 to 1/10 is good. Further, by using a metal powder having magnetism such as cobalt and applying a magnetic field of about 1 to 15 kilogauss in a plating bath and performing electrolytic plating, the metal powder can be uniformly applied to the surface of the bump metal 1.

【0019】本発明のプローブ構造は単独でもプローブ
としての機能を有するが、以下に示す様に、多層配線板
との接合によって高機能なプローブカードを構成する。
図4は、該プローブカードの構造の一例を模式的に示す
図である。同図に示すように、該プローブカードは、本
発明のプローブ構造Aと多層配線板Bとが機械的、電気
的に接合されてなるものであり、該プローブ構造Aは、
多層配線板Bに対してストローク動作が可能なように該
多層配線板B上に弾性体6を介して接合され、プローブ
構造Aの導電性回路3と多層配線板Bの導電性回路7と
が、上記ストローク動作を妨げないように接合されてな
るものである。同図では、導電性回路3と導電性回路7
との接続は、導電性回路3が延長されて絶縁性基板の端
部から突き出し、多層配線板Bの表面までなだらかに屈
曲し、多層配線板Bの表面に設けられた端子8に接合さ
れることで行われている。該端子8は、プローブ構造A
の導通路と同様の構造によって多層配線板Bの下層に設
けられた導電性回路7と導通し、外部の接続用機器等に
接続される。
Although the probe structure of the present invention alone has a function as a probe, a high-performance probe card is formed by bonding with a multilayer wiring board as described below.
FIG. 4 is a diagram schematically showing an example of the structure of the probe card. As shown in the figure, the probe card is obtained by mechanically and electrically joining a probe structure A of the present invention and a multilayer wiring board B, and the probe structure A
The conductive circuit 3 of the probe structure A and the conductive circuit 7 of the multilayer wiring board B are joined via an elastic body 6 on the multilayer wiring board B so that a stroke operation can be performed on the multilayer wiring board B. , So as not to hinder the stroke operation. In the figure, the conductive circuit 3 and the conductive circuit 7
When the conductive circuit 3 is extended, it protrudes from the end of the insulating substrate, bends smoothly to the surface of the multilayer wiring board B, and is joined to the terminal 8 provided on the surface of the multilayer wiring board B. It is done by that. The terminal 8 has a probe structure A
With the same structure as that of the conductive path, the conductive circuit 7 is electrically connected to the conductive circuit 7 provided in the lower layer of the multilayer wiring board B and is connected to an external connection device or the like.

【0020】多層配線板は、導電性回路と絶縁層とを交
互に積層し、本発明のプローブ構造の導通路と同様の構
造によって、異層の回路間を接続したものである。ま
た、多層配線板は、マルチチップモジュール(MCM)
基板の技術を応用することによって製造でき、種類とし
ては主にMCM−D、C、Lの3種類が挙げられる。
The multilayer wiring board is obtained by alternately stacking conductive circuits and insulating layers, and connecting circuits of different layers by a structure similar to the conductive path of the probe structure of the present invention. The multilayer wiring board is a multi-chip module (MCM)
It can be manufactured by applying the technology of the substrate, and mainly includes three types of MCM-D, C, and L.

【0021】多層配線板の導電性回路内に抵抗体(図示
せず)を直列に挿入することによって、被検査体に負荷
電圧を印加でき、更に、被検査体の回路の短絡による過
電流を防止できる。また、該抵抗体に対して、コンデン
サ(図示せず)を並列に接続することによってノイズを
低減できる。
By inserting a resistor (not shown) in series in the conductive circuit of the multilayer wiring board, a load voltage can be applied to the device under test, and furthermore, an overcurrent caused by a short circuit in the circuit of the device under test can be reduced. Can be prevented. Also, noise can be reduced by connecting a capacitor (not shown) in parallel with the resistor.

【0022】弾性体は、プローブ構造を被検査体に接触
させる際に、プローブ構造と被検査体との間に生じる距
離の誤差を吸収しうるものであればよく、シリコーンゴ
ム、フッ素ゴム、ウレタンゴム等のポリマー弾性体が好
ましく使用される。多層配線板上への弾性体の形成方法
としては、シート状の弾性体を裁断し貼付する方法、ス
クリーン印刷法、フォトリソグラフ法等により直接形成
する方法等が挙げられる。弾性体の厚みは、ICのパッ
ド等の微細な導体部分を接触対象とする場合には、被検
査体の端子の高さのバラツキを吸収して、被検査体の導
体部分とプローブ構造の接点部との電気的接続をより確
実なものとするため、5〜1000μm、好ましくは2
0〜500μmがよい。
The elastic body may be any as long as it can absorb an error in the distance between the probe structure and the test object when the probe structure is brought into contact with the test object. Silicone rubber, fluorine rubber, urethane A polymer elastic body such as rubber is preferably used. Examples of the method for forming the elastic body on the multilayer wiring board include a method in which a sheet-like elastic body is cut and attached, a method in which the elastic body is directly formed by a screen printing method, a photolithographic method, and the like. The thickness of the elastic body should be adjusted so that when a fine conductor such as an IC pad is to be contacted, the variation in the height of the terminal of the device under test is absorbed and the contact between the conductor of the device under test and the probe structure is made. 5 to 1000 μm, preferably 2 μm, in order to make the electrical connection with the part more secure.
It is preferably from 0 to 500 μm.

【0023】外部の接続用機器は、テスターのような独
立した検査装置だけではなく、例えば、被検査体と回路
配線との間のインピーダンス整合に用いられるデバイス
や、後工程において製品として接続されるような他のI
Cであってもよい。
The external connection device is not only an independent inspection device such as a tester, but also, for example, a device used for impedance matching between a device under test and circuit wiring, and a product connected in a later process. Other I like
C may be used.

【0024】以下、本発明のプローブ構造のより具体的
な製造例を示す。 製造例1 〔絶縁性基板と導電性回路の形成〕厚さ35μmの銅箔
上に、ポリイミド前駆体溶液を乾燥後の厚さが25μm
となるように塗工し、乾燥、硬化させ、銅箔と絶縁性基
板であるポリイミドフィルムとの2層フィルムを作製し
た。次に、銅箔の表面に回路パターン状にレジスト層を
形成した後、フォト工程を用いて、所望の回路パターン
を有する導電性回路を形成した。
Hereinafter, a more specific production example of the probe structure of the present invention will be described. Production Example 1 [Formation of Insulating Substrate and Conductive Circuit] The thickness of the polyimide precursor solution after drying was 25 μm on a 35 μm thick copper foil.
And dried and cured to produce a two-layer film of a copper foil and a polyimide film as an insulating substrate. Next, after forming a resist layer in a circuit pattern on the surface of the copper foil, a conductive circuit having a desired circuit pattern was formed by using a photo process.

【0025】〔導通路と深層の形成〕上記ポリイミドフ
ィルムの導電性回路の真裏に当たる位置に、ポリイミド
フィルム面に垂直に、発振波長248nmのKrFエキ
シマレーザー光をマスクを通して照射してドライエッチ
ングを施し、ポリイミドフィルムにφ60μmの微細貫
通孔を形成し、導電性回路を該貫通孔内に露出させた。
このような貫通孔を、ピッチ200μm、5個/mm2
で8cm2 の領域に設けた。次いで、導電性回路の表面
側にレジストを施し、化学研磨液中に50℃2分間浸漬
した。これを水洗した後、該導電性回路をマイナス極に
接続して60℃のワット浴に浸漬し、貫通孔内に露出し
た導電性回路の銅箔をマイナス極として、ニッケルを貫
通孔内に析出・成長させて充填し導通路とし、さらに、
ポリイミドフィルム表面から5μm突出した所まで成長
させて接点部の深層とした。
[Formation of Conductive Paths and Deep Layers] KrF excimer laser light having an oscillation wavelength of 248 nm is irradiated through a mask perpendicularly to the surface of the polyimide film, and dry-etched at a position directly behind the conductive circuit of the polyimide film. A fine through hole of φ60 μm was formed in the polyimide film, and the conductive circuit was exposed in the through hole.
Such through holes are formed at a pitch of 200 μm and 5 holes / mm 2
In an area of 8 cm 2 . Next, a resist was applied to the surface side of the conductive circuit and immersed in a chemical polishing solution at 50 ° C. for 2 minutes. After washing with water, the conductive circuit is connected to the negative electrode, immersed in a 60 ° C. watt bath, and nickel is deposited in the through hole using the copper foil of the conductive circuit exposed in the through hole as the negative electrode.・ Grow and fill to form a conductive path,
The contact layer was grown to a depth of 5 μm from the surface of the polyimide film to form a deep layer.

【0026】〔中層と表層の形成、プローブ構造の完
成〕常温でシアン化金メッキ浴のストライクメッキを
0.03μm施し、次に65℃のシアン化金メッキ浴で
0.5μmの金の層を形成し、中層とした。更に50℃
の硫酸ロジウムメッキ浴に浸漬し、2μmのロジウム被
膜を形成し、表層とした。最後に、導電性回路の表面側
に施したレジスト層を剥離して本発明のプローブ構造を
得た。
[Formation of Middle Layer and Surface Layer, Completion of Probe Structure] Strike plating of a gold cyanide plating bath was performed at room temperature at 0.03 μm, and then a 0.5 μm gold layer was formed at 65 ° C. in a gold cyanide plating bath. And the middle layer. 50 ° C
In a rhodium sulfate plating bath, to form a 2 μm rhodium film, which was used as a surface layer. Finally, the resist layer applied on the surface side of the conductive circuit was peeled off to obtain the probe structure of the present invention.

【0027】〔評価試験1〕上記で得られたプローブ構
造の接触抵抗値を調べるため、実際にICのアルミニウ
ム電極に接点部を当接させ、テスターにて電気抵抗試験
を行った。1つの接点部当たり5gの接触圧力をかけ、
電流100mAを流したところ、500mΩという低い
抵抗値が観測された。また、バーンインテストにおける
繰り返しの接触開閉による接触抵抗値の変化を調べたと
ころ、150℃の雰囲気で、繰り返し20サイクルの電
気抵抗試験を行っても抵抗値は500±100mΩと低
い範囲のバラツキであることが確認された。上記繰り返
しテストの後、接点部の表面を観察したところ、表層の
ロジウムには、キズ、クラック、腐食は見られず、更
に、ICのアルミニウム電極の転写や拡散による付着も
見られなかった。
[Evaluation Test 1] In order to check the contact resistance value of the probe structure obtained above, the contact portion was actually brought into contact with the aluminum electrode of the IC, and an electric resistance test was performed with a tester. Apply a contact pressure of 5 g per contact point,
When a current of 100 mA was passed, a low resistance value of 500 mΩ was observed. Further, when the change in the contact resistance value due to the repeated contact opening and closing in the burn-in test was examined, the resistance value was as low as 500 ± 100 mΩ even when the electric resistance test was repeated 20 cycles in an atmosphere of 150 ° C. It was confirmed that. After the above-described repetitive test, the surface of the contact portion was observed. As a result, scratches, cracks, and corrosion were not found on rhodium on the surface layer, and no transfer or diffusion of the aluminum electrode of the IC was observed.

【0028】製造例2 半田バンプを形成して利用するようなテスト方法に対応
するため、製造例1と全く同様の加工工程によって、次
に示す部分の寸法だけが異なるプローブ構造を製造し
た。 〔絶縁性基板と導電性回路の形成〕銅箔の厚さを18μ
m、ポリイミド前駆体溶液の乾燥後の厚さを13μmと
した。 〔導通路と深層の形成〕KrFエキシマレーザー光によ
るポリイミドフィルムに対する微細貫通孔の内径をφ5
0μm、ピッチ250μmとした。接点部の深層を、ポ
リイミドフィルム表面から8μm突出した所まで成長さ
せるものとした。 〔中層と表層の形成、プローブ構造の完成〕中層の金の
厚みを1μmとした。
Manufacturing Example 2 In order to cope with a test method in which solder bumps are formed and used, a probe structure was manufactured by exactly the same processing steps as in Manufacturing Example 1 except for the dimensions of the following portions. [Formation of insulating substrate and conductive circuit] The thickness of the copper foil is 18μ.
m, and the thickness of the polyimide precursor solution after drying was 13 μm. [Formation of Conduction Path and Deep Layer] The inner diameter of the fine through-hole for the polyimide film by KrF excimer laser light is φ5.
0 μm and pitch 250 μm. The deep layer of the contact portion was grown to a position protruding 8 μm from the polyimide film surface. [Formation of Middle Layer and Surface Layer, Completion of Probe Structure] The thickness of the gold in the middle layer was 1 μm.

【0029】〔評価試験2〕上記製造例2で得られたプ
ローブ構造の接触抵抗値を調べるため、銅(35μm)
/ポリイミド(25μm)で構成される2層基材の銅面
上に半田メッキを15μm施し、これに本発明プローブ
のバンプを当接させ、テスターにて電気抵抗試験を行っ
た。1つの接点部当たり10gの接触圧力をかけ、電流
100mAを流したところ、20mΩという低い抵抗値
が観察された。また、バーンインテストにおける接触抵
抗値の変化を調べる試験で、150℃、1000時間、
の条件で行ったところ、抵抗値は20±4mΩと、低い
範囲のバラツキである事が確認された。上記繰り返しテ
ストの後接点部の表面を観察したところ、表面のロジウ
ムには、半田の転写や拡散による付着も見られなかっ
た。
[Evaluation Test 2] To check the contact resistance value of the probe structure obtained in Production Example 2, copper (35 μm) was used.
15 μm of solder plating was applied to the copper surface of a two-layer base material composed of / polyimide (25 μm), and the bump of the probe of the present invention was brought into contact with the plating, and an electric resistance test was performed with a tester. When a contact pressure of 10 g was applied per contact point and a current of 100 mA was passed, a low resistance value of 20 mΩ was observed. In a test for examining a change in contact resistance value in a burn-in test, the test was conducted at 150 ° C. for 1000 hours.
Under the conditions described above, it was confirmed that the resistance value was in a low range of 20 ± 4 mΩ. Observation of the surface of the contact portion after the above-described repetitive test revealed that rhodium on the surface was not transferred or adhered by diffusion of solder.

【0030】本発明のプローブ構造が接触・接続を対象
とする被検査体は、半導体素子、半導体素子の集合体
(ダイシング前のシリコンウエハおよびダイシング後の
シリコンチップ等)、半導体素子からなる装置、該装置
を搭載するための回路基板、LCD用回路基板等、微細
な導体部分を有するものであり、また、これらの導体部
分に半田(錫、鉛および2金属を主成分とした合金)バ
ンプを有しているものである。被検査体の導体部分は、
各種素子、その電極部、回路パターン上の任意の場所
等、被検査体の回路を構成する全ての導体を意味し、特
に実使用上では、微小な被検査体が他の導体との電気的
な接触・接続を意図して有する端子、パッド、ランド等
が接触対象部として重要な部分となる。
The object to be inspected by the probe structure of the present invention for contact and connection is a semiconductor element, an aggregate of semiconductor elements (a silicon wafer before dicing, a silicon chip after dicing, etc.), an apparatus comprising a semiconductor element, It has fine conductor parts such as a circuit board for mounting the device, a circuit board for LCD, etc., and solder (an alloy mainly composed of tin, lead and two metals) bumps on these conductor parts. It is what you have. The conductor of the test object is
It means all conductors that make up the circuit of the device under test, such as various elements, their electrodes, and any locations on the circuit pattern.Especially, in actual use, a minute device under test is electrically connected to other conductors. Terminals, pads, lands, and the like, which are intended to make contact and connection with each other, are important portions as contact portions.

【0031】[0031]

【発明の効果】本発明のプローブ構造は、接点部の表層
に用いられる硬質の金属、特に硬質の貴金属によって、
被検査体の導体部分に用いられるアルミニウム等の卑金
属が接点部へ転写し拡散することを防止でき、腐食にも
強く、低い接触抵抗を維持できる。また、接点部の表層
に、硬質で腐食に強い貴金属を用いることにより、被検
査体の半田バンプである場合には、半田が接点部に転写
し拡散することが防止でき、低い抵抗値が維持できる。
また、表層の下地密着層となる中層に用いられる軟質の
金属によって、被検査体との接触で生じる応力が緩和さ
れ、クラック等の損傷の発生が抑制される。従って、I
C、半導体素子等の微細な被検査体の電気的テスト、特
にバーンインテストにおける被検査体との接触開閉の繰
り返しに対しても、初期の接触状態からの劣化が少な
く、信頼性の高い、安定した電気テストができる。
According to the probe structure of the present invention, the hard metal used for the surface layer of the contact portion, particularly the hard noble metal,
It is possible to prevent a base metal such as aluminum used for the conductor portion of the test object from being transferred to the contact portion and to be diffused, to be resistant to corrosion and to maintain a low contact resistance. In addition, by using a hard and corrosion-resistant noble metal for the surface layer of the contact part, in the case of a solder bump of the device to be inspected, the solder can be prevented from being transferred to the contact part and diffused, and a low resistance value is maintained. it can.
In addition, the soft metal used for the intermediate layer, which is the surface base adhesion layer, relieves stress caused by contact with the object to be inspected, thereby suppressing damage such as cracks. Therefore, I
C, the electrical test of a minute test object such as a semiconductor element, especially the repeated opening and closing of the contact with the test object in the burn-in test, there is little deterioration from the initial contact state, high reliability and stability. Electrical test can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプローブ構造の一実施例を示す断面図
である。
FIG. 1 is a sectional view showing one embodiment of a probe structure of the present invention.

【図2】本発明のプローブ構造における貫通孔の態様の
一例を模式的に示す断面図である。
FIG. 2 is a cross-sectional view schematically showing one example of a mode of a through hole in a probe structure of the present invention.

【図3】本発明のプローブ構造における接点部の態様の
一例を模式的に示す断面図である。
FIG. 3 is a cross-sectional view schematically showing one example of an aspect of a contact portion in the probe structure of the present invention.

【図4】本発明のプローブ構造と多層配線板とによって
構成されるプローブカードの構造の一例を模式的に示す
図である。
FIG. 4 is a diagram schematically illustrating an example of a structure of a probe card including a probe structure of the present invention and a multilayer wiring board.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 接点部 2a 表層 2b 中層 2c 深層 3 導電性回路 4 貫通孔 5 導通路 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Contact part 2a Surface layer 2b Middle layer 2c Deep layer 3 Conductive circuit 4 Through hole 5 Conduction path

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−286592(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 G01R 1/073 G01R 31/26 H01H 1/00 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-3-286592 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/66 G01R 1/073 G01R 31 / 26 H01H 1/00

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁性基板の一方の面側に導電性の接点
部が形成され、絶縁性基板の他方の面側に導電性回路が
形成され、接点部と導電性回路とが、絶縁性基板の厚み
方向の貫通孔内に形成された導通路を介して導通され、接点部は、深層と、該深層上に設けられた中層と、該中
層上に設けられた表層とを有し、 該深層の材料は 、ニッケル、ニッケル・スズ合金、ニッ
ケル・パラジウム合金、またはニッケル合金であり、前
記ニッケル合金は導電性回路の材料が銅である場合に限
って用いられるものであり、 該中層の材料は 、金、パラジウム、インジウム、または
白金であり該表層の材料は 、ロジウム、ルテニウム、ロジウム合
金、ルテニウム合金、ロジウム・ルテニウム合金、コバ
ルト・タングステン合金、クロム、鉄・タングステン合
金、またはクロム・モリブデン合金であることを特徴と
するプローブ構造。
1. A conductive contact portion is formed on one surface of an insulating substrate, a conductive circuit is formed on the other surface of the insulating substrate, and the contact portion and the conductive circuit are insulated from each other. Conduction is performed through a conduction path formed in a through hole in the thickness direction of the substrate, and the contact portion includes a deep layer, an intermediate layer provided on the deep layer,
And a surface layer provided on the layer, the material of the deep layer, nickel, nickel-tin alloy, nickel-palladium alloy, or a nickel alloy, before
The nickel alloy is only available when the material of the conductive circuit is copper.
The material of the middle layer is gold, palladium, indium or platinum , and the material of the surface layer is rhodium, ruthenium, rhodium alloy, ruthenium alloy, rhodium-ruthenium alloy, cobalt-tungsten alloy A probe structure characterized by being made of chromium, iron-tungsten alloy, or chromium-molybdenum alloy.
【請求項2】 接点部における深層の材料がニッケル、
中層の材料が金、表層の材料がロジウムである請求項1
記載のプローブ構造。
2. A method according to claim 1, wherein the deep layer material at the contact portion is nickel,
The material of the middle layer is gold, and the material of the surface layer is rhodium.
The described probe structure.
【請求項3】 接点部における中層の厚みが0.1〜5
μm、表層の厚みが1〜10μmである請求項1または
2記載のプローブ構造。
3. The thickness of the middle layer in the contact portion is 0.1 to 5
The probe structure according to claim 1 or 2, wherein the thickness of the surface layer is 1 to 10 m.
【請求項4】 接点部における深層、中層および表層
の、少なくとも一つがメッキで形成されたものである請
求項1〜3のいずれかに記載のプローブ構造。
4. The probe structure according to claim 1, wherein at least one of the deep layer, the middle layer, and the surface layer in the contact portion is formed by plating.
JP26562194A 1994-03-31 1994-10-28 Probe structure Expired - Fee Related JP3246841B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP26562194A JP3246841B2 (en) 1994-03-31 1994-10-28 Probe structure
KR1019970702793A KR970707444A (en) 1994-10-28 1995-10-12 PROBE STRUCTURE
PCT/JP1995/002092 WO1996013728A1 (en) 1994-10-28 1995-10-12 Probe structure
US08/817,944 US5977783A (en) 1994-10-28 1995-10-12 Multilayer probe for measuring electrical characteristics

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6282194 1994-03-31
JP6-62821 1994-03-31
JP26562194A JP3246841B2 (en) 1994-03-31 1994-10-28 Probe structure

Publications (2)

Publication Number Publication Date
JPH07321169A JPH07321169A (en) 1995-12-08
JP3246841B2 true JP3246841B2 (en) 2002-01-15

Family

ID=26403877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26562194A Expired - Fee Related JP3246841B2 (en) 1994-03-31 1994-10-28 Probe structure

Country Status (1)

Country Link
JP (1) JP3246841B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288950B2 (en) 2002-08-07 2007-10-30 Hoya Corporation Contacting component, method of producing the same, and test tool having the contacting component

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4490978B2 (en) * 1998-08-12 2010-06-30 東京エレクトロン株式会社 Contactor
TWI243244B (en) * 2000-06-28 2005-11-11 Nhk Spring Co Ltd Conductive contact member
US7202764B2 (en) * 2003-07-08 2007-04-10 International Business Machines Corporation Noble metal contacts for micro-electromechanical switches
KR101092389B1 (en) * 2007-04-03 2011-12-09 가부시키가이샤 아드반테스트 Method of manufacturing contactor
JP5386127B2 (en) * 2008-08-22 2014-01-15 日本電子材料株式会社 Contact probe and manufacturing method thereof
TWI728531B (en) * 2019-10-30 2021-05-21 巨擘科技股份有限公司 Probe card device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288950B2 (en) 2002-08-07 2007-10-30 Hoya Corporation Contacting component, method of producing the same, and test tool having the contacting component
US7482824B2 (en) 2002-08-07 2009-01-27 Hoya Corporation Polycrystalline contacting component and test tool having the contacting component
US7876088B2 (en) 2002-08-07 2011-01-25 Hoya Corporation Contacting component, method of producing the same, and test tool having the contacting component
US7952372B2 (en) 2002-08-07 2011-05-31 Hoya Corporation Contacting component, method of producing the same, and test tool having the contacting component

Also Published As

Publication number Publication date
JPH07321169A (en) 1995-12-08

Similar Documents

Publication Publication Date Title
JP4163922B2 (en) Probe card assembly and kit, and method using the same
US5977783A (en) Multilayer probe for measuring electrical characteristics
US7874066B2 (en) Method of manufacturing a device-incorporated substrate
US20110043238A1 (en) Method of manufacturing needle for probe card using fine processing technology, needle manufactured by the method and probe card comprising the needle
US20130029500A1 (en) Connector and fabrication method thereof
KR20100126638A (en) Contacting component, method of producing the same, and test tool having the contacting component
JP3246841B2 (en) Probe structure
US6891360B1 (en) Plated probe structure
JP3096233B2 (en) Probe structure
JPH05144995A (en) Semiconductor package
JP3096235B2 (en) Probe structure and method of manufacturing the same
US6846735B1 (en) Compliant test probe with jagged contact surface
US7252514B2 (en) High density space transformer and method of fabricating same
JPH0727789A (en) Circuit wiring board and its manufacture
JP3601697B2 (en) PROBE STRUCTURE AND METHOD OF MANUFACTURING THE SAME, AND WALK BULK CONTACT BOARD AND METHOD OF MANUFACTURING THE SAME
JPH0763787A (en) Probe structure
JP4748553B2 (en) Contact component for wafer batch contact board and manufacturing method thereof
JP2010002184A (en) Contact probe
JP2003258047A (en) Method for inspecting semiconductor element and its system
JPH06342011A (en) Probe structure and continuity inspection method
JP2813526B2 (en) Circuit inspection device and method of manufacturing the same
JPH08297142A (en) Probe structure
JP2602654Y2 (en) IC chip inspection device, inspection connection structure, and anisotropic conductive film or sheet used therein
JPH06308158A (en) Continuity tester
JPH06308159A (en) Test head construction and its production

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees