JPH0897293A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0897293A
JPH0897293A JP6231416A JP23141694A JPH0897293A JP H0897293 A JPH0897293 A JP H0897293A JP 6231416 A JP6231416 A JP 6231416A JP 23141694 A JP23141694 A JP 23141694A JP H0897293 A JPH0897293 A JP H0897293A
Authority
JP
Japan
Prior art keywords
region
source
semiconductor
contact hole
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6231416A
Other languages
English (en)
Inventor
Yoshiki Okumura
喜紀 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6231416A priority Critical patent/JPH0897293A/ja
Publication of JPH0897293A publication Critical patent/JPH0897293A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 コンタクトホール１０８、１０９が素子分離
領域１０５を削ってもリーク電流がなく、ＭＯＳトラン
ジスタのパンチスルー耐性の劣化がなく、かつ高集積化
および大容量化に適した半導体装置を得る。 【構成】 コンタクトホール１０８、１０９下にソース
／ドレイン１０３ａ、１０３ｂ、１０４ａ、１０４ｂと
同じ導電型のコンタクト領域１１２、１１４を形成し、
このコンタクト領域１１２、１１４を窒素が注入された
拡散抑制領域１１１、１１３内に設けた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置およびその
製造方法に係り、特に上層に位置する配線層とコンタク
トホールを介して接続されるソース・ドレインを有する
ＭＯＳトランジスタを備えた半導体装置およびその製造
方法に関する。
【０００２】
【従来の技術】現在、パーソナルコンピュータやワーク
ステーションなどのコンピュータに搭載されているMPU
(Micro Processor Unit) やDRAM(Dynamic Random Acces
s Memory)などの主要な半導体装置は、大部分が半導体
チップ上に多数のＭＯＳトランジスタを集積化したもの
となっている。図１３は従来の半導体装置におけるｎチ
ャネルＭＯＳトランジスタの断面図を示しており、図に
おいて１はｐ型のシリコン基板からなる半導体基板、２
は半導体基板１に形成され、半導体基板１よりも不純物
濃度の高いｐ型ウェル、３はｎチャネルＭＯＳトランジ
スタであり、ｐ型ウェル２に形成されたｎ型の拡散領域
３ａａおよび３ａｂからなる一方のソース／ドレイン領
域３ａと、このソース／ドレイン領域３ａと離隔して同
様にｐ型ウェル２に形成されたｎ型の拡散領域３ｂａお
よび３ｂｂからなる他方のソース／ドレイン領域３ｂ
と、ｐ型ウェル２におけるソース／ドレイン領域３ａと
３ｂとの間のチャネル領域３ｃとゲート絶縁膜３ｄを介
して対向して形成されたゲート電極３ｅから構成され
る。
【０００３】４は隣接したＭＯＳトランジスタ３の間を
絶縁するための酸化膜からなる素子分離領域、５はゲー
ト電極３ｅの側壁に形成されるサイドウォール酸化膜、
６はＭＯＳトランジスタ３上の全面にわたって形成され
た層間絶縁膜、７はソース／ドレイン領域３ａ、３ｂ上
の層間絶縁膜６を開口したコンタクトホール、８は層間
絶縁膜６上に形成され、コンタクトホール７を介してソ
ース／ドレイン領域３ａ、３ｂに接続される配線層であ
る。
【０００４】現在の半導体製造技術においては、ステッ
パ露光機のレンズの収差、ステッパ露光機自体の機械精
度、またはマスクやウェハの歪みなどにより、写真製版
時にパターンの重ね合わせのずれが生じてしまう。図１
３に示された半導体装置において、コンタクトホール７
の形成時にコンタクトホール７を開口する部分がずれて
しまい、図１４に示すように図の左側の素子分離領域４
を削ってしまった場合、コンタクトホール７と素子分離
領域４との境界付近に、配線層８とｐ型ウェル２との間
で正常にｐｎ接合が形成されず、この配線層８とｐ型ウ
ェル２との間にリーク電流が流れてしまう。そこで、図
１３に示されたような構成を有する半導体装置において
は、このコンタクトホール形成時のパターニングのずれ
を見込んでソース／ドレイン領域３ａおよび３ｂを十分
に広く形成して、コンタクトホール７のエッジと素子分
離領域４のエッジとの間に距離をおいておかなければな
らず、これはMPU やDRAMなどの半導体装置の高集積化や
大容量化の妨げとなるという問題が生じていた。
【０００５】図１５はこの問題点を解決するために提案
された半導体装置を示しており、この図１５に示された
半導体装置が図１３に示された半導体装置と異なる点
は、ｐ型ウェル２のコンタクトホール７下に形成された
ｎ型の半導体領域９が新たに形成されている点である。
【０００６】次に図１６および図１７に基づいて図１５
に示された半導体装置の製造方法について説明する。ま
ず、図１６の（ａ）に示すようにｐ型半導体基板１上に
LOCOS(Local Oxidation of Silicon) 法により選択的に
素子分離領域４を形成し、ボロンイオンなどのｐ型のイ
オンをｎチャネルＭＯＳトランジスタの形成領域に選択
的に注入することによって半導体基板１よりも不純物濃
度の高いｐ型ウェル２を形成する。
【０００７】次に、図１６の（ｂ）に示すように熱酸化
によりゲート酸化膜３ｄとなる酸化膜を形成し、この酸
化膜上にCVD(Chemical Vapor Deposition)法によりｎ型
不純物イオンがドープされたポリシリコンなどの電極層
を堆積させ、写真製版および電極層とその下の酸化膜の
エッチングをおこない、ゲート電極３ｅおよびゲート酸
化膜３ｄを形成する。そして、ｎ型のイオンであるヒ素
イオンまたはリンイオンを上部からｐ型ウェル２に低ド
ーズ量注入することでｎ- 型領域３ａａおよび３ｂａを
形成する。そして、CVD 法により酸化膜を全面に堆積し
てエッチバックすることにより、サイドウォール酸化膜
５を形成し、ｎ型のイオンであるヒ素イオンを上部から
ｐ型ウェル２に高ドーズ量注入することでｎ+ 領域３ａ
ｂおよび３ｂｂを形成する。このように、ｎ- 型領域３
ａａおよび３ｂａ、ｎ+ 領域３ａｂおよび３ｂｂ、サイ
ドウォール酸化膜５とでLDD(Lightly Doped Drein)構造
を形成することにより、ソース／ドレイン領域３ａおよ
び３ｂにかかる電界強度を小さくでき、トランジスタの
信頼性を向上させている。
【０００８】次に、図１７の（ａ）に示すように全面に
層間絶縁膜６を形成し、写真製版およびこの層間絶縁膜
６のエッチングをおこない、コンタクトホール７を形成
する。このコンタクトホール７内に上部からｎ型のイオ
ンであるリンイオンまたはヒ素イオンを高エネルギーで
注入することにより、ソース／ドレイン領域３ａおよび
３ｂよりも深い拡散領域９をコンタクトホール７の近傍
にのみ形成する。そして、図１７の（ｂ）に示すように
CVD 法やスパッタ法により配線層を堆積した後、写真製
版およびこの配線層のエッチングを行い、配線層８を形
成する。
【０００９】図１５に示された半導体装置においては、
パターニングの重ね合わせのずれが生じ、コンタクトホ
ール７の形成時にコンタクトホール７を開口する部分が
ずれてしまい、図１８に示すように素子分離領域４を削
ってしまった場合でも、コンタクトホール７を形成後に
ｎ型のイオンであるリンイオンまたはヒ素イオンを注入
して拡散領域９を形成しているので、コンタクトホール
７と素子分離領域４との境界付近に、拡散領域９とｐ型
ウェル２との間でｐｎ接合が正常に形成され、配線層８
からコンタクトホール７と素子分離領域４との境界付近
を介してｐ型ウェル２にリーク電流が流れるのが抑制さ
れる。従って、コンタクトホール７のエッジと素子分離
領域４との間の距離を小さくすることができ、高集積化
および大容量化に適した半導体装置を得ることができ
る。
【００１０】
【発明が解決しようとする課題】以上のように、図１５
に示された半導体装置においては、図１８に示すように
パターニングの重ね合わせのずれが生じ、コンタクトホ
ール７の形成時にコンタクトホール７を開口する部分が
図の左側にずれてしまった場合、拡散領域９が形成され
ていることにより配線層８からコンタクトホール７と素
子分離領域４との境界付近を介してｐ型ウェル２にリー
ク電流が流れるのは防ぐことができる。しかしながら、
拡散領域９はある程度の広さに拡散されているため、右
側の拡散領域９がソース／ドレイン領域３ａにおけるｎ
- 型拡散領域３ａａよりもチャネル領域側にはみだして
しまう。その結果、ＭＯＳトランジスタ３の実効チャネ
ル長はＬeff0からＬeff1に短くなり、このＭＯＳトラン
ジスタ３のパンチスルー耐圧が劣化してしまうという問
題が生じる。
【００１１】また、図１９に示すようにコンタクトホー
ル７を開口する部分がずれることなく、理想的にコンタ
クトホール７が開口された場合でも、ゲート電極３ｅの
エッジとコンタクトホール７のエッジとの間の距離を小
さくすると、拡散領域９がソース／ドレイン領域３ａに
おけるｎ- 型拡散領域３ａａまたはソース／ドレイン領
域３ｂにおけるｎ- 型拡散領域３ｂａよりもチャネル領
域側にはみだしてしまう。その結果、ＭＯＳトランジス
タ３の実効チャネル長はＬeff0からＬeff1に短くなり、
このＭＯＳトランジスタ３のパンチスルー耐圧が劣化し
てしまうという問題が生じる。
【００１２】このように拡散領域９がチャネル領域側に
拡散してＭＯＳトランジスタ３の実効チャネル長を小さ
くするのを防ぐために、ゲート電極３ｅのエッジとコン
タクトホール７のエッジとの間の距離を十分に取ること
が考えられる。そうすると、半導体装置の高集積化およ
び大容量化の妨げとなるという問題が生じる。
【００１３】この発明は上記した点に鑑みてなされたも
のであり、コンタクトホールが素子分離領域を削っても
リーク電流がなく、ＭＯＳトランジスタのパンチスルー
耐性の劣化がなく、かつ高集積化および大容量化に適し
た半導体装置を得ることを目的としている。また、コン
タクトホールが素子分離領域を削ってもリーク電流がな
く、ＭＯＳトランジスタのパンチスルー耐性の劣化がな
く、かつ高集積化および大容量化に適した半導体装置の
製造方法を得ることを目的としている。
【００１４】
【課題を解決するための手段】この発明の第１の発明に
係る半導体装置は、一主面に第１導電型の半導体領域を
有する半導体基板、半導体領域における一主面に形成さ
れる第１導電型と逆の導電型である第２導電型の第１の
ソース／ドレイン領域と、半導体領域における一主面に
第１のソース／ドレイン領域と離隔して形成される第２
導電型の第２のソース／ドレイン領域と、第１のソース
／ドレイン領域および第２のソース／ドレイン領域で挟
まれた半導体領域における一主面とゲート絶縁膜を介し
て対向して形成されるゲート電極とを有するＭＯＳトラ
ンジスタ、半導体領域の一主面におけるＭＯＳトランジ
スタの周囲に形成される素子分離領域、ＭＯＳトランジ
スタが形成された半導体領域上に形成され、ＭＯＳトラ
ンジスタにおける第１のソース／ドレイン領域上に第１
のコンタクトホールが開口され、第２のソース／ドレイ
ン領域上に第２のコンタクトホールが開口される層間絶
縁膜、層間絶縁膜上に形成され、第１のコンタクトホー
ルを介して第１のソース／ドレイン領域に電気的に接続
される第１の導電層、層間絶縁膜上に形成され、第２の
コンタクトホールを介して第２のソース／ドレイン領域
に電気的に接続される第２の導電層、半導体領域の一主
面における第１のコンタクトホール下に形成され、拡散
抑制物質がドープされる拡散抑制領域、拡散抑制領域内
に形成される第２導電型のコンタクト領域を備えるもの
である。
【００１５】この発明の第２の発明に係る半導体装置
は、第１の発明に係る半導体装置において、さらに半導
体領域の一主面における第２のコンタクトホール下に形
成され、拡散抑制物質がドープされる拡散抑制領域、拡
散抑制領域内に形成される第２導電型のコンタクト領域
を備えるものである。
【００１６】この発明の第３の発明に係る半導体装置
は、第１または第２の発明に係る半導体装置における拡
散抑制領域を半導体領域の一主面に形成された第１導電
型の導電領域内に形成したものである。
【００１７】この発明の第４の発明に係る半導体装置
は、一主面に第１導電型の第１の半導体領域およびこの
第１の半導体領域と離隔した第１導電型とは逆導電型で
ある第２導電型の第２の半導体領域を有する半導体基
板、第１の半導体領域における一主面に形成される第２
導電型の第１のソース／ドレイン領域と、第１の半導体
領域における一主面に第１のソース／ドレイン領域と離
隔して形成される第２導電型の第２のソース／ドレイン
領域と、第１のソース／ドレイン領域および第２のソー
ス／ドレイン領域で挟まれた第１の半導体領域における
一主面とゲート絶縁膜を介して対向して形成される第１
のゲート電極とを有する第１のＭＯＳトランジスタ、第
２の半導体領域における一主面に形成される第１導電型
の第３のソース／ドレイン領域と、第２の半導体領域に
おける一主面に第３のソース／ドレイン領域と離隔して
形成される第１導電型の第４のソース／ドレイン領域
と、第３のソース／ドレイン領域および第４のソース／
ドレイン領域で挟まれた第２の半導体領域における一主
面とゲート絶縁膜を介して対向して形成される第２のゲ
ート電極とを有する第２のＭＯＳトランジスタ、第１の
半導体領域および第２の半導体領域の一主面における第
１のＭＯＳトランジスタおよび第２のＭＯＳトランジス
タの周囲に形成される素子分離領域、第１のＭＯＳトラ
ンジスタが形成された第１の半導体領域上および第２の
ＭＯＳトランジスタが形成された第２の半導体領域上に
形成され、第１のソース／ドレイン領域上に第１のコン
タクトホールが開口され、第２のソース／ドレイン領域
上に第２のコンタクトホールが開口され、第３のソース
／ドレイン領域上に第３のコンタクトホールが開口さ
れ、第４のソース／ドレイン領域上に第４のコンタクト
ホールが開口される層間絶縁膜、層間絶縁膜上に形成さ
れ、第１のコンタクトホールを介して第１のソース／ド
レイン領域に電気的に接続される第１の導電層、層間絶
縁膜上に形成され、第２のコンタクトホールを介して第
２のソース／ドレイン領域に電気的に接続される第２の
導電層、層間絶縁膜上に形成され、第３のコンタクトホ
ールを介して第３のソース／ドレイン領域に電気的に接
続される第３の導電層、層間絶縁膜上に形成され、第４
のコンタクトホールを介して第４のソース／ドレイン領
域に電気的に接続される第４の導電層、第１の半導体領
域の一主面における第１のコンタクトホール下に形成さ
れ、拡散抑制物質がドープされる第１の拡散抑制領域、
第２の半導体領域の一主面における第３のコンタクトホ
ール下に形成され、拡散抑制物質がドープされる第２の
拡散抑制領域、第１の拡散抑制領域内に形成される第２
導電型の第１のコンタクト領域、第２の拡散抑制領域内
に形成される第１導電型の第２のコンタクト領域を備え
るものである。
【００１８】この発明の第５の発明に係る半導体装置
は、第４の発明に係る半導体装置において、さらに第１
の半導体領域の一主面における第２のコンタクトホール
下に形成され、拡散抑制物質がドープされる第１の拡散
抑制領域、第２の半導体領域の一主面における第４のコ
ンタクトホール下に形成され、拡散抑制物質がドープさ
れる第２の拡散抑制領域、第１の拡散抑制領域内に形成
される第２導電型の第１のコンタクト領域、第２の拡散
抑制領域内に形成される第１導電型の第２のコンタクト
領域を備えるものである。
【００１９】この発明の第６の発明に係る半導体装置
は、一主面に第１導電型の第１の半導体領域およびこの
第１の半導体領域と離隔した第１導電型とは逆導電型で
ある第２導電型の第２の半導体領域を有する半導体基
板、第１の半導体領域における一主面に形成される第２
導電型の第１のソース／ドレイン領域と、第１の半導体
領域における一主面に第１のソース／ドレイン領域と離
隔して形成される第２導電型の第２のソース／ドレイン
領域と、第１のソース／ドレイン領域および第２のソー
ス／ドレイン領域で挟まれた第１の半導体領域における
一主面とゲート絶縁膜を介して対向して形成される第１
のゲート電極とを有する第１のＭＯＳトランジスタ、第
２の半導体領域における一主面に形成される第１導電型
の第３のソース／ドレイン領域と、第２の半導体領域に
おける一主面に第３のソース／ドレイン領域と離隔して
形成される第１導電型の第４のソース／ドレイン領域
と、第３のソース／ドレイン領域および第４のソース／
ドレイン領域で挟まれた第２の半導体領域における一主
面とゲート絶縁膜を介して対向して形成される第２のゲ
ート電極とを有する第２のＭＯＳトランジスタ、第１の
半導体領域および第２の半導体領域の一主面における第
１のＭＯＳトランジスタおよび第２のＭＯＳトランジス
タの周囲に形成される素子分離領域、第１のＭＯＳトラ
ンジスタが形成された第１の半導体領域上および第２の
ＭＯＳトランジスタが形成された第２の半導体領域上に
形成され、第１のソース／ドレイン領域上に第１のコン
タクトホールが開口され、第２のソース／ドレイン領域
上に第２のコンタクトホールが開口され、第３のソース
／ドレイン領域上に第３のコンタクトホールが開口さ
れ、第４のソース／ドレイン領域上に第４のコンタクト
ホールが開口される層間絶縁膜、層間絶縁膜上に形成さ
れ、第１のコンタクトホールを介して第１のソース／ド
レイン領域に電気的に接続される第１の導電層、層間絶
縁膜上に形成され、第２のコンタクトホールを介して第
２のソース／ドレイン領域に電気的に接続される第２の
導電層、層間絶縁膜上に形成され、第３のコンタクトホ
ールを介して第３のソース／ドレイン領域に電気的に接
続される第３の導電層、層間絶縁膜上に形成され、第４
のコンタクトホールを介して第４のソース／ドレイン領
域に電気的に接続される第４の導電層、第１の半導体領
域および第２の半導体領域の一主面における第１のコン
タクトホールおよび第３のコンタクトホール下に同時に
形成された第２導電型の第１のコンタクト領域、第１の
半導体領域および第２の半導体領域の一主面における第
１のコンタクト領域内に同時に形成され、拡散抑制物質
がドープされる拡散抑制領域、第２の半導体領域のみの
一主面における拡散抑制領域内に形成される第１導電型
の第２のコンタクト領域を備えるものである。
【００２０】この発明の第７の発明に係る半導体装置
は、第６の発明に係る半導体装置において、さらに第１
の半導体領域および第２の半導体領域の一主面における
第２のコンタクトホールおよび第４のコンタクトホール
下に同時に形成された第２導電型の第１のコンタクト領
域、第１の半導体領域および第２の半導体領域の一主面
における第１のコンタクト領域内に同時に形成され、拡
散抑制物質がドープされる拡散抑制領域、第２の半導体
領域のみの一主面における拡散抑制領域内に形成される
第１導電型の第２のコンタクト領域を備えるものであ
る。
【００２１】この発明の第８の発明に係る半導体装置
は、第１ないし第７の発明に係る半導体装置における拡
散抑制物質を窒素としたものである。
【００２２】この発明の第９の発明に係る半導体装置の
製造方法は、層間絶縁膜に第１のコンタクトホールを開
口する第１の工程、第１のコンタクトホールを介して拡
散抑制物質を第１の半導体領域における一主面に注入
し、第１のコンタクトホールを介して第２導電型の不純
物を第１の半導体領域における一主面に注入し、拡散抑
制領域およびコンタクト領域を形成する第２の工程を備
えるものである。
【００２３】この発明の第１０の発明に係る半導体装置
の製造方法は、層間絶縁膜に第１のコンタクトホールお
よび第３のコンタクトホールを開口する第１の工程、第
１のコンタクトホールおよび第３のコンタクトホールを
介して第２導電型の不純物を第１の半導体領域および第
２の半導体領域における一主面に注入し、第１のコンタ
クト領域を形成する第２の工程、第１のコンタクトホー
ルおよび第３のコンタクトホールを介して拡散抑制物質
を第１の半導体領域および第２の半導体領域における一
主面に注入し、拡散抑制領域を形成する第３の工程、第
１のコンタクトホールをマスクし、第３のコンタクトホ
ールを介して第１導電型の不純物を第２の半導体領域に
おける一主面に注入し、第２のコンタクト領域を形成す
る第４の工程を備えるものである。
【００２４】この発明の第１１の発明に係る半導体装置
の製造方法は、第９または第１０の発明に係る半導体装
置の製造方法において、拡散抑制物質を窒素としたもの
である。
【００２５】
【作用】この発明の第１の発明においては、半導体領域
の一主面における第１のコンタクトホール下に第２導電
型のコンタクト領域を備えているため、第１のコンタク
トホールがずれて形成されてしまって素子分離領域が削
られても、コンタクト領域と半導体領域との間でｐｎ接
合が形成されるので第１の導電層と半導体領域の間で第
１のコンタクトホールを介してのリーク電流が生じな
い。また、このコンタクト領域は拡散抑制領域内に形成
されているため、拡散が抑制されてチャネル領域まで拡
散してしまうことを防ぐことができる。従って、第１の
コンタクトホールのエッジとこれに隣接するゲート電極
および素子分離領域のエッジとの間の距離を小さくし
て、ＭＯＳトランジスタを小さくでき、これによって高
集積化および大容量化された半導体装置を得ることがで
きる。
【００２６】この発明の第２の発明においては、第１の
発明の作用に加え、半導体領域の一主面における第２の
コンタクトホール下にも第２導電型のコンタクト領域を
備え、このコンタクト領域は拡散抑制領域内に形成され
ているため、第１の発明における作用と同様に第２のコ
ンタクトホールのエッジとこれに隣接するゲート電極お
よび素子分離領域のエッジとの間の距離を小さくして、
ＭＯＳトランジスタをさらに小さくでき、これによって
高集積化および大容量化された半導体装置を得ることが
できる。
【００２７】この発明の第３の発明においては、第１ま
たは第２の発明の作用に加え、拡散抑制領域がこの拡散
抑制領域外における第１導電型の導電領域内の第１導電
型の不純物が拡散抑制領域内に形成されるコンタクト領
域に拡散されるのを抑制している。従って、コンタクト
領域と半導体領域との間に確実にｐｎ接合が形成された
半導体装置を得ることができる。
【００２８】この発明の第４の発明においては、第１お
よび第２の半導体領域の一主面における第１および第３
のコンタクトホール下にそれぞれ第２導電型の第１のコ
ンタクト領域および第１導電型の第２のコンタクト領域
を備えているため、第１または第３のコンタクトホール
がずれて形成されてしまって素子分離領域が削られて
も、第１のコンタクト領域と第１の半導体領域との間お
よび第２のコンタクト領域と第２の半導体領域との間で
ｐｎ接合が形成されるので、第１の導電層と第１の半導
体領域の間および第２の導電層と第２の半導体領域の間
で第１または第３のコンタクトホールを介してのリーク
電流が生じない。また、この第１および第２のコンタク
ト領域はそれぞれ第１の拡散抑制領域および第２の拡散
抑制領域内に形成されているため、拡散が抑制されてチ
ャネル領域まで第１および第２のコンタクト領域が拡散
してしまうのを防ぐことができる。従って、第１および
第３のコンタクトホールのエッジとこれに隣接するゲー
ト電極および素子分離領域のエッジとの間の距離を小さ
くして、第１および第２のＭＯＳトランジスタを小さく
でき、これによって高集積化および大容量化された半導
体装置を得ることができる。
【００２９】この発明の第５の発明においては、第４の
発明の作用に加え、第１および第２の半導体領域の一主
面における第２および第４のコンタクトホール下にもそ
れぞれ第２導電型の第１のコンタクト領域および第１導
電型の第２のコンタクト領域を備え、この第１および第
２のコンタクト領域はそれぞれ第１の拡散抑制領域およ
び第２の拡散抑制領域内に形成されているため、第４の
発明における作用と同様に第２および第４のコンタクト
ホールのエッジとこれに隣接するゲート電極および素子
分離領域のエッジとの間の距離を小さくして、第１およ
び第２のＭＯＳトランジスタをさらに小さくでき、これ
によって高集積化および大容量化された半導体装置を得
ることができる。
【００３０】この発明の第６の発明においては、第１お
よび第２の半導体領域の一主面における第１および第３
のコンタクトホール下にそれぞれ第２導電型の第１のコ
ンタクト領域および第１導電型の第２のコンタクト領域
を備えているため、第１または第３のコンタクトホール
がずれて形成されてしまって素子分離領域が削られて
も、第１のコンタクト領域と第１の半導体領域との間お
よび第２のコンタクト領域と第２の半導体領域との間で
ｐｎ接合が形成されるので、第１の導電層と第１の半導
体領域の間および第２の導電層と第２の半導体領域の間
で第１または第３のコンタクトホールを介してのリーク
電流が生じない。また、第２のコンタクト領域は拡散抑
制領域内に形成されているため、拡散が抑制されてチャ
ネル領域まで第２のコンタクト領域が拡散してしまうの
を防ぐことができる。従って、第３のコンタクトホール
のエッジとこれに隣接するゲート電極および素子分離領
域のエッジとの間の距離を小さくして、第２のＭＯＳト
ランジスタを小さくでき、これによって高集積化および
大容量化された半導体装置を得ることができる。
【００３１】また、第１導電型の第２のコンタクト領域
は第２導電型の第１のコンタクト領域内に形成された拡
散抑制領域内に形成されるので、この拡散抑制領域外の
第１のコンタクト領域から第２導電型の不純物が第２の
コンタクト領域に拡散されるのを防ぐことができ、これ
によって第２のコンタクト領域と第２の半導体領域との
間にｐｎ接合が確実に形成された半導体装置を得ること
ができる。さらに、第１の半導体領域および第２の半導
体領域における拡散抑制領域および第１のコンタクト領
域が選択的に形成されるものでなく同時に形成されるも
のなので、選択的に形成するための工程が不要となるた
め、少ない工程数で製造可能な半導体装置を得ることが
できる。
【００３２】この発明の第７の発明においては、第６の
発明の作用に加え、第１および第２の半導体領域の一主
面における第２および第４のコンタクトホール下にもそ
れぞれ第２導電型の第１のコンタクト領域および第１導
電型の第２のコンタクト領域を備え、この第２のコンタ
クト領域は拡散抑制領域内に形成されているため、第６
の発明における作用と同様に第４のコンタクトホールの
エッジとこれに隣接するゲート電極および素子分離領域
のエッジとの間の距離を小さくして、第２のＭＯＳトラ
ンジスタをさらに小さくでき、これによって高集積化お
よび大容量化された半導体装置を得ることができる。
【００３３】また、第４のコンタクトホール下において
も第１導電型の第２のコンタクト領域は第２導電型の第
１のコンタクト領域内に形成された拡散抑制領域内に形
成されるので、第６の発明における作用と同様にこの拡
散抑制領域外の第１のコンタクト領域から第２導電型の
不純物が第２のコンタクト領域に拡散されるのを防ぐこ
とができ、これによって第２のコンタクト領域と第２の
半導体領域との間にｐｎ接合が確実に形成された半導体
装置を得ることができる。さらに、第２および第４のコ
ンタクトホール下の拡散抑制領域および第１のコンタク
ト領域も選択的に形成されるものでなく同時に形成され
るものなので、選択的に形成するための工程が不要とな
るため、少ない工程数で製造可能な半導体装置を得るこ
とができる。
【００３４】この発明の第８の発明においては、第１な
いし第７の発明の作用に加え、さらに、拡散抑制物質を
拡散速度の速い窒素としたため、拡散抑制領域内に形成
されるコンタクト領域に含まれる不純物よりも速く不純
物の拡散経路となる半導体領域内の結晶格子空孔に入り
込んで、コンタクト領域の拡散が効果的に抑制される半
導体装置を得ることができる。
【００３５】この発明の第９の発明においては、第１の
コンタクトホールを介してコンタクト領域を形成する不
純物を注入する前に拡散抑制物質を注入しているため、
不純物よりも先に拡散抑制物質を不純物の拡散経路とな
る結晶格子空孔に入り込ませてコンタクト領域の拡散の
抑制が容易に行なえる。
【００３６】この発明の第１０の発明においては、第３
のコンタクトホールを介して第２のコンタクト領域を形
成する不純物を注入する前に拡散抑制物質を注入してい
るため、不純物よりも先に拡散抑制物質を不純物の拡散
経路となる結晶格子空孔に入り込ませて第２のコンタク
ト領域の拡散の抑制が容易に行なえる。また、第３のコ
ンタクトホールはマスクしなくてもよいので、このマス
クのための工程が減り、工程数の少ない製造方法を得る
ことができる。
【００３７】この発明の第１１の発明においては、第９
または第１０の発明における作用に加え、さらに拡散抑
制物質として拡散速度の速い窒素を注入するため、窒素
が不純物よりも速く不純物の拡散経路となる半導体領域
内の結晶格子空孔に入り込んで、コンタクト領域の拡散
の抑制がさらに効果的にできる製造方法を得ることがで
きる。
【００３８】
【実施例】
実施例１．以下にこの発明の実施例１である半導体装置
について、図１に基づいて説明する。図１において、１
００はｐ型のシリコンからなる半導体基板、１０１はこ
のｐ型の半導体基板１００の一主面に形成され、半導体
基板１００の不純物濃度よりも高い不純物濃度を有する
ｐ型ウェル、１０２はこのｐ型ウェル１０１とｐｎ接合
により電気的に離隔して形成されたｎ型ウェル、１０３
はｐ型ウェル１０１の一主面に形成されたｎチャネルＭ
ＯＳトランジスタであり、ｐ型ウェル１０１の一主面に
形成されたｎ- 型の拡散領域１０３ａａおよびｎ+ 型の
拡散領域１０３ａｂからなるソース／ドレイン領域１０
３ａと、ｐ型ウェル１０１の一主面にソース／ドレイン
領域１０３ａと離隔して形成されたｎ- 型の拡散領域１
０３ｂａおよびｎ+ 型の拡散領域１０３ｂｂからなるソ
ース／ドレイン領域１０３ｂと、この２つのソース／ド
レイン領域１０３ａおよび１０３ｂで挟まれたｐ型ウェ
ル１０１の一主面におけるチャネル領域１０３ｃとシリ
コン酸化膜からなるゲート絶縁膜１０３ｄを介して対向
して形成された金属シリサイドからなるゲート電極１０
３ｅとから構成されている。
【００３９】１０４はｎ型ウェル１０２の一主面に形成
されたｐチャネルＭＯＳトランジスタであり、ｎ型ウェ
ル１０２の一主面に形成されたｐ型の拡散領域からなる
ソース／ドレイン領域１０４ａと、ｎ型ウェル１０２の
一主面にソース／ドレイン領域１０４ａと離隔して形成
されたｐ型の拡散領域からなるソース／ドレイン領域１
０４ｂと、この２つのソース／ドレイン領域１０４ａお
よび１０４ｂで挟まれたｎ型ウェル１０２の一主面にお
けるチャネル領域１０４ｃとシリコン酸化膜からなるゲ
ート絶縁膜１０４ｄを介して対向して形成された金属シ
リサイドからなるゲート電極１０４ｅとから構成されて
いる。
【００４０】１０５は隣接したｎチャネルＭＯＳトラン
ジスタ１０３間、隣接したｐチャネルＭＯＳトランジス
タ１０４間および隣接したｎチャネルＭＯＳトランジス
タ１０３とｐチャネルＭＯＳトランジスタ１０４との間
を絶縁するためのシリコン酸化膜からなる素子分離領
域、１０６はゲート電極１０３ｅおよび１０４ｅの側壁
に形成されるサイドウォール酸化膜、１０７はｎチャネ
ルＭＯＳトランジスタ１０３またはｐチャネルＭＯＳト
ランジスタ１０４上の全面にわたって形成された層間絶
縁膜、１０８はｎチャネルＭＯＳトランジスタ１０３の
ソース／ドレイン領域１０３ａおよび１０３ｂ上の層間
絶縁膜１０７を開口したコンタクトホール、１０９はｐ
チャネルＭＯＳトランジスタ１０４のソース／ドレイン
領域１０４ａおよび１０４ｂ上の層間絶縁膜１０７を開
口したコンタクトホール、１１０は層間絶縁膜１０７上
に形成され、コンタクトホール１０８および１０９を介
してソース／ドレイン領域１０３ａ、１０３ｂ、１０４
ａ、１０４ｂに接続されるアルミやタングステンなどの
金属配線からなる導電層である。
【００４１】１１１はｐ型ウェル１０１の一主面におけ
るコンタクトホール１０８下に窒素イオンを注入し、底
部がソース／ドレイン領域１０３ａおよび１０３ｂの底
部よりも深い位置に形成された拡散抑制領域、１１２は
この拡散抑制領域１１１内に底部がソース／ドレイン領
域１０３ａおよび１０３ｂの底部よりも深い位置に形成
されたｎ型の拡散領域からなるコンタクト領域、１１３
は拡散抑制領域１１１と同様にコンタクトホール１０９
下に窒素イオンを注入し、底部がソース／ドレイン領域
１０４ａおよび１０４ｂの底部よりも深い位置に形成さ
れた拡散抑制領域、１１４はこの拡散抑制領域１１３内
に底部がソース／ドレイン領域１０４ａおよび１０４ｂ
の底部よりも深い位置に形成されたｐ型の拡散領域から
なるコンタクト領域である。
【００４２】次に、以上のように構成されたこの実施例
の半導体装置の製造方法について、図２から図６に基づ
き説明する。まず、図２の（ａ）に示すようにｐ型の半
導体基板１００の一主面にLOCOS 法により選択的に素子
分離領域１０５を形成する。次に、図２の（ｂ）に示す
ように写真製版によりｐチャネルＭＯＳトランジスタが
形成される領域上にレジスト１２０を形成し、このレジ
スト１２０をマスクとしてボロンイオンなどのｐ型のイ
オンをｎチャネルＭＯＳトランジスタが形成される領域
に選択的に注入することによって半導体基板１００より
も不純物濃度の高いｐ型ウェル１０１を形成する。
【００４３】そして、レジスト１２０を除去し、図２の
（ｃ）に示すように写真製版およびエッチングによりｎ
チャネルＭＯＳトランジスタが形成される領域上にレジ
スト１２１を形成し、このレジスト１２１をマスクとし
てリンイオンなどのｎ型のイオンをｐチャネルＭＯＳト
ランジスタが形成される領域に選択的に注入することに
よってｎ型ウェル１０２を形成する。そして、レジスト
１２１を除去し、図３の（ａ）に示すようにゲート絶縁
膜となる酸化膜１２２を熱酸化により形成し、酸化膜１
２２上にＭＯＳトランジスタのゲート電極となるｎ型不
純物イオンがドープされたポリシリコンなどの導電材質
からなる電極層１２３をCVD 法により堆積し、この電極
層１２３上に写真製版によりレジスト１２４を形成す
る。
【００４４】そして、図３の（ｂ）に示すようにレジス
ト１２４をマスクとして酸化膜１２２および電極層１２
３の異方性エッチングを行い、ゲート絶縁膜１０３ｄ、
１０４ｄおよびゲート電極１０３ｅ、１０４ｅを形成
し、レジスト１２４を除去する。そして、図３の（ｃ）
に示すように写真製版によりｐチャネルＭＯＳトランジ
スタが形成される領域上にレジスト１２５を形成し、こ
のレジスト１２５をマスクとして比較的低ドーズ量のヒ
素イオンまたはリンイオン（ｎ型のイオン）を選択的に
ｎチャネルＭＯＳトランジスタが形成される領域に注入
することによって、ｎチャネルＭＯＳトランジスタのソ
ース／ドレインを構成するｎ- 型の拡散領域１０３ａ
ａ、１０３ｂａを形成する。
【００４５】そして、レジスト１２５を除去し、図４の
（ａ）に示すようにCVD 法により酸化膜１２６を全面に
堆積し、図４の（ｂ）に示すようにこの酸化膜１２６を
エッチバックすることによってサイドウォール酸化膜１
０６を形成する。そして、図４の（ｃ）に示すように写
真製版によりｐチャネルＭＯＳトランジスタが形成され
る領域上にレジスト１２７を形成し、このレジスト１２
７をマスクとしてｎ−型の拡散領域１０３ａａ、１０３
ｂａにくらべ高ドーズ量のヒ素イオンを選択的にｎチャ
ネルＭＯＳトランジスタが形成される領域に注入してｎ
＋ 型の拡散領域１０３ａｂ、１０３ｂｂを形成するこ
とで、このｎチャネルＭＯＳトランジスタのソース／ド
レイン１０３ａ、１０３ｂを形成する。
【００４６】そして、図５の（ａ）に示すように写真製
版によりｎチャネルＭＯＳトランジスタが形成される領
域上にレジスト１２８を形成し、このレジスト１２８を
マスクとしてｐ型ウェル１０１にくらべ高ドーズ量のボ
ロンイオンまたはBF2イオン（ｐ型のイオン）を選択的
にｐチャネルＭＯＳトランジスタが形成される領域に注
入してソース／ドレインを構成するｐ+ 型の拡散領域１
０４ａ、１０４ｂを形成する。そして、レジスト１２８
を除去し、図５の（ｂ）に示すように層間絶縁膜をCVD
法により全面に形成し、写真製版およびエッチングを行
ってＭＯＳトランジスタのソース／ドレイン１０３ａ、
１０３ｂ、１０４ａ、１０４ｂ上にコンタクトホール１
０８および１０９を開口する。
【００４７】そして、図５の（ｃ）に示すように写真製
版によりｐチャネルＭＯＳトランジスタが形成される領
域上にレジスト１２９を形成してコンタクトホール１０
９をマスクし、コンタクトホール１０８を介してこのコ
ンタクトホール１０８下の領域に窒素イオンをソース／
ドレイン１０３ａ、１０３ｂよりも深い位置まで注入
し、これに続いてリンイオンまたはヒ素イオン（ｎ型の
イオン）を窒素イオンが注入された位置またはそれより
も浅い位置に注入して、このリンイオンまたはヒ素イオ
ンの拡散により形成されるコンタクト領域１１２および
リンイオンまたはヒ素イオンにくらべ拡散速度の速い窒
素イオンの拡散により形成され、コンタクト領域１１２
の拡散を抑制する拡散抑制領域１１１を形成する。
【００４８】そして、レジスト１２９を除去し、図６の
（ａ）に示すように写真製版によりｎチャネルＭＯＳト
ランジスタが形成される領域上にレジスト１３０を形成
してコンタクトホール１０８をマスクし、コンタクトホ
ール１０９を介してこのコンタクトホール１０９下の領
域に窒素イオンをソース／ドレイン１０４ａ、１０４ｂ
よりも深い位置まで注入し、これに続いてボロンイオン
またはBF2イオン（ｐ型のイオン）を窒素イオンが注入
された位置またはそれよりも浅い位置に注入して、この
ボロンイオンまたはBF2イオンの拡散により形成される
コンタクト領域１１４およびボロンイオンまたはBF2イ
オンにくらべ拡散速度の速い窒素イオンの拡散により形
成され、コンタクト領域１１４の拡散を抑制する拡散抑
制領域１１３を形成する。
【００４９】そして、レジスト１３０を除去し、CVD 法
またはスパッタ法により全面にアルミやタングステンな
どの配線材質からなる層を堆積し、図６の（ｂ）に示す
ように写真製版およびエッチングにより導電層１１０を
形成する。
【００５０】以上のように構成され、製造されているこ
の実施例１の半導体装置では、コンタクトホール１０８
および１０９の下にそれぞれコンタクト領域１１２およ
び１１４を設けているため、コンタクトホール１０８お
よび１０９がずれて形成されてしまって素子分離領域１
０５が削られても、コンタクト領域１１２とｐ型ウェル
１０１およびコンタクト領域１１４とｎ型ウェル１０２
との間にそれぞれｐｎ接合が形成されるので、導電層１
１０とｐ型ウェル１０１との間および導電層１１０とｎ
型ウェル１０２との間でコンタクトホール１０８または
１０９を介してのリーク電流が生じない。また、このコ
ンタクト領域１１２および１１４はそれぞれ拡散抑制領
域１１１および１１３内に形成されているため、拡散が
抑制されてチャネル領域まで拡散してパンチスルー耐性
の劣化などのトランジスタの特性変化が生じてしまうの
を防ぐことができる。従って、コンタクトホール１０８
および１０９の各エッジとこれに隣接するゲート電極１
０３ｅおよび１０４ｅ、素子分離領域１０５のエッジと
の間の距離を小さくして、ＭＯＳトランジスタ１０３お
よび１０４を小さくでき、これによって高集積化および
大容量化された半導体装置を得ることができる。
【００５１】また、拡散抑制領域１１１および１１３を
それぞれコンタクト領域１１２を形成するリンイオンま
たはヒ素イオンおよびコンタクト領域１１４を形成する
ボロンイオンまたはBF2イオンよりも速く拡散する窒素
イオンの注入により形成しているので、この窒素イオン
が拡散抑制領域１１１および１１３内にそれぞれ形成さ
れるコンタクト領域１１２および１１４に含まれるイオ
ンよりも速く不純物の拡散経路となるｐ型ウェル１０１
およびｎ型ウェル１０２の結晶格子空孔に入り込んで、
コンタクト領域１１２および１１４の拡散が効果的に抑
制できる。
【００５２】また、コンタクトホール１０８および１０
９を介してコンタクト領域１１２および１１４を形成す
る不純物イオンを注入する前に窒素イオンを注入してい
るため、不純物イオンよりも先に窒素イオンを不純物の
拡散経路となる結晶格子空孔に入り込ませてコンタクト
領域１１２および１１４の拡散の抑制を行うことが可能
となる。
【００５３】なお、この実施例１ではコンタクトホール
１０８、１０９を同時に開口するため開口位置ずれが全
てのコンタクトホール１０８、１０９で同じなので、全
てのコンタクトホール１０８、１０９下に拡散抑制領域
１１１、１１３とこの拡散抑制領域１１１、１１３内に
形成されるコンタクト領域１１２、１１４を形成してい
る。しかし、これが例えばソース／ドレイン１０３ｂに
接続される導電層１１０がソース／ドレイン１０３ａに
接続される導電層１１０よりも下層に位置するなどでコ
ンタクトホール１０８を別々に開口し、ソース／ドレイ
ン１０３ｂ上のコンタクトホール１０８の開口位置ずれ
はほとんどなく、ソース／ドレイン１０３ａ上のコンタ
クトホール１０８の開口位置ずれは大きいというような
場合、ソース／ドレイン１０３ｂ上のコンタクトホール
１０８下には拡散抑制領域１１１およびコンタクト領域
１１２を形成せず、ソース／ドレイン１０３ａ上のコン
タクトホール１０８下のみに拡散抑制領域１１１および
コンタクト領域１１２を形成してもよい。
【００５４】実施例２．次にこの発明の実施例２である
半導体装置について、図７に基づいて説明する。図７に
おいて、図１に示された実施例１における半導体装置と
異なる点は、図１に示されたものではコンタクトホール
１０８および１０９下に形成されたコンタクト領域１１
２および１１４がそれぞれ拡散抑制領域１１１および１
１３内に設けられているのに対し、図７に示されたもの
はコンタクトホール１０８下に形成されたｎ型拡散領域
からなるコンタクト領域１１２内に窒素イオンが拡散さ
れた拡散抑制領域１１５があり、コンタクトホール１０
９下に形成された拡散抑制領域１１５内のｐ型拡散領域
からなるコンタクト領域１１４および拡散抑制領域１１
５がともにコンタクト領域１１２と同時に形成されたｎ
型の拡散領域からなる導電領域１１６内に形成されてい
る点である。
【００５５】次に、以上のように構成されたこの実施例
の半導体装置の製造方法について、図８および図９に基
づき説明する。まず、図８の（ａ）以前の層間絶縁膜１
０７にコンタクトホール１０８、１０９を開口するまで
の工程は図２の（ａ）から図５の（ｂ）までに示された
実施例１の半導体装置の製造工程と同じ工程である。そ
の後、図８の（ｂ）に示すようにコンタクトホール１０
８および１０９を介してこのコンタクトホール１０８お
よび１０９下の領域に窒素イオンをソース／ドレイン１
０３ａ、１０３ｂおよび１０４ａ、１０４ｂよりも深い
位置まで注入し、これに続いてリンイオンまたはヒ素イ
オンを窒素イオンが注入された位置またはそれよりも深
い位置に注入して、このリンイオンまたはヒ素イオンの
拡散により形成されるコンタクト領域１１２、領域１１
６および窒素イオンの拡散により形成される拡散抑制領
域１１５を形成する。
【００５６】そして、図８の（ｃ）に示すように写真製
版によりｎチャネルＭＯＳトランジスタが形成される領
域上にレジスト１３１を形成してコンタクトホール１０
８をマスクし、コンタクトホール１０９を介してこのコ
ンタクトホール１０９下の領域にボロンイオンまたはBF
2イオン（ｐ型のイオン）を窒素イオンの注入により形
成された拡散抑制領域１１５の位置またはそれよりも浅
い位置で、かつ、ソース／ドレイン１０４ａ、１０４ｂ
よりも深い位置に注入して、このボロンイオンまたはBF
2イオンの拡散により形成されるコンタクト領域１１４
を形成する。
【００５７】そして、レジスト１３１を除去し、CVD 法
またはスパッタ法により全面にアルミやタングステンな
どの配線材質からなる層を堆積し、図９に示すように写
真製版およびエッチングにより導電層１１０を形成す
る。
【００５８】以上のように構成され、製造されているこ
の実施例２の半導体装置では、コンタクトホール１０８
および１０９の下にそれぞれコンタクト領域１１２およ
び１１４を設けているため、コンタクトホール１０８お
よび１０９がずれて形成されてしまって素子分離領域１
０５が削られても、コンタクト領域１１２とｐ型ウェル
１０１およびコンタクト領域１１４とｎ型ウェル１０２
との間にそれぞれｐｎ接合が形成されるので、導電層１
１０とｐ型ウェル１０１との間および導電層１１０とｎ
型ウェル１０２との間でコンタクトホール１０８または
１０９を介してのリーク電流が生じない。
【００５９】また、コンタクトホール１０９下における
コンタクト領域１１４は拡散抑制領域１１５内に形成さ
れているため、拡散が抑制されてチャネル領域まで拡散
してパンチスルー耐性劣化などのトランジスタの特性変
化が生じてしまうのを防ぐことができる。従って、コン
タクトホール１０９のエッジとこれに隣接するゲート電
極１０４ｅ、素子分離領域１０５のエッジとの間の距離
を小さくして、ｐチャネルＭＯＳトランジスタ１０４を
小さくでき、これによって高集積化および大容量化され
た半導体装置を得ることができる。特に、ｐチャネルＭ
ＯＳトランジスタをｎチャネルＭＯＳトランジスタにく
らべ多数有する半導体装置に対し大きな効果がある。
【００６０】また、コンタクトホール１０８下に形成さ
れたコンタクト領域１１２と同時に形成され、コンタク
トホール１０９下に形成されているｎ型の不純物が注入
された領域１１６内に拡散抑制領域１１５が形成され、
この拡散抑制領域１１５内にｐ型のコンタクト領域１１
４が形成されているため、拡散抑制領域１１５は、領域
１１６における拡散抑制領域１１５の外に形成されてい
る部分からｎ型の不純物がｐ型のコンタクト領域１１４
に拡散するのも抑制する（つまり、拡散抑制領域１１５
はコンタクト領域１１４と領域１１６との相互拡散を抑
制している）。よって、領域１１６における拡散抑制領
域１１５の外に形成されている部分から、ｎ型の不純物
がｐ型のコンタクト領域１１４に拡散してきてコンタク
ト領域１１４の形成の妨げとなってしまうのを抑制でき
る。
【００６１】また、この実施例２の半導体装置では、ｐ
チャネルＭＯＳトランジスタ１０４におけるｐ型のソー
ス／ドレイン１０４ａ、１０４ｂに重なるようにｎ型の
不純物を注入して形成した領域１１６が形成されている
構成になっているため、この領域１１６におけるｎ型の
不純物がｐ型のソース／ドレイン１０４ａ、１０４ｂを
相殺してこのｐ型のソース／ドレイン１０４ａ、１０４
ｂのシート抵抗を増大させているように一見して思える
かもしれない。しかし、コンタクト領域１１２と同時に
この領域１１６を形成するためのｎ型不純物の注入ドー
ズ量は、ｐ型のソース／ドレイン１０４ａ、１０４ｂを
形成するためのｐ型不純物の注入ドーズ量に比べて１桁
程度少なくしてあるので、領域１１６内のｎ型不純物の
体積濃度もソース／ドレイン１０４ａ、１０４ｂ内のｐ
型不純物の体積濃度に比べて１桁程度小さくなってい
る。そのため、ソース／ドレイン１０４ａ、１０４ｂ内
の実効的なｐ型不純物濃度はほとんど減少することな
く、このソース／ドレイン１０４ａ、１０４ｂのシート
抵抗は領域１１６の形成にはほとんど影響されない。
【００６２】また、コンタクトホール１０８下のコンタ
クト領域１１２の形成時にコンタクトホール１０９はマ
スクせず、拡散抑制領域１１５の形成もコンタクトホー
ル１０８および１０９を介して同時に行っているので、
実施例１に比べて写真製版工程１回と窒素イオン注入工
程１回が省略され、製造工程が簡略化される。
【００６３】また、拡散抑制領域１１５をコンタクト領
域１１４を形成するボロンイオンまたはBF2イオンより
も速く拡散する窒素イオンの注入により形成しているの
で、この窒素イオンが拡散抑制領域１１５内に形成され
るコンタクト領域１１４に含まれるイオンよりも速く不
純物の拡散経路となるｎ型ウェル１０２の結晶格子空孔
に入り込んで、コンタクト領域１１４の拡散が効果的に
抑制できる。
【００６４】実施例３．次にこの発明の実施例３である
半導体装置について、図１０に基づいて説明する。図１
０において、図１に示された実施例１における半導体装
置と異なる点は、図１に示されたものではコンタクトホ
ール１０８および１０９下に形成されたコンタクト領域
１１２および１１４がそれぞれ拡散抑制領域１１１およ
び１１３内に設けられているのに対し、図１０に示され
たものはコンタクトホール１０９下に形成されたｐ型拡
散領域からなるコンタクト領域１１４内に窒素イオンが
拡散された拡散抑制領域１１７があり、コンタクトホー
ル１０８下に形成された拡散抑制領域１１７内のｎ型拡
散領域からなるコンタクト領域１１２および拡散抑制領
域１１７がともにコンタクト領域１１４と同時に形成さ
れたｐ型の拡散領域からなる導電領域１１８内に形成さ
れている点である。
【００６５】次に、以上のように構成されたこの実施例
の半導体装置の製造方法について、図１１および図１２
に基づき説明する。まず、図１１の（ａ）以前の層間絶
縁膜１０７にコンタクトホール１０８、１０９を開口す
るまでの工程は図２の（ａ）から図５の（ｂ）までに示
された実施例１の半導体装置の製造工程と同じ工程であ
る。その後、図１１の（ｂ）に示すようにコンタクトホ
ール１０８および１０９を介してこのコンタクトホール
１０８および１０９下の領域に窒素イオンをソース／ド
レイン１０３ａ、１０３ｂおよび１０４ａ、１０４ｂよ
りも深い位置まで注入し、これに続いてボロンイオンま
たはBF2イオン（ｐ型のイオン）を窒素イオンが注入さ
れた位置またはそれよりも深い位置に注入して、このボ
ロンイオンまたはBF2イオンの拡散により形成されるコ
ンタクト領域１１４、領域１１８および窒素イオンの拡
散により形成される拡散抑制領域１１７を形成する。
【００６６】そして、図１１の（ｃ）に示すように写真
製版によりｐチャネルＭＯＳトランジスタが形成される
領域上にレジスト１３２を形成してコンタクトホール１
０９をマスクし、コンタクトホール１０８を介してこの
コンタクトホール１０８下の領域にリンイオンまたはヒ
素イオン（ｎ型のイオン）を窒素イオンの注入により形
成された拡散抑制領域１１７の位置またはそれよりも浅
い位置で、かつ、ソース／ドレイン１０３ａ、１０３ｂ
よりも深い位置に注入して、このリンイオンまたはヒ素
イオンの拡散により形成されるコンタクト領域１１２を
形成する。
【００６７】そして、レジスト１３２を除去し、CVD 法
またはスパッタ法により全面にアルミやタングステンな
どの配線材質からなる層を堆積し、図１２に示すように
写真製版およびエッチングにより導電層１１０を形成す
る。
【００６８】以上のように構成され、製造されているこ
の実施例３の半導体装置では、コンタクトホール１０８
および１０９の下にそれぞれコンタクト領域１１２およ
び１１４を設けているため、コンタクトホール１０８お
よび１０９がずれて形成されてしまって素子分離領域１
０５が削られても、コンタクト領域１１２とｐ型ウェル
１０１およびコンタクト領域１１４とｎ型ウェル１０２
との間にそれぞれｐｎ接合が形成されるので、導電層１
１０とｐ型ウェル１０１との間および導電層１１０とｎ
型ウェル１０２との間でコンタクトホール１０８または
１０９を介してのリーク電流が生じない。
【００６９】また、コンタクトホール１０８下における
コンタクト領域１１２は拡散抑制領域１１７内に形成さ
れているため、拡散が抑制されてチャネル領域まで拡散
してパンチスルー耐性劣化などのトランジスタの特性変
化が生じてしまうのを防ぐことができる。従って、コン
タクトホール１０８のエッジとこれに隣接するゲート電
極１０３ｅ、素子分離領域１０５のエッジとの間の距離
を小さくして、ｎチャネルＭＯＳトランジスタ１０３を
小さくでき、これによって高集積化および大容量化され
た半導体装置を得ることができる。特に、ｎチャネルＭ
ＯＳトランジスタをｐチャネルＭＯＳトランジスタにく
らべ多数有する半導体装置（例えばｎチャネルＭＯＳト
ランジスタとキャパシタとで構成されたメモリセルを多
数有するDRAM）に対し大きな効果がある。
【００７０】また、コンタクトホール１０９下に形成さ
れたコンタクト領域１１４と同時に形成され、コンタク
トホール１０８下に形成されているｐ型の不純物が注入
された領域１１８内に拡散抑制領域１１７が形成され、
この拡散抑制領域１１７内にｎ型のコンタクト領域１１
２が形成されているため、拡散抑制領域１１７は、領域
１１８における拡散抑制領域１１７の外に形成されてい
る部分からｐ型の不純物がｎ型のコンタクト領域１１２
に拡散するのも抑制する（つまり、拡散抑制領域１１７
はコンタクト領域１１２と領域１１８との相互拡散を抑
制している）。よって、領域１１８における拡散抑制領
域１１７の外に形成されている部分から、ｐ型の不純物
がｎ型のコンタクト領域１１２に拡散してきてコンタク
ト領域１１２の形成の妨げとなるのを抑制できる。
【００７１】また、この実施例３の半導体装置では、ｎ
チャネルＭＯＳトランジスタ１０３におけるｎ型のソー
ス／ドレイン１０３ａ、１０３ｂに重なるようにｐ型の
不純物を注入して形成した領域１１８が形成されている
構成になっているため、この領域１１８におけるｐ型の
不純物がｎ型のソース／ドレイン１０３ａ、１０３ｂを
相殺してこのｎ型のソース／ドレイン１０３ａ、１０３
ｂのシート抵抗を増大させているように一見して思える
かもしれない。しかし、コンタクト領域１１４と同時に
この領域１１８を形成するためのｐ型不純物の注入ドー
ズ量は、ｎ型のソース／ドレイン１０３ａ、１０３ｂを
形成するためのｎ型不純物の注入ドーズ量に比べて１桁
程度少なくしてあるので、領域１１８内のｐ型不純物の
体積濃度もソース／ドレイン１０３ａ、１０３ｂ内のｎ
型不純物の体積濃度に比べて１桁程度小さくなってい
る。そのため、ソース／ドレイン１０３ａ、１０３ｂ内
の実効的なｎ型不純物濃度はほとんど減少することな
く、このソース／ドレイン１０３ａ、１０３ｂのシート
抵抗は領域１１８の形成にはほとんど影響されない。
【００７２】また、コンタクトホール１０９下のコンタ
クト領域１１４の形成時にコンタクトホール１０８はマ
スクせず、拡散抑制領域１１７の形成もコンタクトホー
ル１０８および１０９を介して同時に行っているので、
実施例１に比べて写真製版工程１回と窒素イオン注入工
程１回が省略され、製造工程が簡略化される。
【００７３】また、拡散抑制領域１１７をコンタクト領
域１１２を形成するリンイオンまたはヒ素イオンよりも
速く拡散する窒素イオンの注入により形成しているの
で、この窒素イオンが拡散抑制領域１１７内に形成され
るコンタクト領域１１２に含まれるイオンよりも速く不
純物の拡散経路となるｐ型ウェル１０１の結晶格子空孔
に入り込んで、コンタクト領域１１２の拡散が効果的に
抑制できる。
【００７４】
【発明の効果】この発明の第１の発明においては、半導
体領域の一主面における第１のコンタクトホール下に第
２導電型のコンタクト領域を備え、このコンタクト領域
は拡散抑制領域内に形成されているため、高集積化およ
び大容量化に適した半導体装置を得ることができるとい
う効果がある。
【００７５】この発明の第２の発明においては、第１お
よび第２のコンタクトホール下の両方に第２導電型のコ
ンタクト領域を備え、このコンタクト領域は拡散抑制領
域内に形成されているため、さらに高集積化および大容
量化に適した半導体装置を得ることができるという効果
がある。
【００７６】この発明の第３の発明においては、第１ま
たは第２の発明の効果に加え、拡散抑制領域内に第２導
電型のコンタクト領域を形成し、この拡散抑制領域を第
１導電型の第１の導電領域内に形成しているので、コン
タクト領域と半導体領域との間に確実にｐｎ接合が形成
された半導体装置を得ることができるという効果があ
る。
【００７７】この発明の第４の発明においては、第１お
よび第２の半導体領域の一主面における第１および第３
のコンタクトホール下にそれぞれ第２導電型の第１のコ
ンタクト領域および第１導電型の第２のコンタクト領域
を備え、この第１および第２のコンタクト領域はそれぞ
れ第１および第２の拡散抑制領域内に形成されているた
め、高集積化および大容量化に適した半導体装置を得る
ことができるという効果がある。
【００７８】この発明の第５の発明においては、第２お
よび第４のコンタクトホール下にもそれぞれ第２導電型
の第１のコンタクト領域および第１導電型の第２のコン
タクト領域を備え、この第１および第２のコンタクト領
域もそれぞれ第１の拡散抑制領域および第２の拡散抑制
領域内に形成されているため、さらに高集積化および大
容量化に適した半導体装置を得ることができるという効
果がある。
【００７９】この発明の第６の発明においては、第１お
よび第２の半導体領域の一主面における第１および第３
のコンタクトホール下にそれぞれ第２導電型の第１のコ
ンタクト領域および第１導電型の第２のコンタクト領域
を備え、第２のコンタクト領域は拡散抑制領域内に形成
されているため、高集積化および大容量化に適した半導
体装置を得ることができるという効果がある。また、第
１導電型の第２のコンタクト領域は第２導電型の第１の
コンタクト領域内に形成された拡散抑制領域内に形成さ
れるので、第２のコンタクト領域と第２の半導体領域と
の間にｐｎ接合が確実に形成された半導体装置を得るこ
とができるという効果がある。さらに、第１の半導体領
域および第２の半導体領域における拡散抑制領域および
第１のコンタクト領域が同時に形成されるものなので、
少ない工程数で製造可能な半導体装置を得ることができ
るという効果がある。
【００８０】この発明の第７の発明においては、第２お
よび第４のコンタクトホール下にもそれぞれ第２導電型
の第１のコンタクト領域および第１導電型の第２のコン
タクト領域を備え、この第２のコンタクト領域も拡散抑
制領域内に形成されているため、さらに高集積化および
大容量化に適した半導体装置を得ることができるという
効果がある。また、第４のコンタクトホール下において
も第１導電型の第２のコンタクト領域は第２導電型の第
１のコンタクト領域内に形成された拡散抑制領域内に形
成されるので、この第２のコンタクト領域と第２の半導
体領域との間にｐｎ接合が確実に形成された半導体装置
を得ることができるという効果がある。さらに、第２お
よび第４のコンタクトホール下の拡散抑制領域および第
１のコンタクト領域も同時に形成されるものなので、少
ない工程数で製造可能な半導体装置を得ることができる
という効果がある。
【００８１】この発明の第８の発明においては、第１な
いし第７の発明の効果に加え、拡散抑制物質を窒素とし
たので、コンタクト領域の拡散が効果的に抑制される半
導体装置を得ることができるという効果がある。
【００８２】この発明の第９の発明においては、第１の
コンタクトホールを介してコンタクト領域を形成する不
純物を注入する前に拡散抑制物質を注入しているため、
コンタクト領域の拡散の抑制を容易に行える製造方法を
得ることができるという効果がある。
【００８３】この発明の第１０の発明においては、第３
のコンタクトホールを介して第２のコンタクト領域を形
成する不純物を注入する前に拡散抑制物質を注入してい
るため、第２のコンタクト領域の拡散の抑制を容易に行
える製造方法を得ることができるという効果がある。ま
た、第３のコンタクトホールはマスクしなくてもよいの
で、工程数の少ない製造方法を得ることができるという
効果がある。
【００８４】この発明の第１１の発明においては、第９
または第１０の発明の効果に加え、拡散抑制物質を窒素
としたのでコンタクト領域の拡散の抑制が効果的にでき
る製造方法を得ることができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施例１の半導体装置を示す断面
図である。
【図２】 この発明の実施例１の半導体装置の製造工程
を示す断面図である。
【図３】 この発明の実施例１の半導体装置の製造工程
を示す断面図である。
【図４】 この発明の実施例１の半導体装置の製造工程
を示す断面図である。
【図５】 この発明の実施例１の半導体装置の製造工程
を示す断面図である。
【図６】 この発明の実施例１の半導体装置の製造工程
を示す断面図である。
【図７】 この発明の実施例２の半導体装置を示す断面
図である。
【図８】 この発明の実施例２の半導体装置の製造工程
を示す断面図である。
【図９】 この発明の実施例２の半導体装置の製造工程
を示す断面図である。
【図１０】 この発明の実施例３の半導体装置を示す断
面図である。
【図１１】 この発明の実施例３の半導体装置の製造工
程を示す断面図である。
【図１２】 この発明の実施例３の半導体装置の製造工
程を示す断面図である。
【図１３】 従来の半導体装置を示す断面図である。
【図１４】 従来の半導体装置の問題点を示す断面図で
ある。
【図１５】 改良された従来の半導体装置を示す断面図
である。
【図１６】 改良された従来の半導体装置の製造工程を
示す断面図である。
【図１７】 改良された従来の半導体装置の製造工程を
示す断面図である。
【図１８】 改良された従来の半導体装置の問題点を示
す断面図である。
【図１９】 改良された従来の半導体装置の問題点を示
す断面図である。
【符号の説明】
１００ 半導体基板 １０１ ｐ型ウェル １０２ ｎ型ウェル １０３ ｎチャネルＭＯＳトランジスタ １０３ａ，１０３ｂ ソース／ドレイン １０３ｄ ゲート絶縁膜 １０３ｅ ゲート電極 １０４ ｐチャネルＭＯＳトランジスタ １０４ａ，１０４ｂ ソース／ドレイン １０４ｄ ゲート絶縁膜 １０４ｅ ゲート電極 １０５ 素子分離領域 １０７ 層間絶縁膜 １０８，１０９ コンタクトホール １１０ 導電層 １１１，１１３，１１５，１１７ 拡散抑制領域 １１２，１１４ コンタクト領域 １１６，１１８ 導電領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 一主面に第１導電型の半導体領域を有す
    る半導体基板、 上記半導体領域における上記一主面に形成される上記第
    １導電型と逆の導電型である第２導電型の第１のソース
    ／ドレイン領域と、上記半導体領域における上記一主面
    に上記第１のソース／ドレイン領域と離隔して形成され
    る上記第２導電型の第２のソース／ドレイン領域と、上
    記第１のソース／ドレイン領域および上記第２のソース
    ／ドレイン領域で挟まれた上記半導体領域における一主
    面とゲート絶縁膜を介して対向して形成されるゲート電
    極とを有するＭＯＳトランジスタ、 上記半導体領域の一主面における上記ＭＯＳトランジス
    タの周囲に形成される素子分離領域、 上記ＭＯＳトランジスタが形成された上記半導体領域上
    に形成され、上記ＭＯＳトランジスタにおける上記第１
    のソース／ドレイン領域上に第１のコンタクトホールが
    開口され、上記第２のソース／ドレイン領域上に第２の
    コンタクトホールが開口される層間絶縁膜、 上記層間絶縁膜上に形成され、上記第１のコンタクトホ
    ールを介して上記第１のソース／ドレイン領域に電気的
    に接続される第１の導電層、 上記層間絶縁膜上に形成され、上記第２のコンタクトホ
    ールを介して上記第２のソース／ドレイン領域に電気的
    に接続される第２の導電層、 上記半導体領域の一主面における上記第１のコンタクト
    ホール下に形成され、拡散抑制物質がドープされる拡散
    抑制領域、 上記拡散抑制領域内に形成される上記第２導電型のコン
    タクト領域を備える半導体装置。
  2. 【請求項２】 半導体領域の一主面における第２のコン
    タクトホール下に形成され、拡散抑制物質がドープされ
    る拡散抑制領域、 上記拡散抑制領域内に形成される第２導電型のコンタク
    ト領域をさらに備えることを特徴とする請求項１記載の
    半導体装置。
  3. 【請求項３】 拡散抑制領域は、半導体領域の一主面に
    形成された第１導電型の導電領域内に形成されることを
    特徴とする請求項１または請求項２記載の半導体装置。
  4. 【請求項４】 一主面に第１導電型の第１の半導体領域
    およびこの第１の半導体領域と離隔した上記第１導電型
    とは逆導電型である第２導電型の第２の半導体領域を有
    する半導体基板、 上記第１の半導体領域における上記一主面に形成される
    上記第２導電型の第１のソース／ドレイン領域と、上記
    第１の半導体領域における上記一主面に上記第１のソー
    ス／ドレイン領域と離隔して形成される上記第２導電型
    の第２のソース／ドレイン領域と、上記第１のソース／
    ドレイン領域および上記第２のソース／ドレイン領域で
    挟まれた上記第１の半導体領域における一主面とゲート
    絶縁膜を介して対向して形成される第１のゲート電極と
    を有する第１のＭＯＳトランジスタ、 上記第２の半導体領域における上記一主面に形成される
    上記第１導電型の第３のソース／ドレイン領域と、上記
    第２の半導体領域における上記一主面に上記第３のソー
    ス／ドレイン領域と離隔して形成される上記第１導電型
    の第４のソース／ドレイン領域と、上記第３のソース／
    ドレイン領域および上記第４のソース／ドレイン領域で
    挟まれた上記第２の半導体領域における一主面とゲート
    絶縁膜を介して対向して形成される第２のゲート電極と
    を有する第２のＭＯＳトランジスタ、 上記第１の半導体領域および上記第２の半導体領域の一
    主面における上記第１のＭＯＳトランジスタおよび上記
    第２のＭＯＳトランジスタの周囲に形成される素子分離
    領域、 上記第１のＭＯＳトランジスタが形成された上記第１の
    半導体領域上および上記第２のＭＯＳトランジスタが形
    成された上記第２の半導体領域上に形成され、上記第１
    のソース／ドレイン領域上に第１のコンタクトホールが
    開口され、上記第２のソース／ドレイン領域上に第２の
    コンタクトホールが開口され、上記第３のソース／ドレ
    イン領域上に第３のコンタクトホールが開口され、上記
    第４のソース／ドレイン領域上に第４のコンタクトホー
    ルが開口される層間絶縁膜、 上記層間絶縁膜上に形成され、上記第１のコンタクトホ
    ールを介して上記第１のソース／ドレイン領域に電気的
    に接続される第１の導電層、 上記層間絶縁膜上に形成され、上記第２のコンタクトホ
    ールを介して上記第２のソース／ドレイン領域に電気的
    に接続される第２の導電層、 上記層間絶縁膜上に形成され、上記第３のコンタクトホ
    ールを介して上記第３のソース／ドレイン領域に電気的
    に接続される第３の導電層、 上記層間絶縁膜上に形成され、上記第４のコンタクトホ
    ールを介して上記第４のソース／ドレイン領域に電気的
    に接続される第４の導電層、 上記第１の半導体領域の一主面における上記第１のコン
    タクトホール下に形成され、拡散抑制物質がドープされ
    る第１の拡散抑制領域、 上記第２の半導体領域の一主面における上記第３のコン
    タクトホール下に形成され、上記拡散抑制物質がドープ
    される第２の拡散抑制領域、 上記第１の拡散抑制領域内に形成される上記第２導電型
    の第１のコンタクト領域、 上記第２の拡散抑制領域内に形成される上記第１導電型
    の第２のコンタクト領域を備える半導体装置。
  5. 【請求項５】 第１の半導体領域の一主面における第２
    のコンタクトホール下に形成され、拡散抑制物質がドー
    プされる第１の拡散抑制領域、 第２の半導体領域の一主面における第４のコンタクトホ
    ール下に形成され、上記拡散抑制物質がドープされる第
    ２の拡散抑制領域、 上記第１の拡散抑制領域内に形成される第２導電型の第
    １のコンタクト領域、 上記第２の拡散抑制領域内に形成される第１導電型の第
    ２のコンタクト領域をさらに備えることを特徴とする請
    求項４記載の半導体装置。
  6. 【請求項６】 一主面に第１導電型の第１の半導体領域
    およびこの第１の半導体領域と離隔した上記第１導電型
    とは逆導電型である第２導電型の第２の半導体領域を有
    する半導体基板、 上記第１の半導体領域における上記一主面に形成される
    上記第２導電型の第１のソース／ドレイン領域と、上記
    第１の半導体領域における上記一主面に上記第１のソー
    ス／ドレイン領域と離隔して形成される上記第２導電型
    の第２のソース／ドレイン領域と、上記第１のソース／
    ドレイン領域および上記第２のソース／ドレイン領域で
    挟まれた上記第１の半導体領域における一主面とゲート
    絶縁膜を介して対向して形成される第１のゲート電極と
    を有する第１のＭＯＳトランジスタ、 上記第２の半導体領域における上記一主面に形成される
    上記第１導電型の第３のソース／ドレイン領域と、上記
    第２の半導体領域における上記一主面に上記第３のソー
    ス／ドレイン領域と離隔して形成される上記第１導電型
    の第４のソース／ドレイン領域と、上記第３のソース／
    ドレイン領域および上記第４のソース／ドレイン領域で
    挟まれた上記第２の半導体領域における一主面とゲート
    絶縁膜を介して対向して形成される第２のゲート電極と
    を有する第２のＭＯＳトランジスタ、 上記第１の半導体領域および上記第２の半導体領域の一
    主面における上記第１のＭＯＳトランジスタおよび上記
    第２のＭＯＳトランジスタの周囲に形成される素子分離
    領域、 上記第１のＭＯＳトランジスタが形成された上記第１の
    半導体領域上および上記第２のＭＯＳトランジスタが形
    成された上記第２の半導体領域上に形成され、上記第１
    のソース／ドレイン領域上に第１のコンタクトホールが
    開口され、上記第２のソース／ドレイン領域上に第２の
    コンタクトホールが開口され、上記第３のソース／ドレ
    イン領域上に第３のコンタクトホールが開口され、上記
    第４のソース／ドレイン領域上に第４のコンタクトホー
    ルが開口される層間絶縁膜、 上記層間絶縁膜上に形成され、上記第１のコンタクトホ
    ールを介して上記第１のソース／ドレイン領域に電気的
    に接続される第１の導電層、 上記層間絶縁膜上に形成され、上記第２のコンタクトホ
    ールを介して上記第２のソース／ドレイン領域に電気的
    に接続される第２の導電層、 上記層間絶縁膜上に形成され、上記第３のコンタクトホ
    ールを介して上記第３のソース／ドレイン領域に電気的
    に接続される第３の導電層、 上記層間絶縁膜上に形成され、上記第４のコンタクトホ
    ールを介して上記第４のソース／ドレイン領域に電気的
    に接続される第４の導電層、 上記第１の半導体領域および上記第２の半導体領域の一
    主面における上記第１のコンタクトホールおよび第３の
    コンタクトホール下に同時に形成された第２導電型の第
    １のコンタクト領域、 上記第１の半導体領域および上記第２の半導体領域の一
    主面における上記第１のコンタクト領域内に同時に形成
    され、拡散抑制物質がドープされる拡散抑制領域、 上記第２の半導体領域のみの一主面における上記拡散抑
    制領域内に形成される第１導電型の第２のコンタクト領
    域を備える半導体装置。
  7. 【請求項７】 第１の半導体領域および第２の半導体領
    域の一主面における第２のコンタクトホールおよび第４
    のコンタクトホール下に同時に形成された第２導電型の
    第１のコンタクト領域、 上記第１の半導体領域および上記第２の半導体領域の一
    主面における上記第１のコンタクト領域内に同時に形成
    され、拡散抑制物質がドープされる拡散抑制領域、 上記第２の半導体領域のみの一主面における上記拡散抑
    制領域内に形成される第１導電型の第２のコンタクト領
    域をさらに備えることを特徴とする請求項６記載の半導
    体装置。
  8. 【請求項８】 拡散抑制物質は、窒素であることを特徴
    とする請求項１ないし請求項７のいずれかに記載の半導
    体装置。
  9. 【請求項９】 請求項１記載の半導体装置の製造方法に
    おいて、 層間絶縁膜に第１のコンタクトホールを開口する第１の
    工程、 上記第１のコンタクトホールを介して拡散抑制物質を第
    １の半導体領域における一主面に注入し、上記第１のコ
    ンタクトホールを介して第２導電型の不純物を上記第１
    の半導体領域における一主面に注入し、拡散抑制領域お
    よびコンタクト領域を形成する第２の工程を備える半導
    体装置の製造方法。
  10. 【請求項１０】 請求項６記載の半導体装置の製造方法
    において、 層間絶縁膜に第１のコンタクトホールおよび第３のコン
    タクトホールを開口する第１の工程、 上記第１のコンタクトホールおよび上記第３のコンタク
    トホールを介して第２導電型の不純物を第１の半導体領
    域および第２の半導体領域における一主面に注入し、第
    １のコンタクト領域を形成する第２の工程、 上記第１のコンタクトホールおよび上記第３のコンタク
    トホールを介して拡散抑制物質を第１の半導体領域およ
    び第２の半導体領域における一主面に注入し、拡散抑制
    領域を形成する第３の工程、 上記第１のコンタクトホールをマスクし、上記第３のコ
    ンタクトホールを介して第１導電型の不純物を上記第２
    の半導体領域における一主面に注入し、第２のコンタク
    ト領域を形成する第４の工程を備える半導体装置の製造
    方法。
  11. 【請求項１１】 拡散抑制物質は窒素であることを特徴
    とする請求項９または請求項１０記載の半導体装置の製
    造方法。
JP6231416A 1994-09-27 1994-09-27 半導体装置及びその製造方法 Pending JPH0897293A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6231416A JPH0897293A (ja) 1994-09-27 1994-09-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6231416A JPH0897293A (ja) 1994-09-27 1994-09-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0897293A true JPH0897293A (ja) 1996-04-12

Family

ID=16923253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6231416A Pending JPH0897293A (ja) 1994-09-27 1994-09-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0897293A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056171A (ja) * 1996-08-09 1998-02-24 Matsushita Electric Ind Co Ltd Ｍｉｓ半導体装置及びその製造方法
US6469348B2 (en) 2001-01-09 2002-10-22 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056171A (ja) * 1996-08-09 1998-02-24 Matsushita Electric Ind Co Ltd Ｍｉｓ半導体装置及びその製造方法
US6469348B2 (en) 2001-01-09 2002-10-22 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device

Similar Documents

Publication Publication Date Title
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
US5674760A (en) Method of forming isolation regions in a MOS transistor device
KR100344818B1 (ko) 반도체소자및그의제조방법
US7528442B2 (en) Semiconductor device and manufacturing method thereof
US5972764A (en) Method for manufacturing MOS transistor
US8329539B2 (en) Semiconductor device having recessed gate electrode and method of fabricating the same
US6274914B1 (en) CMOS integrated circuits including source/drain plug
US5296399A (en) Method for manufacturing a narrowed sidewall spacer in a peripheral circuit of a ULSI semiconductor memory device
US5913122A (en) Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions
JPS6055665A (ja) 半導体装置の製造方法
JP2007027622A (ja) 半導体装置およびその製造方法
JP2836515B2 (ja) 半導体装置の製造方法
US6078079A (en) Semiconductor device and method of manufacturing the same
US7824987B2 (en) Method of manufacturing a semiconductor device including a SRAM section and a logic circuit section
US20030111708A1 (en) Semiconductor devices and methods of fabricating the same
JPH0897293A (ja) 半導体装置及びその製造方法
JPH10284723A (ja) 半導体装置およびその製造方法
KR20010066327A (ko) 듀얼 게이트전극 제조방법
KR100415191B1 (ko) 비대칭형 씨모스 트랜지스터의 제조 방법
JP3127951B2 (ja) 半導体装置及びその製造方法
KR100311177B1 (ko) 반도체장치의 제조방법
KR100333356B1 (ko) 반도체장치의 제조방법
US20080087964A1 (en) Semiconductor device with a gate region having overlapping first conduction type and second conduction type dopants
JPH08293599A (ja) 半導体装置およびその製造方法
KR100252543B1 (ko) 반도체 소자의 제조방법