JPH0888546A - Comparator and proximity sensor - Google Patents
Comparator and proximity sensorInfo
- Publication number
- JPH0888546A JPH0888546A JP24698294A JP24698294A JPH0888546A JP H0888546 A JPH0888546 A JP H0888546A JP 24698294 A JP24698294 A JP 24698294A JP 24698294 A JP24698294 A JP 24698294A JP H0888546 A JPH0888546 A JP H0888546A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Switches Operated By Changes In Physical Conditions (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は差動増幅回路を用いて交
流信号を入力したときに比較レベルのヒステリシスを保
持するようにしたコンパレータ、及びこれを用いた近接
センサに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a comparator for holding a comparison level hysteresis when an AC signal is input by using a differential amplifier circuit, and a proximity sensor using the comparator.
【0002】[0002]
【従来の技術】光電センサや近接センサ等種々の電子回
路では、コンパレータ回路が広く用いられている。コン
パレータ回路は入力信号を所定の閾値で弁別することに
よって物体の検知等を出力する回路として用いられる。
図6はこのような従来のコンパレータ回路の一例を示す
回路図である。本図において電源Vccは抵抗R1,R
2,R3,R4によって分圧されており、夫々基準電圧
V1,V2が得られる。これらの分圧回路には差動増幅
回路を構成するトランジスタQ1,Q2のベースが接続
される。トランジスタQ1,Q2のコレクタは夫々トラ
ンジスタQ3,Q4を介して電源Vccに接続され、エミ
ッタは共通接続されてトランジスタQ5のコレクタに接
続される。トランジスタQ5とトランジスタQ6とはカ
レントミラー回路を構成しており、抵抗R5によって一
定の電流がカレントミラー回路を介して差動増幅回路を
流れるように構成される。トランジスタQ3,Q4はカ
レントミラー接続されており、トランジスタQ3のコレ
クタとトランジスタQ1のコレクタとは共通接続され、
トランジスタQ7のベースに接続される。トランジスタ
Q7のエミッタは電源Vccに、コレクタは抵抗R6を介
して抵抗R1,R2の中点に接続されている。そしてト
ランジスタQ1のコレクタがトランジスタQ5のベース
に接続される。トランジスタQ8のエミッタは電源Vcc
に接続されたPNP型のトランジスタであって、出力回
路を構成している。2. Description of the Related Art A comparator circuit is widely used in various electronic circuits such as photoelectric sensors and proximity sensors. The comparator circuit is used as a circuit that outputs an object detection or the like by discriminating an input signal with a predetermined threshold value.
FIG. 6 is a circuit diagram showing an example of such a conventional comparator circuit. In this figure, the power source Vcc is resistors R1 and R
The voltage is divided by 2, R3 and R4, and the reference voltages V1 and V2 are obtained respectively. The bases of the transistors Q1 and Q2 forming the differential amplifier circuit are connected to these voltage dividing circuits. The collectors of the transistors Q1 and Q2 are connected to the power source Vcc through the transistors Q3 and Q4, respectively, and the emitters are connected together and connected to the collector of the transistor Q5. The transistor Q5 and the transistor Q6 form a current mirror circuit, and a resistor R5 is configured so that a constant current flows through the differential amplifier circuit via the current mirror circuit. The transistors Q3 and Q4 are current-mirror connected, and the collector of the transistor Q3 and the collector of the transistor Q1 are commonly connected,
It is connected to the base of the transistor Q7. The emitter of the transistor Q7 is connected to the power supply Vcc, and the collector is connected to the middle point of the resistors R1 and R2 via the resistor R6. The collector of the transistor Q1 is connected to the base of the transistor Q5. The emitter of the transistor Q8 is the power supply Vcc
Is a PNP-type transistor connected to, and constitutes an output circuit.
【0003】ここで基準電圧V2は基準電圧V1より高
く設定されているものとし、入力信号はカップリングコ
ンデンサC1を介して交流成分のみが基準電圧V1に重
畳して入力される。このため入力信号がなければトラン
ジスタQ2〜Q4はオン、トランジスタQ1とQ7,Q
8はオフ状態となっている。そして入力信号が加われば
トランジスタQ1のベース電圧は基準電圧V1に交流成
分が重畳されたものとなり、この重畳された電圧が基準
電圧V2を越えればトランジスタQ1がオン、トランジ
スタQ2〜Q4はオフとなる。Here, it is assumed that the reference voltage V2 is set higher than the reference voltage V1, and the input signal is input via the coupling capacitor C1 with only the AC component superimposed on the reference voltage V1. Therefore, if there is no input signal, the transistors Q2 to Q4 are turned on and the transistors Q1 and Q7, Q are turned on.
8 is in the off state. When an input signal is applied, the base voltage of the transistor Q1 becomes a reference voltage V1 with an AC component superimposed, and when the superimposed voltage exceeds the reference voltage V2, the transistor Q1 turns on and the transistors Q2 to Q4 turn off. .
【0004】[0004]
【発明が解決しようとする課題】このような従来のコン
パレータでは、差動増幅回路はヒステリシスを有する
が、入力信号が交流信号の場合には図7に示すように入
力信号の交流成分が比較レベルV2−V1を越えればヒ
ステリシスがつけられているため、そのレベルが低下す
る。そして交流信号がこのレベル以下となれば、再び比
較レベルが元の状態に復帰する。従って入力信号の波形
毎に比較レベルが変化することとなって出力も変動して
しまうという欠点があった。これを避けるためには交流
信号を一旦整流し、その振幅に対応した直流レベルに変
換してからコンパレータに入力することも考えられる。
この整流平滑回路にはCR回路が用いられるため、入力
信号のレベルが変化したときの出力に対する応答性が悪
く、ノイズの影響を受け易いという欠点があった。In such a conventional comparator, the differential amplifier circuit has hysteresis, but when the input signal is an AC signal, the AC component of the input signal is compared with the comparison level as shown in FIG. If V2−V1 is exceeded, hysteresis is added and the level decreases. Then, when the AC signal falls below this level, the comparison level returns to the original state again. Therefore, there is a drawback that the comparison level changes for each waveform of the input signal and the output also changes. In order to avoid this, it may be considered that the AC signal is once rectified, converted into a DC level corresponding to its amplitude, and then input to the comparator.
Since a CR circuit is used for this rectifying / smoothing circuit, there is a drawback in that the response to the output when the level of the input signal changes is poor and it is easily affected by noise.
【0005】本発明はこのような従来の問題点に鑑みて
なされたものであって、入力信号の周波数に対応した時
定数でヒステリシスを保持することによって、出力を安
定化できるようにするコンパレータ、及びこれを用いて
出力を安定化して物体を検出できる近接センサを提供す
ることを目的とする。The present invention has been made in view of the above-mentioned conventional problems, and a comparator for stabilizing an output by holding a hysteresis with a time constant corresponding to the frequency of an input signal, Another object of the present invention is to provide a proximity sensor that can detect an object by stabilizing the output using the sensor.
【0006】[0006]
【課題を解決するための手段】本願の請求項1の発明
は、第1,第2のトランジスタを含む差動増幅回路から
成る電圧比較回路を有し、電圧比較回路の第1,第2の
入力端に夫々第1,第2の基準電圧V1,V2(V1<
V2)が設定され、第1の入力端に入力され基準電圧V
1に重畳される電圧レベルと第2の基準電圧とを比較す
ることによって弁別出力を与えるコンパレータであっ
て、電圧比較回路の第1,第2の入力端に夫々第1,第
2の基準電圧を設定する比較レベル設定回路と、電圧比
較回路の第1の入力端に第1の基準電圧に重畳して入力
される電圧が第2の基準電圧を越え、差動増幅回路の出
力が反転する際に比較レベル設定回路の第1,第2の基
準電圧の差が小さくなるように変化させ、その変化を所
定時間保持するヒステリシスラッチ回路と、を具備する
ことを特徴とするものである。The invention of claim 1 of the present application has a voltage comparison circuit comprising a differential amplifier circuit including first and second transistors, and the first and second voltage comparison circuits are provided. First and second reference voltages V1 and V2 (V1 <
V2) is set, is input to the first input terminal, and the reference voltage V
A comparator for providing a discrimination output by comparing a voltage level superimposed on 1 and a second reference voltage, wherein a first and a second reference voltage are respectively applied to first and second input terminals of a voltage comparison circuit. And a voltage input to the first input terminal of the voltage comparison circuit that is superimposed on the first reference voltage exceeds the second reference voltage, and the output of the differential amplifier circuit is inverted. At this time, a hysteresis latch circuit for changing the difference between the first and second reference voltages of the comparison level setting circuit to be small and holding the change for a predetermined time is provided.
【0007】本願の請求項2の発明では、ヒステリシス
ラッチ回路は、比較レベル設定回路を構成する分圧抵抗
に並列に接続された抵抗及び第3のトランジスタの直列
接続体を有するものであり、電圧比較回路の第1の入力
端に第1の基準電圧に重畳して入力される電圧が第2の
基準電圧を越えたときに第3のトランジスタのベース・
エミッタ間寄生容量が充電され、第2のトランジスタの
出力が反転したときに寄生容量が放電する間ヒステリシ
スを保持することを特徴とするものである。In the invention of claim 2 of the present application, the hysteresis latch circuit has a series connection body of a resistor and a third transistor connected in parallel to the voltage dividing resistor forming the comparison level setting circuit, When the voltage input to the first input terminal of the comparison circuit by being superimposed on the first reference voltage exceeds the second reference voltage, the base of the third transistor
It is characterized in that the parasitic capacitance between the emitters is charged, and when the output of the second transistor is inverted, the hysteresis is maintained while the parasitic capacitance is discharged.
【0008】本願の請求項3の発明は、検出コイルを含
む発振回路と、発振回路の交流成分が入力される請求項
1又は2記載のコンパレータと、コンパレータの出力に
基づいて検出コイルに近接する物体の有無を判別する信
号処理回路と、を具備することを特徴とするものであ
る。According to a third aspect of the present invention, an oscillating circuit including a detecting coil, a comparator according to the first or second aspect in which an alternating current component of the oscillating circuit is input, and the detection coil is approached based on the output of the comparator. And a signal processing circuit for determining the presence or absence of an object.
【0009】[0009]
【作用】このような特徴を有する本願の請求項1,2の
コンパレータでは、第1,第2のトランジスタから成る
差動増幅回路によって電圧比較回路が構成されている。
そして夫々の入力端には第1,第2の基準電圧が設定さ
れており、第1の入力端に入力信号が加えられる。そし
て入力信号が第1の基準電圧に重畳されたレベルが第2
の基準電圧を越えれば電圧比較回路のトランジスタが反
転する。そのときヒステリシスラッチ回路によって比較
レベル設定回路の第1又は第2の基準電圧の差が小さく
なるように変化させ、ヒステリシスの変化を一定時間保
持する。従って入力レベルが閾値以下となっても出力が
直ちに反転しないようにしている。従って入力信号が交
流成分を有するときには出力が波形毎に変化せず、安定
化することとなる。In the comparators according to claims 1 and 2 of the present application having such characteristics, the voltage comparison circuit is configured by the differential amplifier circuit including the first and second transistors.
The first and second reference voltages are set to the respective input terminals, and the input signal is applied to the first input terminal. The level at which the input signal is superimposed on the first reference voltage is the second
If the reference voltage is exceeded, the transistor of the voltage comparison circuit is inverted. At this time, the hysteresis latch circuit changes the comparison level setting circuit so that the difference between the first and second reference voltages becomes small, and the change in hysteresis is held for a certain period of time. Therefore, even if the input level is below the threshold, the output is not immediately inverted. Therefore, when the input signal has an AC component, the output does not change for each waveform and is stabilized.
【0010】又請求項3の発明では、このコンパレータ
を近接センサに適用することによって発振の振幅の変化
を高速で弁別することができ、物体の通過を高速で検出
できることとなる。According to the third aspect of the invention, by applying this comparator to a proximity sensor, it is possible to discriminate a change in the amplitude of oscillation at high speed, and to detect passage of an object at high speed.
【0011】[0011]
【実施例】図1は本発明のコンパレータの基本構成を示
すブロック図である。本図において入力端子1には電圧
比較回路2が接続される。電圧比較回路2は差動増幅回
路によって構成されており、入力端子1側には比較レベ
ル設定回路3によって第1の基準電圧、他方の入力端子
には第2の基準電圧が設定されているものとする。そし
て電圧比較回路2には比較レベルを規定する比較レベル
設定回路3が接続される。又電圧比較回路2の出力に基
づいて比較レベル設定回路3にそのヒステリシスを変化
させるためのヒステリシスラッチ回路4が接続される。
ヒステリシスラッチ回路4は電圧比較回路2の出力に基
づいて入力信号が第2の基準電圧を越えて変化する際
に、比較レベル設定回路3の第1,第2の基準電圧の差
が小さくなるように制御し、又その基準電圧の変化を一
定時間保持するものであって、その出力は比較レベル設
定回路3に与えられる。電圧比較回路2の出力端は出力
端子5に接続されている。1 is a block diagram showing the basic configuration of a comparator of the present invention. In the figure, the voltage comparison circuit 2 is connected to the input terminal 1. The voltage comparison circuit 2 is composed of a differential amplifier circuit, and a first reference voltage is set by the comparison level setting circuit 3 on the input terminal 1 side and a second reference voltage is set on the other input terminal. And A comparison level setting circuit 3 that defines the comparison level is connected to the voltage comparison circuit 2. A hysteresis latch circuit 4 for changing its hysteresis is connected to the comparison level setting circuit 3 based on the output of the voltage comparison circuit 2.
The hysteresis latch circuit 4 reduces the difference between the first and second reference voltages of the comparison level setting circuit 3 when the input signal changes over the second reference voltage based on the output of the voltage comparison circuit 2. And holds the change of the reference voltage for a certain period of time, and its output is given to the comparison level setting circuit 3. The output terminal of the voltage comparison circuit 2 is connected to the output terminal 5.
【0012】図2はこのようなコンパレータを具体化し
た本発明の第1実施例によるコンパレータの回路図であ
る。本図において、電源Vccと接地端間には図示のよう
に抵抗R11,R12、トランジスタQ11が直列に接
続され、更に抵抗R11の両端にはトランジスタQ12
と抵抗R13が接続される。トランジスタQ12のベー
スには電源Vccとの間に抵抗R14が接続され、更にト
ランジスタQ13のコレクタが接続される。トランジス
タQ13,Q14は差動増幅回路を構成しており、その
エミッタは共通接続されてトランジスタQ15のコレク
タに接続される。トランジスタQ11とQ15とはカレ
ントミラー回路を構成している。又トランジスタQ15
のベースは電源Vccとの間に抵抗R15,R16が接続
される。又従来例と同様に差動増幅回路を構成するトラ
ンジスタQ13のコレクタは出力用トランジスタQ16
のベースに接続される。トランジスタQ16はエミッタ
が電源Vccに接続され、コレクタが出力端子に接続され
た出力トランジスタである。本実施例では電圧比較回路
2はトランジスタQ14,Q15,Q16及び抵抗R1
4によって構成されている。又比較レベル設定回路3は
抵抗R11,R12,R15,R16によって構成さ
れ、ヒステリシスラッチ回路4は抵抗R13とトランジ
スタQ12によって構成されている。FIG. 2 is a circuit diagram of a comparator embodying such a comparator according to the first embodiment of the present invention. In this figure, resistors R11 and R12 and a transistor Q11 are connected in series between a power source Vcc and a ground terminal as shown in the figure, and a transistor Q12 is connected between both ends of the resistor R11.
And resistor R13 are connected. A resistor R14 is connected between the base of the transistor Q12 and the power supply Vcc, and the collector of the transistor Q13 is connected. The transistors Q13 and Q14 form a differential amplifier circuit, the emitters of which are commonly connected to the collector of the transistor Q15. The transistors Q11 and Q15 form a current mirror circuit. Also transistor Q15
Resistors R15 and R16 are connected to the base of the power supply Vcc. Further, similarly to the conventional example, the collector of the transistor Q13 which constitutes the differential amplifier circuit is the output transistor Q16.
Connected to the base of. The transistor Q16 is an output transistor whose emitter is connected to the power supply Vcc and whose collector is connected to the output terminal. In this embodiment, the voltage comparison circuit 2 includes transistors Q14, Q15, Q16 and a resistor R1.
It is composed of four. The comparison level setting circuit 3 is composed of resistors R11, R12, R15 and R16, and the hysteresis latch circuit 4 is composed of a resistor R13 and a transistor Q12.
【0013】次に本実施例の動作について説明する。図
3は本実施例の動作を示すタイムチャートである。本図
において入力電圧がなければトランジスタQ13,Q1
4は抵抗R11,R12とR15,R16との関係によ
ってオン又はオフとなる。抵抗R11,R12の中点の
第1の基準電圧V1が抵抗R15,R16の第2の基準
電圧V2より低くなるように分圧比を設定しておけば、
トランジスタQ14はオン状態、トランジスタQ13は
オフ状態となる。このためトランジスタQ12,Q16
もオフ状態となっており、トランジスタQ14を流れる
コレクタ電流は抵抗R11,R12と電源電圧Vccによ
って規定される電流値となる。そしてこの基準電圧V1
とV2の差が閾値Vth1 (=V2−V1)となってい
る。基準電圧V1はトランジスタQ13のオンオフによ
って変化するので、Q13がオフのときの電圧をV1of
f 、オンのときの電圧をV1onとする。Next, the operation of this embodiment will be described. FIG. 3 is a time chart showing the operation of this embodiment. In this figure, if there is no input voltage, transistors Q13 and Q1
4 is turned on or off depending on the relationship between the resistors R11, R12 and R15, R16. If the voltage dividing ratio is set so that the first reference voltage V1 at the midpoint of the resistors R11 and R12 is lower than the second reference voltage V2 of the resistors R15 and R16,
The transistor Q14 is turned on and the transistor Q13 is turned off. Therefore, the transistors Q12, Q16
Is also off, and the collector current flowing through the transistor Q14 has a current value defined by the resistors R11 and R12 and the power supply voltage Vcc. And this reference voltage V1
And V2 is the threshold value Vth1 (= V2-V1). Since the reference voltage V1 changes depending on whether the transistor Q13 is turned on or off, the voltage when the transistor Q13 is turned off is V1of
f, and the voltage when it is on is V1on.
【0014】さて入力信号はカップリングコンデンサC
2を介して交流成分のみが差動増幅回路に入力される。
このピーク値が図3(a)に示すように閾値Vth1 (V
2−V1off )以下であれば、トランジスタQ13はオ
フ、トランジスタQ14はオン状態を保つこととなる。The input signal is a coupling capacitor C.
Only the AC component is input to the differential amplifier circuit via 2.
This peak value is the threshold value Vth1 (V
2-V1off) or less, the transistor Q13 remains off and the transistor Q14 remains on.
【0015】さて入力信号の交流成分が閾値Vth1 を越
えるとトランジスタQ13は能動領域に入り、そのコレ
クタ電流が増加し始める。このためトランジスタQ12
にもベース電流,コレクタ電流が流れ始め、抵抗R11
の両端にトランジスタQ12と抵抗R13が接続された
状態となる。このため抵抗R12を通ってトランジスタ
Q11を流れる電流が増加し、カレントミラー回路によ
ってトランジスタQ15のコレクタ電流、即ちトランジ
スタQ13又はQ14のエミッタ電流も増加する。こう
して正の電流帰還がかかってトランジスタQ13,Q1
4が短時間で反転する。このとき抵抗R11に抵抗R1
3が並列接続されたこととなるため、抵抗R11,R1
2の中点の基準電圧V1は元の電圧V1off より高く、
V1onとなる。従って閾値Vth2 は図3(a)に示すよ
うにVth1 からこれより低いVth2 (V2−V1on)に
変化する。このような変化はいずれもトランジスタQ1
3をオン、Q14をオフとする方向に働く。従ってトラ
ンジスタQ13が高速でオン状態、トランジスタQ14
はオフ状態となる。このときトランジスタQ16のベー
ス電流も急激に増加するため、トランジスタQ16の遅
延時間を短くすることができ、出力を短時間で反転させ
ることができる。When the AC component of the input signal exceeds the threshold value Vth1, the transistor Q13 enters the active region and its collector current starts to increase. Therefore, the transistor Q12
Also, the base current and collector current start to flow, and the resistor R11
The transistor Q12 and the resistor R13 are connected to both ends of the. Therefore, the current flowing through the transistor Q11 through the resistor R12 increases, and the collector current of the transistor Q15, that is, the emitter current of the transistor Q13 or Q14 also increases due to the current mirror circuit. In this way, the positive current feedback is applied and the transistors Q13 and Q1 are
4 reverses in a short time. At this time, the resistor R1 is connected to the resistor R1.
Since 3 is connected in parallel, resistors R11 and R1
The reference voltage V1 at the midpoint of 2 is higher than the original voltage V1off,
V1 on. Therefore, the threshold value Vth2 changes from Vth1 to Vth2 (V2-V1on) lower than Vth1 as shown in FIG. All such changes are caused by the transistor Q1.
It works to turn 3 on and Q14 off. Therefore, the transistor Q13 is turned on at high speed, and the transistor Q14
Is turned off. At this time, the base current of the transistor Q16 also rapidly increases, so that the delay time of the transistor Q16 can be shortened and the output can be inverted in a short time.
【0016】さて図4に示すようにトランジスタQ12
にはベースとエミッタ間に寄生容量C3がある。トラン
ジスタQ12がオフ状態ではこの寄生容量C3は放電状
態となっているが、トランジスタQ12がオン状態とな
ればこの寄生容量C3が充電される。従って入力信号が
交流成分であってそのレベルが閾値Vth2 以下となる
と、トランジスタQ13はオフ、Q14はオン状態に反
転する。しかしトランジスタQ12のベース・エミッタ
間の寄生容量C3はこの際抵抗R14を介して矢印に示
す方向に放電するため、一定時間トランジスタQ12は
オン状態を続ける。従ってトランジスタQ16も図3
(b)に示すようにオン状態を続けることとなる。この
間に入力信号が反転して再び閾値Vth2 を越えれば、ト
ランジスタQ13がオン、トランジスタQ14はオフ状
態となるため、寄生容量C3には電荷が充電されること
になる。こうして入力信号が交流波形のときには一定時
間閾値の変化が保持されることとなって、トランジスタ
Q16より得られる出力は図3(b)に示すものとな
る。従って出力は安定することとなり、このコンパレー
タの後段にパルス波形を整流する整流回路を設ける必要
がなく、構成を極めて容易にすることができる。Now, as shown in FIG. 4, the transistor Q12
Has a parasitic capacitance C3 between the base and the emitter. When the transistor Q12 is in the off state, the parasitic capacitance C3 is in a discharged state, but when the transistor Q12 is in the on state, the parasitic capacitance C3 is charged. Therefore, when the input signal is an AC component and its level becomes equal to or lower than the threshold value Vth2, the transistor Q13 is turned off and the transistor Q14 is turned on. However, at this time, the base-emitter parasitic capacitance C3 of the transistor Q12 is discharged in the direction indicated by the arrow via the resistor R14, so that the transistor Q12 remains on for a certain period of time. Therefore, the transistor Q16 is also shown in FIG.
As shown in (b), the ON state will continue. If the input signal is inverted and exceeds the threshold value Vth2 again during this period, the transistor Q13 is turned on and the transistor Q14 is turned off, so that the parasitic capacitance C3 is charged. Thus, when the input signal is an AC waveform, the change in the threshold value is held for a certain period of time, and the output obtained from the transistor Q16 is as shown in FIG. 3 (b). Therefore, the output becomes stable, and it is not necessary to provide a rectifying circuit for rectifying the pulse waveform after the comparator, and the configuration can be extremely simplified.
【0017】図5はこのコンパレータを用いた近接セン
サの構成を示すブロック図である。本図において、発振
回路11は検出用のコイルL1が設けられ、一定の周波
数で発振する発振回路である。そして発振回路11の発
振出力はそのままコンパレータ12に入力される。コン
パレータ12は前述した実施例によるコンパレータであ
って、その交流成分のみがカップリングコンデンサC2
を介して差動増幅回路の一方の入力端子に入力される。
さてコンパレータ12の出力は信号処理回路13に与え
られる。信号処理回路13は所定時間連続してコンパレ
ータの出力が変化したときに、物体検知信号を出力回路
14を介して出力するものである。電源回路15はこれ
らの各ブロックに一定電圧を供給する電源回路である。
このような構成によれば、コンパレータ12を高速で動
作させることができるため、物体が高速で検出コイルL
1の近傍を通過した場合には、その振幅の変化を高速で
検出することができるという効果が得られる。FIG. 5 is a block diagram showing the configuration of a proximity sensor using this comparator. In the figure, an oscillator circuit 11 is provided with a detection coil L1 and oscillates at a constant frequency. Then, the oscillation output of the oscillation circuit 11 is directly input to the comparator 12. The comparator 12 is the comparator according to the embodiment described above, and only the AC component of the comparator 12 is the coupling capacitor C2.
Is input to one input terminal of the differential amplifier circuit.
The output of the comparator 12 is given to the signal processing circuit 13. The signal processing circuit 13 outputs an object detection signal via the output circuit 14 when the output of the comparator changes continuously for a predetermined time. The power supply circuit 15 is a power supply circuit that supplies a constant voltage to each of these blocks.
With such a configuration, the comparator 12 can be operated at high speed, so that the object is detected at high speed by the detection coil L.
When passing the vicinity of 1, the effect that the change in the amplitude can be detected at high speed is obtained.
【0018】[0018]
【発明の効果】以上詳細に説明したように本発明によれ
ば、コンパレータが反転したときに閾値の変化を一定時
間保持することができる。交流信号が入力の場合にも交
流の波形毎に出力が反転することがなく、出力を安定化
することができるという効果が得られる。As described in detail above, according to the present invention, the change in the threshold value can be held for a certain period of time when the comparator is inverted. Even when an AC signal is input, the output is not inverted for each AC waveform, and the output can be stabilized.
【図1】本発明によるコンパレータの構成を示すブロッ
ク図である。FIG. 1 is a block diagram showing a configuration of a comparator according to the present invention.
【図2】本発明の一実施例によるコンパレータを示す回
路図である。FIG. 2 is a circuit diagram showing a comparator according to an embodiment of the present invention.
【図3】本実施例のコンパレータの動作を示すタイムチ
ャートである。FIG. 3 is a time chart showing the operation of the comparator of this embodiment.
【図4】本実施例のコンパレータの寄生容量とその放電
経路を示す図である。FIG. 4 is a diagram showing a parasitic capacitance of a comparator of the present embodiment and its discharge path.
【図5】本発明によるコンパレータを適用した近接セン
サの一例を示すブロック図である。FIG. 5 is a block diagram showing an example of a proximity sensor to which a comparator according to the present invention is applied.
【図6】従来のコンパレータの一例を示す回路図であ
る。FIG. 6 is a circuit diagram showing an example of a conventional comparator.
【図7】従来のコンパレータの出力特性を示すグラフで
ある。FIG. 7 is a graph showing output characteristics of a conventional comparator.
1 電圧比較回路 2 比較レベル設定回路 3 バイアス電流制御回路 11 発振回路 12 コンパレータ 13 信号処理回路 14 出力回路 15 電源回路 C3 寄生容量 1 voltage comparison circuit 2 comparison level setting circuit 3 bias current control circuit 11 oscillation circuit 12 comparator 13 signal processing circuit 14 output circuit 15 power supply circuit C3 parasitic capacitance
Claims (3)
幅回路から成る電圧比較回路を有し、前記電圧比較回路
の第1,第2の入力端に夫々第1,第2の基準電圧V
1,V2(V1<V2)が設定され、前記第1の入力端
に入力され基準電圧V1に重畳される電圧レベルと第2
の基準電圧とを比較することによって弁別出力を与える
コンパレータにおいて、 前記電圧比較回路の第1,第2の入力端に夫々第1,第
2の基準電圧を設定する比較レベル設定回路と、 前記電圧比較回路の第1の入力端に第1の基準電圧に重
畳して入力される電圧が前記第2の基準電圧を越え、前
記差動増幅回路の出力が反転する際に前記比較レベル設
定回路の前記第1,第2の基準電圧の差が小さくなるよ
うに変化させ、その変化を所定時間保持するヒステリシ
スラッチ回路と、を具備することを特徴とするコンパレ
ータ。1. A voltage comparison circuit comprising a differential amplifier circuit including first and second transistors, wherein first and second reference voltages are respectively provided at first and second input terminals of the voltage comparison circuit. V
1, V2 (V1 <V2) are set, and the voltage level which is input to the first input terminal and is superimposed on the reference voltage V1 and the second
A comparison level setting circuit for setting first and second reference voltages to the first and second input terminals of the voltage comparison circuit, respectively, and When the voltage input to the first input terminal of the comparison circuit by being superimposed on the first reference voltage exceeds the second reference voltage and the output of the differential amplifier circuit is inverted, the comparison level setting circuit And a hysteresis latch circuit that changes the difference between the first and second reference voltages to be small and holds the change for a predetermined time.
ベル設定回路を構成する分圧抵抗に並列に接続された抵
抗及び第3のトランジスタの直列接続体を有するもので
あり、前記電圧比較回路の第1の入力端に第1の基準電
圧に重畳して入力される電圧が前記第2の基準電圧を越
えたときに第3のトランジスタのベース・エミッタ間寄
生容量が充電され、第2のトランジスタの出力が反転し
たときに寄生容量が放電する間ヒステリシスを保持する
ものであることを特徴とする請求項1記載のコンパレー
タ。2. The hysteresis latch circuit has a series connection body of a resistor and a third transistor connected in parallel to a voltage dividing resistor forming a comparison level setting circuit, and the first voltage comparison circuit has a first connection. The base-emitter parasitic capacitance of the third transistor is charged when the voltage superimposed on the first reference voltage and input to the input terminal of the second reference voltage exceeds the second reference voltage, and the output of the second transistor is output. 2. The comparator according to claim 1, which holds hysteresis while the parasitic capacitance is discharged when is inverted.
載のコンパレータと、 前記コンパレータの出力に基づいて前記検出コイルに近
接する物体の有無を判別する信号処理回路と、を具備す
ることを特徴とする近接センサ。3. An oscillation circuit including a detection coil, a comparator according to claim 1 or 2 to which an AC component of the oscillation circuit is input, and the presence or absence of an object in proximity to the detection coil based on the output of the comparator. A proximity sensor, comprising: a signal processing circuit for determining.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24698294A JPH0888546A (en) | 1994-09-14 | 1994-09-14 | Comparator and proximity sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24698294A JPH0888546A (en) | 1994-09-14 | 1994-09-14 | Comparator and proximity sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0888546A true JPH0888546A (en) | 1996-04-02 |
Family
ID=17156614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24698294A Pending JPH0888546A (en) | 1994-09-14 | 1994-09-14 | Comparator and proximity sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0888546A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008216075A (en) * | 2007-03-05 | 2008-09-18 | Yokogawa Electric Corp | Infrared touch switch |
US8139163B2 (en) * | 2006-07-28 | 2012-03-20 | Samsung Electro-Mechanics Co. Ltd. | Television link infrared modulation circuit |
-
1994
- 1994-09-14 JP JP24698294A patent/JPH0888546A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8139163B2 (en) * | 2006-07-28 | 2012-03-20 | Samsung Electro-Mechanics Co. Ltd. | Television link infrared modulation circuit |
JP2008216075A (en) * | 2007-03-05 | 2008-09-18 | Yokogawa Electric Corp | Infrared touch switch |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020125942A1 (en) | Comparator circuit | |
JPH09139661A (en) | Induction proximity sensor for sensing magnetic and non-magnetic metal objects | |
JPH0510847B2 (en) | ||
JPH0888546A (en) | Comparator and proximity sensor | |
EP0126427B1 (en) | Level detector for use with a differential amplifier circuit | |
JPH0551211B2 (en) | ||
US5237222A (en) | Comparator circuit for an integrator | |
JP3380163B2 (en) | High frequency oscillation type proximity sensor | |
KR950008419B1 (en) | Self-induced inverter circuit | |
JPH0511444B2 (en) | ||
JPH039650B2 (en) | ||
JP3088138B2 (en) | Detection circuit | |
JP3148797B2 (en) | Pulse signal detection circuit | |
JP2974304B1 (en) | Timer circuit | |
JPH0888544A (en) | Comparator and proximity sensor | |
JP2554985Y2 (en) | Proximity switch | |
JPH05110411A (en) | Proximity switch | |
JPH0810825B2 (en) | High frequency oscillation type proximity switch | |
JPH0139247B2 (en) | ||
JP2508623B2 (en) | Proximity switch | |
JPH0377688B2 (en) | ||
JPS62611B2 (en) | ||
JPH01129529A (en) | High frequency oscillation type proximity switch | |
JPH0216042B2 (en) | ||
JPS5994915A (en) | Voltage controlled oscillator |