JPH088472B2 - シュミットトリガ回路 - Google Patents
シュミットトリガ回路Info
- Publication number
- JPH088472B2 JPH088472B2 JP16159588A JP16159588A JPH088472B2 JP H088472 B2 JPH088472 B2 JP H088472B2 JP 16159588 A JP16159588 A JP 16159588A JP 16159588 A JP16159588 A JP 16159588A JP H088472 B2 JPH088472 B2 JP H088472B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- transistor
- gate
- potential
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はデジタル信号処理回路に用いることのできる
シュミットトリガ回路に関するものである。
シュミットトリガ回路に関するものである。
従来の技術 近年、ディジタル信号回路は様々な分野で応用される
ようになり、特に、ノイズによる誤動作がなく、波形整
形機能を有するシュミットトリガ回路が広く用いられつ
つある。中でも電流切換え回路を基本としたソース・カ
ップルドFETロジック（以下SCFLと略称する）を用いた
シュミットトリガ回路が提案されている。
ようになり、特に、ノイズによる誤動作がなく、波形整
形機能を有するシュミットトリガ回路が広く用いられつ
つある。中でも電流切換え回路を基本としたソース・カ
ップルドFETロジック（以下SCFLと略称する）を用いた
シュミットトリガ回路が提案されている。
従来のSCFLを基本に構成したシュミットトリガ回路は
第３図に示すようなものである。即ち、同図において、
１および２は互いに電流の切換えを行う電界効果トラン
ジスタ、３および４はそれぞれトランジスタ1,2の負荷
となる抵抗、５は電流源となる抵抗、６はトランジスタ
１と抵抗３からなるインバータの出力を受け３電界効果
トランジスタ、８はダイオード７に電流を供給するため
の電流源の電界効果トランジスタである。９は電源端
子、10は入力端子であり、11はトランジスタ２のゲート
端子に接続されており、この端子が入力電位の比較の対
象となる。
第３図に示すようなものである。即ち、同図において、
１および２は互いに電流の切換えを行う電界効果トラン
ジスタ、３および４はそれぞれトランジスタ1,2の負荷
となる抵抗、５は電流源となる抵抗、６はトランジスタ
１と抵抗３からなるインバータの出力を受け３電界効果
トランジスタ、８はダイオード７に電流を供給するため
の電流源の電界効果トランジスタである。９は電源端
子、10は入力端子であり、11はトランジスタ２のゲート
端子に接続されており、この端子が入力電位の比較の対
象となる。
この動作は、入力端子10に印加された入力電圧（以下
V1Nと略称する）が、十分低い状態ではトランジスタ１
はオフ状態であり、即ち、トランジスタ１のドレインの
電位をレベル変換した端子11の電位はハイレベルの状態
（この電位をVHとする）である。この状態からV1Nを徐
々に高くしていくと、V1NがVHに到達した点で、今度は
トランジスタ１がオン状態に切り換わる。この時の切り
換わりは、トランジスタ１のドレインの電位をレベル変
換してトランジスタ２のゲートに印加して、正帰還をか
けているために、極めて急峻なものとなる。この状態で
は、トランジスタ１がオンであることから、トランジス
タ１のドレインの電位をレベル変換した端子11の電位は
ローレベルの状態（この電位をVLとする）であり、この
状態から今度はV1Nを徐々に下げていくと、VLに到達し
た点でトランジスタ１がオフ状態に切り換わる。即ち、
11の電位がハイからロー状態に切り換わるV1Nのしきい
値がVHローからハイ状態に切り換わるV1Nのしきい値がV
LとなりVH＞VLであるためとステリシスをもつこととな
る。
V1Nと略称する）が、十分低い状態ではトランジスタ１
はオフ状態であり、即ち、トランジスタ１のドレインの
電位をレベル変換した端子11の電位はハイレベルの状態
（この電位をVHとする）である。この状態からV1Nを徐
々に高くしていくと、V1NがVHに到達した点で、今度は
トランジスタ１がオン状態に切り換わる。この時の切り
換わりは、トランジスタ１のドレインの電位をレベル変
換してトランジスタ２のゲートに印加して、正帰還をか
けているために、極めて急峻なものとなる。この状態で
は、トランジスタ１がオンであることから、トランジス
タ１のドレインの電位をレベル変換した端子11の電位は
ローレベルの状態（この電位をVLとする）であり、この
状態から今度はV1Nを徐々に下げていくと、VLに到達し
た点でトランジスタ１がオフ状態に切り換わる。即ち、
11の電位がハイからロー状態に切り換わるV1Nのしきい
値がVHローからハイ状態に切り換わるV1Nのしきい値がV
LとなりVH＞VLであるためとステリシスをもつこととな
る。
発明が解決しようとする課題 上記従来のものは、回路構成が非対称であるため、温
度特性が悪く、また１入力であるため、外部から参照電
位を与えて、任意の点で動作させたり、差動入力形式で
用いることができなかった。
度特性が悪く、また１入力であるため、外部から参照電
位を与えて、任意の点で動作させたり、差動入力形式で
用いることができなかった。
本発明は、上記の点に鑑み、温度特性が極めてよく、
また、入力形式が２入力で、動作点を任意に設定したり
差動入力形式が可能なシュミットトリガ回路を提供する
ものである。
また、入力形式が２入力で、動作点を任意に設定したり
差動入力形式が可能なシュミットトリガ回路を提供する
ものである。
課題を解決するための手段 上記課題を解決するために本発明のシュミットトリガ
回路は、互いに電流の切換えを行う第１および第２の一
対の同一特性を有するデュアルゲート電界効果トランジ
スタの各ソース端子が共通の抵抗に接続されると共に、
それぞれのドレイン端子には同一特性を有する負荷が接
続され、上記第１のデュアルゲート電界効果トランジス
タのドレイン端子が第１のレベル変換回路を通じて上記
第２のデュアルゲート電界効果トラジスタの第２ゲート
に接続され、上記第２のデュアルゲート電界効果トラン
ジスタのドレイン端子が上記第１のレベル変換回路と同
一特性を有する第２のレベル変換回路を通じて上記第１
のデュアルゲート電界効果トランジスタの第２ゲートに
接続され、かつ上記第１および第２のデュアルゲート電
界効果トランジスタのそれぞれの第１ゲートに差動信号
を入力するようにしたものである。
回路は、互いに電流の切換えを行う第１および第２の一
対の同一特性を有するデュアルゲート電界効果トランジ
スタの各ソース端子が共通の抵抗に接続されると共に、
それぞれのドレイン端子には同一特性を有する負荷が接
続され、上記第１のデュアルゲート電界効果トランジス
タのドレイン端子が第１のレベル変換回路を通じて上記
第２のデュアルゲート電界効果トラジスタの第２ゲート
に接続され、上記第２のデュアルゲート電界効果トラン
ジスタのドレイン端子が上記第１のレベル変換回路と同
一特性を有する第２のレベル変換回路を通じて上記第１
のデュアルゲート電界効果トランジスタの第２ゲートに
接続され、かつ上記第１および第２のデュアルゲート電
界効果トランジスタのそれぞれの第１ゲートに差動信号
を入力するようにしたものである。
作用 このように構成したことにより、その対称性から、温
度変化による回路構成素子の特性変化が、回路のバラン
スを失わせることがなくなり、オンオフのスイッチング
の起こるしきい値電圧の温度変化が極めて少なくなる。
度変化による回路構成素子の特性変化が、回路のバラン
スを失わせることがなくなり、オンオフのスイッチング
の起こるしきい値電圧の温度変化が極めて少なくなる。
また、入力形式が２入力になるので、外部から参照電
位を与えることにより、動作点を任意に設定することが
でき、また差動入力形式で動作させることもできる。
位を与えることにより、動作点を任意に設定することが
でき、また差動入力形式で動作させることもできる。
実 施 例 第１図は本発明の一実施例を示し、21および22は互い
に電流の切換えを行うためのしきい電圧が−0.5Vのデュ
アルゲート型の砒化ガリウムショットキー障壁ゲート型
電界効果トランジスタである。23および24はそれぞれト
ランジスタ21および22の負荷となる抵抗である。25は電
流源の役目を果たす抵抗、26はトランジスタ21と抵抗23
とよりなるインバータの出力を受ける電界効果トランジ
スター27はレベル変換のための砒化ガリウムショットキ
ー障壁ダイオードである。28はダイオード27に電流を供
給する電流源の電界効果トランジスタである。29はトラ
ンジスタ22と抵抗24とよりなるインバータの出力を受け
る電界効果トランジスタ、30はレベル変換のための砒化
ガリウムショットキー障壁ダイオードであり、31はダイ
オード30に電流を供給する電流源の電界効果トランジス
タである。また上記26,28,29,31の電界効果トランジス
タもしきい電圧−0.5Vのショットキ障壁型砒化ガリウム
電界効果トランジスタである。32は電源端子35は入力端
子１、36は入力端子２、33は出力端子１、34は出力端子
２である。
に電流の切換えを行うためのしきい電圧が−0.5Vのデュ
アルゲート型の砒化ガリウムショットキー障壁ゲート型
電界効果トランジスタである。23および24はそれぞれト
ランジスタ21および22の負荷となる抵抗である。25は電
流源の役目を果たす抵抗、26はトランジスタ21と抵抗23
とよりなるインバータの出力を受ける電界効果トランジ
スター27はレベル変換のための砒化ガリウムショットキ
ー障壁ダイオードである。28はダイオード27に電流を供
給する電流源の電界効果トランジスタである。29はトラ
ンジスタ22と抵抗24とよりなるインバータの出力を受け
る電界効果トランジスタ、30はレベル変換のための砒化
ガリウムショットキー障壁ダイオードであり、31はダイ
オード30に電流を供給する電流源の電界効果トランジス
タである。また上記26,28,29,31の電界効果トランジス
タもしきい電圧−0.5Vのショットキ障壁型砒化ガリウム
電界効果トランジスタである。32は電源端子35は入力端
子１、36は入力端子２、33は出力端子１、34は出力端子
２である。
このように構成したシュミットトリガー回路の動作に
ついて説明すると、先ず入力端子36に参照電位VREFを与
えた時、入力端子35の電位がVREFに比べ十分低い場合、
トランジスタ21はオフ状態、トランジスタ22はオン状態
となっている。その際トランジスタ21の第２ゲートに
は、トランジスタ22のドレイン端子の電位をレベルシフ
トした電位が印加されているが、この電位はトランジス
タ22がオン状態であることから、ローレベル電位が印加
されている。
ついて説明すると、先ず入力端子36に参照電位VREFを与
えた時、入力端子35の電位がVREFに比べ十分低い場合、
トランジスタ21はオフ状態、トランジスタ22はオン状態
となっている。その際トランジスタ21の第２ゲートに
は、トランジスタ22のドレイン端子の電位をレベルシフ
トした電位が印加されているが、この電位はトランジス
タ22がオン状態であることから、ローレベル電位が印加
されている。
一方トランジスタ22の第２のゲートには逆にハイレベ
ル電位が印加されている。即ち、この状態では、みかけ
上トランジスタ21の利得がトランジスタ22のそれよりも
極めて低くなっている。この状態から入力端子35の電位
を徐々に上げていくと、VREFを越え、端子34の電位近く
に達するとトラジスタ21がオン状態に切り換わる。この
切り換わりは、帰還作用により急激に行われる。さてこ
の状態は、さきの入力端子35の電位が十分低い状態とは
逆に、トランジスタ21の第２ゲートにはハイレベルの電
位が、トランジスタ22の第２ゲートにはローレベルの電
位が印加されている。このため今度はみかけ上トランジ
スタ21の利得がトランジスタ22のそれよりも極めて高く
なっている。従って、次に入力端子35の電位を徐々に下
げていった場合、VREFを越えて端子34のローレベルの電
位近くまで到達してはじめて、トランジスタがオフ状態
に切り換わる。上記のように、トランジスタのオンオフ
のスイッヂング動作が、１対のトランジスタと、１対の
レベル変換回路を対称に構成して交互に行われるため、
回路構成素子の温度特性が回路の動作点に互える影響を
少なくしている。
ル電位が印加されている。即ち、この状態では、みかけ
上トランジスタ21の利得がトランジスタ22のそれよりも
極めて低くなっている。この状態から入力端子35の電位
を徐々に上げていくと、VREFを越え、端子34の電位近く
に達するとトラジスタ21がオン状態に切り換わる。この
切り換わりは、帰還作用により急激に行われる。さてこ
の状態は、さきの入力端子35の電位が十分低い状態とは
逆に、トランジスタ21の第２ゲートにはハイレベルの電
位が、トランジスタ22の第２ゲートにはローレベルの電
位が印加されている。このため今度はみかけ上トランジ
スタ21の利得がトランジスタ22のそれよりも極めて高く
なっている。従って、次に入力端子35の電位を徐々に下
げていった場合、VREFを越えて端子34のローレベルの電
位近くまで到達してはじめて、トランジスタがオフ状態
に切り換わる。上記のように、トランジスタのオンオフ
のスイッヂング動作が、１対のトランジスタと、１対の
レベル変換回路を対称に構成して交互に行われるため、
回路構成素子の温度特性が回路の動作点に互える影響を
少なくしている。
Vt＝−0.8V,電流電圧5V,抵抗23,24＝１−8kΩ，抵抗2
5＝2.6kgΩとしたころ第２図に示す入出力特性が得られ
た。
5＝2.6kgΩとしたころ第２図に示す入出力特性が得られ
た。
なお上記の実施例では電界効果トランジスタを砒化ガ
リウムショットキー障壁型電界効果トランジスタとした
がこれに限られるものではなく、MOS型電界効果トラン
ジスタや、接合型電界効果トランジスタなど、電界効果
トランジスタであれば何でもよい。
リウムショットキー障壁型電界効果トランジスタとした
がこれに限られるものではなく、MOS型電界効果トラン
ジスタや、接合型電界効果トランジスタなど、電界効果
トランジスタであれば何でもよい。
発明の効果 以上のように本発明は、各ソース端子が共通の抵抗に
接続され互いに電流切換えを行う第１および第２の一対
のデュアルゲート電界効果トランジスタをそれぞれ負荷
に接続し、第１のトランジスタのドレイン端子よりレベ
ル変換回路を通じて第２のトラジスタの第２ゲートに接
続し、第２のトランジスタのドレイン端子よりレベル変
換回路を通じて第１のトランジスタの第２ゲートに接続
したことにより、温度特性に優れた２入力型式のシュミ
ットトリガ回路となる。
接続され互いに電流切換えを行う第１および第２の一対
のデュアルゲート電界効果トランジスタをそれぞれ負荷
に接続し、第１のトランジスタのドレイン端子よりレベ
ル変換回路を通じて第２のトラジスタの第２ゲートに接
続し、第２のトランジスタのドレイン端子よりレベル変
換回路を通じて第１のトランジスタの第２ゲートに接続
したことにより、温度特性に優れた２入力型式のシュミ
ットトリガ回路となる。
第１図は本発明の一実施例の回路図、第２図は本発明回
路の入出力特性の一例を示す図、第３図は従来のシュミ
ットトリガ回路図である。 21,22……デュアルゲート電界効果トランジスタ、23,24
……負荷、25……抵抗、26,28,29,31……電界効果トラ
ンジスタ、27,30……レベル変換のためのダイオード。
路の入出力特性の一例を示す図、第３図は従来のシュミ
ットトリガ回路図である。 21,22……デュアルゲート電界効果トランジスタ、23,24
……負荷、25……抵抗、26,28,29,31……電界効果トラ
ンジスタ、27,30……レベル変換のためのダイオード。
Claims (1)
- 【請求項１】互いに電流の切換えを行う第１および第２
の一対の同一特性を有するデュアルゲート電界効果トラ
ンジスタの各ソース端子が共通の抵抗に接続されると共
に、それぞれのドレイン端子には同一特性を有する負荷
が接続され、上記第１のデュアルゲート電界効果トラン
ジスタのドレイン端子が第１のレベル変換回路を通じて
上記第２のデュアルゲート電界効果トランジスタの第２
ゲートに接続され、上記第２のデュアルゲート電界効果
トランジスタのドレイン端子が上記第１のレベル変換回
路と同一特性を有する第２のレベル変換回路を通じて上
記第１のデュアルゲート電界効果トランジスタの第２ゲ
ートに接続され、かつ上記第１および第２のデュアルゲ
ート電界効果トランジスタのそれぞれの第１のゲートに
差動信号を入力することを特徴とするシュミットトリガ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16159588A JPH088472B2 (ja) | 1988-06-29 | 1988-06-29 | シュミットトリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16159588A JPH088472B2 (ja) | 1988-06-29 | 1988-06-29 | シュミットトリガ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0211016A JPH0211016A (ja) | 1990-01-16 |
| JPH088472B2 true JPH088472B2 (ja) | 1996-01-29 |
Family
ID=15738131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16159588A Expired - Lifetime JPH088472B2 (ja) | 1988-06-29 | 1988-06-29 | シュミットトリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088472B2 (ja) |
-
1988
- 1988-06-29 JP JP16159588A patent/JPH088472B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0211016A (ja) | 1990-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1201491A (en) | Input buffer circuit for receiving multiple level input voltages | |
| US6172535B1 (en) | High-speed analog comparator structures and methods | |
| US4602168A (en) | Low offset CMOS comparator circuit | |
| US5886556A (en) | Low power schmitt trigger | |
| JPH07118642B2 (ja) | レベル変換回路 | |
| EP1098438A1 (en) | Complementary logic circuit | |
| US5128556A (en) | Current-switching type logic circuit | |
| US4703201A (en) | CMOS Schmitt trigger | |
| US5059829A (en) | Logic level shifting circuit with minimal delay | |
| KR930018855A (ko) | 높은 동적 전류 및 낮은 정적 전류용 2중 한계기능을 갖는 "트랜지스터 트랜지스터로직(ttl)-상보형 금속 산화물 반도체(cmos)" 변환 입력 버퍼 회로 | |
| JP4160127B2 (ja) | スルーイング制御手段を有する出力段 | |
| CA1288830C (en) | Apparatus and method for capacitor coupled complementary buffering | |
| JPH06140915A (ja) | インターフェース回路 | |
| JP2534346B2 (ja) | 高速論理回路 | |
| JPH0252460B2 (ja) | ||
| KR100357967B1 (ko) | 바이씨모스(BiCMOS)에미터결합로직-씨모스레벨변환기 | |
| US4406956A (en) | FET Circuit for converting TTL to FET logic levels | |
| JPS625725A (ja) | スイツチング電界効果トランジスタの制御ゲ−トに論理信号を加える論理回路 | |
| JPH05335917A (ja) | トランスファーゲート及びこれを用いたダイナミック型分周回路 | |
| JPS63276316A (ja) | 発振回路 | |
| JP2853280B2 (ja) | 出力回路 | |
| JP3325375B2 (ja) | インバータ型増幅器 | |
| JPH04304011A (ja) | アイソレータのインターフェース回路 | |
| JPH0211016A (ja) | シュミットトリガ回路 | |
| JP2002164772A (ja) | 半導体スイッチ集積回路 |