JPH0883914A - Polycrystalline semiconductor device and manufacture thereof - Google Patents

Polycrystalline semiconductor device and manufacture thereof

Info

Publication number
JPH0883914A
JPH0883914A JP22016694A JP22016694A JPH0883914A JP H0883914 A JPH0883914 A JP H0883914A JP 22016694 A JP22016694 A JP 22016694A JP 22016694 A JP22016694 A JP 22016694A JP H0883914 A JPH0883914 A JP H0883914A
Authority
JP
Japan
Prior art keywords
region
semiconductor layer
polycrystalline semiconductor
film
energy density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22016694A
Other languages
Japanese (ja)
Inventor
Yuki Matsuura
由紀 松浦
Mitsuo Nakajima
充雄 中島
Yasuto Kawahisa
慶人 川久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22016694A priority Critical patent/JPH0883914A/en
Priority to KR1019950030003A priority patent/KR0170467B1/en
Priority to TW084110280A priority patent/TW289166B/zh
Publication of JPH0883914A publication Critical patent/JPH0883914A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

PURPOSE: To provide a polycrystalline semiconductor device in which operating characteristics such as a threshold voltage are accurately controlled to be uniform and its mobility is high and high speed responding characteristics are excellent in the device used as a circuit element for forming a pixel switching element or a driving circuit of, for example, an active matrix type liquid crystal display unit. CONSTITUTION: The hydrogen concentration of an active region in which the current of a channel region 108 of an a-Si:H film 103 flows is formed in lower concentration distribution than the hydrogen concentration in a deeper region than the active region. Thus, the threshold voltage and the operating characteristics of a semiconductor device are accurately controlled to be uniform, and its field effect mobility is high, and the responding characteristics are excellent.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、多結晶半導体装置及び
その製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polycrystalline semiconductor device and its manufacturing method.

【0002】[0002]

【従来の技術】近年、アモルファスシリコン膜にエキシ
マレーザ光を照射することにより結晶化させて多結晶シ
リコン化して電界効果移動度の高い多結晶半導体膜を作
製するためのレーザアニール技術が開発されている。こ
のような技術を用いて多結晶シリコン薄膜トランジスタ
(poly−Silicon Thin Film T
ransistor;以下、p−SiTFTと略称)を
ガラス基板上に 450℃以下の低温で形成することが可能
となっている。
2. Description of the Related Art In recent years, a laser annealing technique has been developed for producing a polycrystalline semiconductor film having high field effect mobility by crystallizing an amorphous silicon film by irradiating an excimer laser beam to polycrystal silicon. There is. A poly-silicon thin film transistor (Poly-Silicon Thin Film T
It is possible to form a transistor (hereinafter abbreviated as p-SiTFT) on a glass substrate at a low temperature of 450 ° C. or lower.

【0003】このようなp−SiTFTを用いて、例え
ばアクティブマトリックス型液晶表示装置の駆動回路や
画素部のTFT素子アレイを形成するような場合、その
駆動回路を形成するTFTには個々のTFTの動作特性
が安定しておりTFTアレイ全体としても高精度に均一
な動作特性であることが要求される。
When such a p-SiTFT is used to form, for example, a drive circuit of an active matrix type liquid crystal display device or a TFT element array of a pixel portion, the individual TFTs are used as the TFTs forming the drive circuit. The operation characteristics are stable, and it is required that the TFT array as a whole has uniform and highly accurate operation characteristics.

【0004】しかしながら、従来のp−SiTFTで
は、その製造方法上からもレーザアニール法による十分
に均一で高精度な膜質の多結晶シリコン膜を形成するこ
とができなかった。従って、そのようなばらつきが多く
不均一で低精度な多結晶シリコン膜を用いたTFTの動
作特性は、ばらついた不均一なものとなるという問題が
ある。その結果、例えば数10万画素以上もの画素数のア
クティブマトリックス型液晶表示装置の画素部スイッチ
ング素子あるいは駆動回路に上記のようなTFTを用い
ると、その液晶表示装置の表示画像は表示むらの目立つ
表示品位の極めて低いものとなってしまうという問題が
あった。
However, in the conventional p-Si TFT, it was not possible to form a sufficiently uniform and highly accurate polycrystalline silicon film by the laser annealing method from the viewpoint of its manufacturing method. Therefore, there is a problem in that the operating characteristics of a TFT using a polycrystalline silicon film which has such a large amount of variation and is non-uniform and of low precision are varied and non-uniform. As a result, for example, when the above TFT is used in the pixel section switching element or the driving circuit of the active matrix type liquid crystal display device having several hundreds of thousands of pixels or more, the display image of the liquid crystal display device is a display with uneven display. There was a problem that the quality was extremely low.

【0005】ところで、ガラス基板を使用することが可
能な 450℃程度の低温プロセスを用いてアモルファスシ
リコン薄膜を形成する場合、一般にプラズマCVD法が
用いられる。このプラズマCVD法により形成されたア
モルファスシリコン膜中には、一般に 1×1021個/cm
3 以上〜 2×1021程度の水素が含まれている(「程度」
と述べたのは、成膜条件等により左記には多少のばらつ
きがあるためであるが、その数値のオーダーは左記の通
り 1×1021個/cm3 以上である)。
By the way, when the amorphous silicon thin film is formed by using a low temperature process of about 450 ° C. which can use a glass substrate, a plasma CVD method is generally used. In the amorphous silicon film formed by this plasma CVD method, generally 1 × 10 21 pieces / cm 2
Includes hydrogen of 3 or more to about 2 × 10 21 (“degree”)
This is because there is some variation in the left column depending on the film forming conditions, etc., but the order of the numerical values is 1 × 10 21 pieces / cm 3 or more as shown in the left column).

【0006】このような水素化アモルファスシリコン膜
に高いエネルギー密度のレーザ光を照射すると、膜中の
水素が瞬時に放出されるのに伴ってその部分近傍の膜が
溶発する。その結果、水素化アモルファスシリコン膜の
表面や膜質が荒れてしまい、この水素化アモルファスシ
リコン膜を用いてTFTを作製することができなくなる
という問題がある。
When such a hydrogenated amorphous silicon film is irradiated with a laser beam having a high energy density, hydrogen in the film is instantaneously released, and the film in the vicinity of the film is ablated. As a result, the surface and film quality of the hydrogenated amorphous silicon film are roughened, and there is a problem that a TFT cannot be manufactured using this hydrogenated amorphous silicon film.

【0007】従来、このような水素を多量に含んだa−
Si:H薄膜のレーザアニール法としては、 (1) レーザアニール前に 450℃、 1時間程度の熱ア
ニールを施し、膜中の水素を脱離させた後に、レーザア
ニールを行なって結晶化する。
[0007] Conventionally, such a-containing a large amount of hydrogen
The laser annealing method for the Si: H thin film is as follows: (1) Thermal annealing is performed at 450 ° C. for about 1 hour before laser annealing to desorb hydrogen in the film, and then laser annealing is performed to crystallize.

【0008】(2) 低いエネルギー密度でレーザ光を
照射して水素を放出した後に、高いエネルギー密度で照
射して結晶化させる 2回の照射でp−Si膜を形成する
方法。の、主に 2通りの方法が用いられていた。
(2) A method of forming a p-Si film by irradiating a laser beam with a low energy density to release hydrogen, and then irradiating with a high energy density to crystallize the film twice. However, there were two main methods used.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、(1)
の方法では、スループットが悪いという問題がある。ま
た、熱アニール工程において深さ方向にほぼ均一にH濃
度が低くなり、その結果、得られたp−Si膜の水素分
布も均一でかつ低い濃度になり、p−Si膜のエネルギ
ー準位が不安定になるため、これを用いて形成されたT
FT素子アレイの動作特性等が、アレイ全体で不均一で
低精度なものとなるという問題があることを我々は確認
した。
[Problems to be Solved by the Invention] However, (1)
The above method has a problem that throughput is poor. Further, in the thermal annealing step, the H concentration is lowered almost uniformly in the depth direction, and as a result, the hydrogen distribution of the obtained p-Si film is also uniform and low, and the energy level of the p-Si film is low. Since it becomes unstable, the T formed using this
We have confirmed that there is a problem that the operating characteristics of the FT element array are non-uniform and low-precision over the entire array.

【0010】また、(2)の方法では、膜の溶発を抑え
ることが可能なので均一なp−Si膜を得ることはでき
るものの、このときp−Si膜の粒径が小さくなってし
まうので、このp−Si膜を用いたTFTの電界効果移
動度μFEが低く、動作特性が低劣なものとなるという問
題がある。
Further, according to the method (2), since it is possible to suppress the ablation of the film, it is possible to obtain a uniform p-Si film, but at this time the grain size of the p-Si film becomes small. However, there is a problem in that the field effect mobility μ FE of the TFT using this p-Si film is low and the operating characteristics are poor.

【0011】このように、従来の技術に係る多結晶半導
体装置は、その特性にばらつきが多く、不均一で低精度
であり、例えばTFTとして形成した場合の電界効果移
動度をはじめとした動作特性も低いという問題があっ
た。
As described above, the polycrystalline semiconductor device according to the conventional technique has a large variation in characteristics, is non-uniform, and has low accuracy. For example, when it is formed as a TFT, operating characteristics such as field-effect mobility. There was a problem of low.

【0012】本発明は、このような問題を解決するため
に成されたもので、その目的は、例えばアクティブマト
リックス型液晶表示装置の画素部スイッチング素子ある
いは駆動回路を構成する回路素子として用いられる多結
晶半導体装置において、しきい値電圧などの動作特性を
高精度に制御して安定的でアレイ全体として均一なもの
とし、かつその電界効果移動度も高く、高速応答特性に
優れたものとした、多結晶半導体装置を提供すること、
またそれに用いられるような多結晶半導体層の製造方法
を提供することにある。
The present invention has been made to solve such a problem, and its purpose is to be used as, for example, a pixel element switching element of an active matrix type liquid crystal display device or a circuit element constituting a driving circuit. In the crystalline semiconductor device, the operating characteristics such as the threshold voltage are controlled with high accuracy to be stable and uniform in the entire array, and the field effect mobility is also high, and the high speed response characteristics are excellent. Providing a polycrystalline semiconductor device,
Another object of the present invention is to provide a method for manufacturing a polycrystalline semiconductor layer used in the method.

【0013】[0013]

【課題を解決するための手段】本発明の多結晶半導体装
置は、半導体層中にキャリアが移動するチャネル領域を
備えた多結晶半導体装置であって、前記チャネル領域に
おける、電流が流れる活性領域の水素濃度が前記活性領
域より深い領域の水素濃度よりも低い濃度分布である多
結晶半導体層と、前記チャネル領域のキャリアの移動を
制御する制御電極と、を具備することを特徴とする多結
晶半導体装置であめ。
A polycrystalline semiconductor device of the present invention is a polycrystalline semiconductor device having a channel region in which carriers move in a semiconductor layer, wherein an active region in which a current flows in the channel region. A polycrystalline semiconductor, comprising: a polycrystalline semiconductor layer having a hydrogen concentration concentration distribution lower than that of a region deeper than the active region; and a control electrode for controlling carrier movement in the channel region. It is a device.

【0014】また、絶縁性基板と、前記絶縁性基板上に
形成されたゲート電極と、前記ゲート電極を覆うように
形成された絶縁膜と、前記絶縁膜上に形成された、チャ
ネル領域とソース領域とドレイン領域とを備えた多結晶
半導体層であって、前記チャネル領域における電流が流
れる活性領域の水素濃度が前記活性領域より深い領域の
活性層の水素濃度よりも低い濃度分布である多結晶半導
体層と、前記多結晶半導体層のチャネル領域上を覆うよ
うに形成されたチャネル保護層と、前記多結晶半導体層
のソース領域及びドレイン領域に各々電気的に接続され
るソース電極及びドレイン電極と、を具備することを特
徴とする多結晶半導体装置である。
Further, an insulating substrate, a gate electrode formed on the insulating substrate, an insulating film formed so as to cover the gate electrode, a channel region and a source formed on the insulating film. A polycrystalline semiconductor layer having a drain region and a drain region, wherein the concentration of hydrogen in the active region of the channel region in which a current flows is lower than the concentration of hydrogen in the active layer in a region deeper than the active region. A semiconductor layer, a channel protective layer formed to cover the channel region of the polycrystalline semiconductor layer, and a source electrode and a drain electrode electrically connected to the source region and the drain region of the polycrystalline semiconductor layer, respectively. And a polycrystalline semiconductor device.

【0015】また、上記のいずれかに記載の多結晶半導
体装置において、前記多結晶半導体層のチャネル領域に
おける、表面から深さ25nmまでの電流が流れる活性領
域の水素濃度が、前記活性領域より深い領域の水素濃度
よりも低い濃度分布であることを特徴とする多結晶半導
体装置である。
In the polycrystalline semiconductor device according to any one of the above, in the channel region of the polycrystalline semiconductor layer, the hydrogen concentration in the active region in which a current from the surface to a depth of 25 nm flows is deeper than that in the active region. A polycrystalline semiconductor device having a concentration distribution lower than the hydrogen concentration of a region.

【0016】また、上記のうちいずれかに記載の多結晶
半導体装置において、前記多結晶半導体層がグレインサ
イズ50nm乃至 2μmの多結晶シリコンで形成された多
結晶半導体層であって、該多結晶半導体層におけるチャ
ネル領域の表面から25nmまでの深さの水素濃度が 5×
1018個/cm3 乃至 1×1020個/cm3 であり、かつ前
記深さ25nmより深い領域の水素濃度が 1×1020個/c
3 乃至 5×1021個/cm3 であることを特徴とする多
結晶半導体装置である。
Further, in the polycrystalline semiconductor device according to any one of the above, the polycrystalline semiconductor layer is a polycrystalline semiconductor layer formed of polycrystalline silicon having a grain size of 50 nm to 2 μm. The hydrogen concentration at the depth of 25 nm from the surface of the channel region in the layer is 5 ×
10 18 pieces / cm 3 to 1 × 10 20 pieces / cm 3 , and the hydrogen concentration in the region deeper than the depth of 25 nm is 1 × 10 20 pieces / c
The polycrystalline semiconductor device is characterized by having m 3 to 5 × 10 21 pieces / cm 3 .

【0017】本発明の製造方法は、半導体層の材料膜を
成膜する工程と、前記半導体層の材料膜を被アニール体
として該半導体層の材料膜に対して異なるエネルギ密度
で、低いエネルギー密度から段階的にエネルギーを高く
して行き少なくとも 1回のエネルギービーム照射とその
前及び/又は後のエネルギービーム照射とにおけるビー
ムのエネルギー密度の差が10mJ/cm2 乃至50mJ/
cm2 であるようにエネルギービームを複数回にわたっ
て照射して、半導体層のチャネル領域の表面からその深
さ方向に連続的あるいは段階的に高濃度に水素が分布す
る半導体層を形成するエネルギービームアニール工程
と、を具備することを特徴とする多結晶半導体装置の製
造方法である。
The manufacturing method of the present invention comprises a step of forming a material film of a semiconductor layer, and a different energy density with respect to the material film of the semiconductor layer with the material film of the semiconductor layer as an object to be annealed, and a low energy density. The energy density difference between the energy beam irradiation at least once and the energy beam irradiation before and / or after the energy beam irradiation is gradually increased from 10 mJ / cm 2 to 50 mJ /
an energy beam such that the cm 2 was irradiated a plurality of times, the energy beam annealing hydrogen continuously or stepwise high concentration from the surface of the channel region in the depth direction of the semiconductor layer to form a semiconductor layer to be distributed And a step of manufacturing the polycrystalline semiconductor device.

【0018】[0018]

【作用】本発明の多結晶半導体装置は、多結晶半導体層
においてチャネル領域の電流が流れる活性領域の水素濃
度をその活性領域より深い領域における水素濃度よりも
低い濃度分布に形成されていることにより、しきい値電
圧をはじめとして半導体装置の動作特性を高精度に制御
して均一なものとし、かつその電界効果移動度も高く高
速応答特性に優れたものとすることができる。
In the polycrystalline semiconductor device of the present invention, the hydrogen concentration in the active region of the polycrystalline semiconductor layer in which the current flows in the channel region is lower than the hydrogen concentration in the region deeper than the active region. In addition, it is possible to control the operating characteristics of the semiconductor device including the threshold voltage with high accuracy to make them uniform, and to make the field-effect mobility thereof high and the high-speed response characteristic excellent.

【0019】本発明者らは、上記のように多結晶半導体
層における水素濃度をその深さ方向に制御することによ
り、上記のような効果を得ることができることを種々の
実験により確認した。これは下記のような理論的な作用
に基づくものと考えられる。すなわち、ドレイン電流が
流れる活性領域よりもそのゲート電極側(制御電極)を
表面として計ってさらに深い領域、つまりその表面から
計って25nmの深さよりも深い領域、いわゆるバックチ
ャネル領域に、トラップ準位が存在しないと、下地のS
iOx 等の内部に蓄積された電荷で、その上に配置され
ている多結晶半導体層のエネルギーバンドが曲げられて
しまい、その多結晶半導体層のエネルギー準位が不安定
な状態になる。しかして、このバックチャネル側の水素
濃度を高めると、これによってトラップ準位が存在する
ことになり、これにより多結晶半導体層のエネルギーバ
ンドが束縛(固定)される。従って、前記のSiOx
らの電荷の影響を受けることが極めて少なくなるように
抑制できるので、その多結晶半導体層のエネルギー準位
は安定し、安定した動作特性のTFTを実現できる。す
なわち、上述の本発明発明に係る多結晶半導体層を用い
た例えば多結晶シリコンTFTは、それをアレイ状に形
成しとたときその動作特性すなわちしきい値電圧
(μfe、Vth)等をアレイ全体で極めて均一で高精度な
ものとすることができる。
The present inventors have confirmed by various experiments that the above effects can be obtained by controlling the hydrogen concentration in the polycrystalline semiconductor layer in the depth direction as described above. This is considered to be based on the following theoretical action. That is, the trap level is deeper than the active region in which the drain current flows, measured on the gate electrode side (control electrode) as a surface, that is, a region deeper than 25 nm from the surface, that is, a so-called back channel region. If there is no S
The energy band of the polycrystalline semiconductor layer arranged thereon is bent by the electric charge accumulated inside the iO x or the like, and the energy level of the polycrystalline semiconductor layer becomes unstable. Then, if the hydrogen concentration on the back channel side is increased, a trap level will be present due to this, and thereby the energy band of the polycrystalline semiconductor layer will be bound (fixed). Therefore, it is possible to suppress the influence of the electric charges from the SiO x to be extremely small, so that the energy level of the polycrystalline semiconductor layer is stable and a TFT having stable operation characteristics can be realized. That is, for example, a polycrystalline silicon TFT using the above-described polycrystalline semiconductor layer according to the present invention shows the operating characteristics, that is, the threshold voltage (μ fe , V th ) and the like when it is formed into an array. It can be extremely uniform and highly accurate throughout the array.

【0020】また、上述のようにバックチャネル領域の
水素濃度を高くすることにより、この領域においては、
例えば本発明に係るレーザアニールを施した際に結晶粒
が形成されにくい。すなわち、バックチャネル領域では
結晶化が起こりにくい。よって、本発明に係る多結晶半
導体層の活性領域より深い領域、つまり数値的には25n
mの深さより深い領域の、いわゆるバックチャネル領域
には、結晶核ができにくいので、その分、表面側つまり
表面から25nmの深さの活性領域においては、グレイン
サイズの大きなポリシリコン膜が形成されるものと考え
られる。
Further, by increasing the hydrogen concentration in the back channel region as described above, in this region,
For example, it is difficult to form crystal grains when the laser annealing according to the present invention is performed. That is, crystallization does not easily occur in the back channel region. Therefore, a region deeper than the active region of the polycrystalline semiconductor layer according to the present invention, that is, 25 n numerically
Since crystal nuclei are less likely to form in a so-called back channel region deeper than the depth of m, a polysilicon film having a large grain size is formed on the surface side, that is, in the active region having a depth of 25 nm from the surface. It is considered to be one.

【0021】本発明に係る多結晶半導体層は、グレイン
サイズの大きなポリシリコン膜が形成できるので、これ
を用いた例えばp−SiTFTの電界効果移動度μFE
どの動作特性等を向上するとともに均一なものとして形
成することができる。つまり高速動作性能などの動作特
性が高くかつ均一で信頼性の高いp−SiTFTのよう
な多結晶半導体装置を実現することができる。
In the polycrystalline semiconductor layer according to the present invention, a polysilicon film having a large grain size can be formed, so that the operating characteristics such as the field effect mobility μ FE of the p-Si TFT using this can be improved and the uniformity can be improved. It can be formed as anything. That is, it is possible to realize a polycrystalline semiconductor device such as a p-SiTFT which has high operating characteristics such as high-speed operation performance and is uniform and highly reliable.

【0022】本発明においては、多結晶半導体層の水素
濃度を、上述のごとくその制御電極(ゲート電極など)
に対面する側の表面から活性領域にかけての深さ、具体
的には上述のごとく25nmの深さまでの領域の水素濃度
を、 5×1018〜 1×1020/cm3 に設定することが好ま
しい。
In the present invention, the hydrogen concentration of the polycrystalline semiconductor layer is controlled by the control electrode (gate electrode, etc.) as described above.
It is preferable to set the depth from the surface on the side facing the substrate to the active region, specifically, the hydrogen concentration in the region up to the depth of 25 nm as described above, to 5 × 10 18 to 1 × 10 20 / cm 3. .

【0023】この表面から25nmまでの深さの領域での
水素濃度が低すぎると、ダングリングボンドが多く、ト
ラップ密度が多くなり、その結果このような多結晶半導
体層を用いたTFTなどの動作特性が低劣化する。一
方、上述のような数値範囲よりも水素濃度が高くなる
と、レーザアニールを施す際などにアブレーションが起
きやすくなるので、グレインサイズの大きなポリシリコ
ン膜が得られなくなる。その結果、グレインサイズの小
ささに起因した電界効果移動度の低劣化が生じてしま
い、このような多結晶半導体層を用いた例えばTFT
は、その動作特性(特に電界効果移動度)が低劣化して
しまう。従って、上述のような数値範囲に水素濃度を設
定することが好ましい。ただし、このような水素濃度の
好適値は、その前提条件として、多結晶半導体層として
はp−Si半導体層であって、そのグレインサイズは50
nm〜 2μmで、これをTFTに用いる場合についての
数値である。
If the hydrogen concentration in the region up to 25 nm from this surface is too low, dangling bonds are increased and the trap density is increased, and as a result, the operation of a TFT or the like using such a polycrystalline semiconductor layer is increased. The characteristics are low degraded. On the other hand, when the hydrogen concentration is higher than the above numerical range, ablation easily occurs when performing laser annealing, etc., so that a polysilicon film having a large grain size cannot be obtained. As a result, the field-effect mobility is deteriorated due to the small grain size. For example, a TFT using such a polycrystalline semiconductor layer is used.
Has low operating characteristics (especially field-effect mobility). Therefore, it is preferable to set the hydrogen concentration within the above numerical range. However, such a preferable value of the hydrogen concentration is, as a prerequisite, a p-Si semiconductor layer as the polycrystalline semiconductor layer, and its grain size is 50
nm to 2 μm, which is a numerical value when this is used for a TFT.

【0024】なお、上述の水素濃度の更に好適な数値範
囲としては、その前提条件としてグレインサイズが 150
nm〜 2μmの多結晶シリコン半導体層でTFTに用い
られる場合に、その多結晶シリコン半導体層の表面側
(つまりゲート電極に対面する側)から深さ25nmの深
さまでの領域の水素濃度を、 1×1019〜 5×1019/cm
3 とし、それよりも深い領域の水素濃度を 1×1020/c
3 〜 5×1021/cm3に設定することが望ましい。
As a more preferable numerical range of the above hydrogen concentration, the grain size is 150
When a polycrystalline silicon semiconductor layer having a thickness of nm to 2 μm is used for a TFT, the hydrogen concentration in the region from the surface side (that is, the side facing the gate electrode) of the polycrystalline silicon semiconductor layer to the depth of 25 nm is 1 × 10 19 to 5 × 10 19 / cm
3 and the hydrogen concentration in the deeper region is 1 × 10 20 / c
It is desirable to set m 3 to 5 × 10 21 / cm 3 .

【0025】そして、上記のような水素濃度の多結晶半
導体層の製造方法としては、多結晶シリコン層などの多
結晶半導体を形成するための材料膜であるアモルファス
シリコン膜などの非晶質半導体膜にレーザーアニールを
施してその粒径を大きく成長させる際に、そのレーザー
ビームにより投入するエネルギー密度を低いエネルギー
から段階的に上げて行き、 3段階以上の異なったエネル
ギー密度でエネルギービームアニールを行ない、少なく
ともその複数段階のうち一段階のレーザーアニールでの
エネルギー密度とその前及び/又は後の段階のエネルギ
ー密度との差が50mJ/cm2 以下にすることにより、
粒径が大きくかつ均一な多結晶半導体を形成することが
できることを本発明者らは確認した。
Then, as a method of manufacturing a polycrystalline semiconductor layer having a hydrogen concentration as described above, an amorphous semiconductor film such as an amorphous silicon film which is a material film for forming a polycrystalline semiconductor such as a polycrystalline silicon layer is used. When the laser beam is annealed to increase the grain size, the energy density input by the laser beam is gradually increased from low energy, and the energy beam annealing is performed at three or more different energy densities. By setting the difference between the energy density of at least one of the plurality of steps of laser annealing and the energy density of the preceding and / or subsequent steps to 50 mJ / cm 2 or less,
The present inventors have confirmed that a polycrystalline semiconductor having a large grain size and a uniform size can be formed.

【0026】さらには、被アニール体の膜中水素濃度も
ビーム照射方向の膜表面から深さ方向に連続的あるいは
段階的に大であれば、水素放出に伴う膜の溶発を防ぐこ
とができ、最終的に高いエネルギー密度で結晶化するこ
とができるので、粒径の大きい多結晶体が得られる。従
って、高均一かつ高電界効果移動度のTFTを作製する
ことができる。
Furthermore, if the hydrogen concentration in the film of the annealed body is large continuously or stepwise in the depth direction from the film surface in the beam irradiation direction, it is possible to prevent ablation of the film due to hydrogen release. Finally, since it can be crystallized at a high energy density, a polycrystalline body having a large grain size can be obtained. Therefore, a TFT with high uniformity and high field effect mobility can be manufactured.

【0027】[0027]

【実施例】以下、本発明の多結晶半導体装置及び多結晶
半導体層の製造方法の実施例を、図面に基づいて詳細に
説明する。
Embodiments of the polycrystalline semiconductor device and the method for manufacturing a polycrystalline semiconductor layer according to the present invention will be described below in detail with reference to the drawings.

【0028】(実施例1)図1は、本発明の多結晶半導
体装置の構造を、その製造プロセスを追って説明する図
である。
(Embodiment 1) FIG. 1 is a diagram for explaining the structure of a polycrystalline semiconductor device of the present invention, following the manufacturing process thereof.

【0029】石英基板あるいはガラス基板を用いた基板
101の上にSiOx を成膜してバッファ層102を形
成する(a)。
A buffer layer 102 is formed by depositing SiO x on a substrate 101 using a quartz substrate or a glass substrate (a).

【0030】続いて、バッファ層102の上に、SiH
4 +H2 の雰囲気中で、 270℃〜 350℃の温度で、プラ
ズマCVDにより50nmの膜厚のa−Si:H膜103
を成膜する。
Then, on the buffer layer 102, SiH
A + Si: H film 103 having a film thickness of 50 nm by plasma CVD at a temperature of 270 ° C. to 350 ° C. in an atmosphere of 4 + H 2.
To form a film.

【0031】そしてこのa−Si−H膜103に、後述
するような要領でエキシマレーザを照射して、多段階E
LA(エキシマレーザアニール)を施す。このように多
段階ELAを施すことにより結晶化し、その形成された
p−Siは、その表面から25nmの深さにわたって、水
素濃度が 5×1018〜 1×1020/cm3 の範囲内に納まる
ような水素濃度となる(b)。
Then, the a-Si-H film 103 is irradiated with an excimer laser in a manner to be described later, and multi-step E is performed.
LA (excimer laser annealing) is performed. The p-Si thus formed was crystallized by performing multi-step ELA, and the hydrogen concentration was within the range of 5 × 10 18 to 1 × 10 20 / cm 3 over the depth of 25 nm from the surface. The hydrogen concentration is such that it can be accommodated (b).

【0032】なお本実施例においては、TFTの活性領
域の厚さは、設計上その表面から24nmまでの深さの領
域に形成されるものと考えられる。この深さは、TFT
の構造をシミュレートするコンピュータを用いたシミレ
ーションによって確認されている。
In the present embodiment, the thickness of the active region of the TFT is considered to be formed in a region having a depth of 24 nm from its surface in design. This depth is the TFT
It has been confirmed by computer simulations that simulate the structure of the.

【0033】そして、前記の図1(b)に示した多段階
ELA工程によって結晶粒径が成長してp−Si化し
た、このp−Si膜を、島状にPEP工程でパターング
して、多結晶シリコン半導体層104を形成する。そし
てその上及びバッファ層102の上ほぼ全面を覆うよう
にゲート絶縁膜105を形成する。このゲート絶縁膜1
05は、SiOX 、SiNX 等を用いて、プラズマCV
D、常圧CVD、ECR−CVD法等により形成する。
続いて、p−Si104のチャネル領域の上をゲート絶
縁膜105を介して覆うようにゲート電極106を形成
するこのゲート電極106の材料としては、Mo−Ta
や、Mo−W等の金属や、n+ p−Siを用いて、PE
P工程で形成することができる。そしてさらにゲート電
極106をマスクとして用いてセルフアラインでこのゲ
ート電極106から被覆されていない露出した部分のp
−Si104つまりp−Si104のソース領域及びド
レイン領域になるべき部分にn型あるいはp型によって
使い分けるがP+ あるいはB- などの不純物イオンを投
入する(c)。この投入方法としては、例えばイオン打
ち込み法やドーピング法を用いることができる。
Then, the p-Si film whose crystal grain size has grown and turned into p-Si by the multi-step ELA process shown in FIG. 1B is patterned into an island shape by the PEP process, A polycrystalline silicon semiconductor layer 104 is formed. Then, a gate insulating film 105 is formed so as to cover almost the entire surface thereof and the buffer layer 102. This gate insulating film 1
05 is plasma CV using SiO x , SiN x, etc.
D, atmospheric pressure CVD, ECR-CVD method or the like is used.
Subsequently, the gate electrode 106 is formed so as to cover the channel region of the p-Si 104 with the gate insulating film 105 interposed therebetween. The material of the gate electrode 106 is Mo-Ta.
PE using a metal such as Mo-W or n + p-Si
It can be formed in the P step. Then, using the gate electrode 106 as a mask, p of the exposed portion not covered by the gate electrode 106 is self-aligned.
Impurity ions such as P + or B are introduced into the −Si 104, that is, the portions to be the source region and the drain region of the p-Si 104, depending on the n-type or p-type (c). As the charging method, for example, an ion implantation method or a doping method can be used.

【0034】続いて、前記のイオン打ち込み法等により
打ち込まれた不純物イオンの活性化及びその時の膜損害
のリカバリー等のために、基板上に(c)の工程までに
作り込まれた構造物ほぼ全面にわたって熱アニール又は
エキシマレーザアニールを施す。この工程でのエネルギ
ー投入によっては、一般に前工程までに打ち込まれた不
純物イオンの活性化等の有効な効果以外には(b)で示
した多段階ELA工程における水素濃度の変化等はほと
んど生じることはなく、従って本発明に係る多結晶半導
体層の水素濃度はこの時点では悪影響を受けることは心
配ない。
Then, in order to activate the impurity ions implanted by the above-mentioned ion implantation method and recover the film damage at that time, almost all the structures built up to the step (c) on the substrate. Thermal annealing or excimer laser annealing is applied to the entire surface. Depending on the energy input in this step, generally, most of the changes in hydrogen concentration and the like in the multi-step ELA step shown in (b) occur in addition to the effective effects such as activation of the impurity ions implanted in the previous step. Therefore, there is no concern that the hydrogen concentration of the polycrystalline semiconductor layer according to the present invention will be adversely affected at this point.

【0035】続いて、ゲート電極106及びゲート絶縁
膜105ほぼ全面を覆うように層間絶縁膜107を形成
する。この層間絶縁膜107としては本発明ではSiO
x を用いた。そして、層間絶縁膜107及びゲート絶縁
膜105を貫通しその下に覆われていたp−Si層10
4のチャネル領域108の両脇のソース領域109及び
ドレイン領域110の上面をそれぞれ露出させるよう
に、コンタクトホール111、112をそれぞれ穿設す
る(d)。
Then, an interlayer insulating film 107 is formed so as to cover almost the entire surface of the gate electrode 106 and the gate insulating film 105. As the interlayer insulating film 107, SiO is used in the present invention.
x was used. Then, the p-Si layer 10 that penetrates the interlayer insulating film 107 and the gate insulating film 105 and is covered thereunder is formed.
Contact holes 111 and 112 are formed so that the upper surfaces of the source region 109 and the drain region 110 on both sides of the fourth channel region 108 are exposed (d).

【0036】続いて、前記のコンタクトホール111、
112それぞれを通って各々ソース領域109、ドレイ
ン領域110に接続されるソース電極113、ドレイン
電極114を各々形成する。このソース電極113、ド
レイン電極114は、Al、Al−Si、Mo、等の金
属膜から形成することができる。またその成膜方法とし
ては、例えば本実施例の如くスパッタ法により形成でき
る(e)。
Then, the contact holes 111,
A source electrode 113 and a drain electrode 114, which are connected to the source region 109 and the drain region 110 respectively through 112, are formed. The source electrode 113 and the drain electrode 114 can be formed from a metal film of Al, Al-Si, Mo, or the like. As a film forming method, for example, the film can be formed by the sputtering method as in this embodiment (e).

【0037】このようにして、その主要部が上記の図1
(e)に示すような構造に形成された、本発明に係る多
結晶半導体装置が完成する。
In this way, the main part of FIG.
The polycrystalline semiconductor device according to the present invention having the structure as shown in (e) is completed.

【0038】このように多結晶半導体層(本実施例では
p−Si層104)の水素濃度を、チャネル領域におけ
る電流が流れる活性領域の水素濃度をその活性領域より
深い領域における水素濃度よりも低い濃度分布、具体的
には水素濃度を 5×1018〜 1×1020/cm3 の範囲内に
納まるような水素濃度に形成することにより、下記に示
すようにしきい値電圧をはじめとして半導体装置の動作
特性を高精度に制御して均一なものとし、かつその電界
効果移動度も高く高速応答特性に優れたものとすること
ができる。
As described above, the hydrogen concentration of the polycrystalline semiconductor layer (p-Si layer 104 in this embodiment) is lower than the hydrogen concentration of the active region where current flows in the channel region, which is deeper than the active region. By forming the concentration distribution, specifically, the hydrogen concentration within the range of 5 × 10 18 to 1 × 10 20 / cm 3 , the semiconductor device including the threshold voltage as shown below is formed. It is possible to control the operating characteristics of (1) with high accuracy to make them uniform, and to have high field-effect mobility and excellent high-speed response characteristics.

【0039】次に、上記のような本発明に係る多結晶半
導体装置の主要部である多結晶半導体層を製造するため
の製造方法について述べる。
Next, a manufacturing method for manufacturing the polycrystalline semiconductor layer which is the main part of the above-described polycrystalline semiconductor device according to the present invention will be described.

【0040】図2に示すように、無アルカリガラスのよ
うな絶縁性の基板201上に、バッファ層202を形成
した後に、a−Si−H(水素化アモルファスシリコ
ン)膜203を形成する。バッファ層202としては、
本実施例では絶縁膜であるSiOx を用いた。バッファ
層2及びa−Si−H膜203の堆積にはプラズマCV
D法を用いた。a−Si−H膜203は、原料ガスSi
4 +H2 を用いて、基板温度 270℃で堆積し、膜厚を
50nmに形成する。
As shown in FIG. 2, a buffer layer 202 is formed on an insulating substrate 201 such as alkali-free glass, and then an a-Si-H (hydrogenated amorphous silicon) film 203 is formed. As the buffer layer 202,
In this embodiment, SiO x which is an insulating film is used. Plasma CV is used for depositing the buffer layer 2 and the a-Si-H film 203.
Method D was used. The a-Si-H film 203 is a source gas Si.
Using H 4 + H 2 , deposit at a substrate temperature of 270 ° C.
Form to 50 nm.

【0041】この膜に対して、光ビーム204を照射す
る。この光ビーム204にはエキシマレーザやArレー
ザ等のレーザビームを好適に用いることができる。ある
いは、この他にもエネルギービームとしては電子ビーム
を好適に用いることができることは言うまでもない。
A light beam 204 is applied to this film. A laser beam such as an excimer laser or an Ar laser can be preferably used as the light beam 204. Alternatively, needless to say, an electron beam can be preferably used as the energy beam.

【0042】このa−Si−H膜203に、例えばXe
Clエキシマレーザ(波長: 308nm)ビームを用い
て、図3に示すように第1のエネルギー密度75mJ/c
2 から照射を開始して段階的に25mJ/cm2 ずつエ
ネルギー密度を増加しながら 8段階にわたってレーザビ
ーム照射を繰り返した。
For example, Xe is formed on the a-Si-H film 203.
Using a Cl excimer laser (wavelength: 308 nm) beam, the first energy density is 75 mJ / c as shown in FIG.
Irradiation was started from m 2 and the laser beam irradiation was repeated for 8 steps while gradually increasing the energy density by 25 mJ / cm 2 .

【0043】XeClエキシマレーザには、例えばビー
ム径 2.5mm角、発振周波数30Hzのビームを用いて、
図4に示すように、そのビーム401を被アニール体4
02(本実施例ではa−Si−H膜203)に掃引(走
査)させながら照射する。図4(a)のようにビーム4
01を往復させて照射する方法によれば照射時間を短く
することができる。
For the XeCl excimer laser, for example, a beam having a beam diameter of 2.5 mm square and an oscillation frequency of 30 Hz is used.
As shown in FIG.
02 (a-Si-H film 203 in this embodiment) is irradiated while being swept (scanned). Beam 4 as shown in FIG.
The irradiation time can be shortened by the method of irradiating 01 back and forth.

【0044】一方、図4(b)のようにビーム401を
一方向のみ掃引させて照射する方法によれば、ビーム4
01の重なり方向が常に同じであるので、図4(a)の
場合に比べてより均一に被アニール体402を結晶化さ
せることができる。
On the other hand, according to the method of irradiating the beam 401 by sweeping it in only one direction as shown in FIG.
Since the overlapping direction of 01 is always the same, the object to be annealed 402 can be crystallized more uniformly than in the case of FIG.

【0045】掃引速度vは、被アニール体402の膜の
一箇所あたりの同一エネルギー密度による照射回数に関
係するので、X線回折による結果から( 1, 1, 1)方
向の回折強度の大きい、すなわち結晶化率の高い10回か
ら25回照射になるような速度3〜 7.5mm/sに設定す
る。例えば、10回照射になるようにするには、ビームが
2.5mm、周波数が30Hzであり、掃引速度は 7.5m
m/sに設定する。
Since the sweep speed v is related to the number of times of irradiation with the same energy density per part of the film of the object to be annealed 402, the diffraction intensity in the (1, 1, 1) direction is large from the result of X-ray diffraction. That is, the speed is set to 3 to 7.5 mm / s so that the irradiation is performed 10 to 25 times with high crystallization rate. For example, to get 10 irradiations, the beam
2.5mm , frequency is 30Hz, sweep speed is 7.5m
Set to m / s.

【0046】第2段階の照射では、図3に示すように第
2のエネルギー密度 100mJ/cm2 のレーザ光を照射
する。引き続き、第3のエネルギー密度 125mJ/cm
2 、第4段階目のエネルギー密度 150mJ/cm2 、・・
・・、第8のエネルギー密度 250mJ/cm2 と、順次エ
ネルギー密度を変化させてレーザ光を照射する。このよ
うに、常にそれぞれのエネルギー密度が、 (第n+1のエネルギー密度)−(第nのエネルギー密
度)=25mJ/cm2 (n=1、2、3、4、5、6、7) となるように、50mJ/cm2 以下の一定の増分でエネ
ルギー密度を変えて照射を繰り返す。このようにエネル
ギー密度の増分を50mJ/cm2 以下にしながらエネル
ギー密度を増加しつつ、複数段階にわたってエネルギー
ビームを照射することによって、水素の放出に伴った形
成途中の多結晶半導体層の表面からの加熱部分の溶発を
抑制することができるので、高いエネルギーでの多結晶
半導体層の結晶化を実現することができる。
In the second stage irradiation, as shown in FIG. 3, a laser beam having a second energy density of 100 mJ / cm 2 is irradiated. Continuously, 3rd energy density 125mJ / cm
2 , the energy density of the 4th stage 150mJ / cm 2 , ...
..., and the energy density of 250 mJ / cm 2 of the eighth, by changing the sequential energy density is irradiated with laser light. Thus, each energy density is always (n + 1th energy density)-(nth energy density) = 25 mJ / cm 2 (n = 1, 2, 3, 4, 5, 6, 7) As described above, the irradiation is repeated while changing the energy density at a constant increment of 50 mJ / cm 2 or less. By irradiating the energy beam over a plurality of stages while increasing the energy density while keeping the energy density increment at 50 mJ / cm 2 or less, the polycrystalline semiconductor layer from the surface of the polycrystalline semiconductor layer which is being formed due to the release of hydrogen is removed. Since the ablation of the heated portion can be suppressed, the crystallization of the polycrystalline semiconductor layer with high energy can be realized.

【0047】このようにして得られたp−Si層の水素
濃度を図12(a)に示す。チャネル領域における電流
が流れる活性領域の水素濃度を、その活性領域よりも深
い領域における水素濃度よりも低い濃度分布、具体的に
は 5×1018〜 1×1020/cm3 に収まり、表面から25n
mよりも深い領域の水素濃度は 1×1020/cm3 以上に
なる。このp−Siのグレインサイズは 800nmであ
る。このような水素分布を持つp−Si層を用いて 5イ
ンチの基板にW/L=10(μm)/10(μm)でアレイ
状に 100個のTFTを作製すると、その特性は、μFE
130± 5cm2 /V、しきい値電圧Vth= 3± 0.5
[V]となり、半導体装置としての動作特性を高精度に
制御して均一なものとし、かつ高い電界効果移動度で高
速応答性に優れたものとすることができることが確認さ
れた。
The hydrogen concentration of the p-Si layer thus obtained is shown in FIG. 12 (a). The hydrogen concentration in the active region in which the current flows in the channel region falls within a concentration distribution lower than the hydrogen concentration in the region deeper than the active region, specifically 5 × 10 18 to 1 × 10 20 / cm 3 , 25n
The hydrogen concentration in the region deeper than m is 1 × 10 20 / cm 3 or more. The grain size of this p-Si is 800 nm. Using a p-Si layer having such a hydrogen distribution to fabricate 100 TFTs in an array on a 5-inch substrate with W / L = 10 (μm) / 10 (μm), the characteristics are μ FE =
130 ± 5cm 2 / V, threshold voltage Vth = 3 ± 0.5
It became [V], and it was confirmed that the operating characteristics of the semiconductor device can be controlled with high accuracy to be uniform, and the field effect mobility can be high and the high-speed response can be excellent.

【0048】一方、比較のために、 450℃の熱アニール
を施した後に 250cm2 /V−sでレーザアニールして
p−Si層を形成したところ、水素分布は図12(b)
のように水素濃度が低濃度領域で一定となった。このよ
うな水素分布のp−Si層を用いてTFTを作製しその
特性を上記同様に確認したところ、μFE= 100±20cm
2 /V、しきい値電圧Vth= 3± 2[V]となり、上記
の本発明に係る半導体装置と比べてばらつきがμFEで約
4倍、しきい値電圧Vthでも約 4倍と、著しく大きくな
ることが確認された。このように、従来の半導体装置の
場合には、それをTFTアレイとして形成するとそのア
レイ全体の特性は不均一になる。
On the other hand, for comparison, when thermal annealing was performed at 450 ° C. and then laser annealing was performed at 250 cm 2 / V-s to form a p-Si layer, the hydrogen distribution was as shown in FIG. 12 (b).
As described above, the hydrogen concentration became constant in the low concentration region. A TFT was manufactured by using a p-Si layer having such a hydrogen distribution, and its characteristics were confirmed in the same manner as above. Μ FE = 100 ± 20 cm
2 / V, the threshold voltage Vth = 3 ± 2 [V], and the variation is approximately μ FE in comparison with the semiconductor device according to the present invention.
It was confirmed that it was significantly increased by four times and the threshold voltage Vth was about four times. Thus, in the case of the conventional semiconductor device, when it is formed as a TFT array, the characteristics of the entire array become non-uniform.

【0049】しかし、本発明によれば、高いμFEでかつ
アレイ全体の特性もばらつきの極めて少ない均一なTF
Tアレイのような半導体装置を実現することができる。
However, according to the present invention, a uniform TF having a high μ FE and an extremely small variation in the characteristics of the entire array is obtained.
A semiconductor device such as a T array can be realized.

【0050】このような本発明の半導体装置は、大面積
にわたってアレイ状に素子が多数形成されており、それ
らの素子の特性の高精度な均一性が要求される、例えば
アクティブマトリックス型液晶表示装置の画素部スイッ
チング素子や駆動回路に用いられるような半導体装置に
好適である。
In such a semiconductor device of the present invention, a large number of elements are formed in an array over a large area, and highly accurate uniformity of the characteristics of these elements is required, for example, an active matrix type liquid crystal display device. It is suitable for semiconductor devices such as those used in the pixel section switching element and the driving circuit.

【0051】(実施例2)この第2の実施例では、本発
明を逆スタガ型TFTに適用した場合について、図13
に基づいて述べる。
(Embodiment 2) In the second embodiment, the case where the present invention is applied to an inverted stagger type TFT will be described with reference to FIG.
Based on.

【0052】基板1301上に、ゲート電極1302を
形成する。このゲート電極1302の材料としては、M
o−TaやMo−Wを用いる。そしてそれを含む基板上
を覆うようにゲート絶縁膜1303を形成する。続いて
その上に、第1のa−Si:H膜1304を成膜する。
この第1のa−Si:H膜1304の膜厚は25nmで、
450℃の成膜温度で、水素濃度の低い膜となるように堆
積させる。
A gate electrode 1302 is formed on the substrate 1301. The material of the gate electrode 1302 is M
o-Ta or Mo-W is used. Then, a gate insulating film 1303 is formed so as to cover the substrate including it. Then, a first a-Si: H film 1304 is formed thereon.
The film thickness of the first a-Si: H film 1304 is 25 nm,
Deposition is performed at a film forming temperature of 450 ° C. so as to form a film having a low hydrogen concentration.

【0053】そしてこの第1のa−Si:H膜1304
に、本発明に係るレーザービーム1305を多段階照射
する。このとき、低いエネルギーから高いエネルギーへ
と段階的に変化させてレーザービーム(ELA)130
5aを照射する。その結果、第1のa−Si:H膜13
04は膜厚が薄く水素濃度も低いので、こうして得られ
た第1のp−Si膜1306は、均一にp−Si化した
膜でありその水素濃度も低くなる(図13(a))。
Then, the first a-Si: H film 1304 is formed.
Then, the laser beam 1305 according to the present invention is irradiated in multiple steps. At this time, the laser beam (ELA) 130 is changed stepwise from low energy to high energy.
Irradiate 5a. As a result, the first a-Si: H film 13
Since No. 04 has a thin film thickness and a low hydrogen concentration, the first p-Si film 1306 thus obtained is a uniformly p-Si film and the hydrogen concentration is low (FIG. 13A).

【0054】続いて、第2のa−Si:H膜1307を
上記と同様の方法で成膜し、これに今度は上記よりも低
い照射エネルギーでレーザビーム1305bを照射し
て、結晶化させてp−Si化する(図13(b))。こ
のとき、第2のa−Si:H膜1307には低いパワー
でレーザビーム1305bを照射して結晶化させている
ので、これにより得られる第2のp−Si膜1308は
水素量が多くなる。こうして形成された第2のp−Si
膜1308と第1のp−Si膜1306とで、合計50n
mの膜厚の活性層1309が得られる。従ってこの活性
層1309は、電流が流れる活性領域が存在するゲート
電極に接する表面から25nmの深さまでの領域が含まれ
ている第1のp−Si膜1306は水素が低濃度で、そ
れよりも深い領域である第2のp−Si膜1308は前
記の第1のp−Si膜1306よりも水素が高濃度であ
る。このとき第1のa−Si:H+ELAと第2のa−
Si:H+ELAとの界面の汚染を防ぐために真空一貫
で行なう。
Subsequently, a second a-Si: H film 1307 is formed by the same method as described above, and this time, a laser beam 1305b is irradiated with an irradiation energy lower than the above to crystallize the film. It becomes p-Si (FIG. 13B). At this time, since the second a-Si: H film 1307 is irradiated with the laser beam 1305b with low power to be crystallized, the second p-Si film 1308 obtained by this has a large amount of hydrogen. . The second p-Si thus formed
The film 1308 and the first p-Si film 1306 have a total of 50 n
An active layer 1309 having a thickness of m is obtained. Therefore, in the active layer 1309, the first p-Si film 1306 has a low concentration of hydrogen, and the first p-Si film 1306 has a region from the surface in contact with the gate electrode where the active region in which current flows exists to a depth of 25 nm The second p-Si film 1308, which is a deep region, has a higher hydrogen concentration than the first p-Si film 1306. At this time, the first a-Si: H + ELA and the second a-
Consistent vacuum processing is performed to prevent contamination of the interface with Si: H + ELA.

【0055】そして、この活性層1309のチャネル領
域の上を覆うように、チャネルエッチングストッパ13
10を形成する。このチャネルエッチングストッパ13
10は、SiNx 、SiOx 等の材料を用いて形成され
る。
Then, the channel etching stopper 13 is formed so as to cover the channel region of the active layer 1309.
Form 10. This channel etching stopper 13
10 is formed using a material such as SiN x or SiO x .

【0056】そして活性層1309のソース領域・ドレ
イン領域それぞれを、不純物イオン注入法等により形成
する。
Then, each of the source region and the drain region of the active layer 1309 is formed by the impurity ion implantation method or the like.

【0057】そしてこのソース領域・ドレイン領域それ
ぞれの上を覆うように各々オーミックコンタクト層13
11a、1311bを形成する。本実施例では、n+
−Si膜を材料として用いて形成した。
Then, ohmic contact layers 13 are formed so as to cover the source and drain regions, respectively.
11a and 1311b are formed. In this embodiment, n + a
-Si film was used as a material.

【0058】そしてこのオーミックコンタクト層131
1a、1311bを介して活性層1309のソース領
域、ドレイン領域にそれぞれ接続されるソース電極13
12、ドレイン電極1313を形成する。
Then, this ohmic contact layer 131
A source electrode 13 connected to the source region and the drain region of the active layer 1309 via 1a and 1311b, respectively.
12 and the drain electrode 1313 are formed.

【0059】このように、本発明を逆スタガ型TFTに
適用した場合でも、活性領域の水素濃度をそれよりも深
い領域(バックチャネル側)の水素濃度よりも小さくす
ることができ、高電界効果移動度でかつTFT素子アレ
イを形成したときに均一な特性を実現できる。
As described above, even when the present invention is applied to the inverted stagger type TFT, the hydrogen concentration in the active region can be made lower than the hydrogen concentration in the region deeper than that (the back channel side), and the high electric field effect can be obtained. It is possible to realize mobility and uniform characteristics when a TFT element array is formed.

【0060】(実施例3)図7は、本発明に係る第2の
実施例の多結晶半導体層(ここでは具体的にはTFTに
用いられる多結晶シリコン薄膜)の製造方法における、
レーザービームのエネルギー密度を変えつつ照射する方
法を示す図である。
(Embodiment 3) FIG. 7 shows a second embodiment of the method for producing a polycrystalline semiconductor layer (specifically, a polycrystalline silicon thin film used for a TFT here) according to the present invention.
It is a figure which shows the method of irradiating, changing the energy density of a laser beam.

【0061】図2に示した第1の実施例と同様にして、
基板上201にバッファ層202、a−Si−H膜20
3を形成し、そのa−Si−H膜203に表面から光ビ
ーム204を照射する。このような工程の流れは第1の
実施例と同様である。
Similar to the first embodiment shown in FIG. 2,
The buffer layer 202 and the a-Si-H film 20 are formed on the substrate 201.
3 is formed, and the a-Si-H film 203 is irradiated with the light beam 204 from the surface. The flow of such steps is similar to that of the first embodiment.

【0062】しかして、第1の実施例では各段階ごとの
エネルギー密度が、 (第n+1のエネルギー密度)−(第nのエネルギー密
度)=25mJ/cm2 (n=1、2、3、4、5、6、7) となるように、一定の増分25mJ/cm2 でエネルギー
密度を変えて照射を繰り返したが、本実施例では、図7
に示すように、各段階ごとのエネルギー密度の差つまり
エネルギー密度の増大分が、 (第n+1のエネルギー密度)−(第nのエネルギー密
度)=50mJ/cm2 (n=1、2、3) となるように一定の増分、つまり本発明に係る増分の最
大値である50mJ/cm2 で一定の増分にして 4段階の
エネルギー密度を変えた照射を繰り返し、a−Si−H
膜203を結晶化させた。
In the first embodiment, however, the energy density at each stage is (n + 1th energy density)-(nth energy density) = 25 mJ / cm 2 (n = 1, 2, 3, 4) 5, 6, 7), the irradiation was repeated by changing the energy density at a constant increment of 25 mJ / cm 2 , but in this example, as shown in FIG.
As shown in, the difference in energy density at each stage, that is, the increment of energy density, is (n + 1th energy density) − (nth energy density) = 50 mJ / cm 2 (n = 1, 2, 3) Irradiation at a constant increment, that is, at a constant increment of 50 mJ / cm 2 which is the maximum value of the increment according to the present invention, the energy density is changed in four steps, and a-Si-H
The film 203 was crystallized.

【0063】すなわち、第1のレーザ光照射のエネルギ
ー密度を75mJ/cm2 とし、引き続き第2のレーザ光
照射のエネルギー密度を 125mJ/cm2 、第3のエネ
ルギー密度を 175mJ/cm2 、第4のエネルギー密度
を 225mJ/cm2 で照射する。このような照射方法に
よっても、第1の実施例に記述したものと同様な水素分
布を示すので、良好なTFT特性を備えていることが確
認できた。
That is, the energy density of the first laser light irradiation is 75 mJ / cm 2 , the energy density of the second laser light irradiation is 125 mJ / cm 2 , the third energy density is 175 mJ / cm 2 , and the fourth At an energy density of 225 mJ / cm 2 . Even with such an irradiation method, the hydrogen distribution similar to that described in the first embodiment was exhibited, and thus it was confirmed that the TFT characteristics were excellent.

【0064】図5は、エネルギー密度の増分と( 1,
1, 1)回折強度により計測された結晶化率との関係を
示すグラフである。同図からも一目瞭然で明らかなよう
に、エネルギー密度の増分が50mJ/cm2 よりも大き
くなると、( 1, 1, 1)回折強度は急激に減少してい
る。このことから、結晶化率の高い多結晶半導体層を得
るためには、上記のエネルギービーム照射工程における
エネルギー密度の増分は50mJ/cm2 以下が好適であ
ることが分る。逆にそれ以上では、結晶化率は極めて低
劣化している。
FIG. 5 shows the increments of energy density and (1,
1, 1) A graph showing the relationship with the crystallization rate measured by the diffraction intensity. As is clear from the figure, when the energy density increment is larger than 50 mJ / cm 2 , the (1, 1, 1) diffraction intensity sharply decreases. From this, it can be seen that in order to obtain a polycrystalline semiconductor layer having a high crystallization rate, the increment of the energy density in the above energy beam irradiation step is preferably 50 mJ / cm 2 or less. On the other hand, above that, the crystallization rate is extremely low.

【0065】一方、上記の本発明に係る製造方法に対す
る比較例として、図6に示すように、第1のエネルギー
密度を75mJ/cm2 で照射して、次に第2のエネルギ
ー密度 150mJ/cm2 で照射する。次に第3のエネル
ギー密度 250mJ/cm2 で照射する場合について実験
を行なった。ここで、(第n+1のエネルギー密度)−
(第nのエネルギー密度)=ΔEn mJ/cm2 と定義
すると、 ΔE1 =75mJ/cm2 、ΔE2 = 100mJ/cm2 であり、どの段階においてもエネルギー密度が、 (第n+1のエネルギー密度)−(第nのエネルギー密
度)>50mJ/cm2 である。つまり各段階ごとのエネルギー密度の増加分
は、本発明とは異なり、本発明よりも大きい値に設定し
た。
On the other hand, as a comparative example to the above-described manufacturing method according to the present invention, as shown in FIG. 6, the first energy density is irradiated at 75 mJ / cm 2 , and then the second energy density is 150 mJ / cm 2. Irradiate with 2 . Next, an experiment was performed for the case of irradiation with the third energy density of 250 mJ / cm 2 . Here, (n + 1th energy density) −
When (the energy density of n) = is defined as ΔE n mJ / cm 2, ΔE 1 = 75mJ / cm 2, a ΔE 2 = 100mJ / cm 2, the energy density at any stage, ((n + 1) th energy density )-(Nth energy density)> 50 mJ / cm 2 . That is, the increment of the energy density at each stage is set to a value larger than that of the present invention, unlike the present invention.

【0066】このようにエネルギー密度の増分が50mJ
/cm2 以上の多段階のレーザ光を照射すると、それに
より、形成された多結晶半導体層の表面に凹凸が生じ
て、均一に結晶化できなかった。
In this way, the increment of energy density is 50 mJ
Irradiation of multi-stage laser light of / cm 2 or more caused unevenness on the surface of the formed polycrystalline semiconductor layer, and uniform crystallization could not be performed.

【0067】上記のような実施例の多結晶シリコン半導
体層および比較例の多結晶シリコン半導体層を用いてそ
れぞれnチャネルのコプラナ型TFTを別々に作製し、
それらの動作特性および均一性を評価し、比較した。
N-channel coplanar TFTs were separately manufactured using the polycrystalline silicon semiconductor layer of the above-mentioned example and the polycrystalline silicon semiconductor layer of the comparative example.
Their operating characteristics and uniformity were evaluated and compared.

【0068】図2に示したような本発明に係る製造方法
で形成した多結晶半導体層を用いたTFTの特性は、電
界効果移動度が 130± 5cm2 /V・s、しきい値電圧
Vthが 3± 0.5Vであり、均一で、かつ電界効果移動度
の高いTFTを実現できることが分かった。
As for the characteristics of the TFT using the polycrystalline semiconductor layer formed by the manufacturing method according to the present invention as shown in FIG. 2, the field effect mobility is 130 ± 5 cm 2 / Vs, and the threshold voltage Vth is Is 3 ± 0.5 V, and it has been found that a uniform and high field-effect mobility TFT can be realized.

【0069】一方、図6に示したようにエネルギー密度
の増分を50mJ/cm2 以上としたエネルギービーム照
射で結晶化させて得た多結晶半導体層を用いたTFTの
特性は、電界効果移動度が70±15mJ/cm2 /V・
s、しきい値電圧Vthが 3± 1.5Vであり、電界効果移
動度が低く、ばらつきも大きかった。
On the other hand, as shown in FIG. 6, the characteristics of the TFT using the polycrystalline semiconductor layer obtained by crystallization by the energy beam irradiation with the energy density increment of 50 mJ / cm 2 or more are the field effect mobility. Is 70 ± 15 mJ / cm 2 / V ・
s, the threshold voltage Vth was 3 ± 1.5 V, the field effect mobility was low, and the variation was large.

【0070】このように、少なくとも 3段階以上の異な
ったエネルギー密度でアニールを行なって、第n+1の
エネルギー密度が第nのエネルギー密度よりも大きくな
るように照射し、エネルギー密度が第n+ 1のエネルギ
ー密度と第nのエネルギー密度との差が50mJ/cm2
以下であるような多段階レーザービームアニールを行な
って多結晶半導体層を形成することにより、最終的に高
いエネルギー密度で結晶化させることができるので、表
面が平坦かつ粒径が大きく、電界効果移動度の高い、高
性能な多結晶半導体層が得られる。また、p−Siの水
素分布は図12(a)のようになる。すなわち、このよ
うな本発明に係る多結晶半導体層(本実施例では多結晶
シリコン層)を用いてTFTを作製した場合、電界効果
移動度が高くかつ均一性の高いTFTを実現できる。
In this way, annealing is performed at different energy densities of at least three steps or more, and irradiation is performed so that the (n + 1) th energy density is higher than the nth energy density, and the energy density is the n + 1th energy. The difference between the density and the nth energy density is 50 mJ / cm 2
By performing a multi-step laser beam annealing as described below to form a polycrystalline semiconductor layer, it is possible to finally crystallize at a high energy density, so that the surface is flat and the grain size is large, and the field effect transfer is achieved. A high-performance and high-performance polycrystalline semiconductor layer can be obtained. The hydrogen distribution of p-Si is as shown in FIG. That is, when a TFT is manufactured using such a polycrystalline semiconductor layer (polycrystalline silicon layer in this example) according to the present invention, a TFT having high field effect mobility and high uniformity can be realized.

【0071】特に本実施例のようにエネルギー密度の増
分が一定である場合にその増分を好適値の最大値である
50mJ/cm2 にすることにより、レーザービーム照射
の段階数を最小にすることができ、短時間のレーザービ
ームアニールで電界効果移動度が高くかつ均一性の高い
TFTを作製することができた。
Particularly when the increment of the energy density is constant as in this embodiment, the increment is the maximum value of the preferable values.
By setting it to 50 mJ / cm 2 , the number of steps of laser beam irradiation can be minimized, and a TFT having high field effect mobility and high uniformity can be manufactured by laser beam annealing for a short time.

【0072】(実施例4)図2に示した第1の実施例と
同様に基板201上にバッファ層202を形成しさらに
この上にa−Si−H膜203を膜厚50nmとして堆積
させる。このa−Si−H膜203はプラズマCVD法
を用いて 300℃以下で成膜する。
(Embodiment 4) Similar to the first embodiment shown in FIG. 2, a buffer layer 202 is formed on a substrate 201, and an a-Si-H film 203 is deposited thereon to a film thickness of 50 nm. This a-Si-H film 203 is formed at 300 [deg.] C. or lower by using the plasma CVD method.

【0073】そして、図8に示したように、先づ第1の
エネルギー密度75mJ/cm2 でエキシマレーザビーム
を照射する。次に第2のエネルギー密度 100mJ/cm
2 で照射する。ここでも、(第n+1のエネルギー密
度)−(第nのエネルギー密度)=ΔEn mJ/cm2
と定義すると、ΔE1 =25mJ/cm2 である。そして
次にΔE2 =50mJ/cm2 として第3のエネルギー密
度 150mJ/cm2 でエキシマレーザビームを照射し、
続いてΔE3 =75mJ/cm2 として第4のエネルギー
密度 225mJ/cm2 で照射する。
Then, as shown in FIG. 8, the excimer laser beam is first irradiated with the first energy density of 75 mJ / cm 2 . Second energy density 100mJ / cm
Irradiate with 2 . Also in this case, (n + 1th energy density)-(nth energy density) = ΔE n mJ / cm 2
When defined as, ΔE 1 = 25 mJ / cm 2 . And then at ΔE 2 = 50mJ / cm 2 as the third energy density 150 mJ / cm 2 irradiated with the excimer laser beam,
Subsequently, irradiation is performed at a fourth energy density of 225 mJ / cm 2 with ΔE 3 = 75 mJ / cm 2 .

【0074】このように、複数回のエキシマレーザビー
ム照射の各段階ごとにエネルギー密度の増分ΔEn を一
定にせずに少なくとも 1つの段階においてエネルギー密
度の増分が50mJ/cm2 の範囲内で増加させる段階を
含み、それ以後またはそれ以前の段階は50mJ/cm2
以上でもよく、段階的にエネルギー密度の増分ΔEn
体を大きくして行く。つまり本実施例のエキシマレーザ
ビーム照射方法はエネルギー密度の増分が50mJ/cm
2 以下である段階を含んでそれから徐々にエネルギー密
度の増分を大きくしていくことが特徴である。
In this way, the energy density increment ΔE n is not made constant at each step of multiple excimer laser beam irradiation, but the energy density increment is increased within a range of 50 mJ / cm 2 in at least one step. 50 mJ / cm 2 including steps, and steps before and after
Alternatively, the energy density increment ΔE n itself may be gradually increased. That is, in the excimer laser beam irradiation method of this embodiment, the energy density increment is 50 mJ / cm.
The feature is that the increment of the energy density is gradually increased after the step including 2 or less.

【0075】このような第3の実施例の製造方法によれ
ば、エネルギー密度の増分を上記の第1および第2の実
施例のような固定した方法よりも、短時間のアニール時
間で均一性が高くかつ移動度の良好な多結晶シリコン半
導体層を用いたp−SiTFTを得ることができる。
According to the manufacturing method of the third embodiment, the uniformity of the energy density can be improved in a shorter annealing time than the fixed method of the first and second embodiments. It is possible to obtain a p-SiTFT using a polycrystalline silicon semiconductor layer having a high mobility and good mobility.

【0076】次に、被アニール体の膜中の水素分布に注
目する。
Next, attention is paid to hydrogen distribution in the film of the object to be annealed.

【0077】被アニール体であるa−Si−H膜203
のn段階目での膜中水素濃度がレーザービームの照射方
向の表面から深さ方向に連続的もしくは段階的に大きく
なるように、最適な膜厚及び照射するエネルギー密度を
決定する。
A-Si-H film 203 which is an object to be annealed
The optimum film thickness and the energy density for irradiation are determined so that the hydrogen concentration in the film at the n-th step increases continuously or stepwise in the depth direction from the surface in the irradiation direction of the laser beam.

【0078】例えば、上記のようなエネルギー密度で順
次照射を行なうことにより、膜中水素濃度は図9(a)
〜(c)のような分布を持つ。
For example, by sequentially performing the irradiation with the energy density as described above, the hydrogen concentration in the film is shown in FIG.
It has a distribution like (c).

【0079】図9(a)に、第1のエネルギー密度75m
J/cm2 で照射した後の膜中水素濃度を、図9(b)
に第2のエネルギー密度 100mJ/cm2 で照射した後
の膜中水素濃度を、図9(c)に第3のエネルギー密度
150mJ/cm2 で照射した後の膜中水素濃度を示す。
このように膜厚方向に徐々に水素濃度が高くなるように
被アニール体であるa−Si−H膜203に対してレー
ザビーム照射を繰り返す。このようにして順次レーザ光
を照射していくことにより、最終的に高いエネルギー密
度 225mJ/cm2 でレーザビームを照射することがで
き、その結果、粒径が 800nm程度と大きい多結晶シリ
コン層を得ることができる。
FIG. 9A shows the first energy density of 75 m.
The hydrogen concentration in the film after irradiation with J / cm 2 is shown in FIG. 9 (b).
The hydrogen concentration in the film after irradiation with the second energy density of 100 mJ / cm 2 was measured in Fig. 9 (c).
The hydrogen concentration in the film after irradiation with 150 mJ / cm 2 is shown.
In this way, laser beam irradiation is repeated on the a-Si-H film 203 which is the object to be annealed so that the hydrogen concentration gradually increases in the film thickness direction. By successively irradiating the laser beam in this way, it is possible to finally irradiate the laser beam with a high energy density of 225 mJ / cm 2 , and as a result, a polycrystalline silicon layer having a large grain size of about 800 nm can be formed. Obtainable.

【0080】上記のような水素濃度の分布を持つ多結晶
半導体層(本実施例では多結晶シリコン層)に対してレ
ーザビームを順次照射することにより、そのレーザービ
ーム照射による多結晶半導体層からの水素の放出に伴な
う表面の溶発を抑えることができるので、その多結晶半
導体層の表面は平坦性が高くかつ結晶性の高いものとな
る。そして得られたp−Siの水素濃度分布は、図12
(a)と同様なものが得られるので、高均一、高電界効
果移動度のTFTが得られる。
The polycrystalline semiconductor layer (polycrystalline silicon layer in this embodiment) having the above hydrogen concentration distribution is sequentially irradiated with a laser beam, so that the polycrystalline semiconductor layer is irradiated with the laser beam. Since the ablation of the surface due to the release of hydrogen can be suppressed, the surface of the polycrystalline semiconductor layer has high flatness and high crystallinity. The obtained hydrogen concentration distribution of p-Si is shown in FIG.
Since the same thing as (a) is obtained, a TFT with high uniformity and high field effect mobility can be obtained.

【0081】一方、上記と同じ膜厚50nmのa−Si−
H膜203を結晶化させる場合、次のような従来の方法
でレーザービームを照射すると、そのレーザービームが
照射された部分のa−Si−H膜203は表面から深さ
方向に溶発してしまうため、良好な多結晶シリコン膜が
得られない。
On the other hand, the same film thickness of 50 nm a-Si-
When the H film 203 is crystallized, when the laser beam is irradiated by the following conventional method, the a-Si-H film 203 in the portion irradiated with the laser beam is ablated from the surface in the depth direction. Therefore, a good polycrystalline silicon film cannot be obtained.

【0082】図10(a)のように、従来の如く一定の
エネルギー密度 150mJ/cm2 でレーザー205を被
アニール体(ここでは言うまでもなくa−Si−H膜2
03)に照射した場合、そのレーザーアニールの結果得
られた多結晶半導体膜中の水素濃度は、図10(b)に
示すような分布となる。
As shown in FIG. 10 (a), the laser 205 is annealed at a constant energy density of 150 mJ / cm 2 as in the prior art (not to mention here, of course, the a-Si-H film 2).
03), the hydrogen concentration in the polycrystalline semiconductor film obtained as a result of the laser annealing has a distribution as shown in FIG.

【0083】すなわち、本発明とは異なり最適な照射方
法ではない、従来のような照射エネルギーの照射方法の
場合には、膜表面から水素が抜けるだけでなく、膜中に
水素が拡散するので、膜中に水素量の多い領域(図10
中、例えば深さ30〜40nmの部分)が存在してしまう。
That is, in the case of the conventional irradiation method of irradiation energy, which is not the optimum irradiation method unlike the present invention, not only hydrogen is released from the film surface but also hydrogen is diffused into the film. Region with a large amount of hydrogen in the film (Fig. 10)
For example, a portion having a depth of 30 to 40 nm) exists.

【0084】従ってこのような水素分布を持つ膜に、照
射エネルギーを順次上げつつ多段階でレーザビームを照
射しても、多量に水素を含んだ部分から水素が放出する
ため、膜が溶発してしまい、均一で結晶性の良好な多結
晶シリコン膜を得ることができなくなる。
Therefore, even if a film having such a hydrogen distribution is irradiated with a laser beam in multiple stages while sequentially increasing irradiation energy, hydrogen is released from a portion containing a large amount of hydrogen, and the film is ablated. Therefore, it becomes impossible to obtain a uniform polycrystalline silicon film having good crystallinity.

【0085】よって、被アニール体の膜中の水素濃度が
本発明に係る水素濃度の分布となるようにレーザビーム
のエネルギー密度を調節して照射することによって、粒
径が大きくかつ均一性の高い多結晶シリコン層を得るこ
とができる。その結果、その多結晶シリコン層のような
本発明に係る多結晶半導体層を用いて、高移動度でかつ
高均一なTFTのような多結晶半導体装置を実現するこ
とができる。
Therefore, the energy density of the laser beam is adjusted so that the hydrogen concentration in the film to be annealed has the hydrogen concentration distribution according to the present invention, and irradiation is performed, so that the grain size is large and the uniformity is high. A polycrystalline silicon layer can be obtained. As a result, a polycrystalline semiconductor device such as a TFT having high mobility and high uniformity can be realized by using the polycrystalline semiconductor layer according to the present invention such as the polycrystalline silicon layer.

【0086】(実施例5)図2に示した第1の実施例と
同様に基板201上にバッファ層202を形成しさらに
この上にa−Si−H膜203を膜厚50nmとして堆積
させる。このa−Si−H膜203はプラズマCVD法
を用いて 300℃以下で成膜する。
(Embodiment 5) Similar to the first embodiment shown in FIG. 2, a buffer layer 202 is formed on a substrate 201, and an a-Si-H film 203 is deposited thereon to a film thickness of 50 nm. This a-Si-H film 203 is formed at 300 [deg.] C. or lower by using the plasma CVD method.

【0087】続いて、a−Si−H膜203にエキシマ
レーザービーム204を照射する。図11に示すように
第1のエネルギー密度75mJ/cm2 でレーザ光を照射
する。次にΔE1 =75mJ/cm2 として第2のエネル
ギー密度 150mJ/cm2 のレーザ光を照射する。続い
てΔE2 =25mJ/cm2 として第3のエネルギー密度
175mJ/cm2 で照射して、最後にΔE3 =75mJ/
cm2 として第4のエネルギー密度 250mJ/cm2
レーザ光を照射する。こうして、a−Si−H膜203
を結晶化させてp−Si化する。ここでは各段階のエネ
ルギー密度は膜表面が溶発に起因して荒れない値に設定
してある。
Then, the a-Si-H film 203 is irradiated with an excimer laser beam 204. As shown in FIG. 11, laser light is irradiated at a first energy density of 75 mJ / cm 2 . Next, laser light having a second energy density of 150 mJ / cm 2 is irradiated with ΔE 1 = 75 mJ / cm 2 . Then, ΔE 2 = 25 mJ / cm 2 and the third energy density is set.
Irradiate at 175 mJ / cm 2 and finally ΔE 3 = 75 mJ /
As cm 2 is irradiated with the fourth laser beam energy density 250 mJ / cm 2. Thus, the a-Si-H film 203
Is crystallized to form p-Si. Here, the energy density at each stage is set to a value at which the film surface does not become rough due to ablation.

【0088】上記のように、エネルギービームのエネル
ギー照射を少なくとも途中の 1段階におけるエネルギー
密度の増分を50mJ/cm2 とすることにより、水素の
放出に伴う膜の表面およびその近傍の深さ25nmまでの
深さの溶発を抑制することができ、その部分を高いエネ
ルギー密度で結晶化させることができる。従って、結晶
性の良好な多結晶シリコン層を得ることができ、移動度
が高くかつ均一性の高いTFTを実現することができ
る。
As described above, the energy density is increased by 50 mJ / cm 2 in at least one step in the energy irradiation of the energy beam, so that the depth of the film surface and its vicinity due to the release of hydrogen up to a depth of 25 nm. It is possible to suppress ablation at the depth of, and to crystallize that portion at a high energy density. Therefore, a polycrystalline silicon layer having good crystallinity can be obtained, and a TFT having high mobility and high uniformity can be realized.

【0089】また、本実施例等で示した如く、エネルギ
ー密度の増分は 1つの段階以外は必ずしも50mJ/cm
2 以下にする必要はないので、照射の段階数nを小さく
することもでき、アニール時間を短縮できるという利点
もある。
Further, as shown in this example, the energy density increment is not always 50 mJ / cm except for one step.
Since it is not necessary to set it to 2 or less, there is an advantage that the number of irradiation steps n can be reduced and the annealing time can be shortened.

【0090】なお、以上の実施例においては、a−S
i:H(水素化アモルファスシリコン)薄膜に対して結
晶化を行なうためのレーザービームアニールに本発明の
技術を適用した場合について示したが、本発明の適用は
これのみには限定されないことは言うまでもない。この
他にも、例えばシリコンカーバイト等の非晶質体の結晶
化の際の光ビームアニールなどにも本発明を適用するこ
とができる。
In the above embodiment, aS
The case where the technique of the present invention is applied to laser beam annealing for crystallizing an i: H (hydrogenated amorphous silicon) thin film is shown, but needless to say, the application of the present invention is not limited to this. Yes. In addition to this, the present invention can be applied to, for example, light beam annealing at the time of crystallization of an amorphous material such as silicon carbide.

【0091】また、そのような多結晶半導体層を形成す
るにあたっての非晶質半導体膜の結晶化を行なうための
エネルギービームとしては、上記のエキシマレーザーの
他にも、例えばArレーザーや、レーザー以外にも例え
ば電子ビーム等を用いることが可能であることは言うま
でもない。
Further, as the energy beam for crystallizing the amorphous semiconductor film in forming such a polycrystalline semiconductor layer, in addition to the excimer laser described above, for example, an Ar laser or a laser other than a laser is used. Needless to say, it is possible to use, for example, an electron beam.

【0092】[0092]

【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、多結晶半導体装置において、しきい値な
どの動作特性を高精度に制御して均一で移動度等の動作
特性が高く高速応答特性に優れた多結晶半導体装置を提
供することができる。
As clearly described in the above detailed description, according to the present invention, in the polycrystalline semiconductor device, the operating characteristics such as the threshold value can be controlled with high accuracy and the operating characteristics such as the mobility can be uniform. Thus, it is possible to provide a polycrystalline semiconductor device having high characteristics and excellent high-speed response characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の多結晶半導体装置の構造を、その製造
プロセスを追って説明する図である。
FIG. 1 is a diagram illustrating the structure of a polycrystalline semiconductor device of the present invention, following the manufacturing process thereof.

【図2】本発明に係る多結晶半導体装置の主要部である
多結晶半導体層を製造する製造プロセスを示す図であ
る。
FIG. 2 is a diagram showing a manufacturing process for manufacturing a polycrystalline semiconductor layer which is a main part of the polycrystalline semiconductor device according to the present invention.

【図3】第1のエネルギー密度75mJ/cm2 から照射
を開始して段階的に25mJ/cm2 ずつエネルギー密度
を増加しながら 8段階にわたってレーザビーム照射を行
なう場合の照射エネルギー密度を示す図である。
[Figure 3] a diagram showing the irradiation energy density in the case of performing the laser beam irradiation for a first 8 levels with increasing stepwise the energy density by 25 mJ / cm 2 to start the irradiation from an energy density of 75 mJ / cm 2 is there.

【図4】ビーム401を被アニール体402(本実施例
ではa−Si−H膜203)に掃引(走査)させながら
照射する方法を示す図である。
FIG. 4 is a diagram showing a method of irradiating an object to be annealed 402 (a-Si-H film 203 in this embodiment) with a beam 401 while sweeping (scanning).

【図5】エネルギー密度の増分と( 1, 1, 1)回折強
度により計測された結晶化率との関係を示すグラフであ
る。
FIG. 5 is a graph showing the relationship between the increment of energy density and the crystallization rate measured by (1, 1, 1) diffraction intensity.

【図6】本発明に係る製造方法に対する比較例の製造方
法の照射エネルギー密度を示す図である。
FIG. 6 is a diagram showing irradiation energy density of a manufacturing method of a comparative example with respect to the manufacturing method of the present invention.

【図7】本発明に係る多結晶半導体層(ここでは具体的
にはTFTに用いられる多結晶シリコン薄膜)の製造方
法の実施例における、レーザービームのエネルギー密度
を変えつつ照射する方法を示す図である。
FIG. 7 is a diagram showing a method of irradiating while changing the energy density of the laser beam in the embodiment of the method for producing a polycrystalline semiconductor layer (specifically, a polycrystalline silicon thin film used for a TFT here) according to the present invention. Is.

【図8】本発明に係る多結晶半導体層(ここでは具体的
にはTFTに用いられる多結晶シリコン薄膜)の製造方
法の実施例における、レーザービームのエネルギー密度
を変えつつ照射する方法を示す図である。
FIG. 8 is a diagram showing a method of irradiating while changing the energy density of a laser beam in an example of a method of manufacturing a polycrystalline semiconductor layer (specifically, a polycrystalline silicon thin film used for a TFT here) according to the present invention. Is.

【図9】多結晶半導体層(膜)中の水素濃度分布を示す
図である。
FIG. 9 is a diagram showing a hydrogen concentration distribution in a polycrystalline semiconductor layer (film).

【図10】従来の如く一定のエネルギー密度 150mJ/
cm2 でレーザー205を被アニール体(ここでは言う
までもなくa−Si−H膜203)に照射した場合
(a)の、そのレーザーアニールの結果得られた多結晶
半導体膜中の水素濃度を示す図(b)である。
FIG. 10: Constant energy density of 150 mJ /
Diagram showing hydrogen concentration in the polycrystalline semiconductor film obtained as a result of the laser annealing when the laser 205 is irradiated with the laser 205 in cm 2 (a-Si-H film 203, needless to say here). It is (b).

【図11】本発明に係る多結晶半導体層(ここでは具体
的にはTFTに用いられる多結晶シリコン薄膜)の製造
方法の実施例における、レーザービームのエネルギー密
度を変えつつ照射する方法を示す図である。
FIG. 11 is a diagram showing a method of irradiating while changing the energy density of a laser beam in an example of a method for manufacturing a polycrystalline semiconductor layer (specifically, a polycrystalline silicon thin film used for a TFT here) according to the present invention. Is.

【図12】本発明および比較例の多結晶半導体層(膜)
中の水素濃度分布を示す図である。
FIG. 12 is a polycrystalline semiconductor layer (film) of the present invention and a comparative example.
It is a figure which shows the hydrogen concentration distribution inside.

【図13】本発明を逆スタガ型TFTに適用した場合の
製造方法を示す図である。
FIG. 13 is a diagram showing a manufacturing method when the present invention is applied to an inverted stagger type TFT.

【符号の説明】[Explanation of symbols]

101………基板 102………バッファ層 103………a−Si−H膜 104………多結晶シリコン半導体層 105………ゲート絶縁膜 106………ゲート電極 107………層間絶縁膜 108………チャネル領域 109………ソース領域 110………ドレイン領域 111、112……コンタクトホール 113………ソース電極 114………ドレイン電極 201………基板201 202…バッファ層202 203…a−Si−H膜 101 substrate substrate 102 buffer layer 103 a-Si-H film 104 polycrystalline silicon semiconductor layer 105 gate insulating film 106 gate electrode 107 interlayer insulating film 108 ... Channel region 109 ... Source region 110 ... Drain region 111, 112 ... Contact hole 113 ... Source electrode 114 ... Drain electrode 201 ... Substrate 201 202 ... Buffer layer 202 203 ... a-Si-H film

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/336

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体層中にキャリアが移動するチャネ
ル領域を備えた多結晶半導体装置であって、 前記チャネル領域における、電流が流れる活性領域の水
素濃度が前記活性領域より深い領域の水素濃度よりも低
い濃度分布である多結晶半導体層と、 前記チャネル領域のキャリアの移動を制御する制御電極
と、を具備することを特徴とする多結晶半導体装置。
1. A polycrystalline semiconductor device having a channel region in which carriers move in a semiconductor layer, wherein a hydrogen concentration in an active region in which a current flows is higher than a hydrogen concentration in a region deeper than the active region in the channel region. A polycrystalline semiconductor device having a low concentration distribution and a control electrode for controlling carrier movement in the channel region.
【請求項2】 絶縁性基板と、 前記絶縁性基板上に形成されたゲート電極と、 前記ゲート電極を覆うように形成された絶縁膜と、 前記絶縁膜上に形成された、チャネル領域とソース領域
とドレイン領域とを備えた多結晶半導体層であって、前
記チャネル領域における電流が流れる活性領域の水素濃
度が前記活性領域より深い領域の活性層の水素濃度より
も低い濃度分布である多結晶半導体層と、 前記多結晶半導体層のチャネル領域上を覆うように形成
されたチャネル保護層と、 前記多結晶半導体層のソース領域及びドレイン領域に各
々電気的に接続されるソース電極及びドレイン電極と、
を具備することを特徴とする多結晶半導体装置。
2. An insulating substrate, a gate electrode formed on the insulating substrate, an insulating film formed to cover the gate electrode, a channel region and a source formed on the insulating film. A polycrystalline semiconductor layer having a drain region and a drain region, wherein the concentration of hydrogen in the active region of the channel region in which a current flows is lower than the concentration of hydrogen in the active layer in a region deeper than the active region. A semiconductor layer; a channel protection layer formed so as to cover the channel region of the polycrystalline semiconductor layer; and a source electrode and a drain electrode electrically connected to the source region and the drain region of the polycrystalline semiconductor layer, respectively. ,
A polycrystalline semiconductor device comprising:
【請求項3】 請求項1及び2のうちいずれかに記載の
多結晶半導体装置において、 前記多結晶半導体層のチャネル領域における、表面から
深さ25nmまでの電流が流れる活性領域の水素濃度が、
前記活性領域より深い領域の水素濃度よりも低い濃度分
布であることを特徴とする多結晶半導体装置。
3. The polycrystalline semiconductor device according to claim 1, wherein the channel region of the polycrystalline semiconductor layer has a hydrogen concentration in an active region in which a current from the surface to a depth of 25 nm flows,
A polycrystalline semiconductor device having a concentration distribution lower than a hydrogen concentration in a region deeper than the active region.
【請求項4】 請求項1乃至3のうちいずれかに記載の
多結晶半導体装置において、 前記多結晶半導体層がグレインサイズ50nm乃至 2μm
の多結晶シリコンで形成された多結晶半導体層であっ
て、該多結晶半導体層におけるチャネル領域の表面から
25nmまでの深さの水素濃度が 5×1018個/cm3 乃至
1×1020個/cm3 であり、かつ前記深さ25nmより深
い領域の水素濃度が 1×1020個/cm3 乃至 5×1021
/cm3 であることを特徴とする多結晶半導体装置。
4. The polycrystalline semiconductor device according to claim 1, wherein the polycrystalline semiconductor layer has a grain size of 50 nm to 2 μm.
From a surface of a channel region in the polycrystalline semiconductor layer.
Hydrogen concentration up to 25 nm is 5 × 10 18 hydrogen atoms / cm 3 to
1 × 10 20 pieces / cm 3 and the hydrogen concentration in a region deeper than the depth of 25 nm is 1 × 10 20 pieces / cm 3 to 5 × 10 21 pieces / cm 3 apparatus.
【請求項5】 半導体層の材料膜を成膜する工程と、 前記半導体層の材料膜を被アニール体として該半導体層
の材料膜に対して異なるエネルギ密度で、低いエネルギ
ー密度から段階的にエネルギーを高くして行き少なくと
も 1回のエネルギービーム照射とその前及び/又は後の
エネルギービーム照射とにおけるビームのエネルギー密
度の差が10mJ/cm2 乃至50mJ/cm2 であるよう
にエネルギービームを複数回にわたって照射して、半導
体層のチャネル領域の表面からその深さ方向に連続的あ
るいは段階的に高濃度に水素が分布する半導体層を形成
するエネルギービームアニール工程と、を具備すること
を特徴とする多結晶半導体装置の製造方法。
5. A step of forming a material film of a semiconductor layer, wherein the material film of the semiconductor layer is used as an object to be annealed at different energy densities with respect to the material film of the semiconductor layer, and energy is gradually increased from a low energy density. Energy beam irradiation is performed a plurality of times so that the energy density difference between the energy beam irradiation at least once and the energy beam irradiation before and / or after the energy beam irradiation is 10 mJ / cm 2 to 50 mJ / cm 2. And an energy beam annealing step of forming a semiconductor layer in which hydrogen is continuously or stepwise distributed in a high concentration from a surface of a channel region of the semiconductor layer in a depth direction thereof. Method for manufacturing polycrystalline semiconductor device.
JP22016694A 1994-09-14 1994-09-14 Polycrystalline semiconductor device and manufacture thereof Pending JPH0883914A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22016694A JPH0883914A (en) 1994-09-14 1994-09-14 Polycrystalline semiconductor device and manufacture thereof
KR1019950030003A KR0170467B1 (en) 1994-09-14 1995-09-14 Polycrystalline semiconductor device and manufacture thereof
TW084110280A TW289166B (en) 1994-09-14 1995-10-02

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22016694A JPH0883914A (en) 1994-09-14 1994-09-14 Polycrystalline semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0883914A true JPH0883914A (en) 1996-03-26

Family

ID=16746925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22016694A Pending JPH0883914A (en) 1994-09-14 1994-09-14 Polycrystalline semiconductor device and manufacture thereof

Country Status (3)

Country Link
JP (1) JPH0883914A (en)
KR (1) KR0170467B1 (en)
TW (1) TW289166B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051296A (en) * 1999-08-06 2001-02-23 Seiko Epson Corp Production of thin-film device, the thin-film device, production of active matrix substrate, the active matrix substrate and optoelectronic device
JP2005175476A (en) * 2003-12-06 2005-06-30 Samsung Electronics Co Ltd Method of fabricating polycrystalline silicon thin film and method of fabricating transistor through use of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051296A (en) * 1999-08-06 2001-02-23 Seiko Epson Corp Production of thin-film device, the thin-film device, production of active matrix substrate, the active matrix substrate and optoelectronic device
JP2005175476A (en) * 2003-12-06 2005-06-30 Samsung Electronics Co Ltd Method of fabricating polycrystalline silicon thin film and method of fabricating transistor through use of the same

Also Published As

Publication number Publication date
KR0170467B1 (en) 1999-02-01
TW289166B (en) 1996-10-21
KR960012566A (en) 1996-04-20

Similar Documents

Publication Publication Date Title
US6020224A (en) Method for making thin film transistor
US20060084204A1 (en) Method of manufacturing a thin film transistor
US5834071A (en) Method for forming a thin film transistor
JP3599355B2 (en) Method for manufacturing active matrix substrate and method for manufacturing liquid crystal display
JPH07153961A (en) Sequential stagger type thin-film transistor and its manufacture
JPH0758339A (en) Semiconductor device and its production
US20050161676A1 (en) Thin film semiconductor device having arrayed configuration of semiconductor crystals
KR100700681B1 (en) Crystallization of semiconductor thin film and manufacturing method of thin film semiconductor device
EP0459836B1 (en) Method for fabricating thin-film transistors
JP2630244B2 (en) Method for manufacturing thin film transistor
JP3347340B2 (en) Method for manufacturing thin film transistor
JP3107345B2 (en) Method for manufacturing semiconductor device
JPH0883914A (en) Polycrystalline semiconductor device and manufacture thereof
JPH09213965A (en) Manufacture of semiconductor device
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP3244518B2 (en) Active matrix substrate manufacturing method
JPH09246183A (en) Method for manufacturing polycrystal semiconductor film
JP2002110542A (en) Method for manufacturing silicon semiconductor thin film and thin film transistor
WO2001050516A1 (en) Method of manufacturing a thin-film transistor
JP3094542B2 (en) Active matrix substrate manufacturing method
JP2000068515A (en) Manufacture of thin-film semiconductor device
JPH0411226A (en) Manufacture of display device
JPH0982639A (en) Semiconductor device and its manufacture
JP3244387B2 (en) Thin film semiconductor device
JP3467571B2 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020903