JPH0883799A - Method for forming solder bump - Google Patents
Method for forming solder bumpInfo
- Publication number
- JPH0883799A JPH0883799A JP6217179A JP21717994A JPH0883799A JP H0883799 A JPH0883799 A JP H0883799A JP 6217179 A JP6217179 A JP 6217179A JP 21717994 A JP21717994 A JP 21717994A JP H0883799 A JPH0883799 A JP H0883799A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- cream
- mask
- module substrate
- printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、回路基板やモジュール
基板の接続用パットにはんだバンプを形成する方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming solder bumps on a connecting pad of a circuit board or a module board.
【０００２】[0002]
【従来の技術】例えば、電子部品を実装したモジュール
基板を印刷配線板（マザーボード）に搭載するには、前
記モジュール基板の接続パットにはんだバンプを形成
し、前記はんだバンプを介して前記マザーボードに接続
することが一般に行われている。近年、エレクトロニク
スの急速な発展に伴い、電気機器の小型化、電子部品や
素子のチップ化、モジュール化が進められている。この
ため、前記モジュール基板と前記マザーボードとは信頼
性の高い接続が要求されている。2. Description of the Related Art For example, in order to mount a module substrate on which electronic components are mounted on a printed wiring board (motherboard), solder bumps are formed on the connection pads of the module substrate and are connected to the mother board via the solder bumps. It is generally done. 2. Description of the Related Art In recent years, with the rapid development of electronics, miniaturization of electric devices, chipping of electronic parts and elements, and modularization have been promoted. Therefore, highly reliable connection between the module substrate and the mother board is required.
【０００３】ところで、前記モジュール基板の接続用パ
ットにはんだバンプを形成する方法としては、従来より
(1) 前記基板を溶融はんだ浴中に浸漬する方法、(2) 前
記接続用パットにはんだをメッキにより形成する方法、
(3) 前記接続用パット上にはんだボールを位置決めし、
リフローする方法、(4) 前記接続用パット上にディスペ
ンサによりクリームはんだを供給してリフローする方
法、または(5) 前記接続用パットにクリームはんだを印
刷技術により塗布した後、リフローする方法が知られて
いる。By the way, as a method of forming solder bumps on the connecting pad of the module substrate, there has been a conventional method.
(1) a method of immersing the substrate in a molten solder bath, (2) a method of forming solder on the connection pad by plating,
(3) Position the solder ball on the connection pad,
A method of reflowing, (4) a method of supplying cream solder with a dispenser onto the connecting pad to reflow, or (5) a method of applying cream solder to the connecting pad by a printing technique and then reflowing is known. ing.
【０００４】しかしながら、はんだバンプの形成におけ
る前記(1) 、(2) の浸漬法、メッキ法でははんだバンプ
の高さを高くすることが困難である。前記モジュール基
板と前記マザーボードとの接続信頼性を高めるためには
前記はんだバンプ高さを０．５ｍｍ以上にすることが必
要であるが、前記(1) 、(2) の方法では０．５ｍｍ以上
の高を確保することが困難であった。However, it is difficult to increase the height of the solder bump by the dipping method and plating method of the above (1) and (2) in forming the solder bump. In order to improve the connection reliability between the module substrate and the motherboard, the solder bump height needs to be 0.5 mm or more, but in the methods of (1) and (2), the solder bump height is 0.5 mm or more. It was difficult to secure high.
【０００５】前記(3) のはんだボールを位置決めし、リ
フローする方法では、はんだボールの位置決め精度やは
んだボールの取扱いなどの解決すべき問題が多く、実用
性に欠ける。The method (3) of positioning and reflowing the solder balls has many problems to be solved, such as the positioning accuracy of the solder balls and the handling of the solder balls, and is not practical.
【０００６】前記(4) のディスペンサによりクリームは
んだを供給してリフローする方法は、供給するはんだ量
のコントロールが難しい等の多くの問題を有する。前記
(5) のクリームはんだを印刷技術により塗布した後、リ
フローする方法では印刷に用いるマスクを厚くすること
によりはんだバンプを高くすることが可能であるが、マ
スクを厚くすることによりクリームはんだがモジュール
基板の接続用パットまで到達しなくなったり、クリーム
はんだがマスクに付着して印刷後にマスクを取り去る際
にクリームはんだがマスクと一緒に剥離、除去されたり
するるという問題がある。The method (4) of supplying cream solder with the dispenser and reflowing it has many problems such as difficulty in controlling the amount of solder to be supplied. Said
In the method of applying reflow after applying the cream solder of (5) by printing technology, it is possible to increase the solder bumps by thickening the mask used for printing.However, by thickening the mask, the cream solder can be applied to the module substrate. There is a problem that the pad for connection of No. 1 does not reach, or the cream solder adheres to the mask and is peeled and removed together with the mask when the mask is removed after printing.
【０００７】なお、クリームはんだの印刷、塗布および
リフローを繰り返してはんだバンプを高くする方法も考
えられる。しかしながら、１回目のクリームはんだの印
刷、塗布およびリフローにより形成されたはんだはリフ
ローにより上部が球形になっているため、２回目のクリ
ームはんだの印刷、塗布に際してその塗布量をコントロ
ールすることが困難になる問題がある。A method of increasing the solder bumps by repeating printing, application and reflow of cream solder can be considered. However, the solder formed by the first printing, application and reflow of the cream solder has a spherical upper part due to the reflow, which makes it difficult to control the application amount during the second printing and application of the cream solder. There is a problem.
【０００８】[0008]
【発明が解決しようとする課題】本発明の目的は、セラ
ミックパッケージ、モジュール基板等の回路基板の接続
用パットに所要の高さを有するはんだバンプを簡単に形
成することが可能な方法を提供しようとするものであ
る。SUMMARY OF THE INVENTION An object of the present invention is to provide a method capable of easily forming a solder bump having a required height on a connecting pad of a circuit board such as a ceramic package or a module board. It is what
【０００９】[0009]
【課題を解決するための手段】本発明に係わるはんだバ
ンプの形成方法は、回路基板またはモジュール基板の接
続用パットにはんだバンプを形成する方法において、前
記回路基板またはモジュール基板の接続用パットにクリ
ームはんだを印刷し、さらに前記クリームはんだをリフ
ローし、その上部を平坦化する工程を少なくとも１回行
った後、上部が平坦化されたはんだ上にクリームはんだ
を印刷し、前記クリームはんだをリフローすることを特
徴とするものである。A solder bump forming method according to the present invention is a method of forming a solder bump on a connecting pad of a circuit board or a module substrate, wherein a cream is applied to the connecting pad of the circuit board or the module substrate. Printing solder, further reflowing the cream solder, and performing the step of flattening the upper portion at least once, printing the solder paste on the solder having the flattened upper portion, and reflowing the cream solder. It is characterized by.
【００１０】前記回路基板としては、例えば窒化アルミ
ニウムパッケージのようなセラミック回路基板、エポキ
シ樹脂を基材とし、表面に回路パターンが形成された樹
脂基板等を挙げることができる。Examples of the circuit board include a ceramic circuit board such as an aluminum nitride package, a resin board having an epoxy resin as a base material, and a circuit pattern formed on the surface thereof.
【００１１】前記クリームはんだの印刷は、例えば所望
形状の開孔部を有するマスクを用いて行なわれる。前記
各印刷工程で用いられるはんだは、互いに融点が同じで
あってもよいが、寸法精度の高いはんだバンプを形成す
る観点から、次のように融点の異なるはんだを用いるこ
とが好ましい。すなわち、上層側に配置されるはんだほ
ど低融点のものを用いることによって、はんだのリフロ
ー工程においてその下のはんだが溶融して変形するのを
防止することが可能になる。The cream solder is printed by using, for example, a mask having an opening having a desired shape. The solders used in the respective printing steps may have the same melting point, but from the viewpoint of forming solder bumps with high dimensional accuracy, it is preferable to use solders having different melting points as follows. That is, by using a solder having a lower melting point in the upper layer side, it is possible to prevent the solder therebelow from being melted and deformed in the solder reflow process.
【００１２】前記クリームはんだの各印刷工程におい
て、クリームはんだの厚さは同じであっても、異ならせ
てもよい。クリームはんだの厚さを異ならせる場合に
は、前記印刷工程において厚さの異なるマスクを用いる
ことによりなされる。In each of the steps for printing the cream solder, the thickness of the cream solder may be the same or different. When the thickness of the cream solder is made different, it is done by using masks having different thicknesses in the printing process.
【００１３】前記クリームはんだの印刷面積は、下層ほ
ど広くなるようにすることがはんだバンプの安定性の点
で好ましい。前記リフロー後のはんだ上部の平坦化手段
としては、例えばリフロー後の略半球状のはんだ上部に
ホットプレートを押し当て潰す方法等を採用し得る。前
記印刷後のリフローおよび上部を平坦化する工程は、別
々に行っても、同時に行ってもよい。From the viewpoint of stability of solder bumps, it is preferable that the printed area of the cream solder becomes wider toward the lower layer. As a means for flattening the solder upper portion after the reflow, for example, a method of pressing a hot plate against the substantially hemispherical solder upper portion after the reflow to crush it can be adopted. The steps of reflow and flattening of the upper portion after printing may be performed separately or simultaneously.
【００１４】[0014]
【作用】本発明によれば、回路基板またはモジュール基
板の接続パットにクリームはんだを印刷し、さらに前記
クリームはんだをリフローし、その上部を平坦化する工
程を少なくとも１回行った後、上部が平坦化されたはん
だ上にクリームはんだを印刷し、前記クリームはんだを
リフローすることによって、積層構造を有し、かつ最上
層が略半球状をなす所望の高さのはんだパンプを形成す
ることができる。このようなはんだバンプを有する回路
基板またはモジュール基板は、マザーボードへの接続信
頼性を著しく向上できる。According to the present invention, after the step of printing the cream solder on the connection pad of the circuit board or the module board, reflowing the cream solder, and flattening the upper surface thereof at least once, the upper surface is flattened. By printing the cream solder on the converted solder and reflowing the cream solder, it is possible to form a solder bump having a laminated structure and a desired height in which the uppermost layer has a substantially hemispherical shape. The circuit board or module board having such solder bumps can significantly improve the reliability of connection to the motherboard.
【００１５】[0015]
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。 （実施例１）まず、図１の（Ａ）に示すようにガラスエ
ポキシ樹脂製基板（モジュール基板）１に形成された４
４個の１ｍｍ角の接続用パット２に、１ｍｍ角の開孔部
３が４４個形成された厚さ０．２ｍｍの第１マスク４お
よびスキージ（図示せず）を用いてＳｎ−Ｐｂ共晶はん
だ（第１はんだ）のクリームはんだ５を印刷、塗布し
た。つづいて、前記第１マスク４を除去した後、２３０
℃の温度で前記クリームはんだをリフローすることによ
り図１の（Ｂ）に示す略半球状のはんだ６を前記モジュ
ール基板１の各接続用パット２にそれぞれ形成した。ひ
きつづき、図１の（Ｃ）に示すように１２０℃に加熱し
たホットプレート７を前記半球状のはんだ６に押し当
て、高さが０．２ｍｍになるまで潰し、上部が平坦化さ
れたはんだ８とした。Embodiments of the present invention will now be described in detail with reference to the drawings. (Example 1) First, as shown in FIG. 1 (A), a glass epoxy resin substrate (module substrate) 1 formed with 4
A Sn-Pb eutectic crystal was formed by using a 0.2 mm-thick first mask 4 and 44 squeegees in which 44 1 mm-square openings 3 were formed in four 1 mm-square connecting pads 2. The cream solder 5 of solder (first solder) was printed and applied. Then, after removing the first mask 4, 230
By reflowing the cream solder at a temperature of ° C, substantially hemispherical solder 6 shown in Fig. 1B was formed on each connecting pad 2 of the module substrate 1. Subsequently, as shown in FIG. 1C, a hot plate 7 heated to 120 ° C. is pressed against the hemispherical solder 6 and crushed until the height becomes 0.2 mm, and the solder 8 having a flattened upper portion And
【００１６】次いで、図２の（Ｄ）に示すように前記モ
ジュール基板１の各接続用パット２上の平坦化されたは
んだ８に、０．６ｍｍ角の開孔部９が４４個形成された
厚さ０．３ｍｍの第２マスク１０およびスキージ（図示
せず）を用いて１４％Ｂｉ−４３％Ｓｎ−Ｐｂはんだ
（第２はんだ）のクリームはんだ１１を印刷、塗布し
た。つづいて、前記第２マスク１０を除去した後、１７
０℃の温度で前記クリームはんだをリフローすることに
より図２の（Ｅ）に示すは略半球状のはんだ１２を前記
平坦化されたはんだ８上にそれぞれ形成した。ひきつづ
き、図２の（Ｆ）に示すように１２０℃に加熱したホッ
トプレート１３を前記半球状のはんだ１２に押し当て、
高さが０．２５ｍｍになるまで潰し、上部が平坦化され
たはんだ１４とした。Next, as shown in FIG. 2 (D), 44 flat holes 9 of 0.6 mm square are formed in the flattened solder 8 on each connecting pad 2 of the module substrate 1. A cream solder 11 of 14% Bi-43% Sn-Pb solder (second solder) was printed and applied using a second mask 10 and a squeegee (not shown) having a thickness of 0.3 mm. Then, after removing the second mask 10, 17
By reflowing the cream solder at a temperature of 0 ° C., substantially hemispherical solder 12 shown in FIG. 2E is formed on each of the flattened solders 8. Continuing, the hot plate 13 heated to 120 ° C. is pressed against the hemispherical solder 12 as shown in FIG.
The solder 14 was crushed to a height of 0.25 mm to obtain a flattened upper portion of the solder 14.
【００１７】次いで、図３の（Ｇ）に示すように前記モ
ジュール基板１の各接続用パット２上の上層の平坦化さ
れたはんだ１４に、０．６ｍｍ角の開孔部１５が４４個
形成された厚さ０．５ｍｍの第３マスク１６およびスキ
ージ（図示せず）を用いて４８％Ｓｎ−Ｉｎ共晶はんだ
（第３はんだ）のクリームはんだ１７を印刷、塗布し
た。つづいて、前記第３マスク１６を除去した後、１３
５℃の温度で前記クリームはんだをリフローして図３の
（Ｈ）に示すように半球状のはんだ１８とすることによ
り三層構造で、最上層が略半球状をなすはんだバンプ１
９を前記モジュール基板１の各接続用パット２上にそれ
ぞれ形成した。Next, as shown in FIG. 3G, 44 0.6 mm square holes 15 are formed in the flattened solder 14 in the upper layer on each connecting pad 2 of the module substrate 1. A cream solder 17 of 48% Sn—In eutectic solder (third solder) was printed and applied using the prepared third mask 16 and squeegee (not shown) having a thickness of 0.5 mm. Then, after removing the third mask 16, 13
By reflowing the cream solder at a temperature of 5 ° C. to form a hemispherical solder 18 as shown in FIG.
9 was formed on each connecting pad 2 of the module substrate 1.
【００１８】実施例２ １ｍｍ角の開孔部が４４個形成された厚さ０．３ｍｍの
第１マスク、０．６ｍｍ角の開孔部が４４個形成された
厚さ０．４ｍｍの第２マスクおよび０．６ｍｍ角の開孔
部が４４個形成された厚さ０．５ｍｍの第３マスクを用
いた以外、実施例１と同様な方法によりはんだバンプを
モジュール基板の各接続用パット上にそれぞれ形成し
た。Example 2 A first mask having a thickness of 0.3 mm and having 44 1 mm square openings, and a second mask having a thickness of 0.4 mm and 44 0.6 mm square openings. Solder bumps were formed on each connection pad of the module substrate by the same method as in Example 1 except that a mask and a third mask having a thickness of 0.5 mm in which 44 openings of 0.6 mm square were formed were used. Formed respectively.
【００１９】実施例３ １ｍｍ角の開孔部が４４個形成された厚さ０．３５ｍｍ
の第１マスク、０．６ｍｍ角の開孔部が４４個形成され
た厚さ０．４ｍｍの第２マスクおよび０．６ｍｍ角の開
孔部が４４個形成された厚さ０．５ｍｍの第３マスクを
用いた以外、実施例１と同様な方法によりはんだバンプ
をモジュール基板の各接続用パット上にそれぞれ形成し
た。Example 3 A thickness of 0.35 mm with 44 1 mm square openings formed
Of the first mask, a second mask having a thickness of 0.4 mm with 44 openings of 0.6 mm square and a first mask having a thickness of 0.5 mm having 44 openings of 0.6 mm square. Solder bumps were formed on the connection pads of the module substrate by the same method as in Example 1 except that 3 masks were used.
【００２０】（実施例４、５）第１、第２、第３のはん
だとして、下記表１に示すものを用いた以外、実施例１
と同様な方法によりモジュール基板の４４個の接続用パ
ットにはんだバンプを形成した。(Examples 4 and 5) Example 1 except that the solders shown in Table 1 below were used as the first, second and third solders.
Solder bumps were formed on 44 connecting pads of the module substrate by the same method as described in (1).
【００２１】（比較例１）モジュール基板の４４個の接
続用パットにＳｎ−Ｐｂ共晶はんだのクリームはんだを
マスクおよびスキージを用いて印刷し、２３０℃の温度
で前記クリームはんだをリフローすることにより略半球
状のはんだバンプを形成した。(Comparative Example 1) A cream solder of Sn-Pb eutectic solder was printed on 44 connecting pads of a module substrate using a mask and a squeegee, and the cream solder was reflowed at a temperature of 230 ° C. A substantially hemispherical solder bump was formed.
【００２２】（比較例２）モジュール基板の４４個の接
続用パットに１４％Ｂｉ−４３％Ｓｎ−Ｐｂはんだのク
リームはんだをマスクおよびスキージを用いて印刷し、
１７０℃の温度で前記クリームはんだをリフローするこ
とにより略半球状のはんだバンプを形成した。(Comparative Example 2) A cream solder of 14% Bi-43% Sn-Pb solder was printed on 44 connecting pads of the module substrate using a mask and a squeegee,
The cream solder was reflowed at a temperature of 170 ° C. to form substantially hemispherical solder bumps.
【００２３】（比較例３）モジュール基板の４４個の接
続用パットに４８％Ｓｎ−Ｉｎ共晶はんだのクリームは
んだをマスクおよびスキージを用いて印刷し、１３５℃
の温度で前記クリームはんだをリフローすることにより
略半球状のはんだバンプを形成した。(Comparative Example 3) Cream solder of 48% Sn-In eutectic solder was printed on 44 connecting pads of the module substrate using a mask and a squeegee, and the temperature was set to 135 ° C.
By reflowing the cream solder at a temperature of, a substantially hemispherical solder bump was formed.
【００２４】得られた実施例１〜５および比較例１〜３
のモジュール基板を、ガラスエポキシ樹脂製のマザーボ
ードに前記各基板のはんだバンプおよび前記マザーボー
ドに印刷、塗布した４８％Ｓｎ−Ｉｎ共晶はんだのクリ
ームはんだを用いて接続、搭載した後、熱疲労試験（−
５５℃〜＋１２５℃、１ｈ／サイクル）を１０００サイ
クルを行い、全はんだバンプ（４４個）における開放に
なった数を調べた。その結果を下記表１に示す。なお、
表１中には実施例１〜５および比較例１〜３のバンプの
高さを併記した。Obtained Examples 1-5 and Comparative Examples 1-3
The module substrate of (1) is connected to and mounted on the solder bump of each substrate and the cream solder of the 48% Sn-In eutectic solder which is printed and applied to the mother board on the mother board made of glass epoxy resin, and then the thermal fatigue test ( −
1000 cycles of 55 [deg.] C. to +125 [deg.] C. for 1 h / cycle) were performed to check the number of open solder bumps (44). The results are shown in Table 1 below. In addition,
Table 1 also shows the bump heights of Examples 1 to 5 and Comparative Examples 1 to 3.
【００２５】[0025]
【表１】 [Table 1]
【００２６】前記表１から明らかなように実施例１〜５
のはんだバンプが形成されたモジュール基板は、マザー
ボードに高い接続信頼性で搭載されていることがわか
る。なお、前記実施例１〜５ではクリームはんだのリフ
ローと平坦化の工程を別々に行ったが、例えば図４に示
すようにモジュール基板１の接続用パット２にクリーム
はんだを印刷した後、前記はんだ間の領域に対応して突
起部２０を有するホットプレートを押し当てリフローと
平坦化とを同時に行って断面が矩形状のはんだ２２を形
成してもよい。As is clear from Table 1, Examples 1 to 5
It can be seen that the module substrate on which the solder bumps are formed is mounted on the motherboard with high connection reliability. Although the steps of reflowing and flattening the cream solder were separately performed in the above-mentioned Examples 1 to 5, the solder paste was printed on the connecting pad 2 of the module substrate 1 as shown in FIG. The solder 22 having a rectangular cross section may be formed by pressing the hot plate having the protrusions 20 in correspondence with the region between them to perform reflow and flattening at the same time.
【００２７】前記実施例では、ガラスエポキシ樹脂製の
モジュール基板へのはんだバンプの形成を説明したが、
窒化アルルミニウム基材を有するセラミックパッケージ
へのはんだバンプの形成にも同様に適用できる。このよ
うなセラミックパッケージへのはんだバンプの形成工程
においては、実施例１〜５のガラスエポキシ樹脂製のモ
ジュール基板に比べて高い融点を有するＰｂベースはん
だを用いることができる。In the above embodiment, the formation of the solder bumps on the module substrate made of glass epoxy resin has been described.
The same applies to the formation of solder bumps on a ceramic package having an aluminum nitride base material. In the process of forming solder bumps on such a ceramic package, Pb-based solder having a melting point higher than that of the glass epoxy resin module substrate of Examples 1 to 5 can be used.
【００２８】[0028]
【発明の効果】以上詳述したように、本発明によればセ
ラミックパッケージ、モジュール基板等の回路基板の接
続用パットに所要の高さを有するはんだバンプを簡単に
形成でき、ひいては前記回路基板をマザーボードに搭載
する際の接続信頼性を著しく向上できる等顕著な効果を
奏する。As described in detail above, according to the present invention, solder bumps having a required height can be easily formed on a connecting pad of a circuit board such as a ceramic package or a module board, and thus the circuit board can be formed. It has remarkable effects such as significantly improving connection reliability when mounted on a motherboard.
【図１】本発明の実施例１におけるはんだバンプの形成
工程を示す断面図。FIG. 1 is a cross-sectional view showing a solder bump forming process according to a first embodiment of the present invention.
【図２】本発明の実施例１におけるはんだバンプの形成
工程を示す断面図。FIG. 2 is a cross-sectional view showing a process of forming solder bumps according to the first embodiment of the present invention.
【図３】本発明の実施例１におけるはんだバンプの形成
工程を示す断面図。FIG. 3 is a cross-sectional view showing a process of forming solder bumps in Example 1 of the present invention.
【図４】本発明のはんだバンプの形成工程における別の
態様を示す断面図。FIG. 4 is a cross-sectional view showing another aspect of the solder bump forming process of the present invention.
１…モジュール基板、２…接続用パット、４、１０、１
６…マスク、６、１２、１８…略半球状はんだ、８、１
４…上部平坦化はんだ、７、１３、２１…ホットプレー
ト、１９…はんだバンプ。1 ... Module substrate, 2 ... Connection pad, 4, 10, 1
6 ... Mask, 6, 12, 18 ... Almost hemispherical solder, 8, 1
4 ... Top flattening solder, 7, 13, 21 ... Hot plate, 19 ... Solder bump.
フロントページの続き (72)発明者 栂嵜 隆 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 (72)発明者 木崎 幸男 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内Front page continued (72) Inventor Takashi Tsugasaki 33 Shinisogo-cho, Isogo-ku, Yokohama-shi, Kanagawa Stock production company, Toshiba Industrial Technology Research Institute (72) Inventor Yukio Kizaki 33 Isoshin-cho, Isogo-ku, Yokohama, Kanagawa Ceremony Company Toshiba Technical Research Institute
Claims (1)
パットにはんだバンプを形成する方法において、 前記回路基板またはモジュール基板の接続用パットにク
リームはんだを印刷し、さらに前記クリームはんだをリ
フローし、その上部を平坦化する工程を少なくとも１回
行った後、上部が平坦化されたはんだ上にクリームはん
だを印刷し、前記クリームはんだをリフローすることを
特徴とするはんだバンプの形成方法。1. A method of forming solder bumps on a connecting pad of a circuit board or a module board, wherein cream solder is printed on the connecting pad of the circuit board or module board, and the cream solder is reflowed, and an upper portion thereof is formed. The method of forming a solder bump, comprising: performing at least one step of flattening the solder paste, printing cream solder on the solder having a flattened upper portion, and reflowing the cream solder.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6217179A JPH0883799A (en) | 1994-09-12 | 1994-09-12 | Method for forming solder bump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6217179A JPH0883799A (en) | 1994-09-12 | 1994-09-12 | Method for forming solder bump |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883799A true JPH0883799A (en) | 1996-03-26 |
Family
ID=16700106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6217179A Pending JPH0883799A (en) | 1994-09-12 | 1994-09-12 | Method for forming solder bump |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0883799A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003163232A (en) * | 2002-11-21 | 2003-06-06 | Fujitsu Ltd | Method for forming preliminary solder |
| US9044135B2 (en) | 2011-06-16 | 2015-06-02 | Kabushiki Kaisha Toshiba | Endoscope apparatus and electronic apparatus |
| JP2017522741A (en) * | 2014-12-31 | 2017-08-10 | グワンチョウ ファーストプリント サーキット テック カンパニー リミテッド | Fabrication method for forming high solder ball bumps at small intervals on a flip chip substrate |
| CN107346748A (en) * | 2017-08-10 | 2017-11-14 | 乐依文半导体(东莞)有限公司 | The surface mount method and SMT wafer mounting apparatus of fixed wafer |
-
1994
- 1994-09-12 JP JP6217179A patent/JPH0883799A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003163232A (en) * | 2002-11-21 | 2003-06-06 | Fujitsu Ltd | Method for forming preliminary solder |
| US9044135B2 (en) | 2011-06-16 | 2015-06-02 | Kabushiki Kaisha Toshiba | Endoscope apparatus and electronic apparatus |
| JP2017522741A (en) * | 2014-12-31 | 2017-08-10 | グワンチョウ ファーストプリント サーキット テック カンパニー リミテッド | Fabrication method for forming high solder ball bumps at small intervals on a flip chip substrate |
| CN107346748A (en) * | 2017-08-10 | 2017-11-14 | 乐依文半导体(东莞)有限公司 | The surface mount method and SMT wafer mounting apparatus of fixed wafer |
| CN107346748B (en) * | 2017-08-10 | 2023-11-21 | 联测优特半导体(东莞)有限公司 | Surface pasting method for fixing wafer and SMT wafer fixing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100257420B1 (en) | Systems interconnected by bumps of joining material | |
| US5873512A (en) | Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier | |
| US5311404A (en) | Electrical interconnection substrate with both wire bond and solder contacts | |
| EP0042417B1 (en) | Fabrication of circuit packages | |
| US20090289360A1 (en) | Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing | |
| JPH10256425A (en) | Package substrate and manufacturing method thereof | |
| JP2007511103A (en) | Bump-on-lead flip chip interconnect | |
| JPH06103703B2 (en) | Soldering method | |
| US20070007323A1 (en) | Standoff structures for surface mount components | |
| JPH1070153A (en) | Method for connecting electronic component | |
| JPH04263433A (en) | Formation of electric connection contact and manufacture of mounted substrate | |
| JPH06124953A (en) | Bump forming method of semiconductor device | |
| JPH0883799A (en) | Method for forming solder bump | |
| JP2001044606A (en) | Mounting structure body of semiconductor package, its mounting method and rework method | |
| JPH08111578A (en) | Manufacture of board for mounting ball grid array package | |
| JP2001230537A (en) | Method for forming solder bump | |
| JPH09246324A (en) | Method for forming electronic component and bump thereof | |
| JPS62283644A (en) | Manufacture of semiconductor device | |
| JP2541284B2 (en) | Semiconductor chip mounting method | |
| KR100221654B1 (en) | Method for manufacturing metal bump used screen printing | |
| JP3013682B2 (en) | Solder bump and connection structure and method for electronic component using the same | |
| JPH0510365Y2 (en) | ||
| JPH05251505A (en) | Method of connecting ic chip to area tape | |
| JP2001085558A (en) | Semiconductor device and mountig method therefor | |
| JPH09326412A (en) | Mounting solder ball |