JPH088158A - プロジェクションマスクアライナのフォーカス調整方法 - Google Patents
プロジェクションマスクアライナのフォーカス調整方法Info
- Publication number
- JPH088158A JPH088158A JP6135484A JP13548494A JPH088158A JP H088158 A JPH088158 A JP H088158A JP 6135484 A JP6135484 A JP 6135484A JP 13548494 A JP13548494 A JP 13548494A JP H088158 A JPH088158 A JP H088158A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- mask
- stage
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
- G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
- G03F9/7026—Focusing
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 本発明は、マルチチップ基板上の絶縁膜、
或いは金属膜のパターニング時のプロジェクションマス
クアライナ工程におけるマスクとマルチチップ基板間の
焦点距離の調整方法に関し、短時間に正確な焦点調整を
行う方法を提供する。 【構成】 基板１上の絶縁膜２、或いは金属膜３をパタ
ーニングする際の位置合わせ工程において、標準の基板
ステージ４、或いはマスクステージ７の厚さに、基板１
上の絶縁膜２と同等の厚さを加味した厚さを有する焦点
の調整用基板ステージ５、或いは焦点の調整用マスクス
テージ８を用いて、マスク６に対する基板１の焦点距離
を調整する。
或いは金属膜のパターニング時のプロジェクションマス
クアライナ工程におけるマスクとマルチチップ基板間の
焦点距離の調整方法に関し、短時間に正確な焦点調整を
行う方法を提供する。 【構成】 基板１上の絶縁膜２、或いは金属膜３をパタ
ーニングする際の位置合わせ工程において、標準の基板
ステージ４、或いはマスクステージ７の厚さに、基板１
上の絶縁膜２と同等の厚さを加味した厚さを有する焦点
の調整用基板ステージ５、或いは焦点の調整用マスクス
テージ８を用いて、マスク６に対する基板１の焦点距離
を調整する。
Description
【０００１】
【産業上の利用分野】本発明は半導体ウェハプロセスの
プロジェクションアライナ工程における焦点調整方法に
関する。
プロジェクションアライナ工程における焦点調整方法に
関する。
【０００２】現在、半導体製造のウエハプロセスのリソ
グラフィ工程において、デバイスの高集積化、微細化に
よりアライナはますます高精度が求められている。
グラフィ工程において、デバイスの高集積化、微細化に
よりアライナはますます高精度が求められている。
【０００３】
【従来の技術】図４は従来例の説明図である。図におい
て、１は基板、２は絶縁膜、３は金属膜、４は基板ステ
ージ、６はマスク、７はマスクステージ、９は紫外線、
10はマルチチップ基板である。
て、１は基板、２は絶縁膜、３は金属膜、４は基板ステ
ージ、６はマスク、７はマスクステージ、９は紫外線、
10はマルチチップ基板である。
【０００４】半導体基板（ウェハ）等のウエハプロセス
のリソグラフィ工程において、従来、プロジェクション
マスクアライナを用いる場合、図４（ａ）に示すよう
に、台形ミラー11を用いて、マスク６と基板10のフォー
カス調整をフラットな基板10の表面において零に調整し
ているが、処理する工程により、例えば基板10の周辺部
と中心のパターン部との高さが違う場合、フォーカス調
整が必要となり、調整に時間がかかる。
のリソグラフィ工程において、従来、プロジェクション
マスクアライナを用いる場合、図４（ａ）に示すよう
に、台形ミラー11を用いて、マスク６と基板10のフォー
カス調整をフラットな基板10の表面において零に調整し
ているが、処理する工程により、例えば基板10の周辺部
と中心のパターン部との高さが違う場合、フォーカス調
整が必要となり、調整に時間がかかる。
【０００５】すなわち、ここでは、マルチチップモジュ
ール（ＭＣＭ）搭載用マルチチップ基板10のリソグラフ
ィ工程についての問題を述べる。基板１上の一般のＩＣ
チップと異なり、ＭＣＭの製造過程においては、ベアチ
ップを搭載したマルチチップ基板（ＭＣＳ）10をパッケ
ージに収め、封止してＭＣＭとしており、従来のＩＣパ
ッケージを搭載するプリント板に比べて大きさが縮小さ
れ、また信号経路の短縮により高速信号伝播が可能とな
る。
ール（ＭＣＭ）搭載用マルチチップ基板10のリソグラフ
ィ工程についての問題を述べる。基板１上の一般のＩＣ
チップと異なり、ＭＣＭの製造過程においては、ベアチ
ップを搭載したマルチチップ基板（ＭＣＳ）10をパッケ
ージに収め、封止してＭＣＭとしており、従来のＩＣパ
ッケージを搭載するプリント板に比べて大きさが縮小さ
れ、また信号経路の短縮により高速信号伝播が可能とな
る。
【０００６】このＭＣＳ製作工程においては、後述の図
３にバンプ形成用スルーホール部の絶縁膜２ならびに金
属膜３の積層構造の一部を断面図で示すように、厚さが
大きいために配線材料に使用するAl等の金属膜３の厚さ
は３μｍ以上の金属膜３の多層配線となり、信号層間絶
縁膜２に感光性ポリイミド膜の積層膜を適用し、また電
源層間絶縁膜２には電源容量を満足するために0.15μｍ
厚のＰＳＧ膜を使用している。また、完成したＩＣのベ
アチップは面バンプを用いて、ＭＣＳのバンプに搭載さ
れる。
３にバンプ形成用スルーホール部の絶縁膜２ならびに金
属膜３の積層構造の一部を断面図で示すように、厚さが
大きいために配線材料に使用するAl等の金属膜３の厚さ
は３μｍ以上の金属膜３の多層配線となり、信号層間絶
縁膜２に感光性ポリイミド膜の積層膜を適用し、また電
源層間絶縁膜２には電源容量を満足するために0.15μｍ
厚のＰＳＧ膜を使用している。また、完成したＩＣのベ
アチップは面バンプを用いて、ＭＣＳのバンプに搭載さ
れる。
【０００７】このように、ＭＣＳ基板面とバンプ形成用
スルーホール部の絶縁膜２、或いは金属膜３の面との高
さは図４（ｂ）、及び図４（ｃ）に拡大図で示すよう
に、当初のスルーホール形成時においてもマルチチップ
基板10の表面と絶縁膜２、或いは金属膜３との段差が25
〜30μｍ以上の厚さに達し、絶縁膜２の積層過程や金属
膜３の積層配線パターニングにおいて、益々段差が大き
くなり、アライメント工程前の段差が大き過ぎて、露光
前のプロジェクションマスクアライナのフォーカスの調
節に時間がかかってしまう。
スルーホール部の絶縁膜２、或いは金属膜３の面との高
さは図４（ｂ）、及び図４（ｃ）に拡大図で示すよう
に、当初のスルーホール形成時においてもマルチチップ
基板10の表面と絶縁膜２、或いは金属膜３との段差が25
〜30μｍ以上の厚さに達し、絶縁膜２の積層過程や金属
膜３の積層配線パターニングにおいて、益々段差が大き
くなり、アライメント工程前の段差が大き過ぎて、露光
前のプロジェクションマスクアライナのフォーカスの調
節に時間がかかってしまう。
【０００８】
【発明が解決しようとする課題】このように、上記のフ
ォーカス調整では、微細化のため厳密な調整方法が必要
となり２時間もかかってしまうことがある。
ォーカス調整では、微細化のため厳密な調整方法が必要
となり２時間もかかってしまうことがある。
【０００９】現在では、図４に示したようにマスクアラ
イナのフォーカス調整に台形ミラーを用いてマスクやウ
ェハの位置出しを行い、調整を行っている。このため台
形ミラーを動かしてフォーカスを合わせ込む必要がある
が、使用後には台形ミラ−を再び動かしてフォーカス調
整を零に戻す必要があり、これを何回も繰り返すことは
時間がかかり、大変な作業となる。
イナのフォーカス調整に台形ミラーを用いてマスクやウ
ェハの位置出しを行い、調整を行っている。このため台
形ミラーを動かしてフォーカスを合わせ込む必要がある
が、使用後には台形ミラ−を再び動かしてフォーカス調
整を零に戻す必要があり、これを何回も繰り返すことは
時間がかかり、大変な作業となる。
【００１０】本発明は、以上の点を鑑み、短時間でより
精密に、より効率的にフォーカスの調整方法を簡単に行
う方法を提供する。
精密に、より効率的にフォーカスの調整方法を簡単に行
う方法を提供する。
【００１１】
【課題を解決するための手段】図１は本発明の原理説明
図であり、焦点調整方法の説明図である。図において、
１は基板、２は絶縁膜、３は金属膜、４は基板ステー
ジ、５は調整用基板ステージ、６はマスク、７はマスク
ステージ、８は調整用マスクステージ、９は紫外線、11
は台形ミラー、12は凸面ミラー、13は凹面ミラーであ
る。
図であり、焦点調整方法の説明図である。図において、
１は基板、２は絶縁膜、３は金属膜、４は基板ステー
ジ、５は調整用基板ステージ、６はマスク、７はマスク
ステージ、８は調整用マスクステージ、９は紫外線、11
は台形ミラー、12は凸面ミラー、13は凹面ミラーであ
る。
【００１２】図１においてプロジェクションマスクアラ
イナ機構の内、本発明に直接関連するマスクと基板間の
焦点調整機構の光学系以外は除いてある。プロジェクシ
ョンマスクアライナの焦点調整機構としては、図１
（ａ）に示すように、マスクステージ７と基板ステージ
４を上下に動かして、焦点（フォーカス）距離の基準の
位置出しを行っている。そして、基板ステージ４は、ウ
ェハ等の基板１の表面のエッジに対して調整している。
イナ機構の内、本発明に直接関連するマスクと基板間の
焦点調整機構の光学系以外は除いてある。プロジェクシ
ョンマスクアライナの焦点調整機構としては、図１
（ａ）に示すように、マスクステージ７と基板ステージ
４を上下に動かして、焦点（フォーカス）距離の基準の
位置出しを行っている。そして、基板ステージ４は、ウ
ェハ等の基板１の表面のエッジに対して調整している。
【００１３】一般のＩＣチップでは多層絶縁膜の高さも
高々数μｍ以内であり、フォーカス調整にも時間はそれ
程かからないが、ＭＣＳの場合には、基板１の端部と中
心のバンプ形成用スルーホール部の絶縁膜２、或いは金
属膜３との段差ｄが30μｍとした場合、基板ステージ４
も基準より30μｍ厚い調整用基板ステージ５を作製し
て、この調整用基板ステージを使用すると、図１（ｂ）
に示すように、マスク６と基板１上の絶縁膜２、或いは
金属膜３のフォーカスが一致することとなる。
高々数μｍ以内であり、フォーカス調整にも時間はそれ
程かからないが、ＭＣＳの場合には、基板１の端部と中
心のバンプ形成用スルーホール部の絶縁膜２、或いは金
属膜３との段差ｄが30μｍとした場合、基板ステージ４
も基準より30μｍ厚い調整用基板ステージ５を作製し
て、この調整用基板ステージを使用すると、図１（ｂ）
に示すように、マスク６と基板１上の絶縁膜２、或いは
金属膜３のフォーカスが一致することとなる。
【００１４】また、図１（ｃ）に示すように、マスクス
テージ７の厚さを30μｍ厚いものを用いても、同じよう
にマスク６と基板１上の絶縁膜２、或いは金属膜３のフ
ォーカスを一致することが出来る。尚、機構上、マスク
ステージ７、或いは基板ステージ４は容易に交換が出来
る。
テージ７の厚さを30μｍ厚いものを用いても、同じよう
にマスク６と基板１上の絶縁膜２、或いは金属膜３のフ
ォーカスを一致することが出来る。尚、機構上、マスク
ステージ７、或いは基板ステージ４は容易に交換が出来
る。
【００１５】すなわち、本発明の目的は、基板１上に形
成された膜２、３をパターニングする際の位置合わせ工
程において、図１（ｂ）に示すように、標準の基板ステ
ージ４の厚さに該基板１上の該膜２、３と同等の厚さを
加味した厚さを有する焦点の調整用基板ステージ５を用
いて、マスク６に対する基板１の焦点距離を調整するこ
とにより、或いは、図１（ｃ）に示すように、標準のマ
スクステージ７の厚さに該基板１上の該膜２、３と同等
の厚さを加味した厚さを有する焦点の調整用マスクステ
ージ８を用いて、マスク６に対する基板１の焦点距離を
調整することにより達成される。
成された膜２、３をパターニングする際の位置合わせ工
程において、図１（ｂ）に示すように、標準の基板ステ
ージ４の厚さに該基板１上の該膜２、３と同等の厚さを
加味した厚さを有する焦点の調整用基板ステージ５を用
いて、マスク６に対する基板１の焦点距離を調整するこ
とにより、或いは、図１（ｃ）に示すように、標準のマ
スクステージ７の厚さに該基板１上の該膜２、３と同等
の厚さを加味した厚さを有する焦点の調整用マスクステ
ージ８を用いて、マスク６に対する基板１の焦点距離を
調整することにより達成される。
【００１６】
【作用】上記のように、本発明では基板上に形成された
膜をパターニングする際の位置合わせ工程において、基
板ステージ、或いはマスクステージに膜の厚さに対応し
たステージをあらかじめ用意して、フォーカス調整時の
厚さ調整に用いるため、従来に比べて大巾にフォーカス
調整にかかる時間が短縮される。
膜をパターニングする際の位置合わせ工程において、基
板ステージ、或いはマスクステージに膜の厚さに対応し
たステージをあらかじめ用意して、フォーカス調整時の
厚さ調整に用いるため、従来に比べて大巾にフォーカス
調整にかかる時間が短縮される。
【００１７】
【実施例】図２、図３は本発明の第１、及び第２の実施
例の説明図である。図において、10はマルチチップ基板
（ＭＣＳ）、14はSiO2膜、15は第１層Al膜、16はＰＳＧ
膜、17は第２層Al膜、18は第１層ポリイミド膜、19はス
ルーホール、20は第３層Al膜、21は第２層ポリイミド
膜、22は第４層Al膜、23は第３層ポリイミド膜、24は第
５層Al膜、25は第４層ポリイミド膜、26はＴｉ膜、27は
Ｎｉ膜、28はＮｉ＋Ａｕめっき膜、29はＡｕバンプであ
る。
例の説明図である。図において、10はマルチチップ基板
（ＭＣＳ）、14はSiO2膜、15は第１層Al膜、16はＰＳＧ
膜、17は第２層Al膜、18は第１層ポリイミド膜、19はス
ルーホール、20は第３層Al膜、21は第２層ポリイミド
膜、22は第４層Al膜、23は第３層ポリイミド膜、24は第
５層Al膜、25は第４層ポリイミド膜、26はＴｉ膜、27は
Ｎｉ膜、28はＮｉ＋Ａｕめっき膜、29はＡｕバンプであ
る。
【００１８】先ず、焦点調整用基板ステージ５に標準よ
り30μｍ厚いステージ板を用いた本発明の第１の実施例
について説明する。図２に示すように、マルチチップ基
板10には配線用の第１層Al膜15と第２層Al膜17とが３μ
ｍの厚さに二層形成され、20μｍ厚さの感光性の第１層
ポリイミド膜18が層間絶縁膜として被覆され、このマル
チチップ基板10にスルーホール19を形成する場合、プロ
ジェクションマスクアライナで位置合わせを行う前に、
品種、或いは仕掛工程の異なるウエハを処理する仕様に
従って、あらかじめマスクと基板或いは絶縁膜表面との
フォーカス調整を行う。
り30μｍ厚いステージ板を用いた本発明の第１の実施例
について説明する。図２に示すように、マルチチップ基
板10には配線用の第１層Al膜15と第２層Al膜17とが３μ
ｍの厚さに二層形成され、20μｍ厚さの感光性の第１層
ポリイミド膜18が層間絶縁膜として被覆され、このマル
チチップ基板10にスルーホール19を形成する場合、プロ
ジェクションマスクアライナで位置合わせを行う前に、
品種、或いは仕掛工程の異なるウエハを処理する仕様に
従って、あらかじめマスクと基板或いは絶縁膜表面との
フォーカス調整を行う。
【００１９】マルチチップ基板10の場合には絶縁膜２と
の段差が大きいため、あらかじめ基板表面と絶縁膜の高
さの差を標準の基板ステージに加味した厚さの調整用基
板ステージを用いる。ここではマルチチップ基板10に対
してAl配線層と第１層ポリイミど膜を足した約26μｍの
段差があるので、調整用基板ステージ５に標準の基板ス
テージ４より25μｍ厚いステージを用いて焦点調整を行
う。この後、感光性の第１層ポリイミド膜18のアライメ
ント露光、ならびに現像処理を行い、スルーホール19を
開口後、ポリイミド膜を 350℃で７時間のアニールを行
うと、ポリイミド膜は沈み込むで約半分の厚さになる。
この後第３層のAl膜を３μｍの厚さにスパッタし、パタ
ーニングする。Al膜を一度に10μｍ以上パターニングす
るのは困難であり、ポリイミド膜は12μｍ、12μｍ、6
μｍと第４層まで積層し、ポリイミド膜一層形成するご
とに、スルーホールのパターニング、３μｍ厚さのAl膜
形成を３回繰り返して、スルーホール内に埋め込む。
の段差が大きいため、あらかじめ基板表面と絶縁膜の高
さの差を標準の基板ステージに加味した厚さの調整用基
板ステージを用いる。ここではマルチチップ基板10に対
してAl配線層と第１層ポリイミど膜を足した約26μｍの
段差があるので、調整用基板ステージ５に標準の基板ス
テージ４より25μｍ厚いステージを用いて焦点調整を行
う。この後、感光性の第１層ポリイミド膜18のアライメ
ント露光、ならびに現像処理を行い、スルーホール19を
開口後、ポリイミド膜を 350℃で７時間のアニールを行
うと、ポリイミド膜は沈み込むで約半分の厚さになる。
この後第３層のAl膜を３μｍの厚さにスパッタし、パタ
ーニングする。Al膜を一度に10μｍ以上パターニングす
るのは困難であり、ポリイミド膜は12μｍ、12μｍ、6
μｍと第４層まで積層し、ポリイミド膜一層形成するご
とに、スルーホールのパターニング、３μｍ厚さのAl膜
形成を３回繰り返して、スルーホール内に埋め込む。
【００２０】次に、レジスト膜を被せ、パターニングし
てＴｉ膜26を０．５μｍ、Ｎｉ膜27を０．５μｍスパッ
タし、めっきによりＮｉ＋Ａｕめっき膜を２μｍの厚さ
に形成した後、レジスト膜をピーリングしてバンプ形成
用の下地金属膜を形成する。
てＴｉ膜26を０．５μｍ、Ｎｉ膜27を０．５μｍスパッ
タし、めっきによりＮｉ＋Ａｕめっき膜を２μｍの厚さ
に形成した後、レジスト膜をピーリングしてバンプ形成
用の下地金属膜を形成する。
【００２１】この時に、本発明の第２の実施例として、
レジスト膜のプロジェクションアライナ時のマスクと下
地金属膜表面とのフォーカス調整を行う。図３にスルー
ホール部の絶縁膜と金属膜の断面構成図を示すように、
ポリイミド膜を20＋12＋12＋６μｍと４層を積層してい
るが、ここまでの工程において、ポリイミド膜は各層毎
に３５０℃７時間の熱処理により、半分に圧縮されるの
で実際の厚さは２５μｍ程度となり、下二層のAl配線層
と合わせて約３１μｍとなる。従ってＴｉ膜26、Ｎｉ膜
27、Ｎｉ＋Ａｕめっき膜28のピーリング形成のためのレ
ジスト膜のパターニング位置合わせには基板１とポリイ
ミド膜25表面との段差は約31μｍでなり、この場合、調
整用マスクステージ８の厚さを、標準のマスクステージ
の厚さより30μｍ厚いものを用いて、フォーカス調整を
行う。
レジスト膜のプロジェクションアライナ時のマスクと下
地金属膜表面とのフォーカス調整を行う。図３にスルー
ホール部の絶縁膜と金属膜の断面構成図を示すように、
ポリイミド膜を20＋12＋12＋６μｍと４層を積層してい
るが、ここまでの工程において、ポリイミド膜は各層毎
に３５０℃７時間の熱処理により、半分に圧縮されるの
で実際の厚さは２５μｍ程度となり、下二層のAl配線層
と合わせて約３１μｍとなる。従ってＴｉ膜26、Ｎｉ膜
27、Ｎｉ＋Ａｕめっき膜28のピーリング形成のためのレ
ジスト膜のパターニング位置合わせには基板１とポリイ
ミド膜25表面との段差は約31μｍでなり、この場合、調
整用マスクステージ８の厚さを、標準のマスクステージ
の厚さより30μｍ厚いものを用いて、フォーカス調整を
行う。
【００２２】その後、レジスト膜のプロジェクションマ
スクアライナを行い、スルーホール上にバンプ下地膜と
して、Ｔｉ膜26を０．５μｍ、Ｎｉ膜27を０．５μｍス
パッタし、めっきによりＮｉ＋Ａｕめっき膜を２μｍの
厚さに形成した後、レジスト膜をピーリングしてバンプ
形成用の下地金属膜を形成する。
スクアライナを行い、スルーホール上にバンプ下地膜と
して、Ｔｉ膜26を０．５μｍ、Ｎｉ膜27を０．５μｍス
パッタし、めっきによりＮｉ＋Ａｕめっき膜を２μｍの
厚さに形成した後、レジスト膜をピーリングしてバンプ
形成用の下地金属膜を形成する。
【００２３】この後、下地金属膜上に、再びレジスト膜
を被せパターニングし、Ａｕを30μｍの厚さにめっき
し、レジスト膜をピーリングして金バンプ29を形成す
る。続いて、フエイスツーフエイスでＩＣのペアチップ
を金バンプを介してＭＣＳに搭載し、このＭＣＳをＭＣ
Ｍ用のパッケージに装填し、モールド封じを行ってＭＣ
Ｍを完成する。
を被せパターニングし、Ａｕを30μｍの厚さにめっき
し、レジスト膜をピーリングして金バンプ29を形成す
る。続いて、フエイスツーフエイスでＩＣのペアチップ
を金バンプを介してＭＣＳに搭載し、このＭＣＳをＭＣ
Ｍ用のパッケージに装填し、モールド封じを行ってＭＣ
Ｍを完成する。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
ＭＣ基板上のポリイミド膜の各積層時の位置合わせにお
いて、基板との段差の大きさが変化する毎に、マスクス
テージ或いは基板ステージを標準より段差量を加味した
厚さのものに変更して焦点の調整を行うために、焦点調
整の時間が大幅に短縮され、フォトリソグラフィ工程の
精度の向上にも大きく寄与する。
ＭＣ基板上のポリイミド膜の各積層時の位置合わせにお
いて、基板との段差の大きさが変化する毎に、マスクス
テージ或いは基板ステージを標準より段差量を加味した
厚さのものに変更して焦点の調整を行うために、焦点調
整の時間が大幅に短縮され、フォトリソグラフィ工程の
精度の向上にも大きく寄与する。
【図１】 本発明の原理説明図
【図２】 本発明の第１の実施例の説明図
【図３】 本発明の第２の実施例の説明図
【図４】 従来例の説明図
図において １ 基板 ２ 絶縁膜 ３ 金属膜 ４ 基板ステージ ５ 調整用基板ステージ ６ マスク ７ マスクステージ ８ 調整用マスクステージ 10 マルチチップ基板 14 SiO2膜 15 第１層Al膜 16 ＰＳＧ膜 17 第２層Al膜 18 第１層ポリイミド膜 19 スルーホール 20 第３層Al膜 21 第２層ポリイミド膜 22 第４層Al膜 23 第３層ポリイミド膜 24 第５層Al膜 25 第４層ポリイミド膜 26 Ｔｉ膜 27 Ｎｉ膜 28 Ｎｉ＋Ａｕめっき膜 29 金バンプ
Claims (2)
- 【請求項１】 基板(1) 上に形成された膜(2、3)をパタ
ーニングする際の位置合わせ工程において、 標準の基板ステージ(4) の厚さに該基板(1) 上の該膜
(2、3)と同等の厚さを加味した厚さを有する焦点の調整
用基板ステージ(5) を用いて、マスク(6) に対する基板
(1) の焦点距離を調整することを特徴とするプロジェク
ションマスクアライナのフォーカス調整方法。 - 【請求項２】 基板(1) 上に形成された膜(2、3)をパタ
ーニングする際の位置合わせ工程において、 標準のマスクステージ(7) の厚さに該基板(1) 上の該膜
(2、3)と同等の厚さを加味した厚さを有する焦点の調整
用マスクステージ(8) を用いて、マスク(6) に対する基
板(1) の焦点距離を調整することを特徴とするプロジェ
クションマスクアライナのフォーカス調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135484A JPH088158A (ja) | 1994-06-17 | 1994-06-17 | プロジェクションマスクアライナのフォーカス調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135484A JPH088158A (ja) | 1994-06-17 | 1994-06-17 | プロジェクションマスクアライナのフォーカス調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088158A true JPH088158A (ja) | 1996-01-12 |
Family
ID=15152806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6135484A Withdrawn JPH088158A (ja) | 1994-06-17 | 1994-06-17 | プロジェクションマスクアライナのフォーカス調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088158A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293676A (ja) * | 1996-04-24 | 1997-11-11 | Nikon Corp | 投影光学系及び投影露光装置 |
| JP2010243980A (ja) * | 2009-04-10 | 2010-10-28 | Canon Inc | 露光装置、フォーカス補正装置、及びそれを用いたデバイスの製造方法 |
-
1994
- 1994-06-17 JP JP6135484A patent/JPH088158A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293676A (ja) * | 1996-04-24 | 1997-11-11 | Nikon Corp | 投影光学系及び投影露光装置 |
| JP2010243980A (ja) * | 2009-04-10 | 2010-10-28 | Canon Inc | 露光装置、フォーカス補正装置、及びそれを用いたデバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101053419B1 (ko) | 다층 배선 회로 모듈 및 그 제조 방법 | |
| US5485038A (en) | Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers | |
| US6015652A (en) | Manufacture of flip-chip device | |
| JP3280259B2 (ja) | プリント回路ボードパターン形成方法及びリソグラフィーステッパ装置 | |
| US5198385A (en) | Photolithographic formation of die-to-package airbridge in a semiconductor device | |
| US20120119391A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP2003174118A (ja) | 半導体装置の製造方法および半導体装置 | |
| US11158600B2 (en) | Lithography process for semiconductor packaging and structures resulting therefrom | |
| US20050266609A1 (en) | Method of fabricating a built-in chip type substrate | |
| JPH06132474A (ja) | 半導体装置 | |
| JPH05144823A (ja) | 高密度バンプ形成方法 | |
| US5200300A (en) | Methods for forming high density multi-chip carriers | |
| US6808643B2 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
| Liu et al. | Via-in-trench: A revolutionary panel-based package rdl configuration capable of 200-450 io/mm/layer, an innovation for more-than-moore system integration | |
| JPH088158A (ja) | プロジェクションマスクアライナのフォーカス調整方法 | |
| Jose et al. | Adaptive Patterning and M‐Series for High Density Integration | |
| TW202247384A (zh) | 半導體裝置和製造半導體裝置的方法 | |
| US11143965B2 (en) | Optical lithography system for patterning semiconductor devices and method of using the same | |
| van der Voort et al. | Unlocking the full potential of Lithography for Advanced Packaging | |
| JPH06204296A (ja) | 金属相互接続パターンを作成する方法及び金属相互接続パターン決め装置 | |
| US20230317753A1 (en) | Methods Of Forming Optical Modules | |
| JPH08255981A (ja) | 回路基板形成方法及び回路基板 | |
| WO2017123085A1 (en) | Lithographic defined 3d lateral wiring | |
| de Samber et al. | Through wafer interconnection technologies for advanced electronic devices | |
| JP2004119646A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |