JPH0878855A - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JPH0878855A JPH0878855A JP21348194A JP21348194A JPH0878855A JP H0878855 A JPH0878855 A JP H0878855A JP 21348194 A JP21348194 A JP 21348194A JP 21348194 A JP21348194 A JP 21348194A JP H0878855 A JPH0878855 A JP H0878855A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- layer
- laminated
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ブラインドビアが形成
された積層タイプの印刷配線板に関し、特に、小型、軽
量、高性能化を求められる携帯電話機等を構成する印刷
配線板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated type printed wiring board in which blind vias are formed, and more particularly to a printed wiring board which constitutes a portable telephone or the like which is required to be small in size, light in weight and high in performance.
【０００２】近年、携帯電話機等の小型化、軽量化等を
実現することが求められる装置において、印刷配線板を
多層化し、ブラインドビアを形成することで配線効率を
向上させ、高密度実装の実現を図ることが行われてい
る。In recent years, in devices such as mobile phones that are required to be smaller and lighter, multilayer printed wiring boards and blind vias are formed to improve wiring efficiency and realize high-density mounting. Is being carried out.
【０００３】[0003]
【従来の技術】従来、図９に示すように、例えば、印刷
配線板が、コア材からなる第１および第３の絶縁層１０
１，１０３と、それらに挟まれたプリプレグからなる第
２の絶縁層１０２と、第１の絶縁層１０１の両面に設け
られた第１および第２の銅箔層１０４，１０５と、第３
の絶縁層１０３の両面に設けられた第３および第４の銅
箔層１０６，１０７とを積層することにより構成されて
いる。2. Description of the Related Art Conventionally, as shown in FIG. 9, for example, a printed wiring board has first and third insulating layers 10 made of a core material.
1, 103, a second insulating layer 102 made of prepreg sandwiched therebetween, first and second copper foil layers 104, 105 provided on both surfaces of the first insulating layer 101, and a third
It is configured by laminating third and fourth copper foil layers 106 and 107 provided on both surfaces of the insulating layer 103.
【０００４】ここで、第１の銅箔層１０４と第２の銅箔
層１０５とを電気的に接続するためにブランドビア１０
８，１０９が設けられ、第３の銅箔層１０６と第４の銅
箔層１０７とを電気的に接続するためにブランドビア１
１０，１１１が設けられる。ブランドビア１０８〜１１
１は、各絶縁層に貫通孔を設け、それらの内壁面に銅メ
ッキを施し薄膜を形成したものである。また、これらの
ブランドビア１０８〜１１１の他に、図には示さない
が、表面層である第１の銅箔層１０４と第４の銅箔層１
０７とを接続するスルーホールも設けられる。スルーホ
ールが、積層された印刷配線板の全層を貫通しているの
に対し、ブランドビアは全層を貫通することなく、一部
の層だけを貫通している。Here, in order to electrically connect the first copper foil layer 104 and the second copper foil layer 105, the brand via 10 is used.
8 and 109 are provided, and the brand via 1 is provided to electrically connect the third copper foil layer 106 and the fourth copper foil layer 107.
10,111 are provided. Brand beer 108-11
In No. 1, a through hole is provided in each insulating layer, and the inner wall surface of each is plated with copper to form a thin film. In addition to these brand vias 108 to 111, although not shown in the drawing, the first copper foil layer 104 and the fourth copper foil layer 1 which are surface layers are also provided.
A through hole for connecting with 07 is also provided. The through hole penetrates all the layers of the laminated printed wiring boards, whereas the brand via does not penetrate all the layers, but penetrates only a part of the layers.
【０００５】なお、この印刷配線板を製造する過程で加
熱圧着が行われ、その際に、第２の絶縁層１０２に含侵
されていた樹脂が溶けだしてブランドビア１０８〜１１
１の中空部を満たしている。In the process of manufacturing this printed wiring board, thermocompression bonding is performed, and at that time, the resin impregnated in the second insulating layer 102 begins to melt and the brand vias 108-11.
1 fills the hollow part.
【０００６】[0006]
【発明が解決しようとする課題】しかし、第２の絶縁層
１０２の素材の密着性が悪い場合に、この印刷配線板を
保管中に、ブランドビア１０８〜１１１を経由して、ま
た印刷配線板の側面から第２の絶縁層１０２に水分が侵
入してしまう。その結果、その後のリフロー半田付けを
行なった際に、侵入した水分が加熱蒸気化され、層間剥
離が発生する。However, when the material of the second insulating layer 102 has poor adhesion, the printed wiring board is stored via the brand vias 108 to 111 and again. Moisture penetrates into the second insulating layer 102 from the side surface of. As a result, when the subsequent reflow soldering is performed, the invading moisture is heated and vaporized, and delamination occurs.
【０００７】特に、高周波特性を向上させた低インピー
ダンス特性材料であるＢＴ樹脂（Bismaleimide Triazin
e Resin)は、ガラスエポキシ材（ＦＲ−４）よりも密着
性が悪く吸湿し易い傾向にあり、この材料を使用して積
層した印刷配線板では、大きな問題となっている。In particular, BT resin (Bismaleimide Triazin) which is a low impedance characteristic material with improved high frequency characteristics
e Resin) is inferior in adhesiveness to glass epoxy material (FR-4) and tends to easily absorb moisture, which is a serious problem in printed wiring boards laminated using this material.
【０００８】一方、印刷配線板の中でもスルーホールが
設けられた付近では、スルーホールのハトメ効果により
層間剥離が抑えられている。すなわち、印刷配線板の両
表面層の間隔をスルーホールが固定するように働き、両
者が離れることを抑え、層間剥離が抑制されるというハ
トメ効果がある。ただし、こうしたハトメ効果は、スル
ーホールに近い周囲に限られるので、例えば半径５ｍｍ
以内にスルーホールが無い場合には層間剥離が発生し易
い。On the other hand, in the vicinity of the printed wiring board where the through hole is provided, delamination is suppressed by the eyelet effect of the through hole. That is, there is an eyelet effect that the through holes act to fix the gap between the two surface layers of the printed wiring board, prevent the two from separating, and suppress delamination. However, since such an eyelet effect is limited to the periphery near the through hole, for example, a radius of 5 mm.
Delamination is likely to occur when there is no through hole.
【０００９】なお、こうした層間剥離を回避するため
に、従来、回路部品を搭載する前の印刷配線板に対して
ベーキング処理を行なって侵入した水分を除去するよう
にしているが、こうした煩わしい処理工程の排除が求め
られていた。In order to avoid such delamination, conventionally, a printed wiring board before mounting a circuit component is subjected to a baking treatment to remove the invading water. Was required to be eliminated.
【００１０】本発明はこのような点に鑑みてなされたも
のであり、ベーキング処理を行なわなくとも、リフロー
半田付け時に層間剥離が発生しないようにした印刷配線
板を提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a printed wiring board in which delamination does not occur during reflow soldering without performing a baking process.
【００１１】[0011]
【課題を解決するための手段】本発明では上記目的を達
成するために、図１，２に示すように、積層された印刷
配線板１４の各層を貫通するとともに、マトリックス状
に配置され、印刷配線板１４の各層に設けられる配線パ
ターンから電気的に独立した複数のスルーホール１２，
１３を有することを特徴とする印刷配線板が提供され
る。In order to achieve the above object, the present invention penetrates each layer of a laminated printed wiring board 14 as shown in FIGS. A plurality of through holes 12 electrically independent from the wiring pattern provided on each layer of the wiring board 14,
A printed wiring board having 13 is provided.
【００１２】また、図３，４に示すように、積層された
印刷配線板３４の各層を貫通し、積層印刷配線板３４の
表面層に設けられたグランドパターン３５，３６，３７
の位置に配置されるとともに、印刷配線板３４の各層に
設けられるグランドパターン上に配置されるスルーホー
ル３２，３３を有することを特徴とする印刷配線板が提
供される。Further, as shown in FIGS. 3 and 4, ground patterns 35, 36, 37 provided on the surface layer of the laminated printed wiring board 34 by penetrating each layer of the laminated printed wiring boards 34.
There is provided a printed wiring board characterized in that it has through holes 32 and 33 arranged at the positions and on the ground pattern provided in each layer of the printed wiring board 34.
【００１３】また、図５，６に示すように、積層された
印刷配線板５４のうちの内層の配線空きスペースに、周
辺の信号および電源パターンと電気的に独立して設けら
れた導電箔パターン５２，５３を、有することを特徴と
する印刷配線板が提供される。Further, as shown in FIGS. 5 and 6, a conductive foil pattern electrically provided independently of the peripheral signal and power supply patterns in the empty wiring space in the inner layer of the laminated printed wiring boards 54. A printed wiring board having 52, 53 is provided.
【００１４】また、図７，８に示すように、積層された
印刷配線板７４のいずれかの絶縁層の他の絶縁層に対向
する面の配線空きスペースに設けられた凹部７２，７３
を有することを特徴とする印刷配線板が提供される。Further, as shown in FIGS. 7 and 8, recesses 72 and 73 provided in an empty wiring space on the surface of one of the insulating layers of the laminated printed wiring boards 74 facing the other insulating layer.
Provided is a printed wiring board having:
【００１５】[0015]
【作用】以上のような構成において、図１，２に示す第
１の実施例では、マトリックス状に配置された複数のス
ルーホール１２，１３が、ハトメ効果により広い範囲に
亘って印刷配線板１４の層間剥離を抑える。With the above construction, in the first embodiment shown in FIGS. 1 and 2, the plurality of through holes 12 and 13 arranged in a matrix form the printed wiring board 14 over a wide range due to the eyelet effect. Delamination is suppressed.
【００１６】また、図３，４に示す第２の実施例では、
印刷配線板３４の表面層に設けられたグランドパターン
３５，３６，３７の位置に配置されたスルーホール３
２，３３が、ハトメ効果により印刷配線板１４の層間剥
離を抑える。Further, in the second embodiment shown in FIGS.
Through holes 3 arranged at the positions of the ground patterns 35, 36, 37 provided on the surface layer of the printed wiring board 34.
2 and 33 suppress delamination of the printed wiring board 14 by the eyelet effect.
【００１７】また、図５，６に示す第３の実施例では、
積層された印刷配線板５４のうちの内層の配線空きスペ
ースに、周辺の信号および電源パターンと電気的に独立
して導電箔パターン５２，５３が設けられ、その結果、
この導電箔パターン５２，５３を挟む２つの絶縁層の間
の接着面積が増加して密着性が増し、印刷配線板５４の
層間剥離を抑えることが可能となる。Further, in the third embodiment shown in FIGS.
Conductive foil patterns 52 and 53 are provided in an empty wiring space in an inner layer of the stacked printed wiring boards 54, electrically independent of peripheral signal and power supply patterns, and as a result,
The adhesive area between the two insulating layers sandwiching the conductive foil patterns 52, 53 increases, the adhesiveness increases, and delamination of the printed wiring board 54 can be suppressed.
【００１８】また、図７，８に示す第４の実施例では、
積層された印刷配線板７４のいずれかの絶縁層の他の絶
縁層に対向する面の配線空きスペースに凹部７２，７３
が設けられ、その結果、これらの互いに対向する２つの
絶縁層の間の接着面積が増加して密着性が増し、印刷配
線板７４の層間剥離を抑えることが可能となる。Further, in the fourth embodiment shown in FIGS.
Recesses 72, 73 are formed in the wiring empty space on the surface of one of the insulating layers of the laminated printed wiring boards 74 facing the other insulating layer.
Is provided, and as a result, the adhesion area between these two insulating layers facing each other is increased, the adhesion is increased, and delamination of the printed wiring board 74 can be suppressed.
【００１９】[0019]
【実施例】以下、本発明の印刷配線板の実施例を図面に
基づいて説明する。図１は第１の実施例の構成を示す印
刷配線板の側断面図である。図１は、図９に示した従来
の印刷配線板に本発明を適用した場合を示す。したがっ
て、図１における第１〜第３の絶縁層１〜３、第１〜第
４の銅箔層４〜７、ブランドビア８〜１１は、図９の第
１〜第３の絶縁層１０１〜１０３、第１〜第４の銅箔層
１０４〜１０７、ブランドビア１０８〜１１１とそれぞ
れ同じ構成であり、それらの説明は省略する。Embodiments of the printed wiring board of the present invention will be described below with reference to the drawings. FIG. 1 is a side sectional view of a printed wiring board showing the configuration of the first embodiment. FIG. 1 shows a case where the present invention is applied to the conventional printed wiring board shown in FIG. Therefore, the first to third insulating layers 1 to 3, the first to fourth copper foil layers 4 to 7 and the brand vias 8 to 11 in FIG. 1 are the first to third insulating layers 101 to 101 in FIG. 103, the first to fourth copper foil layers 104 to 107, and the brand vias 108 to 111, respectively, and the description thereof will be omitted.
【００２０】第１の実施例では、各層を貫通するスルー
ホール１２，１３を設ける。これらのスルーホール１
２，１３は、積層された第１〜第３の絶縁層１〜３、第
１〜第４の銅箔層４〜７をそれぞれ貫通し、かつ、マト
リックス状に配置された各貫通孔と、これらの貫通孔の
内壁にそれぞれメッキされた銅薄膜とから構成される。
これらの金属薄膜は、第１〜第４の銅箔層４〜７と電気
的に絶縁されるように構成される。つまり、これらのス
ルーホールは電気的には接続関係のないダミーのスルー
ホールである。In the first embodiment, through holes 12 and 13 penetrating each layer are provided. These through holes 1
Reference numerals 2 and 13 respectively penetrate the laminated first to third insulating layers 1 to 3 and the first to fourth copper foil layers 4 to 7, and each through hole arranged in a matrix, It is composed of copper thin films plated on the inner walls of these through holes.
These metal thin films are configured to be electrically insulated from the first to fourth copper foil layers 4 to 7. That is, these through holes are dummy through holes that have no electrical connection.
【００２１】図２は、これらのダミーのスルーホールの
マトリックス状の配置を模式的に説明する印刷配線板の
平面図である。すなわち、パターン設計を始める前に、
印刷配線板１４にダミーのスルーホール（○印）をマト
リックス状に予め配置し、残ったスペースに、配線パタ
ーン（破線）やブラインドビア（×印）を配置するよう
にする。スルーホールどうしの間隔は例えば５ｍｍとす
る。FIG. 2 is a plan view of a printed wiring board for schematically explaining the matrix-like arrangement of these dummy through holes. That is, before starting the pattern design,
Dummy through holes (marked with circles) are arranged in advance in a matrix on the printed wiring board 14, and wiring patterns (broken lines) and blind vias (marked with marks) are arranged in the remaining space. The distance between the through holes is, for example, 5 mm.
【００２２】このようにダミーのスルーホールをマトリ
ックス状に設けることにより、スルーホールのハトメ効
果が広範囲に亘って現れ、層間剥離を抑制することが可
能となる。By providing dummy through holes in a matrix in this manner, the eyelet effect of the through holes appears over a wide range, and it becomes possible to suppress delamination.
【００２３】上記の第１の実施例では、ダミーのスルー
ホールをマトリックス状に設けているが、これに代わっ
て、印刷配線板の各層の配線空きスペースの任意の位置
にダミーのスルーホールに設けるようにしてもよい。こ
れは、配線パターンのスペースには、電気的に接続関係
のある本来のスルーホールが設けられる確率が高いの
で、そうした配線パターンスペースでは層間剥離が殆ど
発生しないと考えられ、したがって、配線空きスペース
にのみダミーのスルーホールを設けるようにする。In the first embodiment described above, dummy through holes are provided in a matrix, but instead of this, dummy through holes are provided at arbitrary positions in the empty wiring space of each layer of the printed wiring board. You may do it. This is because there is a high probability that an original through-hole having an electrical connection relationship is provided in the wiring pattern space, so that delamination is unlikely to occur in such a wiring pattern space. Only dummy through holes should be provided.
【００２４】つぎに第２の実施例を説明する。図３は第
２の実施例の構成を示す印刷配線板の側断面図である。
図３は、図９に示した従来の印刷配線板に類似する印刷
配線板に本発明を適用した場合を示す。したがって、図
３における第１〜第３の絶縁層２１〜２３、第１〜第４
の銅箔層２４〜２７、ブランドビア２８〜３１は、図９
の第１〜第３の絶縁層１０１〜１０３、第１〜第４の銅
箔層１０４〜１０７、ブランドビア１０８〜１１１にそ
れぞれ対応する構成であり、それらの説明は省略する。
図３の印刷配線板が、図９の印刷配線板と相違する部分
は、第１〜第４の銅箔層２４〜２７の各配線パターンの
形状だけである。Next, a second embodiment will be described. FIG. 3 is a side sectional view of a printed wiring board showing the configuration of the second embodiment.
FIG. 3 shows a case where the present invention is applied to a printed wiring board similar to the conventional printed wiring board shown in FIG. Therefore, the first to third insulating layers 21 to 23 and the first to fourth insulating layers in FIG.
The copper foil layers 24-27 and brand vias 28-31 of FIG.
The first to third insulating layers 101 to 103, the first to fourth copper foil layers 104 to 107, and the brand vias 108 to 111 are respectively configured, and the description thereof will be omitted.
The printed wiring board of FIG. 3 differs from the printed wiring board of FIG. 9 only in the shape of the wiring patterns of the first to fourth copper foil layers 24 to 27.
【００２５】第２の実施例でも、各層を貫通するスルー
ホール３２，３３を設ける。これらのスルーホール３
２，３３は、積層された第１〜第３の絶縁層２１〜２
３、第１〜第４の銅箔層２４〜２７をそれぞれ貫通し、
かつ、表面層に設けられたグランドパターンに配置され
る。これらのスルーホール３２，３３は、各層のグラン
ドパターン以外とは電気的に絶縁されるように構成され
る。Also in the second embodiment, through holes 32 and 33 penetrating each layer are provided. These through holes 3
2, 33 are laminated first to third insulating layers 21 to 2
3, penetrating each of the first to fourth copper foil layers 24 to 27,
In addition, it is arranged on the ground pattern provided on the surface layer. These through holes 32 and 33 are configured to be electrically insulated from other than the ground pattern of each layer.
【００２６】図４は、これらのスルーホールのグランド
パターンへの配置を示す印刷配線板の平面図である。す
なわち、印刷配線板３４にグランドパターン３５，３
６，３７が設けられているとする。図中、破線は配線パ
ターンを、×印はブラインドビアを示す。この場合に、
これらのグランドパターン３５，３６，３７上にスルー
ホール（○印）を多数設けるようにする。これらのスル
ーホールは、できるだけ広い範囲に亘って離散的に多数
設ける。例えば、マトリックス状に設ける。FIG. 4 is a plan view of the printed wiring board showing the arrangement of these through holes on the ground pattern. That is, the printed wiring board 34 has the ground patterns 35, 3
6, 37 are provided. In the figure, the broken line indicates the wiring pattern, and the X mark indicates the blind via. In this case,
A large number of through holes (marked with ◯) are provided on these ground patterns 35, 36, 37. A large number of these through holes are discretely provided over as wide a range as possible. For example, they are provided in a matrix.
【００２７】一般的にグランドパターンの印刷配線板に
占める面積が広いので、上記のようなスルーホールを設
け易く、したがって、このようにスルーホールを設ける
ことにより、スルーホールのハトメ効果が広範囲に亘っ
て現れ、層間剥離を抑制することが可能となる。しか
も、表面層の配線箔とスルーホールの内壁の箔とが接続
されるので、第１の実施例に比べてハトメ効果が大き
く、また、各層のグランドパターンどうしが接続される
ことにより、各グランドパターンの電位も安定する。Generally, since the ground pattern occupies a large area on the printed wiring board, it is easy to provide the through holes as described above. Therefore, by providing the through holes in this way, the eyelet effect of the through holes can be spread over a wide range. Appears and it becomes possible to suppress delamination. Moreover, since the wiring foil on the surface layer and the foil on the inner wall of the through hole are connected to each other, the eyelet effect is larger than that of the first embodiment, and the ground patterns of each layer are connected to each other, so The potential of the pattern is also stable.
【００２８】つぎに第３の実施例を説明する。図５は第
３の実施例の構成を示す印刷配線板の側断面図である。
図５は、図９に示した従来の印刷配線板に本発明を適用
した場合を示す。したがって、図５における第１〜第３
の絶縁層４１〜４３、第１〜第４の銅箔層４４〜４７、
ブランドビア４８〜５１は、図９の第１〜第３の絶縁層
１０１〜１０３、第１〜第４の銅箔層１０４〜１０７、
ブランドビア１０８〜１１１とそれぞれ同じ構成であ
り、それらの説明は省略する。Next, a third embodiment will be described. FIG. 5 is a side sectional view of a printed wiring board showing the configuration of the third embodiment.
FIG. 5 shows a case where the present invention is applied to the conventional printed wiring board shown in FIG. Therefore, the first to the third in FIG.
Insulating layers 41 to 43, first to fourth copper foil layers 44 to 47,
The brand vias 48 to 51 are the first to third insulating layers 101 to 103 and the first to fourth copper foil layers 104 to 107 of FIG.
Since each of the brand vias 108 to 111 has the same configuration, their description will be omitted.
【００２９】第３の実施例では、表面層ではない内層の
第２および第３の銅箔層４５，４６の配線空きスペース
に、周辺の信号および電源パターンと電気的に独立した
ダミーの銅箔パターン５２，５３を設ける。すなわち、
周辺の信号および電源パターンを作成するときに同時に
これらのダミーのパターン５２，５３も作成する。In the third embodiment, a dummy copper foil which is electrically independent of the peripheral signal and power supply patterns is provided in the empty wiring space of the second and third copper foil layers 45 and 46 which are not the surface layer but the inner layer. Patterns 52 and 53 are provided. That is,
These dummy patterns 52 and 53 are also created at the same time when the peripheral signal and power supply patterns are created.
【００３０】図６は、こうしたダミーパターンの配置例
を示す印刷配線板の平面図である。（Ａ）は、印刷配線
板５４にすだれ状に配置したダミーパターンを、（Ｂ）
は、丸ドット状のダミーパターンを、（Ｃ）は、各ドッ
ト状のダミーパターンを示す。図中、破線は配線パター
ンを、×印はブラインドビアを示す。FIG. 6 is a plan view of a printed wiring board showing an arrangement example of such dummy patterns. (A) shows dummy patterns arranged in a comb shape on the printed wiring board 54, and (B) shows
Shows a dot-shaped dummy pattern, and (C) shows each dot-shaped dummy pattern. In the figure, the broken line indicates the wiring pattern, and the X mark indicates the blind via.
【００３１】こうしたダミーパターンを設けることによ
り表面積が増して、第１の絶縁層４１と第２の絶縁層４
２との間および第２の絶縁層４２と第３の絶縁層４３と
の間の密着性が増加し、層間剥離を抑制することが可能
となる。By providing such a dummy pattern, the surface area is increased, and the first insulating layer 41 and the second insulating layer 4 are formed.
2 and between the second insulating layer 42 and the third insulating layer 43 are increased, and delamination can be suppressed.
【００３２】上記の第３の実施例では、内層の配線空き
スペースにダミーパターンを設けるようにしているが、
内層の配線パターンのうちの比較的面積の広いパター
ン、例えばグランドパターンや電源パターン内にダミー
パターンを設けるようにしてもよい。In the above third embodiment, the dummy pattern is provided in the empty wiring space in the inner layer.
A dummy pattern may be provided in a pattern having a relatively large area among the wiring patterns in the inner layer, for example, a ground pattern or a power supply pattern.
【００３３】つぎに第４の実施例を説明する。図７は第
４の実施例の構成を示す印刷配線板の側断面図である。
図７は、図９に示した従来の印刷配線板に本発明を適用
した場合を示す。したがって、図７における第１〜第３
の絶縁層６１〜６３、第１〜第４の銅箔層６４〜６７、
ブランドビア６８〜７１は、図９の第１〜第３の絶縁層
１０１〜１０３、第１〜第４の銅箔層１０４〜１０７、
ブランドビア１０８〜１１１とそれぞれ同じ構成であ
り、それらの説明は省略する。Next, a fourth embodiment will be described. FIG. 7 is a side sectional view of a printed wiring board showing the configuration of the fourth embodiment.
FIG. 7 shows a case where the present invention is applied to the conventional printed wiring board shown in FIG. Therefore, the first to the third in FIG.
Insulating layers 61 to 63, first to fourth copper foil layers 64 to 67,
The brand vias 68 to 71 are the first to third insulating layers 101 to 103 and the first to fourth copper foil layers 104 to 107 in FIG.
Since each of the brand vias 108 to 111 has the same configuration, their description will be omitted.
【００３４】第４の実施例では、第１および第３の絶縁
層６１，６３の第２の絶縁層６２に面する面の配線空き
スペースに複数の凹部７２，７３を設ける。これらの凹
部７２，７３は機械加工機により加工されるもので、表
面を粗化して接着面積を増大させ、密着性を増すことを
狙いとしている。In the fourth embodiment, a plurality of recesses 72, 73 are provided in the empty wiring space on the surface of the first and third insulating layers 61, 63 facing the second insulating layer 62. These recesses 72, 73 are machined by a mechanical processing machine, and their purpose is to roughen the surface to increase the adhesion area and increase the adhesion.
【００３５】図８は、こうした凹部の配置を示す印刷配
線板の平面図である。すなわち、印刷配線板７４の配線
パターン（破線）やブラインドビア（×印）が無い空き
スペースに短冊状の複数の凹部を配置する。FIG. 8 is a plan view of a printed wiring board showing the arrangement of such recesses. That is, a plurality of strip-shaped recesses are arranged in an empty space in which there is no wiring pattern (broken line) or blind via (x mark) on the printed wiring board 74.
【００３６】このように凹部を設けることにより表面積
が増して、第１の絶縁層４１と第２の絶縁層４２との間
および第２の絶縁層４２と第３の絶縁層４３との間の密
着性が増加し、層間剥離を抑制することが可能となる。By providing the recesses in this way, the surface area is increased, and between the first insulating layer 41 and the second insulating layer 42 and between the second insulating layer 42 and the third insulating layer 43. Adhesion is increased, and delamination can be suppressed.
【００３７】なお、第４の実施例では凹部を短冊状にし
ているが、他の絶縁層と対向する絶縁層の面を機械的に
粗化して表面積を増加させてさえあればよく、凹部の形
状は短冊状に限定されるものではない。Although the recess is formed in a strip shape in the fourth embodiment, it suffices that the surface of the insulating layer facing the other insulating layer is mechanically roughened to increase the surface area. The shape is not limited to the strip shape.
【００３８】[0038]
【発明の効果】以上説明したように本発明では、ダミー
の複数のスルーホールをマトリックス状に配置して広範
囲にハトメ効果を及ぼすようにしたり、積層された印刷
配線板のうちの内層の配線空きスペースに、周辺の信号
および電源パターンと電気的に独立して導電箔パターン
を設けて、２つの絶縁層の間の密着性を増すようにした
り、また、積層された印刷配線板のいずれかの絶縁層の
他の絶縁層に対向する面の配線空きスペースに凹部を設
け、同様に、２つの絶縁層の間の密着性を増すようにし
たりする。これにより、印刷配線板のベーキング処理を
行わずとも、印刷配線板の層間剥離を抑えることが可能
となる。したがって、印刷配線板の保管時の吸湿に対し
ての層間剥離密着耐性が向上し、耐熱信頼性の高い印刷
配線板を供給可能となる。また、製造工程での煩わしい
ベーキング処理も不要となる。As described above, according to the present invention, a plurality of dummy through-holes are arranged in a matrix so as to exert an eyelet effect over a wide range, and wiring in the inner layer of the laminated printed wiring boards is vacant. A conductive foil pattern is provided in the space electrically independent of the surrounding signal and power supply patterns to increase the adhesion between the two insulating layers, or in any of the laminated printed wiring boards. A recess may be provided in the wiring vacant space on the surface of the insulating layer that faces the other insulating layer to similarly increase the adhesion between the two insulating layers. This makes it possible to suppress delamination of the printed wiring board without performing a baking process on the printed wiring board. Therefore, the delamination adhesion resistance to moisture absorption during storage of the printed wiring board is improved, and it is possible to supply the printed wiring board with high heat resistance and reliability. Moreover, the complicated baking process in the manufacturing process becomes unnecessary.
【図１】第１の実施例の印刷配線板の側断面図である。FIG. 1 is a side sectional view of a printed wiring board according to a first embodiment.
【図２】ダミーのスルーホールの配置を示す印刷配線板
の平面図である。FIG. 2 is a plan view of a printed wiring board showing an arrangement of dummy through holes.
【図３】第２の実施例の印刷配線板の側断面図である。FIG. 3 is a side sectional view of a printed wiring board according to a second embodiment.
【図４】スルーホールの配置を示す印刷配線板の平面図
である。FIG. 4 is a plan view of a printed wiring board showing an arrangement of through holes.
【図５】第３の実施例の印刷配線板の側断面図である。FIG. 5 is a side sectional view of a printed wiring board according to a third embodiment.
【図６】ダミーパターンの配置を示す印刷配線板の平面
図である。FIG. 6 is a plan view of a printed wiring board showing an arrangement of dummy patterns.
【図７】第４の実施例の印刷配線板の側断面図である。FIG. 7 is a side sectional view of a printed wiring board according to a fourth embodiment.
【図８】凹部の配置を示す印刷配線板の平面図である。FIG. 8 is a plan view of a printed wiring board showing an arrangement of recesses.
【図９】従来の印刷配線板の側断面図である。FIG. 9 is a side sectional view of a conventional printed wiring board.
【符号の説明】 １２ スルーホール １３ スルーホール １４ 印刷配線板 ３２ スルーホール ３３ スルーホール ３４ 印刷配線板 ３５ グランドパターン ３６ グランドパターン ３７ グランドパターン ５２ 導電箔パターン ５３ 導電箔パターン ５４ 印刷配線板 ７２ 凹部 ７３ 凹部 ７４ 印刷配線板[Explanation of Codes] 12 Through Hole 13 Through Hole 14 Printed Wiring Board 32 Through Hole 33 Through Hole 34 Printed Wiring Board 35 Ground Pattern 36 Ground Pattern 37 Ground Pattern 52 Conductive Foil Pattern 53 Conductive Foil Pattern 54 Printed Wiring Board 72 Recessed 73 Recessed 74 Printed wiring board
Claims (5)
の印刷配線板において、 積層された印刷配線板の各層を貫通するとともに、それ
ぞれマトリックス状に配置され、前記印刷配線板の各層
に設けられる配線パターンから電気的に独立した複数の
スルーホール、 を有することを特徴とする印刷配線板。1. In a laminated type printed wiring board having blind vias formed therein, a wiring pattern that penetrates each layer of the laminated printed wiring board and is arranged in a matrix and is provided in each layer of the printed wiring board. A printed wiring board having a plurality of through holes electrically independent from each other.
の印刷配線板において、 積層された印刷配線板の各層を貫通するとともに、前記
印刷配線板の各層の配線空きスペースに配置され、前記
印刷配線板の各層に設けられる配線パターンから電気的
に独立したスルーホール、 を有することを特徴とする印刷配線板。2. A laminated type printed wiring board having a blind via formed therein, the printed wiring board passing through each layer of the laminated printed wiring board and arranged in an empty wiring space of each layer of the printed wiring board. A printed wiring board having through holes that are electrically independent of the wiring pattern provided in each layer of.
の印刷配線板において、 積層された印刷配線板の各層を貫通し、前記積層印刷配
線板の表面層に設けられたグランドパターンの位置に配
置されるとともに、前記印刷配線板の各層に設けられる
グランドパターン上に配置されるスルーホール、 を有することを特徴とする印刷配線板。3. A laminated type printed wiring board in which blind vias are formed, which penetrates each layer of the laminated printed wiring boards and is arranged at a position of a ground pattern provided on a surface layer of the laminated printed wiring board. And a through hole disposed on a ground pattern provided in each layer of the printed wiring board.
の印刷配線板において、 積層された印刷配線板のうちの内層の配線空きスペース
に、周辺の信号および電源パターンと電気的に独立して
設けられた導電箔パターン、 を有することを特徴とする印刷配線板。4. A laminated type printed wiring board in which blind vias are formed, which is provided in an empty wiring space in an inner layer of the laminated printed wiring boards and electrically independent of peripheral signal and power supply patterns. A printed wiring board having a conductive foil pattern.
の印刷配線板において、 積層された印刷配線板のいずれかの絶縁層の他の絶縁層
に対向する面の配線空きスペースに設けられた凹部、 を有することを特徴とする印刷配線板。5. A laminated type printed wiring board in which blind vias are formed, a recess provided in an empty wiring space on a surface of one of the insulating layers of the laminated printed wiring board facing the other insulating layer, A printed wiring board comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21348194A JPH0878855A (en) | 1994-09-07 | 1994-09-07 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21348194A JPH0878855A (en) | 1994-09-07 | 1994-09-07 | Printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878855A true JPH0878855A (en) | 1996-03-22 |
Family
ID=16639919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21348194A Pending JPH0878855A (en) | 1994-09-07 | 1994-09-07 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878855A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017161A (en) * | 2001-07-04 | 2003-01-17 | Furukawa Electric Co Ltd:The | Terminal board |
| JP2008251578A (en) * | 2007-03-29 | 2008-10-16 | Furukawa Electric Co Ltd:The | Printed wiring board |
-
1994
- 1994-09-07 JP JP21348194A patent/JPH0878855A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017161A (en) * | 2001-07-04 | 2003-01-17 | Furukawa Electric Co Ltd:The | Terminal board |
| JP2008251578A (en) * | 2007-03-29 | 2008-10-16 | Furukawa Electric Co Ltd:The | Printed wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5272090B2 (en) | Wiring board and manufacturing method thereof | |
| JP5472230B2 (en) | Chip component structure and manufacturing method | |
| JP4283327B2 (en) | Printed wiring board | |
| US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
| JP2003347741A (en) | Composite multilayer substrate and module using the same | |
| KR20030088357A (en) | Metal core substrate and process for manufacturing same | |
| JP4287733B2 (en) | Multi-layer printed wiring board with built-in electronic components | |
| JP2017098404A (en) | Wiring substrate and manufacturing method of the same | |
| JP2015035497A (en) | Electronic component built-in wiring board | |
| JP5118238B2 (en) | Printed circuit board with improved corrosion resistance and yield | |
| JP2019145760A (en) | Interposer and printed circuit board including the same | |
| JP2008071963A (en) | Multilayer wiring substrate | |
| JP2017157793A (en) | Electronic component built-in substrate | |
| KR100699240B1 (en) | Chip embedded PCB and method of the same | |
| JPH0878855A (en) | Printed wiring board | |
| JPH10261854A (en) | Printed wiring board and manufacturing method thereof | |
| JP2009289789A (en) | Printed wiring board with built-in component and its manufacturing method | |
| CN215871951U (en) | Circuit board assembly | |
| KR20140148111A (en) | Rigid flexible printed circuit board and method for manufacturing thereof | |
| JP2020021801A (en) | Electronic component built-in package and manufacturing method thereof | |
| JP6804115B1 (en) | Printed board | |
| JP2004039908A (en) | Circuit board and its manufacturing method | |
| KR20000059562A (en) | Flexible Substrates of Multi Metal Layer | |
| JPH0964542A (en) | Multilayered printed wiring board | |
| KR100275376B1 (en) | Multylayer printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050614 |