JPH0877385A - コンピュータ・グラフィクス装置 - Google Patents

コンピュータ・グラフィクス装置

Info

Publication number
JPH0877385A
JPH0877385A JP6203578A JP20357894A JPH0877385A JP H0877385 A JPH0877385 A JP H0877385A JP 6203578 A JP6203578 A JP 6203578A JP 20357894 A JP20357894 A JP 20357894A JP H0877385 A JPH0877385 A JP H0877385A
Authority
JP
Japan
Prior art keywords
texture
image data
memory
generator
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6203578A
Other languages
English (en)
Other versions
JP2673101B2 (ja
Inventor
Hidefumi Nakamura
英史 中村
Takao Moriyama
孝男 森山
Katsura Kawase
桂 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP6203578A priority Critical patent/JP2673101B2/ja
Priority to US08/519,497 priority patent/US5757374A/en
Publication of JPH0877385A publication Critical patent/JPH0877385A/ja
Application granted granted Critical
Publication of JP2673101B2 publication Critical patent/JP2673101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/10Constructive solid geometry [CSG] using solid primitives, e.g. cylinders, cubes

Abstract

(57)【要約】 【目的】 コンピュータ・グラフィクス・インタフェイ
スにあるテクスチャ・マッピングの機能を効率良く実行
させる。 【構成】 コンピュータ・グラフィクス装置10は、テ
クスチャ生成器14とフラグメント生成器32〜38が
コマンドバス16で接続される。生成器14はテクスチ
ャコーディネイトバス18に接続されたアドレス生成器
62、フィルタ66及び8つのメモリ64A〜64Hで
構成されるテクスチャメモリクラスタ22を介してテク
スチャデータバス20に接続される。また、生成器14
はクラスタ24〜28を介してテクスチャデータバス2
0に接続される。バス20にはフレームメモリ52〜5
8が対応して接続された描画プロセッサ42〜48が接
続される。効率良くテクスチャ・メモリ・クラスタを利
用してテクスチャ・マッピングすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータ・グラフ
ィクス装置にかかり、特に、コンピュータを用いて所定
の領域へ模様等を張り付けるテクスチャ・マッピングを
用いたコンピュータ・グラフィクス装置に関する。
【0002】
【従来の技術】コンピュータ・グラフィクスでは、様々
な模様、すなわちイメージ(Texture,テクスチャ)を張
り付けるテクスチャ・マッピング(Texture Mapping) に
よって画像を形成することがある。テクスチャ・マッピ
ング(Texture Mapping) とは、滑らかな平面や曲面上
に、木目やスイカの表面の縞模様等の厚みのないパター
ンやイメージ(Texture) を張ること(Mapping、以下、マ
ッピングという。) である。例えば、フライト・シミュ
レータは、予め撮影しておいた景色の写真イメージを背
景部分にテクスチャ・マッピングすることで、仮想現実
的な映像を高速で提供している。
【0003】しかしながら、このテクスチャ・マッピン
グは大量のデータ・アクセス及び演算量を必要とするの
で、実時間処理するためには、広いバンド幅を有するテ
クスチャ・メモリ及び専用のハードウェアを必要として
いた。このテクスチャ・メモリは、張り付けるべきパタ
ーンや背景等のイメージを表す2次元の配列データ(以
下、テクスチャ・イメージ・データという。)を記憶す
るためのメモリである。このテクスチャ・メモリは、高
速なアクセスを必要とすると共に大容量を必要とするた
めに、コスト高であった。
【0004】近年のコンピュータの大容量化、小型化及
び高速化の加速に伴って、コンピュータ・グラフィクス
を利用するコンピュータ・システムでは、高速かつ高効
率にテクスチャ・マッピングが可能なハードウェアを低
価格で提供することが要求されると共に、課題となって
いる。以下、テクスチャ・マッピングについて詳述す
る。
【0005】[テクスチャ・マッピングにおける座標
系]コンピュータ・グラフィクスでは、次の3種類の座
標系を用いて物体を表現することが一般的である。
【0006】第1の座標系は、モデル座標系(Model co
ordinate system)である。このモデル座標系は、個々
の物体に固有な座標系、すなわち、物体を記述するのに
適宜選択される座標系である。図5(A)には、一例と
して、X軸、Y軸、Z軸の各々が直交する直交座標系に
おける、物体としての立方体OBを示した。
【0007】第2の座標系は、視点座標系(Eye coordi
nate system)である。この視点座標系は、物体を実質
的に目視した時の目の位置に合致された座標系、すなわ
ち、図5(C)に示すように、視線と1つの座標軸とが
合致する座標系である。
【0008】第3の座標系は、スクリーン座標系(Scre
en coordinate system)である。このスクリーン座標系
は、図5(D)に示すように、物体を含む3次元のシー
ンが投影された2次元のスクリーンSC(図5(C)参
照)における座標系である。図5(C)おけるスクリー
ン座標系は、直交する横軸のX_S軸、及び縦軸のY_
S軸によって構成されている。
【0009】テクスチャ・マッピングにおいては、上記
の3種類の座標系の他に、図5(B)に示すように、テ
クスチャ・イメージ・データを記述するための座標系
(以下、テクスチャ座標系:Texture coordinate syste
m、という。)が必要である。図5(B)におけるテク
スチャ座標系は、直交する横軸のU軸、及び縦軸のV軸
によって構成されている。テクスチャ・マッピングの実
質的な作動は、スクリーン座標系で本来の物体の色を描
画すべき点に、テクスチャ座標で指定されるテクスチャ
・イメージ・データの色を描画することである。
【0010】上記のモデル座標系は、複数の基本的物体
を組み合わせた複雑な物体を扱うときに、便宜上、各基
本的物体を簡単に記述するための座標系である。従っ
て、複雑な物体に対してテクスチャ・マッピングをして
スクリーン座標系で記述するためには、まず、これら複
数の基本的物体を纏めた複雑な物体を視点座標系で記述
する。ここでは、立方体OBに対して、上面にシェーデ
ィング(Shading)をすると共に、側面にテクスチャ・
マッピングする場合を説明する(図5(C)の立方体O
1 参照)。この後に、記述された複数の基本的物体を
スクリーンSCに投影することを想定する。この時点で
は、複雑な物体(立方体OB1 )はスクリーン座標系で
記述される。なお、以下の説明を簡単にするため、取り
扱う物体は、既にスクリーン座標系に変換されているも
のとする。
【0011】[テクスチャ・マッピングの詳細]図6
(A)に示すように、テクスチャ・イメージ・データ
は、平面上に単位正方形(1辺の長さが1の正方形)が
縦横に配置され、所定の大きさの正方形(図6(A)で
は、8×8の単位正方形で形成される正方形領域)を形
成している。この格子点、すなわち、i番目の列(i:
0≦i≦7)でj番目の行(j:0≦j≦7)に対応す
る格子点(図中の×マーク)を中心とする各々の単位正
方形の中心には、張り付けるべきイメージの色情報が格
納されている。
【0012】以下、これらの各単位正方形をテクセル、
単位正方形の中心をテクセル中心、テクセル中心に格納
されている色情報をテクセル値、及びテクセルが配置さ
れた所定の大きさの正方形領域をテクスチャという。ま
た、テクスチャの一辺に含まれるテクセルの個数(図6
(A)では、8個)をテクスチャのサイズという。以下
の説明を簡略にするため、j番目の行でかつi番目の列
のテクセル(i,j)のテクセル値をT[i,j]と略
記する。
【0013】次に、テクスチャを曲面に張り付ける場
合、通常の曲面はポリゴン分割されていており、視点座
標系ではテクスチャ・マッピングとはポリゴンとテクス
チャの間の線形変換になる。これによって、ポリゴン上
の各点とテクスチャ内の各点は厳密に1対1で対応し、
さらに、この対応はテクスチャをポリゴンに張り付ける
時点で完全に決定できる。最終的には、画面上(スクリ
ーン上)に投影されたポリゴン内の各ピクセルの色を決
定しなければならない。従って、スクリーン座標系は視
点座標系の各ピクセルとテクスチャ内の各テクセルの間
で対応しなければならないが、スクリーン座標系は視点
座標系をスクリーンSC上に投影したものであるので、
ピクセル(x_s,y_s)に対応するテクスチャ内の
点P(u,v)の座標は定まっている。この対応を用い
てピクセル(x_s,y_s)の色を決定する。一般に
用いられている色決定のアルゴリズムは、オリジナルの
テクスチャ・イメージ・データと以下に説明するミップ
マップ(Mipmap)と呼ばれるオリジナル・データをさら
に加工したデータを用いる方法、及びミップマップを用
いずにオリジナルのテクスチャ・イメージ・データ等を
用いる方法に大別される。
【0014】ミップマップを用いない方法には2つの方
法があり、その1つは点Pを含むテクセルのテクセル値
をピクセルの色とする方法である。すなわち、点Pに最
も近いテクスチャ内のテクセル(i0 ,j0 )のテクセ
ル値T[i0 ,j0 ]をピクセルの色とする。引数
0 ,j0 は各々u+0.5,v+0.5の整数部とし
て求めることができる。これは3次元グラフィクス・イ
ンタフェイスのAPI(Application Program Interfac
e )の1種であるOpenGL(Mar Segal,Akeley, The OpenG
L Graphics System:A Specification Version 1.0) で
は、テクセル・ニアレスト(Texel Nearest)と呼ばれ
る方法である。
【0015】しかしながら、テクスチャ・マッピングさ
れるポリゴンが遠方にあり、スクリーン座標系上では非
常に縮小される場合(テクスチャ内では隣合うピクセル
に対応する点が非常に離れる状態)、形成される像がギ
ザギザになる(ジャギー、Jaggy を発生する、ともい
う)。
【0016】他の方法は、上記を改良した第2のテクセ
ル・リニア・インタポーレイテッド(Texel Linear Int
erpolated 、略して、Texel Linearともいう。以下、テ
クセルリニアという)である。この場合、図6(A)に
示すように、点Pを囲む4つのテクセルの値を線形補間
するというものである。すなわち、点P(u,v)を囲
むテクセル中心を(i0 ,j0 ),(i0 +1,
0 ),(i0 ,j0 +1),(i0 +1,j0 +1)
(図中の太線の×マーク)としてa=uの少数部分、b
=vの少数部分とおいたときに、以下の式で得られる値
をピクセルの色とするものである。
【0017】(1-a)×(1-b) ×T[i0 ,j0]+(1-a) ×b
×T[i0 ,j0+1]+ a ×(1-b) ×T[i0+1,j0]+ a ×
b ×T[i0+1,j0+1] 引数i0 ,j0 はu,vの整数部分として求めることが
できる。他の方法は上式から理解されるように線形補間
を2回続けて行った場合と等価であるのでバイリニアと
もいう。
【0018】次に、ミップマップを用いる方法を説明す
る。上記の方法では、投影されたポリゴン上の各点にお
けるテクセルの縮小拡大率がピクセルの位置によって大
きく変化するので、スクリーンとのなす角度が大きなポ
リゴンが投影された時に不都合を生ずる。すなわち、ス
クリーン上極端に縮小されるテクセルに対しては上記の
ように4テクセルの重みつき平均では足りず、多くのテ
クセルが必要である。この必要とするテクセルは、ピク
セル−テクセル間の縮小拡大率(Level Of Detail,ピク
セルとテクセルの対応関係から演算できる。以下、LO
Dという。)から求めることができる。このようにピク
セル毎に平均のとり方を変化させる方法(コンボリュー
ションと呼ばれる方法)は効果的だが、効率的でなく、
実装が困難であるので以下に説明するミップマップを用
いて代用するのが一般的である。
【0019】ミップマップは、先ずオリジナルのテクス
チャ中のテクセルを、図6(A)の太線で囲まれる縦横
2個ずつのテクセルをブロックに纏める。次に、ブロッ
ク内に含まれる4つのテクセルのテクセル値を平均する
ことによってブロックのテクセル値を求める。次に、図
6(B)に示すように、求めたテクセル値に対応させる
ための新しい1つのテクセルを生成すると共に、元のテ
クスチャにおけるブロックの順序に配列し、全てのブロ
ックについて行うことによって新しいテクスチャを生成
する。このブロックで纏めることにより生成された新し
いテクスチャと、生成前のオリジナル・テクスチャとを
区別するために、オリジナル・テクスチャ(図6
(A))をレベル0のミップマップ、そしてここではサ
イズが半分になった新しいテクスチャ(図6(B))を
レベル1のミップマップという。次に、レベル1のミッ
プマップを同様に処理してレベル2のミップマップを生
成する。この生成されたテクスチャが、サイズ1のテク
スチャになるまで上記と同様の処理を繰り返し、高レベ
ルのミップマップを生成する。なお、このときのテクセ
ル値がミップマップのレベルに依存することは勿論であ
る。これを表すため上記の記号を拡張してレベルkのミ
ップマップ中のテクセル(i,j)のテクセル値をT
[i,j:k]と表記する。
【0020】このミップマップを使ってテクスチャ・マ
ッピングするのに先だって、上記のLODから用いるべ
きミップマップのレベルを決定しなければならない。Op
enGLでは細かい規定がなされているが、ここでは必要な
部分のみに簡単化して説明する。上記のテクセル・ニア
レスト、テクセル・リニアと同様にミップマップ・ニア
レスト、ミップマップ・リニアの概念があり、合計4種
類のテクセル・ミップマップ法がある。なお、各レベル
のミップマップ中のピクセルに対応する点の座標P
(u,v)はレベルkに依存したP(uk ,vk )とな
るので、注意しなければならない。
【0021】次に、テクセル・ミップマップ法の4種類
〜の各々を説明する。 .ニアレスト−ミップマップ−ニアレスト(Nearest-
Mipmap-Nearest) k=(LOD+0.5の整数部分)としてレベルkのミ
ップマップ中にピクセルに対応する点Pk (u,v)を
求め、点Pk を含むテクセル値T[i0 ,j0:k]を
ピクセルの色とする。 .リニア−ミップマップ−ニアレスト(Liner-Mipmap
-Nearest) k=(LOD+0.5の整数部分)としてレベルkのミ
ップマップ中にピクセルに対応する点Pk (uk
k )を求め、点Pk を囲む4つのテクセルのテクセル
値を線形補間する。これは「レベルk」ということ以外
は上記で説明したテクセルリニアと同様である。 .ニアレスト−ミップマップ−リニア(Nearest-Mipm
ap-Liner) k=(LODの整数部分)としてレベルkとレベルk+
1の各々のミップマップ中のピクセルに対応する点:P
k ,Pk+1 を各々含むテクセルのテクセル値をd=(L
ODの少数部分)を内分比として線形補間する。 .リニア−ミップマップ−リニア(Liner-Mipmap-Lin
er) k=(LODの整数部分)とする。レベルkのミップマ
ップ中のピクセルに対応する点Pk を含む4つのテクセ
ルのテクセル値を線形補間した(テクセルリニア)結果
と、レベルk+1のミップマップ中のピクセルに対応す
る点Pk+1 を含む4つのテクセルのテクセル値を線形補
間した(テクセルリニア)結果を、d=(LODの少数
部分)を内分比として線形補間(ミップマップリニア)
する。
【0022】以上説明したようなミップマップ法を用い
て、高速にテクスチャ・マッピングを行うためのコンピ
ュータ・グラフィクス装置には、次の点が要求される。
【0023】・テクスチャ・メモリの容量が大きいこと ・テクスチャ・メモリとして用いるメモリのアクセス速
度が高速なこと ・テクスチャ・メモリを効率的に利用すること すなわち、テクスチャ・メモリはテクスチャのテクスチ
ャ・イメージ・データを格納する関係上、数Mバイトの
容量が必要である。このため、テクスチャ・メモリには
一般的に低コストのDRAMが用いられる。このDRA
Mのサイクルタイムは80ns程度なので、例えば、1
00Mテクセル/秒のアクセス速度を必要とする場合に
は同じテクスチャ・イメージ・データを8つ複写し、イ
ンターリーブ(Interleave)して用いれば、目的とする
速度性能に合致させることができる。
【0024】また、上記で述べたようにリニア−ミップ
マップ−リニア方式では同時に8つのテクセル値を参照
しなければならない。8つのテクセル値を同時に参照す
るには、ミップマップのレベル毎にインターリーブをか
け、さらに各々のレベルをi,jごとにインターリーブ
して8つのメモリに格納してリニア−ミップマップ−リ
ニアに必要なテクセル値を同時に参照できるような構成
にすればよい。
【0025】また、線形補間の計算をする回路(補間回
路、Interpolator)が8つのメモリチップに直結してい
る必要がある。各メモリチップに対するアドレスバスと
各メモリチップから補間回路へのデータバスのビット幅
は、アドレスが20ビット、テクスチャ・イメージ・デ
ータが16ビットとしても、(20+16)×8=28
8ビットとなり、配線が複雑化すると共に、チップのピ
ンネック(1チップから出すことのできる信号線の制
限)という問題も発生する。
【0026】[従来例]上記の要求を満たす一例とし
て、コンピュータ・グラフィクス装置に対応するテクス
チャ・マッピング処理方法がある(特開昭62−140
181号公報参照)。このテクスチャ・マッピング処理
方法では、プロセッサ素子内部にテクスチャ・イメージ
・データを重複させることなく分割して有し、プロセッ
サ間通信路を介して他のプロセッサ素子内部のテクスチ
ャ・イメージ・データを受けとっている。
【0027】しかしながら、このコンピュータ・グラフ
ィクス装置では、次のような問題がある。
【0028】・基本的にソフトウエアによって処理する
ための機構であり、動作が複雑でハードウエア化が困難
であり、高速動作が期待できない。
【0029】・描画を処理する部分とテクスチャを処理
する部分が1対1に対応しているので、各々の比率を変
化できない。このため、描画プリミティブの種類や大き
さ、それに貼付けるテクスチャイメージの大きさに対す
る、パフォーマンス要求に対して、テクスチャを処理す
る部分の量を変化させることができない。
【0030】・他のプロセッサ素子に対してプロセッサ
間通信路を介して、表示すべき画素の情報を送り、その
送信した情報に基づく演算結果を受けとるというプロト
コルなので、プロトコルのオーバーヘッドが大きい。
【0031】・テクスチャ・イメージ・データが1つの
プロセッサ素子に存在することを保証できないので、フ
ィルタ演算する以前のテクスチャ・イメージ・データを
プロセッサ間通信路に供給しなければならず、通信容量
が膨大になり、効率的でない。
【0032】また、他例であるコンピュータ・グラフィ
クス装置として、リアリティ・エンジン・グラフィクス
(Reality Engine Graphics、COMPUTER GRAPHICS Procee
dings,Annual Conference Series,1993pp-116 参照)が
ある。
【0033】図7に示すように、このコンピュータ・グ
ラフィクス装置90は、コマンド・プロセッサ12を備
えている。コマンド・プロセッサ12は、コマンド・バ
ス16を介してフラグメント生成器(Fragment Generato
r)72、74、76、78に接続されている。
【0034】フラグメント生成器72の出力側の一方は
テクスチャ・メモリとしてのテクスチャ・メモリ・クラ
スタ(TEXTURE MEMORY CLUSTER)22を介して描画プロセ
ッサ(Drawing Processor) 42に接続されており、出力
側の他方は描画プロセッサ42に直接接続されている。
描画プロセッサ42はフレーム・バッファ52に接続さ
れている。このフレーム・バッファ52の出力側は、デ
ィスプレイ60に接続されている。テクスチャ・メモリ
・クラスタ22は、アドレス生成器62、メモリ64
A,64B,64C,64D,64E,64F,64
G,64H及びフィルタ66から構成されており、アド
レス生成器62は各メモリ64A〜64Hに接続され、
各メモリ64A〜64Hはフィルタ66に接続されてい
る。
【0035】また、フラグメント生成器74の出力側の
一方はテクスチャ・メモリ・クラスタ24を介してフレ
ーム・バッファ54に接続された描画プロセッサ44に
接続されており、他方は描画プロセッサ44に直接接続
されている。同様に、フラグメント生成器76の一方は
テクスチャ・メモリ・クラスタ26を介してフレーム・
バッファ56に接続された描画プロセッサ46に接続さ
れており、他方は描画プロセッサ46に直接接続されて
いる。フラグメント生成器78の出力側の一方はテクス
チャ・メモリ・クラスタ28を介してフレーム・バッフ
ァ58に接続された描画プロセッサ48に接続されてお
り、他方は描画プロセッサ48に直接接続されている。
また、上記のフレーム・バッファ54、56、58の出
力側は、ディスプレイ60に接続されている。
【0036】なお、テクスチャ・メモリ・クラスタ2
4、26、28は、テクスチャ・メモリ・クラスタ22
と同様の構成のため、詳細な説明を省略する。
【0037】また、このコンピュータ・グラフィクス装
置90では、スクリーンについて縦方向を4列に分割し
て、分割された各々に属するピクセルをテクスチャ・メ
モリ・クラスタ22、24、26、28が担当し処理し
ている。
【0038】次に、コンピュータ・グラフィクス装置9
0の動作を説明する。先ず、コマンド・プロセッサ12
は、その下流にあるフラグメント生成器72〜78、テ
クスチャ・メモリ・クラスタ22〜28、及び描画プロ
セッサ42〜48の各プロセッサに対する命令を解釈す
ると共に、その命令等をコマンドバス16に出力する。
この命令には、各々のプロセッサ中の図示しないレジス
タにデータを格納するコントロール・コマンドや描画コ
マンドがある。スクリーン上における描画は、三角形単
位(ポリゴン単位)で行われる。コマンド・プロセッサ1
2は、この描画コマンドを受け取ると、それに続く三角
形の頂点単位のデータ(三角形の頂点座標等)を受け取
る。このデータのフォーマットを以下の表1に示す。
【0039】
【表1】 但し、x_s,y_s:三角形の頂点のスクリーン座標
系での座標 R,G,B,A:スクリーンSC上の座標(x_s,y
_s)における色情報 u,v :座標(x_s,y_s)にテクスチャ
・マッピングすべきテクスチャ・イメージ・データのテ
クスチャ座標系における座標
【0040】これらのデータは、フラグメント生成器7
2、74、76、78の各々に、コマンドバス16を介
して同時にブロードキャストされる。各フラグメント生
成器は、得られたデータを補間して三角形内部のピクセ
ル単位のデータを生成する。このとき生成されたピクセ
ルのデータが、フラグメント生成器自身が担当するピク
セルのデータであれば、ピクセル単位に補間されたデー
タ(以下の表2に示す)を、対応する描画プロセッサ4
2〜48に出力する。
【0041】
【表2】
【0042】これと共に、フラグメント生成器は,以下
の表3に示すデータ、すなわち、三角形の頂点のスクリ
ーン座標系での座標、及び座標(x_s,y_s)にテ
クスチャ・マッピングすべきテクスチャ・イメージ・デ
ータのテクスチャ座標系における座標(u,v)を、対
応するテクスチャ・メモリ・クラスタに出力する。
【0043】
【表3】
【0044】このとき、フラグメント生成器自身が担当
するピクセルでない場合は、描画プロセッサにおいてデ
ータは破棄されるが、ピクセルは必ず何れかのフラグメ
ント生成器が担当しているので、全く処理されないピク
セルが生じることはない。テクスチャ・メモリ・クラス
タのアドレス生成器は、この座標(u,v)に基づい
て、上述した例えばリニア−ミップマップ−リニアの計
算に必要なテクセルを求め、そのテクセルのメモリにお
ける物理アドレスを計算し、出力する。この物理アドレ
スをもとにメモリはテクセル値をフィルタに出力し、フ
ィルタは出力されたテクセル値をもとに例えばリニア−
ミップマップ−リニアに必要な計算を行って、ピクセル
に張り付けるべき、テクスチャ・メモリ・クラスタから
の色情報を、対応する描画プロセッサに出力する。描画
プロセッサでは、予め入力されたピクセルの色情報とテ
クスチャ・メモリ・クラスタからの色情報を考慮して、
対応するフレーム・バッファに格納されている該当ピク
セルの値に反映させる。
【0045】なお、各テクスチャ・メモリ・クラスタ2
2〜28には、予め全て同一の内容のテクスチャ・イメ
ージ・データが重複して格納されている。従って、4つ
のテクスチャ・メモリ・クラスタ22〜28による並列
効果によって性能向上、特に処理速度の高速化を図るこ
とができる。
【0046】ここで、上述した第1のコンピュータ・グ
ラフィクス装置(特開昭62−140181号公報参
照)は、図7のフラグメント生成器、テクスチャ・メモ
リ・クラスタ、及び描画プロセッサを1つのパッケージ
に収納したものに相当する。この場合の差異は、テクス
チャ・イメージ・データの格納の方法にある。すなわ
ち、図7のコンピュータ・グラフィクス装置90では、
各テクスチャ・メモリ・クラスタが同一のテクスチャ・
イメージ・データを格納しているので、如何なる座標
(u,v)が入力されても、各々のテクスチャ・メモリ
・クラスタでは独立してテクセル値を検索できる。一
方、上記で説明した第1のコンピュータ・グラフィクス
装置では、テクスチャ・イメージ・データは分割されて
各部分が各テクスチャ・メモリ・クラスタに分配されて
格納される。このため、座標(u,v)によっては、自
身が担当するテクスチャ・メモリ・クラスタ内に格納さ
れていないテクセル値を必要とする場合がある。従っ
て、メモリの有効利用には寄与するが、通信のためのオ
ーバヘッドが大きくなると共に、ハードウェアで実装す
るのは困難である。
【0047】また、第2のコンピュータ・グラフィクス
装置90では、フラグメント生成器毎にテクスチャ・メ
モリ・クラスタが対応するので、一義的に用いられてい
る。従って、テクスチャ・イメージ・データを分割して
処理することはできず、1のテクスチャ・メモリ・クラ
スタ内のメモリより大きいテクスチャ・イメージ・デー
タを扱うことができない。
【0048】
【発明が解決しようとする課題】本発明は、上記事実を
考慮して、コンピュータ・グラフィクス・インタフェイ
スにあるテクスチャ・マッピングの機能を効率良く実行
させることができるコンピュータ・グラフィクス装置を
得ることが目的である。
【0049】
【課題を解決するための手段】上述の目的を達成するた
めに請求項1に記載の発明は、平面及び曲面の少なくと
も一方を有する物体に予め用意されたイメージを張りつ
けて、当該物体をスクリーン上に表示するコンピュータ
・グラフィクス装置であって、張り付けるためのイメー
ジに対応するテクスチャ・イメージ・データを格納する
メモリと、当該テクスチャ・イメージ・データに基づい
て前記スクリーン上の点に対応する色情報を生成する補
間回路とを有する複数のテクスチャ・メモリ・クラスタ
と、スクリーン上の点に対応する色情報を出力するフラ
グメント生成器と、スクリーン上の点に対応する、テク
スチャ・メモリ・クラスタからの色情報とフラグメント
生成器からの色情報とを用いて、スクリーン上に表示す
べき描画データをフレーム・メモリに格納する、複数の
描画プロセッサと、複数のテクスチャ・メモリ・クラス
タと複数の描画プロセッサとを接続するバスと、を備え
たことを特徴としている。これにより、複数の描画プロ
セッサと複数のテクスチャ・メモリ・クラスタとのフレ
キシブルな接続を可能にする。
【0050】請求項2に記載の発明は、請求項1に記載
の発明の構成に加え、スクリーン上の点に対応するテク
スチャ・イメージ・データを有し且つ処理可能なテクス
チャ・メモリ・クラスタが前記描画プロセッサに色情報
を出力するように、複数のテクスチャ・メモリ・クラス
タに必要なデータを出力するテクスチャ座標生成器をさ
らに有するものである。このようなテクスチャ座標生成
器を有することにより、後に述べる空間分割、時間分割
に対応することができる。
【0051】請求項3に記載の発明は、請求項2に記載
の発明の構成に加え、物体を適当なポリゴンに分割し、
そのポリゴンの頂点についてスクリーン上での座標及び
当該頂点に対応するテクスチャ・イメージ・データの座
標をテクスチャ座標生成器に出力すると共に、ポリゴン
の頂点についてスクリーン上での座標及び前記頂点に対
する色情報をフラグメント生成器に出力するコマンド・
プロセッサをさらに有し、テクスチャ座標生成器及びフ
ラグメント生成器が、ポリゴンの頂点についてのデータ
をポリゴンの内部の各点についてのデータに補間する手
段をさらに有するものである。このようにテクスチャ座
標生成器とフラグメント生成器とを分割したのは、処理
の並列性を増加させるためである。
【0052】請求項4に記載の発明は、請求項3に記載
の発明の構成に加え、テクスチャ座標生成器が、スクリ
ーン上でのポリゴンの内部の各点の座標及びポリゴンの
内部の各点に対応するテクスチャ・イメージ・データの
座標を出力し、各テクスチャ・メモリ・クラスタは、テ
クスチャ・イメージ・データの座標から色情報を生成す
るのに必要な要素の物理アドレスを生成するアドレス生
成器をさらに有するものである。これにより、リニア−
ミップマップ−リニアのように8つのテクセル値を必要
とするような場合でも、アドレス生成器が各テクセルの
物理アドレスを生成し、補間回路にて補間出来るように
している。
【0053】請求項5に記載の発明は、請求項4に記載
の発明の構成に加え、各テクスチャ・メモリ・クラスタ
のメモリは、各々同一のテクスチャ・イメージ・データ
を格納し、テクスチャ座標生成器が、一定時間間隔毎に
色情報を各前記テクスチャ・メモリ・クラスタが出力す
るように必要なデータを出力するように構成されてい
る。これにより、時間分割処理が行える。
【0054】請求項6に記載の発明は、請求項4に記載
の発明の構成に加え、各テクスチャ・メモリ・クラスタ
のメモリは、テクスチャ・メモリ・クラスタの数で分割
されたテクスチャ・イメージ・データを各々格納し、テ
クスチャ座標生成器は、スクリーン上の点に対応するテ
クスチャ・イメージ・データを有する、何れかのテクス
チャ・メモリ・クラスタが色情報を出力するように、複
数のテクスチャ・メモリ・クラスタに必要なデータを出
力するように構成されている。これにより、より多くの
テクスチャ・イメージ・データを扱うことができ、空間
分割を有効に行える。
【0055】請求項7に記載の発明は、請求項4に記載
の発明の構成に加え、テクスチャ・メモリ・クラスタを
複数のグループに分け、テクスチャ・イメージ・データ
をグループ数で分割し、同一グループの各テクスチャ・
メモリ・クラスタは、同一の分割されたテクスチャ・イ
メージ・データを格納し、テクスチャ座標生成器は、ス
クリーン上の点に対応するテクスチャ・イメージ・デー
タを有し且つ処理可能な何れかのテクスチャ・メモリ・
クラスタに命令を出力するように構成されている。これ
により、空間分割及び時間分割の両方をサポートするこ
とことができる。
【0056】請求項8に記載の発明は、請求項4に記載
の発明の構成に加え、各テクスチャ・メモリ・クラスタ
のメモリの各々に同一のテクスチャ・イメージ・データ
を格納させる第1の格納状態と、テクスチャ・メモリ・
クラスタの数で分割されたテクスチャ・イメージ・デー
タの各々を格納させる第2の格納状態と、テクスチャ・
メモリ・クラスタを複数のグループに分けてテクスチャ
・イメージ・データを当該グループ数で分割して同一グ
ループの各テクスチャ・メモリ・クラスタに同一の分割
されたテクスチャ・イメージ・データを格納させる第3
の格納状態と、の何れかの予め決定された格納状態に応
じてテクスチャ・イメージ・データを各テクスチャ・メ
モリ・クラスタのメモリに格納するための格納手段を更
に有し、第1の格納状態の場合には、テクスチャ座標生
成器が、同一のテクスチャ・メモリ・クラスタが一定時
間間隔毎に色情報を出力するように必要なデータを出力
し、第2の格納状態の場合には、テクスチャ座標生成器
が、スクリーン上のある点に対するテクスチャ・イメー
ジ・データを有する、何れかのテクスチャ・メモリ・ク
ラスタが色情報を出力するように、複数のテクスチャ・
メモリ・クラスタに必要なデータを出力し、第3の格納
状態の場合には、テクスチャ座標生成器が、スクリーン
上のある点に対するテクスチャ・イメージ・データを有
し且つ処理可能な何れかのテクスチャ・メモリ・クラス
タに必要なデータを出力するように構成されている。こ
れにより、空間分割、時間分割、時間分割及び空間分割
のいずれの方法でもテクスチャ・メモリを用いることが
でき、フレキシブルなよりコストパフォーマンスの高い
構成にすることができる。
【0057】請求項9に記載の発明は、請求項4に記載
の発明の構成に加え、テクスチャ・イメージ・クラスタ
の補間回路の出力をアドレス生成器にフィードバックす
るフィードバック・パスを更に設け、テクスチャ・イメ
ージ・クラスタのメモリにインデックス値及び各インデ
ックス値に対応するデータを格納し、テクスチャ座標生
成器の出力に応答してインデックス値を出力させ、その
インデックス値をアドレス生成器にフィードバックする
ことにより、インデックス値に対応するテクスチャ・イ
メージ・データを引き出すように構成されている。これ
により、物体の形状を変えることなく模様のみ変えるよ
うな場合に、高速に処理を行うことができる。
【0058】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。なお、本実施例のコンピュータ・グラフ
ィクス装置10は、上記従来の技術で説明したコンピュ
ータ・グラフィクス装置90と略同様の構成であり、同
一部分は同一符号を付している。
【0059】図1に示すように、本実施例のコンピュー
タ・グラフィクス装置10は、コンピュータ・グラフィ
クス装置90(図7参照)と同様に、アドレス生成器、
フィルタ及び4つのテクスチャ・メモリ・クラスタ2
2、24、26、28を備えている。これらのテクスチ
ャ・メモリ・クラスタ22、24、26、28の各々
は、8つのメモリで構成され、テクスチャ・メモリとし
て機能する。なお、本実施例ではテクスチャ・メモリ・
クラスタが4つである場合を説明するが、4つに限定さ
れるものではなく、3つ以下または5つ以上でもよい。
好ましくは、4、8、16個である。
【0060】このコンピュータ・グラフィクス装置10
は、テクスチャ座標生成器(Texturecoordinate Generat
or) 14、及びフラグメント生成器(Fragment Generato
r)32、34、36、38の各々がコマンドバス16を
介してコマンド・プロセッサ12に接続されている。な
お、コマンド・プロセッサ12では以下に説明する処理
ルーチンが実行可能に記憶されている。テクスチャ座標
生成器14は、テクスチャ座標バス18に接続されてお
り、このテクスチャ座標バス18には、テクスチャ・メ
モリ・クラスタ22、24、26、28の各々が接続さ
れている。また、テクスチャ・メモリ・クラスタ22、
24、26、28の各々はテクスチャ・データ・バス2
0に接続されており、このテクスチャ・データ・バス2
0には描画プロセッサ42、44、46、48の各々が
接続されている。描画プロセッサ42〜48の各々には
フレーム・バッファ52〜58が対応して接続されてい
る。
【0061】また、本実施例のテクスチャ・メモリ・ク
ラスタ22では、後述するフィードバックを可能とする
ため、フィルタ66から出力される信号がアドレス生成
器62に入力されるように、アドレス生成器62とフィ
ルタ66の出力側がフィードバックパス68によって接
続されている。なお、テクスチャ・メモリ・クラスタ2
4、26、28は、テクスチャ・メモリ・クラスタ22
と同様の構成のため、詳細な説明を省略する。
【0062】次に、本実施例のコンピュータ・グラフィ
クス装置10に用いるデータ及びデータの流れを説明す
る。
【0063】先ず、コマンド・プロセッサ12は、その
下流にあるテクスチャ座標生成器14、フラグメント生
成器32〜38、テクスチャ・メモリ・クラスタ22〜
28、及び描画プロセッサ42〜48の各プロセッサに
対する命令を解釈すると共に、その命令等をコマンドバ
ス16に出力する。この命令には、各々のプロセッサ中
の図示しないレジスタにデータを格納するコントロール
・コマンドや描画コマンドがある。スクリーン上におけ
る描画は、三角形単位(ポリゴン単位)で行われ、コマ
ンド・プロセッサ12は、描画コマンドを受け取ると、
それに続く、上記の表1に示したフォーマットによる三
角形の頂点単位のデータ(三角形の頂点座標等)を受け
取る。
【0064】次に、コマンド・プロセッサ12は、以下
の表4に示すフォーマットによるフラグメント生成器宛
のデータ(To FGがフラグメント生成器宛であるこ
とを示す)を生成すると共に、以下の表5に示すフォー
マットによるテクスチャ座標生成器14宛のデータ(T
o TGがテクスチャ座標生成器宛であることを示す)
を生成する。コマンド・プロセッサ12は、これらのデ
ータを独立してコマンドバス16へ提供する。
【0065】
【表4】
【0066】
【表5】
【0067】各フラグメント生成器32〜38は、コマ
ンドバス16を介して得られたデータ(表4)を補間し
て三角形内部のピクセル単位のデータを生成する。この
とき生成されたピクセルが、フラグメント生成器自身が
担当するピクセルであれば、ピクセル単位に補間された
データ(表2)を、対応する描画プロセッサ42〜48
の何れかに出力する。
【0068】テクスチャ座標生成器14は、コマンドバ
ス16を介して得られたデータ(表5)u,vを補間し
て各ピクセル単位にテクスチャ・イメージ・データのテ
クスチャ座標系の座標値を生成する。このとき、テクス
チャ座標生成器14は何れのピクセルのテクスチャ・イ
メージ・データの座標値であるかを指定するために、ス
クリーン座標系の座標値(x_s,y_s)も同時に補
間して、ピクセルの座標自体をも求めて以下の表6に示
すフォーマットでテクスチャ座標バス18にブロードキ
ャストする。
【0069】
【表6】
【0070】このテクスチャ座標生成器14が生成した
データは、ブロードキャストされて各テクスチャ・メモ
リ・クラスタに送られるが、受信したテクスチャ・メモ
リ・クラスタは、指定されたテクスチャ・イメージ・デ
ータを有している場合であって、自身が処理することが
できる状態であれば、受信したデータを処理する。その
条件が満たされれば、テクスチャ・メモリ・クラスタの
アドレス生成器が、テクスチャ座標系の座標値u,vか
ら例えばリニア−ミップマップ−リニアを行うのに必要
なテクセルを計算し、そのテクセルのメモリ上の物理ア
ドレスを求め、出力する。メモリは、アドレス生成器か
ら出力された物理アドレスに対応するテクセル値をフィ
ルタに出力する。
【0071】詳細には、テクスチャ・メモリ・クラスタ
22〜28の各々は、ユーザの指定により適宜、後述す
るように時間的分割または空間的分割で用いられる。時
間的分割のときは、テクスチャ・メモリ・クラスタ22
〜28の各々には、同一のテクスチャ・イメージ・デー
タが格納されており、自身が処理可能であればデータを
受取処理する。空間的分割のときは、テクスチャイ・メ
ージ・データは分割されて分割された各々の部分がテク
スチャ・メモリ・クラスタ22〜28の各々に分配され
て格納される。テクスチャ・メモリ・クラスタ22〜2
8の各々は、テクスチャ座標系における座標(u,v)
を参照し、格納されている部分が自らの担当としている
部分であれば、処理を行う。
【0072】各テクスチャ・メモリ・クラスタのフィル
タは、メモリからテクセル値を受け取り、例えばリニア
−ミップマップ−リニアに必要な計算をし、その結果
(R_t,G_t,B_t,A_t)及びピクセル座標
(x_s,y_s)を表7のような形でテクスチャ・デ
ータ・バス20へ出力する(ブロードキャスト)。
【0073】
【表7】
【0074】描画プロセッサ42〜48の各々は、テク
スチャ・データ・バス20から供給されるデータを受け
取り、ピクセル座標(x_s,y_s)を調査して、自
分自身が担当するピクセルであれば、以下の表8及び表
9に示す、先にフラグメント生成器から受け取った色情
報(R,G,B,A)とテクスチャ・メモリ・クラスタ
からの色情報(R_t,G_t,B_t,A_t)を考
慮して、対応するフレーム・バッファ52〜58の該当
するピクセルの値に反映させる。
【0075】
【表8】
【0076】
【表9】
【0077】このように、本実施例のコンピュータ・グ
ラフィクス装置10では、テクスチャ座標(Texture Coo
rdinate)等を発生するテクスチャ座標生成器と色等を発
生するフラグメント生成器を分離して形成している。従
って、マッピングするための位置設定と色等の属性の発
生とを独立かつ並行して処理することができる。
【0078】本実施例では、テクスチャ・メモリ・クラ
スタ22〜28の各々からのデータの出力には、時間的
分割による出力及び空間的分割による出力があり、これ
ら時間的分割による場合と空間的分割による場合とで異
なるので、以下に詳述する。
【0079】[時間的分割]先ず、時間的分割による処
理を説明する。上記のテクスチャ座標生成器14は、論
理回路等で形成が可能であるので、データは20ns程
度のサイクルタイムによって出力できる。このため、通
常、DRAMで構成されるテクスチャ・メモリ・クラス
タの略80nsの処理時間に対する時間差が無駄にな
る。本実施例では、この時間差を有効に利用するもので
ある。
【0080】ユーザにより、テクスチャ・マッピングの
処理速度優先であることが指定されている場合には、コ
マンド・プロセッサ12では時分割処理ルーチンが実行
される。このユーザによる指定は、オペレータがキーボ
ード等の入力装置(図示省略)によって指示するように
しても、ソフトウエア等により予め設定しておいてもよ
い。まず、テクスチャ・メモリ・クラスタ22〜28の
各々に図示しない記憶装置から読み取った同一のテクス
チャ・イメージ・データが記憶され、次にテクスチャ・
マッピング処理のため、コマンドバス16を介してテク
スチャ座標生成器14へコマンドを出力する。これによ
ってテクスチャ座標生成器14は、データを対応するテ
クスチャ・メモリ・クラスタ22〜28の何れかに出力
する。
【0081】従って、テクスチャ座標生成器14から
は、テクスチャ座標バス18を介してテクスチャ・メモ
リ・クラスタが1つの場合の4倍の速度(20ns)
で、4つのテクスチャ・メモリ・クラスタに順にデータ
が出力される。各々のテクスチャ・メモリ・クラスタで
はデータが入力されると対応するテクスチャ・イメージ
・データの処理をした後、テクスチャ・データ・バス2
0に出力する。従って、テクスチャ・メモリ・クラスタ
22〜28の各々が80nsで作動する場合でも、略2
0nsおきにテクスチャ・イメージ・データを得ること
ができる。
【0082】このように、4つのテクスチャ・メモリ・
クラスタ22〜28の各々には同一内容のテクスチャ・
イメージ・データが記憶され、時分割でテクスチャ・メ
モリ・クラスタ22〜28の各々をアクセスすることに
相当し、テクスチャ・マッピングの処理として4倍の実
効速度を得ることができる。従って、テクスチャのサイ
ズは現状を維持して処理速度を4倍にすることができ
る。
【0083】[空間的分割]次に、空間的分割による処
理を説明する。空間的分割とは、1つのテクスチャイメ
ージを複数に分割し、異なる複数のテクスチャ・メモリ
・クラスタに割り付けて用いることをいう。
【0084】ユーザの指示によってサイズ優先であるこ
とを表す空間的分割が指示されると、コマンド・プロセ
ッサ12では空間分割処理ルーチンが実行され、図示し
ない記憶装置から読み取ったテクスチャイメージを所定
領域に分割し(本実施例では4分割)、分割された各々
の領域のテクスチャ・イメージ・データがテクスチャ・
メモリ・クラスタ22〜28の各々に対応して記憶さ
れ、次にテクスチャ・マッピングの処理のため、コマン
ドバス16を介してテクスチャ座標生成器14へコマン
ドを出力する。これによってテクスチャ座標生成器14
は、テクスチャ・メモリ・クラスタのサイクルタイムに
相当する時間毎にデータを全てのテクスチャ・メモリ・
クラスタ22〜28に同時に出力する。
【0085】従って、テクスチャ座標生成器14から
は、テクスチャ座標バス18を介してテクスチャ・メモ
リ・クラスタのサイクルタイムに相当する速度(80n
s)毎に、4つのテクスチャ・メモリ・クラスタに同時
に新規のデータが出力される。各々のテクスチャ・メモ
リ・クラスタではデータが入力されると、入力されたデ
ータが自己の担当するものか否かを判断し(Ownership
testと呼ぶ)自己が担当している場合だけ、テクスチャ
・メモリ・クラスタの色情報をテクスチャ・データ・バ
ス20に出力する。従って、テクスチャ・メモリ・クラ
スタ22〜28の各々が作動する80ns毎に略4倍の
サイズのテクスチャ・イメージ・データを得ることがで
きる。
【0086】従って、処理速度は現状を維持するが、扱
うことができるテクスチャのサイズは4倍になる。
【0087】ここで、上記の空間的分割は、上記の時間
的分割の方法に比べ処理に工夫が必要である。すなわ
ち、ジャギーを生じないようにするため近傍のテクセル
値を参照して補間する場合に、テクスチャ・イメージ・
データを単に分割すると、その近傍のテクセル値を同時
に参照できない場合がある。すなわち、テクスチャ・イ
メージ・データを分割したときの境界部分では近傍を同
時に参照できない。
【0088】図2に示すように、テクスチャ・イメージ
・データTを4つの領域TA,TB,TC,TDに分割
して各々を4つのテクスチャ・メモリ・クラスタ22〜
28(図2にTM0,TM1,TM2,TM3で表記)
に記憶させる場合を想定する。サンプル・ポイントはテ
クスチャ・メモリ・クラスタ22〜28の内の何れかに
属するので、サンプル・ポイントが属するテクスチャ・
メモリ・クラスタ22〜28の何れかがテクスチャ・イ
メージ・データを有しており、そのデータを用いてテク
スチャ・メモリ・クラスタからの色情報を出力すること
ができる。
【0089】しかしながら、サンプル・ポイントPが領
域の境界線BD上にある場合、近傍の点が1つのテクス
チャ・メモリ・クラスタに含まれない。これを解決する
方法としては、次の2つの方法がある。
【0090】方法 1.テクスチャ・メモリ・クラスタと
テクスチャ・データ・バス20の間に、各テクスチャ・
メモリ・クラスタの各々に対応した複数のテクスチャ・
データ・バスを形成すると共に該複数のテクスチャ・デ
ータ・バスをフィルタ回路を介してテクスチャ・データ
・バス20に接続する構成にする。これにより、複数の
テクスチャ・メモリ・クラスタの各々からの出力(テク
スチャ・イメージ・データ)をフィルタ回路においてフ
ィルタ処理できるので、近傍の点のテクスチャ・イメー
ジ・データを得てフィルタ処理できる。
【0091】方法 2.境界線BD上の近傍点がテクスチ
ャ・メモリ・クラスタ22〜28の何れか1つに必ず含
まれるように各領域TA,TB,TC,TDの境界線B
D上のテクスチャ・イメージ・データをテクスチャ・メ
モリ・クラスタ22〜28の各々で1テクセル分重複し
て記憶する。
【0092】方法 1はテクスチャメモリの無駄が生じな
いが、テクスチャ・データ・バスの本数が増加すると共
に、外部に更なるフィルタ回路が必要な構成となる。方
法 2は、テクスチャ・メモリに若干の無駄が生じるが全
体の構成が簡単になるので実現が容易である。この方法
2の具体例を次に説明する。
【0093】図3の斜線で示すように、テクスチャ・メ
モリ・クラスタ22は領域TAに対応するテクスチャ・
イメージ・データを記憶すると共に領域TBと1テクセ
ル分重複したテクスチャ・イメージ・データを記憶す
る。テクスチャ・メモリ・クラスタ24は領域TBに対
応するテクスチャ・イメージ・データを記憶し、テクス
チャ・メモリ・クラスタ26は領域TCに対応するテク
スチャ・イメージ・データを記憶すると共に領域TA及
び領域TDと1テクセル分重複したテクスチャ・イメー
ジ・データを記憶し、テクスチャ・メモリ・クラスタ2
8は領域TDに対応するテクスチャ・イメージ・データ
を記憶すると共に領域TBと1テクセル分重複したテク
スチャ・イメージ・データを記憶する。このように、分
割した領域を各々のテクスチャ・メモリ・クラスタに割
り当てるが、各領域の上と右の1テクセル分のテクスチ
ャ・イメージ・データを余分に記憶すればよい。
【0094】なお、この1テクセル余分に記憶する範囲
は、各々の領域について所定の回転方向(例えば時計回
り)の1テクセル分重複して記憶することでもよい。こ
のようにすれば、各々のテクスチャ・メモリ・クラスタ
において余分に記憶するための容量が均等になる。
【0095】また、テクスチャ・メモリ・クラスタの重
複による無駄については、1000×1000のテクセ
ルを4分割した場合を想定すると、重複して記憶したこ
とによる無駄は2000テクセルである。従って、全体
から見た重複部分の比率は、2000/(1000・1
000)=0.2%となり、微小であることが理解され
る。
【0096】このように、上記のコンピュータ・グラフ
ィクス装置10における構成によって、扱えるテクスチ
ャの大きさの拡大と(単位時間あたりの)生成するテク
スチャ・メモリ・クラスタからの色情報の量の拡大とい
う2つの拡大を行うことができる。すなわち、上記で述
べたように、時間的分割によって扱えるテクスチャのサ
イズは現状を維持して速度を(テクスチャ・メモリ・ク
ラスタが1つの場合に比して)4倍にすることや、空間
的分割によって扱えるテクスチャのサイズを4倍にして
速度は現状を維持することができる。また、上記実施例
の構成では、時間的分割と空間的分割を組み合わせるこ
とによって、扱えるテクスチャのサイズを2倍にして、
速度を2倍にすることもできる。これら時間的分割と空
間的分割との選択をテクスチャ・マッピングの処理実行
時に動的に選択することができる。
【0097】従って、コンピュータ・グラフィクス装置
10のテクスチャ・メモリ・クラスタの数量を増減する
ことにより、任意のサイズと速度を得ることができる。
【0098】このように、本実施例では、メモリ(テク
スチャ・メモリ)の時間的・空間的分割をオペレータの
指示や所定の設定等によって動的に切替えることができ
る。すなわち、テクスチャ・メモリ・クラスタには通常
複数のテクスチャイメージに対応するテクスチャ・イメ
ージ・データが記憶されている。従って、テクスチャイ
メージ毎に分割方法を変更して使用することができる。
【0099】これによって、例えば、1シーンの中で出
現頻度が少ないテクスチャ・イメージ・データは空間的
分割を行ってテクスチャ・メモリ・クラスタの中に格納
することで、テクスチャ・メモリ・クラスタの容量を節
約することができる。また、出現頻度の高いテクスチャ
イメージ・データは時間的分割を行ってテクスチャ・メ
モリ・クラスタの中に格納することで、描画速度を向上
させることができる。従って、出現頻度やテクスチャ・
イメージ・データの大きさによって分割方法を切り替え
ることにより、シーン全体の描画速度の低下を抑えなが
らテクスチャ・メモリ・クラスタの使用容量を抑えるこ
とができる。
【0100】従来のコンピュータ・グラフィクス装置で
は、テクスチャ・メモリ・クラスタ内にテクスチャ・イ
メージ・データが溢れるような状態の場合は描画の途中
でテクスチャ・イメージ・データの入れ換え処理を行わ
なければならないので、描画速度が低下する。一方、本
実施例のコンピュータ・グラフィクス装置では、テクス
チャ・メモリ・クラスタの管理が適切にできるので、テ
クスチャ・メモリ・クラスタを溢れさせない範囲で使用
頻度の高い順に時間的分割を行えば、同一のテクスチャ
・メモリ・クラスタの量で描画速度を最大限に引き上げ
ることができる。
【0101】ここで、本実施例のコンピュータ・グラフ
ィクス装置のテクスチャ・メモリ・クラスタは、フィル
タ66から出力される信号がフィードバックパス68を
介してアドレス生成器62に入力される構成である。
【0102】従って、一度、DRAMで構成されたメモ
リ64A〜64Hを参照して得たテクスチャ・イメージ
・データを用いて再度メモリを参照するという複数回の
参照ができる。このメモリの複数回の参照の例として
は、メモリ64A〜64Hに記憶すべきテクスチャ・イ
メージ・データとして、予め記憶されたRGB値の配列
におけるRGB値の位置を表すインデックス値で記憶す
る。これにより、一度目のアクセスによって入力された
元のイメージに対応するテクスチャ・イメージ・データ
の座標からインデックス値を参照し、その参照したイン
デックス値をフィードバックパス68を介してアドレス
生成器62に入力することにより、このインデックス値
に対応するRGB値を参照し出力することができる。O
penGLではテクスチャのテクセル値をインデックス
で指定することができるので、このメモリの複数回の参
照は、OpenGL用に実装をする上で効果的である。
【0103】次に、上記のフィードバックパス68を利
用して複数回のテクスチャ・マッピングする、所謂2度
索きについて、詳細に説明する。以下、所謂2度索きが
有効な手段となる、既にテクスチャ・マッピングしたテ
クスチャの色のみを変更したい場合を例にして説明す
る。
【0104】白黒の市松模様から赤緑の市松模様に変更
することを想定する。この変更を通常のテクスチャ・マ
ッピングを用いて実行するには、最初に白黒の市松模様
をテクスチャ座標でマッピング(図4(A)参照)し、
次に赤緑の市松模様を同一のテクスチャ座標でマッピン
グ(図4(B)参照)し直さなければならない。
【0105】本実施例のコンピュータ・グラフィクス装
置10では、メモリを複数回参照できる構成である。そ
こで、上記で説明したように色情報(RGBA値)をイ
ンデックス化して各々のインデックスに対応する実際の
色情報の表(カラーマップ)を別途用意しておく。そし
て、ポリゴン(三角形)にはインデックス値をテクスチ
ャ・マッピングする。次に、色を反映させるためテクス
チャ・マッピングの原理でカラーマップから色情報を検
索すればよい。すなわち、図4(C)に示したように、
インデックス値をテクスチャ・マッピングし、色を反映
させるためカラーマップを参照することによって色情報
を検索し、白黒の市松模様をテクスチャ・マッピングす
る(図4(D)参照)かまたは赤緑の市松模様をテクス
チャ・マッピングする(図4(E)参照)。通常のテク
スチャ・マッピングが、コマンド・プロセッサ、テクス
チャ座標生成器、テクスチャ・メモリ・クラスタの全て
を経由するのに比較して、フィードバックパス68を用
いれば、テクスチャ・メモリ・クラスタを2度用いるだ
けでよいので、パフォーマンス向上に大きく寄与する。
また、記憶しておくべきテクスチャイメージも1つのみ
でリソースの有効利用に大きく寄与する。
【0106】また、このフィードバックパス68を含む
構成によって、テクスチャ・マッピング用のハードウエ
アのみで事実上汎用プロセッサと同等な処理を行うこと
が可能となり、よりの高度な利用が可能となる。例え
ば、ピクセル単位のライティング(照明計算)等に効果
的に用いることができる。
【0107】本実施例のフィードバックパス68を有す
るテクスチャ・メモリ・クラスタを備えたコンピュータ
・グラフィクス装置は、実際の実装に好適である。すな
わち、テクスチャ・メモリ・クラスタ、すなわち、8個
のメモリとその制御回路を1チップのLSIに実装すれ
ば、1つのテクスチャメモリチップでリニア−ミップマ
ップ−リニアのテクスチャ・イメージ・データをアクセ
スできる。また、フィルタ回路がテクスチャ・メモリ・
クラスタである1チップに含まれているので、テクセル
リニア、ミップマップ−リニアのデータ補間処理を行う
ことができ、従来の実装上の問題点の一つであったピン
ネックを解消できる。また、1チップ内にアドレス生成
からフィルタまでの処理をする素子が含まれているの
で、上記説明したフィードバックパス68を設けて、テ
クスチャ・イメージ・データの複数回の参照のための構
成を容易に形成することができる。
【0108】ここで、最近のコンピュータ・グラフィク
スの重要なアプリケーションの分野にイメージ・プロセ
ッシングがある。これは写真等の2次元のデータを離散
化し配列(イメージ)として取り込み、適宜加工して別
のイメージを生成する処理である。応用分野は医療分野
におけるCTスキャンの表示や、映画のSFX、DTP
等がある。このイメージ・プロセッシングに共通に使わ
れる機能として、イメージの変形やフィルタ操作等の画
像処理がある。この画像処理を提供するものとしてX−
Window SystemのXIE(X Image
Extension)やSGIのIL(Image
vision Library)等がある。このような
イメージの変形やフィルタ操作等の画像処理の主要な部
分は、テクスチャ・マッピングが適用できる。従って、
このイメージ・プロセッシングのイメージの変形やフィ
ルタ操作等の画像処理へ本発明を適用させることができ
る。
【0109】なお、この場合、加工されるイメージ自体
や途中経過のイメージはディスプレイに表示する必要が
ない。従って、シーンをディスプレイに表示する際にイ
メージを加工して張り付ける部分と加工が必要ない部分
を並列に演算すれば、パフォーマンスが向上すると同時
にハードウェア資源を有効利用できる。この時、従来の
コンピュータ・グラフィクス装置では、イメージがディ
スプレイの各スパン毎に固定されて格納される構造であ
るので、並列演算は事実上不可能であるが、本実施例で
はイメージがディスプレイ(フレーム・バッファに対応
する)に固定されていないので、独立して演算が可能で
あり、並列演算をすることができる。
【0110】本発明は以上述べた実施例に限定されるも
のではなく、例えば、コマンドバス16は、テクスチャ
座標生成器14用のバスとフラグメント生成器32〜3
8用のバスに分離してもよい。分離すれば、コマンド・
プロセッサ12からのデータには宛先を含ませる必要は
ない(表4のTo FG、表5のTo TG)。また、
テクスチャ座標生成器14は、テクスチャ座標バス18
にデータをブロードキャストするが、各テクスチャ・メ
モリ・クラスタにアドレスを付し、そのアドレスを指定
してデータを各テクスチャ・メモリ・クラスタに分配し
てもよい。さらに、各フラグメント生成器はそれぞれ1
の描画プロセッサに接続されていて、描画プロセッサに
おいて当該描画プロセッサの担当でないデータを破棄し
ているが、各フラグメント生成器において破棄するよう
にしてもよい。また、フラグメント生成器は複数ある
が、1つにして各描画プロセッサにブロードキャストす
るようにしてもよい。各テクスチャ・メモリ・クラスタ
からの出力は、ピクセル座標の担当が決まっている描画
プロセッサに受け取られるようブロードキャストされる
が、アドレス指定できるようにしてもよい。
【0111】
【発明の効果】以上説明したように本発明によれば、複
数のテクスチャ・メモリ・クラスタと複数の描画プロセ
ッサとがバスによって接続され、描画プロセッサにはフ
ラグメント生成器から色情報が入力されるので、効率良
くテクスチャ・メモリ・クラスタを利用してテクスチャ
・マッピングすることができる、という効果がある。
【図面の簡単な説明】
【図1】本発明が適用可能な一実施例のコンピュータ・
グラフィクス装置の要部構成を示すブロック図である。
【図2】分割したテクスチャイメージとテクスチャ・メ
モリ・クラスタとの対応を示すイメージ図である。
【図3】テクスチャ・メモリ・クラスタに記憶するテク
スチャ・イメージ・データの範囲を示す概念図である。
【図4】フィードバックパスを用いて複数回テクスチャ
・マッピングすることを説明するための説明図である。
【図5】コンピュータ・グラフィクスにおいて用いる座
標系を示す線図である。
【図6】ミップマップを説明するための説明図であり、
(A)はレベル0のミップマップであるテクスチャイメ
ージを示す線図、(B)はサイズが半分のレベル1のミ
ップマップであるテクスチャ示す線図である。
【図7】従来のコンピュータグラフィクス装置の要部構
成を示すブロック図である。
【符号の説明】
10 コンピュータ・グラフィクス装置 12 コマンド・プロセッサ 14 テクスチャ座標生成器 22〜28 テクスチャ・メモリ・クラスタ 32〜38 フラグメント生成器 42〜48 描画プロセッサ 52〜58 フレーム・バッファ
フロントページの続き (72)発明者 森山 孝男 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 東京基礎研究所 内 (72)発明者 川瀬 桂 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 東京基礎研究所 内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 平面及び曲面の少なくとも一方を有する
    物体に予め用意されたイメージを張りつけて、当該物体
    をスクリーン上に表示するコンピュータ・グラフィクス
    装置において、 前記張り付けるためのイメージに対応するテクスチャ・
    イメージ・データを格納するメモリと、当該テクスチャ
    ・イメージ・データに基づいて前記スクリーン上の点に
    対応する色情報を生成する補間回路とを有する複数のテ
    クスチャ・メモリ・クラスタと、 前記スクリーン上の点に対応する色情報を出力するフラ
    グメント生成器と、 前記スクリーン上の点に対応する、前記テクスチャ・メ
    モリ・クラスタからの色情報と前記フラグメント生成器
    からの色情報とを用いて、前記スクリーン上に表示すべ
    き描画データをフレーム・メモリに格納する、複数の描
    画プロセッサと、 前記複数のテクスチャ・メモリ・クラスタと前記複数の
    描画プロセッサとを接続するバスと、 を有するコンピュータ・グラフィクス装置。
  2. 【請求項2】 前記スクリーン上の点に対応するテクス
    チャ・イメージ・データを有し且つ処理可能な前記テク
    スチャ・メモリ・クラスタが前記描画プロセッサに前記
    色情報を出力するように、複数の前記テクスチャ・メモ
    リ・クラスタに必要なデータを出力するテクスチャ座標
    生成器をさらに有する請求項1に記載のコンピュータ・
    グラフィクス装置。
  3. 【請求項3】 前記物体を適当なポリゴンに分割し、そ
    のポリゴンの頂点について前記スクリーン上での座標及
    び当該頂点に対応するテクスチャ・イメージ・データの
    座標を前記テクスチャ座標生成器に出力すると共に、前
    記ポリゴンの頂点について前記スクリーン上での座標及
    び前記頂点に対する色情報を前記フラグメント生成器に
    出力するコマンド・プロセッサをさらに有し、 前記テクスチャ座標生成器及び前記フラグメント生成器
    が、前記ポリゴンの頂点についてのデータを前記ポリゴ
    ンの内部の各点についてのデータに補間する手段をさら
    に有する 請求項2に記載のコンピュータ・グラフィク
    ス装置。
  4. 【請求項4】 前記テクスチャ座標生成器は、前記スク
    リーン上での前記ポリゴンの内部の各点の座標及び前記
    ポリゴンの内部の各点に対応する前記テクスチャ・イメ
    ージ・データの座標を出力し、 各前記テクスチャ・メモリ・クラスタは、前記テクスチ
    ャ・イメージ・データの座標から前記色情報を生成する
    のに必要な要素の物理アドレスを生成するアドレス生成
    器をさらに有する請求項3に記載のコンピュータ・グラ
    フィクス装置。
  5. 【請求項5】 前記各テクスチャ・メモリ・クラスタの
    メモリは、各々同一のテクスチャ・イメージ・データを
    格納し、 前記テクスチャ座標生成器が、一定時間間隔毎に前記色
    情報を各前記テクスチャ・メモリ・クラスタが出力する
    ように必要なデータを出力する、 請求項4に記載のコンピュータ・グラフィクス装置。
  6. 【請求項6】 前記各テクスチャ・メモリ・クラスタの
    メモリは、前記テクスチャ・メモリ・クラスタの数で分
    割されたテクスチャ・イメージ・データを各々格納し、 前記テクスチャ座標生成器は、前記スクリーン上の点に
    対応するテクスチャ・イメージ・データを有する、何れ
    かの前記テクスチャ・メモリ・クラスタが前記色情報を
    出力するように、複数の前記テクスチャ・メモリ・クラ
    スタに必要なデータを出力する、 請求項4に記載のコンピュータ・グラフィクス装置。
  7. 【請求項7】 前記テクスチャ・メモリ・クラスタを複
    数のグループに分け、前記テクスチャ・イメージ・デー
    タを前記グループ数で分割し、同一グループの前記各テ
    クスチャ・メモリ・クラスタは、同一の分割された前記
    テクスチャ・イメージ・データを格納し、 前記テクスチャ座標生成器は、前記スクリーン上の点に
    対応するテクスチャ・イメージ・データを有し且つ処理
    可能な何れかのテクスチャ・メモリ・クラスタに必要な
    データを出力する、 請求項4記載のコンピュータ・グラフィクス装置。
  8. 【請求項8】 前記各テクスチャ・メモリ・クラスタの
    メモリの各々に同一のテクスチャ・イメージ・データを
    格納させる第1の格納状態と、前記テクスチャ・メモリ
    ・クラスタの数で分割されたテクスチャ・イメージ・デ
    ータの各々を格納させる第2の格納状態と、前記テクス
    チャ・メモリ・クラスタを複数のグループに分けて前記
    テクスチャ・イメージ・データを当該グループ数で分割
    して同一グループの前記各テクスチャ・メモリ・クラス
    タに同一の分割された前記テクスチャ・イメージ・デー
    タを格納させる第3の格納状態と、の何れかの予め決定
    された格納状態に応じて前記テクスチャ・イメージ・デ
    ータを前記各テクスチャ・メモリ・クラスタのメモリに
    格納するための格納手段を更に有し、 前記第1の格納状態の場合には、前記テクスチャ座標生
    成器が、同一の前記テクスチャ・メモリ・クラスタが一
    定時間間隔毎に前記色情報を出力するように必要なデー
    タを出力し、 前記第2の格納状態の場合には、前記テクスチャ座標生
    成器が、前記スクリーン上のある点に対するテクスチャ
    ・イメージ・データを有する、何れかの前記テクスチャ
    ・メモリ・クラスタが前記色情報を出力するように、複
    数の前記テクスチャ・メモリ・クラスタに必要なデータ
    を出力し、 前記第3の格納状態の場合には、前記テクスチャ座標生
    成器が、前記スクリーン上のある点に対するテクスチャ
    ・イメージ・データを有し且つ処理可能な何れかのテク
    スチャ・メモリ・クラスタに必要なデータを出力する、 請求項4に記載のコンピュータ・グラフィクス装置。
  9. 【請求項9】 前記テクスチャ・イメージ・クラスタの
    補間回路の出力を前記アドレス生成器にフィードバック
    するフィードバック・パスを更に設け、 前記テクスチャ・イメージ・クラスタのメモリにインデ
    ックス値及び各インデックス値に対応するデータを格納
    し、 前記テクスチャ座標生成器の出力に応答してインデック
    ス値を出力させ、そのインデックス値を前記アドレス生
    成器にフィードバックすることにより、前記インデック
    ス値に対応するテクスチャ・イメージ・データを引き出
    す、 請求項4に記載のコンピュータ・グラフィクス装置。
JP6203578A 1994-08-29 1994-08-29 コンピュータ・グラフィクス装置 Expired - Fee Related JP2673101B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6203578A JP2673101B2 (ja) 1994-08-29 1994-08-29 コンピュータ・グラフィクス装置
US08/519,497 US5757374A (en) 1994-08-29 1995-08-25 Method and apparatus for performing texture mapping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6203578A JP2673101B2 (ja) 1994-08-29 1994-08-29 コンピュータ・グラフィクス装置

Publications (2)

Publication Number Publication Date
JPH0877385A true JPH0877385A (ja) 1996-03-22
JP2673101B2 JP2673101B2 (ja) 1997-11-05

Family

ID=16476433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6203578A Expired - Fee Related JP2673101B2 (ja) 1994-08-29 1994-08-29 コンピュータ・グラフィクス装置

Country Status (2)

Country Link
US (1) US5757374A (ja)
JP (1) JP2673101B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002063590A (ja) * 2000-08-23 2002-02-28 Nintendo Co Ltd グラフィクスシステム用再循環シェードツリーブレンダ
JP2002352267A (ja) * 2001-05-30 2002-12-06 Sony Corp 画像処理装置
JP2007528062A (ja) * 2004-02-27 2007-10-04 エヌヴィディア コーポレイション Pciエクスプレスを用いたグラフィックデバイスのクラスタリング
JP2008205612A (ja) * 2007-02-16 2008-09-04 Seiko Epson Corp 画像処理回路およびこれを搭載したプリンタコントローラ
JP2010020764A (ja) * 2008-07-03 2010-01-28 Nvidia Corp ハイブリッドマルチサンプル/スーパーサンプルアンチエイリアシング
US7697010B2 (en) 2003-12-29 2010-04-13 Intel Corporation Method and mechanism for programmable filtering of texture map data in 3D graphics subsystems
JP2011065677A (ja) * 2000-08-23 2011-03-31 Nintendo Co Ltd グラフィクスシステムにおいて直接および間接テクスチャを処理するための方法および装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3312560B2 (ja) * 1996-07-11 2002-08-12 ヤマハ株式会社 テクスチャマッピング装置
US5987567A (en) * 1996-09-30 1999-11-16 Apple Computer, Inc. System and method for caching texture map information
US6184895B1 (en) * 1997-01-31 2001-02-06 International Business Machines Corp. Method and system for using color information to create special effects
US5946003A (en) * 1997-06-02 1999-08-31 Hewlett Packard Co Method and apparatus for increasing object read-back performance in a rasterizer machine
US6333743B1 (en) * 1997-10-23 2001-12-25 Silicon Graphics, Inc. Method and apparatus for providing image and graphics processing using a graphics rendering engine
US6191793B1 (en) 1998-04-01 2001-02-20 Real 3D, Inc. Method and apparatus for texture level of detail dithering
BR9906458A (pt) * 1998-05-20 2000-09-19 Sony Computer Entertainment Inc Dispositivo de processamento de imagens, método e meio de distribuição
US6230177B1 (en) 1998-06-12 2001-05-08 Silicon Graphics, Inc. Method and apparatus for performing fast fourier transforms
US6452603B1 (en) * 1998-12-23 2002-09-17 Nvidia Us Investment Company Circuit and method for trilinear filtering using texels from only one level of detail
US6184894B1 (en) * 1999-01-29 2001-02-06 Neomagic Corp. Adaptive tri-linear interpolation for use when switching to a new level-of-detail map
EP1083522A3 (en) * 1999-09-10 2002-03-13 Sony Computer Entertainment Inc. Method of and apparatus for processing image, recording medium, and program
US6396502B1 (en) 1999-10-15 2002-05-28 Hewlett-Packard Company System and method for implementing accumulation buffer operations in texture mapping hardware
US6456291B1 (en) * 1999-12-09 2002-09-24 Ati International Srl Method and apparatus for multi-pass texture mapping
JP2007264866A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd グラフィックシステム、破線テクスチャ画像生成装置、及び、破線テクスチャ画像生成方法
US7969444B1 (en) * 2006-12-12 2011-06-28 Nvidia Corporation Distributed rendering of texture data
US8537166B1 (en) * 2007-12-06 2013-09-17 Nvidia Corporation System and method for rendering and displaying high-resolution images
US9082216B2 (en) * 2009-07-01 2015-07-14 Disney Enterprises, Inc. System and method for filter kernel interpolation for seamless mipmap filtering
US20130002739A1 (en) * 2011-06-29 2013-01-03 Chung-Hui Kuo Depositing job-specified texture on receiver

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106284A (ja) * 1987-10-20 1989-04-24 Fujitsu Ltd 3次元画像表示制御装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548709A (en) * 1994-03-07 1996-08-20 Silicon Graphics, Inc. Apparatus and method for integrating texture memory and interpolation logic in a computer system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106284A (ja) * 1987-10-20 1989-04-24 Fujitsu Ltd 3次元画像表示制御装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002063590A (ja) * 2000-08-23 2002-02-28 Nintendo Co Ltd グラフィクスシステム用再循環シェードツリーブレンダ
JP2011065677A (ja) * 2000-08-23 2011-03-31 Nintendo Co Ltd グラフィクスシステムにおいて直接および間接テクスチャを処理するための方法および装置
JP4731028B2 (ja) * 2000-08-23 2011-07-20 任天堂株式会社 グラフィクスシステム用再循環シェードツリーブレンダ
JP2002352267A (ja) * 2001-05-30 2002-12-06 Sony Corp 画像処理装置
JP4635379B2 (ja) * 2001-05-30 2011-02-23 ソニー株式会社 画像処理装置
US7697010B2 (en) 2003-12-29 2010-04-13 Intel Corporation Method and mechanism for programmable filtering of texture map data in 3D graphics subsystems
JP2007528062A (ja) * 2004-02-27 2007-10-04 エヌヴィディア コーポレイション Pciエクスプレスを用いたグラフィックデバイスのクラスタリング
JP4755172B2 (ja) * 2004-02-27 2011-08-24 エヌヴィディア コーポレイション Pciエクスプレスを用いたグラフィックデバイスのクラスタリング
JP2008205612A (ja) * 2007-02-16 2008-09-04 Seiko Epson Corp 画像処理回路およびこれを搭載したプリンタコントローラ
JP2010020764A (ja) * 2008-07-03 2010-01-28 Nvidia Corp ハイブリッドマルチサンプル/スーパーサンプルアンチエイリアシング

Also Published As

Publication number Publication date
JP2673101B2 (ja) 1997-11-05
US5757374A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
JP2673101B2 (ja) コンピュータ・グラフィクス装置
JP2637931B2 (ja) テクスチャ・マッピングを行うコンピュータ・システム
Akeley Reality engine graphics
EP1110182B1 (en) Trilinear texture filtering with optimized memory access
US5794016A (en) Parallel-processor graphics architecture
US7920141B2 (en) Method and apparatus for rasterizer interpolation
US7151544B2 (en) Method for improving texture cache access by removing redundant requests
JPH07134776A (ja) 画像レンダリング方法とその装置
KR19980702804A (ko) 영상 생성 및 조작을 위한 하드웨어 아키텍처
EP1424653B1 (en) Dividing work among multiple graphics pipelines using a super-tiling technique
JPH04222071A (ja) テキスチュア・マッピング方法及びその装置
US20050140684A1 (en) Graphical data access method apparatus and system
EP0752685B1 (en) Method and apparatus for efficient rendering of three-dimensional scenes
EP0422541A2 (en) Parallel polygon/pixel rendering engine and method
US20040012611A1 (en) Anti-aliasing interlaced video formats for large kernel convolution
US7546425B2 (en) Data processor with a built-in memory
JPH09330423A (ja) 三次元形状データ変換装置
US6982719B2 (en) Switching sample buffer context in response to sample requests for real-time sample filtering and video generation
US5657436A (en) Preprocessing apparatus and method for line scan conversion in a computer graphics system
US6563507B1 (en) Storage circuit control device and graphic computation device
EP1195719A2 (en) Rendering memory in a volume rendering system
US6476818B1 (en) Storage circuit control device and graphic computation device
WO1998050890A1 (fr) Procede d'obtention de fonction projecteur et processeur d'images utilisant ce procede
JPH06309471A (ja) 3次元グラフィックス描画装置
US6985153B2 (en) Sample request mechanism for supplying a filtering engine

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees