JPH0876999A

JPH0876999A - 分岐予測装置

Info

Publication number: JPH0876999A
Application number: JP20950194A
Authority: JP
Inventors: Naoki Nishi; 直樹西
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-09-02
Filing date: 1994-09-02
Publication date: 1996-03-22
Anticipated expiration: 2012-07-09
Also published as: JP2629613B2

Abstract

(57)【要約】【目的】分岐予測処理の高速化を図ると共に、分岐制
御における不正動作を防止する。【構成】分岐予測テーブルへの分岐先予測アドレスの
登録を、分岐命令のＭ命令前の命令アドレスをキーとし
て行う。分岐生起時には、プリフェッチ命令カウンタ入
力選択制御回路１６によって、分岐先予測アドレス有効
レジスタ６を強制的にリセットする。これにより、分岐
先予測アドレスレジスタ７の分岐先予測アドレスは無効
化され、分岐後Ｍ命令分の分岐予測が禁止される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ処理装置におけ
る分岐命令の分岐先を予測する分岐予測装置に関する。

【０００２】

【従来の技術】従来この種の技術では、分岐命令自身の
アドレスと分岐が生起した場合の分岐先予測アドレスと
を対にして分岐予測テーブルに記憶しておくことによ
り、フェッチした命令のアドレスをキーとして上記テー
ブルを索引して分岐先予測アドレスを得ている。この従
来の技術では、プロセッサの性能向上のために、動作周
波数の改善及び登録可能な分岐予測テーブルのエントリ
の増加を図る場合には、以下の問題が発生する。すなわ
ち、命令フェッチアドレスを保持するレジスタにおい
て、分岐命令の命令アドレスが確定してから、分岐予測
テーブルを索引して得た分岐先予測アドレスが確定する
までの時間が、分岐生起予測成功時の実効的な分岐命令
処理時間となる。そして、この処理に要する回路的な遅
延時間が分岐命令の処理を高速化する上での障壁とな
る。

【０００３】この問題を解決するために、分岐予測テー
ブルにキーとして記憶するアドレスとして、分岐命令の
命令アドレスを使用するのではなく、分岐命令の直前の
命令の命令アドレスを使用する技術が提案されている。
たとえば、特開昭６３−１１２４１３５号公報には、分
岐命令の直前の命令の命令アドレスと分岐先アドレスと
を分岐予測テーブルに記憶しておき、分岐命令の直前の
アドレスで分岐予測テーブルの索引を行って分岐予測を
高速に行う技術が記載されている。

【０００４】

【発明が解決しようとする課題】しかしながら、特開昭
６３−１１２４１３５号公報の従来技術では、以下のよ
うな問題がある。図８を参照すると、分岐予測テーブル
は、分岐命令のＭ命令前の命令アドレスをキーとして記
憶しており、分岐予測の方向として分岐の生起を予測す
る「Ｔ」または分岐が生起しない旨を予測する「Ｎ」を
記憶するフィールドと、分岐先予測アドレスを記憶する
フィールドとを含んでいる。ここでは、過去の分岐状況
として、アドレス「ＡＡＡ」の分岐命令１から命令アド
レス「ＢＢＢ」に分岐し、さらにアドレス「ＢＢＢ＋
１」の分岐命令２から命令アドレス「ＣＣＣ」に分岐す
るシーケンスが事前に実行されていたと仮定する。この
場合、分岐予測テーブルに、分岐命令の命令アドレスか
らＭ命令分前に実行していた命令の命令アドレスをキー
としてアドレスの登録を行い、アドレス「ＡＡＡ−Ｍ」
をキーとして分岐先予測アドレス「ＢＢＢ」が登録さ
れ、アドレス「ＡＡＡ−Ｍ＋２」をキーとして分岐先予
測アドレス「ＣＣＣ」が登録されている状態となる。

【０００５】この状態において、分岐命令１を再度実行
した結果、実際の分岐先アドレスが「ＤＤＤ」となる
と、アドレス「ＡＡＡ−Ｍ」をキーとして登録されてい
た分岐先予測アドレスは「ＢＢＢ」から「ＤＤＤ」に変
更される。このとき問題となるのは、アドレス「ＡＡＡ
−Ｍ＋２」をキーとして登録されている分岐先予測アド
レス「ＣＣＣ」である。変更後の実行シーケンスにおい
ては、アドレス「ＡＡＡ−Ｍ＋２」をキーとして得られ
るのはアドレス「ＤＤＤ＋１」の命令１１に対応する分
岐先予測アドレスである。しかし、命令１１が分岐命令
であるとは限らない。命令１１が分岐命令でないのにも
拘わらず分岐先予測アドレスに分岐させてしまうと、不
正動作に陥るおそれが生ずる。また、例え命令１１が分
岐命令であったとしてもその分岐先が「ＣＣＣ」である
とは限らず、この場合にも何らかのリカバリ処理が必要
となる。

【０００６】従って、特開昭６３−１１２４１３５号公
報の従来技術では、上述のような場合に正常な動作が保
証できず、また分岐制御の複雑化もしくは性能の低下を
招いていた。

【０００７】本発明の目的は、上述の問題を解決して、
分岐予測処理の高速化を図ると共に、分岐制御における
不正動作を防止することにある。

【０００８】また、分岐先を予測するタイミングを柔軟
に設定できるようにすることにより、システムの仕様に
応じた構成を採用できるようにすることにある。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に本発明の分岐予測装置は、分岐命令の分岐履歴をこの
分岐命令のＭ（Ｍは正の整数）個前の命令と関連付けて
保持する分岐履歴保持手段と、この分岐履歴保持手段を
検索して次に分岐し得るアドレスを予測する分岐予測ア
ドレス検索手段と、この分岐予測アドレス検索手段によ
って検索された分岐予測に関する情報を保持する分岐予
測情報保持手段と、直前に実行したＭ個の命令中に分岐
の生起した分岐命令が存在する場合には前記分岐予測情
報保持手段に保持された分岐予測結果を使用しないよう
に制御する分岐予測制御手段とを含む。

【００１０】また、本発明の分岐予測装置において、前
記分岐履歴保持手段は、少なくとも一つのエントリを有
し各エントリに分岐命令の前回分岐したアドレスを保持
する分岐履歴アドレス保持回路と、この分岐履歴アドレ
ス保持回路の各エントリに対応して分岐命令の直前の命
令の命令アドレスを保持する命令アドレス保持回路と、
この命令アドレス保持回路の各エントリに対応してその
エントリの内容が有効なものであるか否かを保持するエ
ントリ有効性保持回路と、前記分岐履歴アドレス保持回
路の各エントリに対応して前記分岐命令により前回分岐
が生起したか否かを保持する分岐生起保持回路とを有
し、前記分岐予測アドレス検索手段は、分岐命令の前記
直前の命令の命令アドレスによって前記命令アドレス保
持回路を検索するアドレス比較器と、このアドレス比較
器における比較結果によって前記エントリ有効性保持回
路と前記分岐履歴アドレス保持回路と前記分岐生起保持
回路とに保持された情報を選択する選択器とを有し、前
記分岐予測情報保持手段は、前記選択器により選択され
た前記エントリ有効性保持回路からの情報を保持する分
岐予測有効性保持回路と、前記選択器により選択された
前記分岐履歴アドレス保持回路からの情報を保持する分
岐予測アドレス保持回路と、前記分岐生起保持回路から
の情報を保持する分岐予測生起保持回路とを有し、前記
分岐予測制御手段は、前記分岐予測有効性保持回路が有
効である旨を保持し、かつ、前記分岐予測生起保持回路
が生起である旨を保持している場合には、直前に実行し
た命令が分岐の生起した分岐命令であると判断して前記
分岐予測アドレス保持回路に保持されたアドレスを分岐
予測結果として使用しないように制御する。

【００１１】また、本発明の他の分岐予測装置におい
て、前記分岐履歴保持手段は、少なくとも一つのエント
リを有し各エントリに分岐命令の前回分岐したアドレス
を保持する分岐履歴アドレス保持回路と、この分岐履歴
アドレス保持回路の各エントリに対応して分岐命令の直
前の命令の命令アドレスを保持する命令アドレス保持回
路と、この命令アドレス保持回路の各エントリに対応し
てそのエントリの内容が有効なものであるか否かを保持
するエントリ有効性保持回路とを有し、前記分岐予測ア
ドレス検索手段は、分岐命令の前記直前の命令の命令ア
ドレスによって前記命令アドレス保持回路を検索するア
ドレス比較器と、このアドレス比較器における比較結果
によって前記エントリ有効性保持回路と前記分岐履歴ア
ドレス保持回路とに保持された情報を選択する選択器と
を有し、前記分岐予測情報保持手段は、前記選択器によ
り選択された前記エントリ有効性保持回路からの情報を
保持する分岐予測有効性保持回路と、前記選択器により
選択された前記分岐履歴アドレス保持回路からの情報を
保持する分岐予測アドレス保持回路とを有し、前記分岐
予測制御手段は、前記分岐予測有効性保持回路が有効で
ある旨を保持している場合には、直前に実行した命令が
分岐の生起した分岐命令であると判断して前記分岐予測
アドレス保持回路に保持されたアドレスを分岐予測結果
として使用しないように制御する。

【００１２】また、本発明の他の分岐予測装置におい
て、前記分岐履歴保持手段は、少なくとも一つのエント
リを有し各エントリに分岐命令の前回分岐したアドレス
を保持する分岐履歴アドレス保持回路と、この分岐履歴
アドレス保持回路の各エントリに対応して分岐命令の前
記Ｍ個前の命令の命令アドレスを保持する命令アドレス
保持回路と、この命令アドレス保持回路の各エントリに
対応してそのエントリの内容が有効なものであるか否か
を保持するエントリ有効性保持回路と、前記分岐履歴ア
ドレス保持回路の各エントリに対応して前記分岐命令に
より前回分岐が生起したか否かを保持する分岐生起保持
回路とを有し、前記分岐予測アドレス検索手段は、分岐
命令の前記Ｍ個前の命令の命令アドレスによって前記命
令アドレス保持回路を検索するアドレス比較器と、この
アドレス比較器における比較結果によって前記エントリ
有効性保持回路と前記分岐履歴アドレス保持回路と前記
分岐生起保持回路とに保持された情報を選択する選択器
とを有し、前記分岐予測情報保持手段は、前記選択器に
より選択された前記エントリ有効性保持回路からの情報
を保持する分岐予測有効性保持回路と、前記選択器によ
り選択された前記分岐履歴アドレス保持回路からの情報
を保持する分岐予測アドレス保持回路と、前記分岐生起
保持回路からの情報を保持する分岐予測生起保持回路と
を有し、前記分岐予測制御手段は、分岐生起後（Ｍ−
１）命令分を計数する命令数カウンタをさらに有し、こ
の命令数カウンタが（Ｍ−１）命令分を計数している途
中である場合、もしくは、前記分岐予測有効性保持回路
が有効である旨を保持し、かつ、前記分岐予測生起保持
回路が生起である旨を保持している場合には、直前に実
行したＭ個の命令中に分岐の生起した分岐命令が存在す
ると判断して前記分岐予測アドレス保持回路に保持され
たアドレスを分岐予測結果として使用しないように制御
する。

【００１３】また、本発明の他の分岐予測装置におい
て、前記分岐履歴保持手段は、少なくとも一つのエント
リを有し各エントリに分岐命令の前回分岐したアドレス
を保持する分岐履歴アドレス保持回路と、この分岐履歴
アドレス保持回路の各エントリに対応して分岐命令の前
記Ｍ個前の命令の命令アドレスを保持する命令アドレス
保持回路と、この命令アドレス保持回路の各エントリに
対応してそのエントリの内容が有効なものであるか否か
を保持するエントリ有効性保持回路とを有し、前記分岐
予測アドレス検索手段は、分岐命令の前記Ｍ個前の命令
の命令アドレスによって前記命令アドレス保持回路を検
索するアドレス比較器と、このアドレス比較器における
比較結果によって前記エントリ有効性保持回路と前記分
岐履歴アドレス保持回路とに保持された情報を選択する
選択器とを有し、前記分岐予測情報保持手段は、前記選
択器により選択された前記エントリ有効性保持回路から
の情報を保持する分岐予測有効性保持回路と、前記選択
器により選択された前記分岐履歴アドレス保持回路から
の情報を保持する分岐予測アドレス保持回路とを有し、
前記分岐予測制御手段は、分岐生起後（Ｍ−１）命令分
を計数する命令数カウンタをさらに有し、この命令数カ
ウンタが（Ｍ−１）命令分を計数している途中である場
合、もしくは、前記分岐予測有効性保持回路が有効であ
る旨を保持している場合には、直前に実行したＭ個の命
令中に分岐の生起した分岐命令が存在すると判断して前
記分岐予測アドレス保持回路に保持されたアドレスを分
岐予測結果として使用しないように制御する。

【００１４】また、本発明の他の分岐予測装置におい
て、前記分岐予測制御手段は、分岐予測が誤った場合に
も分岐が生起したものとみなして前記分岐予測アドレス
保持回路に保持されたアドレスを分岐予測結果として使
用しないように制御する。

【００１５】また、本発明の他の分岐予測装置におい
て、前記前記分岐履歴保持手段は、分岐命令に対する分
岐予測が誤った場合で、かつ、その分岐命令の直前に実
行したＭ個の命令中に分岐の生起した他の分岐命令が存
在しない場合には、前記分岐予測が誤った分岐命令の命
令アドレスよりもＭ命令前の命令の命令アドレス前記を
命令アドレス保持回路に保持すると共にその対応するエ
ントリについて前記分岐履歴アドレス保持回路に最も最
近に分岐した際の分岐先命令アドレスを保持する。

【００１６】

【実施例】次に本発明の分岐予測装置の第一の実施例に
ついて図面を参照して詳細に説明する。

【００１７】図１を参照すると、本発明の対象とするデ
ータ処理装置は、パイプライン動作する処理装置１８
と、命令キャッシュ１７を有している。命令キャッシュ
１７は、プリフェッチ命令カウンタ１の値に基づいてア
クセスされ、命令キャッシュロードデータ１９の書込
み、または、命令レジスタ３への読出しが行われる。プ
リフェッチ命令カウンタ１の値はフェッチ命令カウンタ
２に保持され、命令レジスタ３の命令と共に処理装置１
８に与えられる。命令レジスタ３は有効な命令語を含ん
でいるか否かを表すバリッドビットをも保持している。
処理装置１８は、各種演算命令を実行する他、分岐命令
の実行も行う。この処理装置１８の分岐命令の実行の際
には、分岐命令の分岐が生起したか否か、もしくは分岐
予測が成功したか否かが判断され、分岐命令の実行結果
としての分岐先アドレスを生成する。分岐予測失敗の旨
は信号線３８により、分岐先アドレスは信号線２３によ
り、出力される。また、処理装置１８は必要に応じてホ
ールド信号を信号線３７により出力する。

【００１８】一方、分岐予測テーブルは、それぞれＮエ
ントリからなる比較アドレスレジスタ群４及び分岐先予
測アドレスレジスタ群５により構成され、分岐命令自身
のアドレスを比較アドレスとして比較アドレスレジスタ
群４に、分岐が生起した場合の分岐先予測アドレスを分
岐先予測アドレスレジスタ群５に、それぞれ対応するア
ドレス同士が対になるように記憶している。比較アドレ
スレジスタ群４は、各エントリに有効な命令語を含んで
いるか否かを表すバリッドビットフィールドを含んでい
る。また、分岐先予測アドレスレジスタ群５は、分岐予
測の方向として分岐の生起を予測する「Ｔ」または分岐
が生起しない旨を予測する「Ｎ」を記憶するＴ／Ｎフィ
ールドを含んでいる。分岐予測テーブルへの新規登録時
には、登録活性化信号２０がデコーダ９を介して送ら
れ、登録アドレス２１及び分岐先予測アドレス２２がそ
れぞれ比較アドレスレジスタ群４及び分岐先予測アドレ
スレジスタ群５の対応するエントリに格納される。

【００１９】比較器１１は、分岐予測テーブルの比較ア
ドレスレジスタ群４の各エントリとプリフェッチ命令カ
ウンタ１の値との一致比較を行う回路であり、その比較
結果は分岐予測テーブル出力選択制御回路１４に送られ
る。これにより登録アドレスによる分岐予測テーブルの
索引が行われる。

【００２０】分岐予測テーブル出力選択制御回路１４
は、比較器１１の比較結果２８と、処理装置１８からの
ホールド信号３７とを入力として、セレクタ１２および
１３の制御信号３９と、分岐先予測アドレス有効レジス
タ６のマスク信号４１とを生成する。

【００２１】図２を参照すると、処理装置１８によるホ
ールド指示３７があった場合、すなわちホールド信号３
７が「１」である場合には、分岐予測テーブル出力選択
制御回路１４によって、分岐先予測アドレス有効レジス
タ６及び分岐先予測アドレスレジスタ７がそれぞれ現在
の状態を維持するようにセレクタ１２及び１３の制御が
なされる。また、ホールド指示３７がない場合には比較
器１１の比較結果２８で一致が検出されたエントリをセ
レクタ１２及び１３で選択する。ホールド指示３７がな
く比較器１１の比較結果２８で一致が検出されなかった
場合には、マスク信号４１が「０」となり、アンドゲー
ト１５により分岐先予測アドレス有効レジスタ６が
「０」、すなわち無効状態とされる。なお、図中、
「×」はドントケア、すなわちどのような値でもかまわ
ないことを意味する。

【００２２】プリフェッチ命令カウンタ入力選択制御回
路（以下、「ＰＩＣ選択制御回路」という）１６は、命
令レジスタ３の有効ビットフィールド出力信号３６と、
分岐先予測アドレス有効レジスタ６の出力信号３０と、
分岐先予測アドレスレジスタ７の分岐予測方向フィール
ドの出力信号４０と、処理装置１８からのホールド指示
信号３７と、処理装置１８からの分岐予測失敗信号３８
とを入力として、ＰＩＣ入力セレクタ１０への制御信号
３２と、分岐先予測アドレス有効レジスタ６のマスク信
号４２とを生成する。

【００２３】図３を参照すると、ＰＩＣ選択制御回路１
６は、分岐予測失敗時にはリカバリアドレス２３を、ホ
ールド時には現プリフェッチアドレス２５を、予測可能
時には予測アドレス２６を、それ以外の場合には次の命
令アドレス２４を、それぞれＰＩＣ１にセットするよう
にセレクタ１０を制御する。そして、上記においてリカ
バリアドレス２３または予測アドレス２６を選択した場
合には、ＰＩＣ選択制御回路１６は、マスク信号４２を
「０」にすることによって分岐先予測アドレス有効レジ
スタ６を無効状態とする。すなわち、リカバリアドレス
２３または予測アドレス２６が選択された場合というの
は、命令のシーケンスが連続しなくなる場合であり、こ
の場合には分岐後Ｍ命令分については分岐先予測アドレ
スを得ることができなくなる。但し、この第一の実施例
ではＭ＝１と仮定している。

【００２４】なお、予測失敗信号３８が「１」とは分岐
予測失敗の旨を、ホールド信号３７が「１」とは処理装
置１８においてホールドが発生した旨を、予測有効信号
３０が「１」とは分岐先予測アドレスレジスタ７の分岐
先予測アドレスが有効である旨を、分岐生起予測信号４
０が「１」とは分岐が生起する方向を予測する旨を、命
令有効信号３６が「１」とは命令レジスタ３の命令語が
有効である旨をそれぞれ意味する。また、命令語は全て
４バイトであるものと仮定している。

【００２５】次に本発明の上記第一の実施例の動作につ
いて図面を参照して説明する。

【００２６】図４を参照すると、本実施例ではＭ＝１と
仮定しているため、分岐命令の１つ前の命令の命令アド
レスをキーとして分岐予測テーブルへの登録がなされて
いる。また、メモリまたは命令キャッシュ中の命令の並
びに対して、矢印に従って命令の実行が進むことを想定
している。さらに、各命令においては後続命令に対する
ホールドは発生しないことを仮定している。

【００２７】図５を参照すると、図４の命令シーケンス
を実行した場合の動作を示す図において、プリフェッチ
命令カウンタ１の値と、命令レジスタ３の命令語と、分
岐先予測アドレス有効レジスタ６の値と、分岐先予測ア
ドレスレジスタ７の分岐先予測アドレスとが示される。

【００２８】まず、時刻０において、プリフェッチ命令
カウンタ１には初期値「ＡＡＡ」が、分岐先予測アドレ
ス有効レジスタ６には初期値「０」が保持されているも
のとする。以降、時刻５まではプリフェッチ命令カウン
タ１は順次インクリメントされ、これに対応して命令レ
ジスタ３には１Ｔ遅れで対応する命令が保持される。

【００２９】時刻４では分岐先予測アドレスとしてアド
レスＢＢＢが索引されて、この結果時刻５で分岐先予測
アドレスレジスタ７に「ＢＢＢ」が保持されると共に分
岐先予測アドレス有効レジスタ６に「１」が保持され
る。これにより、ＰＩＣ選択制御回路１６はセレクタ１
０に対し予測アドレス２６を選択するよう指示し、この
結果時刻６ではプリフェッチ命令カウンタ１は「ＢＢ
Ｂ」を保持する。また、時刻５においてＰＩＣ選択制御
回路１６がマスク信号４２を「０」にするため、時刻６
における分岐先予測アドレス有効レジスタ６の値は強制
的に「０」とされる。この強制的な処理は、命令アドレ
スＢＢＢの命令６において誤った動作をしないために必
要である。なぜなら、時刻６において分岐先予測アドレ
スレジスタ７に得られるアドレスは、命令アドレス「Ｘ
ＸＸ＋４」の命令が分岐命令であった場合の分岐先予測
アドレスであり、本実行シーケンスのように命令アドレ
ス「ＸＸＸ」から命令アドレス「ＢＢＢ」に分岐が発生
した場合には、分岐先予測アドレスとして使用してはな
らないものだからである。

【００３０】以降、同様にして、命令が実行されていく
が、アドレス「ＹＹＹ」の分岐命令によりアドレス「Ｃ
ＣＣ」の分岐命令に分岐が発生した際、前述のように、
アドレス「ＣＣＣ」の分岐命令においては分岐先予測ア
ドレスを得ることはできない。従って、分岐は生起しな
いものとして考え、以降、アドレス「ＣＣＣ＋４」、
「ＣＣＣ＋８」と進んでいく。このように誤った分岐予
測を行った場合には、処理装置１８において、その分岐
予測失敗を検出して、実行すべきでない命令をキャンセ
ルすると共にリカバリアドレスを送出することにより、
アドレスＤＤＤの命令から実行を再開する。

【００３１】このように、本発明の第一の実施例である
分岐予測装置によれば、分岐予測テーブルへの登録のキ
ーとして分岐命令の１つ前のアドレスを使用することに
よって、分岐予測処理を高速化すると同時に、分岐が発
生する場合にマスク信号４２で分岐先予測アドレス有効
レジスタ６を強制的にリセットすることによって、分岐
生起直後の分岐予測を抑止して不正動作を防止すること
ができる。

【００３２】次に本発明の分岐予測装置の第二の実施例
について図面を参照して詳細に説明する。

【００３３】本発明の第二の実施例は、分岐先予測アド
レスレジスタ群５において分岐予測の方向を指定するフ
ィールドを含まない点を除いて、第一の実施例のものと
同様である。本実施例では、比較アドレスレジスタ群４
における有効ビットフィールドの値が「有効」を示して
いれば対応する分岐先予測アドレスレジスタ群５のエン
トリが分岐生起方向に予測されているものとして動作す
る。

【００３４】図６を参照すると、本発明の第二の実施例
におけるＰＩＣ選択制御回路１６は、図３の第一の実施
例のものと異なり、分岐予測方向を考慮しない。従っ
て、第一の実施例では分岐が生起しないものとして予測
している場合には次アドレス２４を選択していたが、本
実施例では予測方向に拘わらず予測アドレス２６を選択
することになる。

【００３５】このように、本発明の第二の実施例である
分岐予測装置によれば、分岐が生起する場合のみ分岐予
測テーブルに登録するようにしたことにより、分岐予測
テーブルの構成を簡略化し、さらに、命令アドレスの制
御を簡単化して、より効率的に分岐予測処理の高速化と
動作の安定を確保することができる。

【００３６】次に本発明の分岐予測装置の第三の実施例
について図面を参照して詳細に説明する。

【００３７】本発明の第三の実施例は、命令数カウンタ
を設けて、分岐後の命令数をカウントする点を除いて、
第一の実施例のものと同様である。つまり、第一の実施
例では分岐命令の１つ前の命令の命令アドレスをキーに
して分岐先予測アドレスを登録していたが、本実施例で
は、これを分岐命令のＭ命令分前の命令の命令アドレス
をキーにして登録する。このため、本実施例では、分岐
発生後Ｍ命令分の間、分岐先予測アドレスを使用しない
ようにさせるために、値（Ｍ−１）を１命令毎に減算し
ていく命令数カウンタを設ける。

【００３８】図７を参照すると、本発明の第三の実施例
におけるＰＩＣ選択制御回路１６は、命令数カウンタの
値を入力して、この値が１以上の場合にはマスク信号４
２を強制的に「０」にしている。また、分岐が発生する
場合においては、この命令数カウンタに値（Ｍ−１）を
セットすることによって、分岐後Ｍ命令分の分岐予測を
抑止している。

【００３９】このように、本発明の第三の実施例である
分岐予測装置によれば、分岐予測テーブルへの登録のキ
ーとして分岐命令のＭ命令分前のアドレスを使用するこ
とによって、分岐予測処理の高速化と動作の安定化をよ
り柔軟に実現することができる。

【００４０】なお、上記実施例においては、フルアソシ
アティブな分岐予測テーブルの構成を前提としたが、こ
れはセットアソシアティブな構成を採ることも考えられ
る。さらに、セットアソシアティブな構成においては、
比較対象となるアドレスアレイを命令キャッシュのアド
レスアレイと共用する構成を採ることも考えられる。

【００４１】

【発明の効果】以上の説明で明らかなように、本発明に
よると、分岐予測テーブルへの登録のキーとして分岐命
令のＭ命令分前のアドレスを使用することによって分岐
予測処理を高速化すると同時に、分岐が発生する場合に
分岐生起後Ｍ命令分の分岐予測を抑止して不正動作を防
止することができる。

【図面の簡単な説明】

【図１】本発明の分岐予測装置の一実施例の構成を示す
ブロック図である。

【図２】本発明の第一の実施例における分岐予測テーブ
ル出力選択制御回路の動作を表す図である。

【図３】本発明の第一の実施例におけるプリフェッチ命
令カウンタ入力選択制御回路の動作を表す図である。

【図４】本発明の第一の実施例の分岐予測装置における
命令シーケンスを説明するための図である。

【図５】本発明の第一の実施例の分岐予測装置の動作を
表す図である。

【図６】本発明の第二の実施例における分岐予測テーブ
ル出力選択制御回路の動作を表す図である。

【図７】本発明の第三の実施例における分岐予測テーブ
ル出力選択制御回路の動作を表す図である。

【図８】従来技術における問題点を説明するための図で
ある。

【符号の説明】

１プリフェッチ命令カウンタ２フェッチ命令カウンタ３命令レジスタ４比較アドレスレジスタ群５分岐先予測アドレスレジスタ群６分岐先予測アドレス有効レジスタ７分岐先予測アドレスレジスタ８加算器９登録エントリ選択デコーダ１０セレクタ１１比較器１２，１３セレクタ１４分岐予測テーブル出力選択制御回路１５アンドゲート１６プリフェッチ命令カウンタ入力選択制御回路１７命令キャッシュ１８処理装置

Claims

【特許請求の範囲】

【請求項１】分岐命令の分岐履歴をこの分岐命令のＭ
（Ｍは正の整数）個前の命令と関連付けて保持する分岐
履歴保持手段と、この分岐履歴保持手段を検索して次に分岐し得るアドレ
スを予測する分岐予測アドレス検索手段と、この分岐予測アドレス検索手段によって検索された分岐
予測に関する情報を保持する分岐予測情報保持手段と、直前に実行したＭ個の命令中に分岐の生起した分岐命令
が存在する場合には前記分岐予測情報保持手段に保持さ
れた分岐予測結果を使用しないように制御する分岐予測
制御手段とを含むことを特徴とする分岐予測装置。
【請求項２】前記分岐履歴保持手段は、少なくとも一
つのエントリを有し各エントリに分岐命令の前回分岐し
たアドレスを保持する分岐履歴アドレス保持回路と、こ
の分岐履歴アドレス保持回路の各エントリに対応して分
岐命令の直前の命令の命令アドレスを保持する命令アド
レス保持回路と、この命令アドレス保持回路の各エント
リに対応してそのエントリの内容が有効なものであるか
否かを保持するエントリ有効性保持回路と、前記分岐履
歴アドレス保持回路の各エントリに対応して前記分岐命
令により前回分岐が生起したか否かを保持する分岐生起
保持回路とを有し、前記分岐予測アドレス検索手段は、分岐命令の前記直前
の命令の命令アドレスによって前記命令アドレス保持回
路を検索するアドレス比較器と、このアドレス比較器に
おける比較結果によって前記エントリ有効性保持回路と
前記分岐履歴アドレス保持回路と前記分岐生起保持回路
とに保持された情報を選択する選択器とを有し、前記分岐予測情報保持手段は、前記選択器により選択さ
れた前記エントリ有効性保持回路からの情報を保持する
分岐予測有効性保持回路と、前記選択器により選択され
た前記分岐履歴アドレス保持回路からの情報を保持する
分岐予測アドレス保持回路と、前記分岐生起保持回路か
らの情報を保持する分岐予測生起保持回路とを有し、前記分岐予測制御手段は、前記分岐予測有効性保持回路
が有効である旨を保持し、かつ、前記分岐予測生起保持
回路が生起である旨を保持している場合には、直前に実
行した命令が分岐の生起した分岐命令であると判断して
前記分岐予測アドレス保持回路に保持されたアドレスを
分岐予測結果として使用しないように制御することを特
徴とする請求項１記載の分岐予測装置。
【請求項３】前記分岐履歴保持手段は、少なくとも一
つのエントリを有し各エントリに分岐命令の前回分岐し
たアドレスを保持する分岐履歴アドレス保持回路と、こ
の分岐履歴アドレス保持回路の各エントリに対応して分
岐命令の直前の命令の命令アドレスを保持する命令アド
レス保持回路と、この命令アドレス保持回路の各エント
リに対応してそのエントリの内容が有効なものであるか
否かを保持するエントリ有効性保持回路とを有し、前記分岐予測アドレス検索手段は、分岐命令の前記直前
の命令の命令アドレスによって前記命令アドレス保持回
路を検索するアドレス比較器と、このアドレス比較器に
おける比較結果によって前記エントリ有効性保持回路と
前記分岐履歴アドレス保持回路とに保持された情報を選
択する選択器とを有し、前記分岐予測情報保持手段は、前記選択器により選択さ
れた前記エントリ有効性保持回路からの情報を保持する
分岐予測有効性保持回路と、前記選択器により選択され
た前記分岐履歴アドレス保持回路からの情報を保持する
分岐予測アドレス保持回路とを有し、前記分岐予測制御手段は、前記分岐予測有効性保持回路
が有効である旨を保持している場合には、直前に実行し
た命令が分岐の生起した分岐命令であると判断して前記
分岐予測アドレス保持回路に保持されたアドレスを分岐
予測結果として使用しないように制御することを特徴と
する請求項１記載の分岐予測装置。
【請求項４】前記分岐履歴保持手段は、少なくとも一
つのエントリを有し各エントリに分岐命令の前回分岐し
たアドレスを保持する分岐履歴アドレス保持回路と、こ
の分岐履歴アドレス保持回路の各エントリに対応して分
岐命令の前記Ｍ個前の命令の命令アドレスを保持する命
令アドレス保持回路と、この命令アドレス保持回路の各
エントリに対応してそのエントリの内容が有効なもので
あるか否かを保持するエントリ有効性保持回路と、前記
分岐履歴アドレス保持回路の各エントリに対応して前記
分岐命令により前回分岐が生起したか否かを保持する分
岐生起保持回路とを有し、前記分岐予測アドレス検索手段は、分岐命令の前記Ｍ個
前の命令の命令アドレスによって前記命令アドレス保持
回路を検索するアドレス比較器と、このアドレス比較器
における比較結果によって前記エントリ有効性保持回路
と前記分岐履歴アドレス保持回路と前記分岐生起保持回
路とに保持された情報を選択する選択器とを有し、前記分岐予測情報保持手段は、前記選択器により選択さ
れた前記エントリ有効性保持回路からの情報を保持する
分岐予測有効性保持回路と、前記選択器により選択され
た前記分岐履歴アドレス保持回路からの情報を保持する
分岐予測アドレス保持回路と、前記分岐生起保持回路か
らの情報を保持する分岐予測生起保持回路とを有し、前記分岐予測制御手段は、分岐生起後（Ｍ−１）命令分
を計数する命令数カウンタをさらに有し、この命令数カ
ウンタが（Ｍ−１）命令分を計数している途中である場
合、もしくは、前記分岐予測有効性保持回路が有効であ
る旨を保持し、かつ、前記分岐予測生起保持回路が生起
である旨を保持している場合には、直前に実行したＭ個
の命令中に分岐の生起した分岐命令が存在すると判断し
て前記分岐予測アドレス保持回路に保持されたアドレス
を分岐予測結果として使用しないように制御することを
特徴とする請求項１記載の分岐予測装置。
【請求項５】前記分岐履歴保持手段は、少なくとも一
つのエントリを有し各エントリに分岐命令の前回分岐し
たアドレスを保持する分岐履歴アドレス保持回路と、こ
の分岐履歴アドレス保持回路の各エントリに対応して分
岐命令の前記Ｍ個前の命令の命令アドレスを保持する命
令アドレス保持回路と、この命令アドレス保持回路の各
エントリに対応してそのエントリの内容が有効なもので
あるか否かを保持するエントリ有効性保持回路とを有
し、前記分岐予測アドレス検索手段は、分岐命令の前記Ｍ個
前の命令の命令アドレスによって前記命令アドレス保持
回路を検索するアドレス比較器と、このアドレス比較器
における比較結果によって前記エントリ有効性保持回路
と前記分岐履歴アドレス保持回路とに保持された情報を
選択する選択器とを有し、前記分岐予測情報保持手段は、前記選択器により選択さ
れた前記エントリ有効性保持回路からの情報を保持する
分岐予測有効性保持回路と、前記選択器により選択され
た前記分岐履歴アドレス保持回路からの情報を保持する
分岐予測アドレス保持回路とを有し、前記分岐予測制御手段は、分岐生起後（Ｍ−１）命令分
を計数する命令数カウンタをさらに有し、この命令数カ
ウンタが（Ｍ−１）命令分を計数している途中である場
合、もしくは、前記分岐予測有効性保持回路が有効であ
る旨を保持している場合には、直前に実行したＭ個の命
令中に分岐の生起した分岐命令が存在すると判断して前
記分岐予測アドレス保持回路に保持されたアドレスを分
岐予測結果として使用しないように制御することを特徴
とする請求項１記載の分岐予測装置。