JPH087288B2 - Method for manufacturing hybrid optical integrated circuit - Google Patents

Method for manufacturing hybrid optical integrated circuit

Info

Publication number
JPH087288B2
JPH087288B2 JP61277058A JP27705886A JPH087288B2 JP H087288 B2 JPH087288 B2 JP H087288B2 JP 61277058 A JP61277058 A JP 61277058A JP 27705886 A JP27705886 A JP 27705886A JP H087288 B2 JPH087288 B2 JP H087288B2
Authority
JP
Japan
Prior art keywords
substrate
optical
layer
buffer layer
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61277058A
Other languages
Japanese (ja)
Other versions
JPS63131104A (en
Inventor
泰文 山田
正夫 河内
盛男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61277058A priority Critical patent/JPH087288B2/en
Publication of JPS63131104A publication Critical patent/JPS63131104A/en
Publication of JPH087288B2 publication Critical patent/JPH087288B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン基板上に光導波路と、半導体レー
ザ等の光素子とを複合一体化したハイブリッド光集積回
路及びその製造方法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a hybrid optical integrated circuit in which an optical waveguide and an optical element such as a semiconductor laser are combined and integrated on a silicon substrate, and a manufacturing method thereof. .

〔従来技術・発明が解決しようとする問題点〕[Problems to be solved by the prior art and the invention]

光通信や光情報処理分野で必要となる各種光回路の小
型化,高信頼化及び低価格化のために、Si基板上に形成
した光導波路と各種光素子とを複合一体化したハイブリ
ッド光集積回路の実現が期待される。ハイブリッド光集
積回路を実現するためには、同一基板上で光導波路と光
素子とを効率よく光結合させることが必要不可欠であ
る。
Hybrid optical integration in which optical waveguides formed on a Si substrate and various optical elements are combined and integrated in order to reduce the size, increase reliability, and reduce the cost of various optical circuits required in the fields of optical communication and optical information processing. Realization of the circuit is expected. In order to realize a hybrid optical integrated circuit, it is essential to efficiently optically couple an optical waveguide and an optical element on the same substrate.

第8図は、この種のハイブリッド光集積回路のプロト
タイプであり、Si基板上に形成した石英系光導波路と半
導体レーザとを一体化した例である(H.Terui,Y.Yamad
a,M.Kawachi and M.Kobayashi;“Hybrid Integration o
f a Laser Diode and High−silica Multimode Optical
Channel Waveguide on Silicon",Electron.Lett.vol2
1,pp646−648,1985)。
FIG. 8 is a prototype of this kind of hybrid optical integrated circuit, which is an example in which a silica-based optical waveguide formed on a Si substrate and a semiconductor laser are integrated (H. Terui, Y. Yamad.
a, M.Kawachi and M.Kobayashi; “Hybrid Integration o
fa Laser Diode and High-silica Multimode Optical
Channel Waveguide on Silicon ", Electron.Lett.vol2
1, pp646-648, 1985).

第8図で、1はSi基板、2は光導波路であり、コア層
2a、バッファ層2b及びクラッド層2cの3層構造をしてい
る。3はレーザガイド、4は半導体レーザ、4aはその活
性層である。6は給電用ワイヤ、7は導電膜である。半
導体レーザ4は、レーザガイド3に押しあてられ、光導
波路2に対する適正位置に位置決めされる。また、半導
体レーザ4を基板1上に搭載した際のSi基板1の表面か
ら半導体レーザ4の活性層4a中心までの高さl0は、光導
波路2のコア2aの中心の高さl01と等しくなるようにl0
=l01に設定してある。したがって、半導体レーザ4をS
i基板上に搭載し、導波路とレーザ活性層の横方向の位
置を合わせるだけでレーザ・導波路間の位置合せが実現
できる。また、この際、半導体レーザ4は、Si基板上に
直接接触しているので、Si基板はレーザのヒートシンク
としても機能している。ところで、上記の構造では、レ
ーザ活性層4aの高さl0を、導波路コア中心の高さl01
一致させるために、半導体レーザ4の基板を必要な厚さ
にまで研磨する必要があるため、以下のような問題が生
ずる。光導波路2の各層の厚さは、多モード系2ではコ
ア層〜50μm,バッファ層〜15μm,クラッド層〜5μm,ま
た、単一モード系で、コア層〜10μm,バッファ層〜20μ
m,クラッド層〜10μm程度である。したがって、l0=l
01に設定するためには、半導体レーザの基板の厚さを、
多モード系に対して〜40μm、単一モード系に対して〜
25μmにしなければならない。しかも、厚さに対する要
求精度は、多モード系に対しては±3μm以内、単一モ
ード系に対しては1μm以内と厳しい。半導体レーザの
構成材料であるGaAs系あるいはInP系は脆弱であり、上
記のような精度で薄く研磨することは難しく、特に、単
一モード系のように薄い半導体レーザをSi基板上にボン
ディングすることは困難で、ハイブリッド光集積回路構
成上の大きな問題となっていた。半導体レーザ4の基板
の研磨を要せず、かつ高さ方向の精密な位置合せを実現
する方法としては、第9図のように半導体レーザ4の活
性層4a側を下向きにしたp−サイド・ダウン・ボンディ
ングがある。この方法では、半導体レーザ4の活性層4a
の上のエピタキシャル成長層の厚さlと、導波路コア層
中心の高さl1とを一致させればよい。エピタキシャル成
長層の厚さlは高々5μmであるので、この厚さを±1
μm以内精度で決定することは容易である。しかしなが
ら、この場合は、第8図とは逆にl1も高さ5μm程度に
設定しなければならないので、導波路コア層厚も10μm
以内と制限され、この方法が適用できるのは、単一モー
ド系に限られる。しかも、コア層厚が10μm程度であれ
ば、バッファ層厚も10μm以上必要である。したがっ
て、第9図のように、p−サイド・ダウン・ボンディン
グを行なう場合、半導体レーザ4をSi基板1に直接接触
させることができず、Si基板をヒートシンクとして機能
させることはできない。この場合、別個にヒートシンク
8を設ける必要が生じ、光集積回路の小型化,高密度化
が難しい。
In FIG. 8, 1 is a Si substrate, 2 is an optical waveguide, and a core layer
It has a three-layer structure of 2a, a buffer layer 2b and a cladding layer 2c. 3 is a laser guide, 4 is a semiconductor laser, and 4a is its active layer. Reference numeral 6 is a power supply wire, and 7 is a conductive film. The semiconductor laser 4 is pressed against the laser guide 3 and positioned at an appropriate position with respect to the optical waveguide 2. The height l 0 from the surface of the Si substrate 1 to the center of the active layer 4a of the semiconductor laser 4 when the semiconductor laser 4 is mounted on the substrate 1 is equal to the height l 01 of the center of the core 2a of the optical waveguide 2. L 0 to be equal
= L 01 is set. Therefore, the semiconductor laser 4
Positioning between the laser and the waveguide can be realized simply by mounting on the i substrate and aligning the waveguide and the laser active layer in the lateral direction. Further, at this time, since the semiconductor laser 4 is in direct contact with the Si substrate, the Si substrate also functions as a heat sink for the laser. By the way, in the above structure, in order to make the height l 0 of the laser active layer 4a coincide with the height l 01 of the center of the waveguide core, it is necessary to polish the substrate of the semiconductor laser 4 to a required thickness. Therefore, the following problems occur. The thickness of each layer of the optical waveguide 2 is, in the multimode system 2, a core layer to 50 μm, a buffer layer to 15 μm, a clad layer to 5 μm, and a single mode system, the core layer to 10 μm and the buffer layer to 20 μm.
m, clad layer to about 10 μm. Therefore, l 0 = l
To set 01 , set the thickness of the semiconductor laser substrate to
〜40μm for multi-mode system, for single-mode system〜
Must be 25 μm. Moreover, the required accuracy for the thickness is strict within ± 3 μm for the multimode system and within 1 μm for the single mode system. GaAs or InP, which is a constituent material of the semiconductor laser, is fragile, and it is difficult to thinly polish it with the above-mentioned accuracy. In particular, it is necessary to bond a thin semiconductor laser such as a single mode system on a Si substrate. However, it has been a serious problem in the hybrid optical integrated circuit configuration. As a method for realizing precise alignment in the height direction without polishing the substrate of the semiconductor laser 4, as shown in FIG. 9, the active layer 4a side of the semiconductor laser 4 is faced down to the p-side. There is down bonding. In this method, the active layer 4a of the semiconductor laser 4 is
The thickness l of the epitaxially grown layer on the substrate and the height l 1 at the center of the waveguide core layer may be matched. Since the thickness l of the epitaxial growth layer is at most 5 μm, this thickness is ± 1
It is easy to determine the accuracy within μm. However, in this case, contrary to FIG. 8, l 1 must be set to a height of about 5 μm, so the waveguide core layer thickness is also 10 μm.
This method is applicable only to a single mode system. Moreover, if the core layer thickness is about 10 μm, the buffer layer thickness must be 10 μm or more. Therefore, as shown in FIG. 9, when p-side down bonding is performed, the semiconductor laser 4 cannot be brought into direct contact with the Si substrate 1, and the Si substrate cannot function as a heat sink. In this case, it is necessary to separately provide the heat sink 8, and it is difficult to reduce the size and the density of the optical integrated circuit.

本発明の目的は、従来、光導波路と半導体レーザとを
ハイブリッド集積する際に問題となった半導体レーザの
薄片化の必要をなくし、かつSi基板をヒートシンクとし
て機能させることにより小型化,高密度化を可能とした
ハイブリッド光集積回路及びその製造方法を提供するこ
とにある。
It is an object of the present invention to eliminate the need for thinning a semiconductor laser, which has been a problem when hybridizing an optical waveguide and a semiconductor laser, and reduce the size and density by using the Si substrate as a heat sink. To provide a hybrid optical integrated circuit and a method for manufacturing the same.

〔問題点を解決するための手段〕[Means for solving problems]

本発明はシリコン基板上で半導体レーザ等の光素子と
光導波路とを光結合させる光集積回路の製造方法であっ
て、該シリコン基板の表面に凹部および凸部を形成する
凹凸形成工程と、該シリコン基板の凹部上にバッファ層
を形成するバッファ層形成工程と、該バッファ層の表面
を平坦化する平坦化工程と、該バッファ層上にコア層お
よびクラッド層を形成する光導波路形成工程と、該基板
の凸部上に光素子を活性層を下向きに搭載する光素子搭
載工程とを備えたものである。
The present invention is a method for manufacturing an optical integrated circuit in which an optical element such as a semiconductor laser and an optical waveguide are optically coupled on a silicon substrate, and a concavo-convex forming step of forming a concave portion and a convex portion on the surface of the silicon substrate, A buffer layer forming step of forming a buffer layer on the concave portion of the silicon substrate, a flattening step of flattening the surface of the buffer layer, and an optical waveguide forming step of forming a core layer and a clad layer on the buffer layer, And a step of mounting an optical element on the convex portion of the substrate with the active layer facing downward.

〔実施例〕〔Example〕

実施例1 第1図(a)及び(b)は本発明の第1の実施例を説
明する図である。10は、凹部10a及び凸部10bを有するSi
基板、2は凹部上に形成した石英系光導波路であり、2a
はコア層、2bはバッファ層、2cはクラッド層である。4
は半導体レーザ、4aはその活性層、7は導電膜である。
本実施例では、バッファ層2bはSi基板10の凹部10aを埋
めるように形成されており、バッファ層2bの上面の高さ
は、Si基板凸部10b上面の高さに一致させてある。した
がって、バッファ層2bの上面からコア層2aの中心までの
距離l1と、半導体レーザ4をSi基板上へp−サイド・ダ
ウン・ボンディングした時の凸部10b上面から活性層4a
までの高さlとを等しく設定することにより、半導体レ
ーザ4の基板を研磨することなしに半導体レーザ4と光
導波路2との高さ方向の精度位置合せができる。しか
も、この場合、半導体レーザ4は、Si基板10上に直接ボ
ンディングされているので、Si基板10をヒートシンクと
して利用することができる。
Embodiment 1 FIGS. 1 (a) and 1 (b) are views for explaining the first embodiment of the present invention. 10 is Si having concave portions 10a and convex portions 10b
Substrate 2 is a silica-based optical waveguide formed on the recess, and 2a
Is a core layer, 2b is a buffer layer, and 2c is a cladding layer. Four
Is a semiconductor laser, 4a is its active layer, and 7 is a conductive film.
In this embodiment, the buffer layer 2b is formed so as to fill the concave portion 10a of the Si substrate 10, and the height of the upper surface of the buffer layer 2b is made to match the height of the upper surface of the Si substrate convex portion 10b. Therefore, the distance l 1 from the upper surface of the buffer layer 2b to the center of the core layer 2a and the upper surface of the convex portion 10b when the semiconductor laser 4 is p-side down bonded onto the Si substrate to the active layer 4a.
By setting the height l up to the same, the precision alignment of the semiconductor laser 4 and the optical waveguide 2 in the height direction can be performed without polishing the substrate of the semiconductor laser 4. Moreover, in this case, since the semiconductor laser 4 is directly bonded onto the Si substrate 10, the Si substrate 10 can be used as a heat sink.

このような構造の光集積回路は、第2図(a)〜
(e)のようにして製作することができる。このプロセ
スを順を追って説明する。(a)図は、Si基板10に凹部
10a及び凸部10bを形成する工程である。このためには、
例えば、CBrF3ガス等によるSi基板のドライエッチング
あるいはアルカリエッチング液によるSi基板のウェット
エッチング(異方性エッチング)が適用できる。ドライ
エッチングを用いると、Si基板上の段差は垂直に近くな
り、一方、ウェットエッチングでは段差は斜めになる。
(b)図は、凹部10a,凸部10bを形成したSi基板10上に
バッファ層2bを形成する工程である。これには、例え
ば、SiCl4,TiCl4等の原料ガスを酸水素炎中で加水分解
し、Si基板10上に堆積させ、この後、電気炉中で高温に
して透明ガラス化する方法(火炎堆積法)〔特願昭58−
1473,M.Kawachi et al,Electron,Lett,19(1983)583〕
を用いる。(c)図は、余分なバッファ層を除去し、Si
基板凸部10b表面を露出させ、かつ、基板をこの高さに
平坦化する工程である。このためには、機械的研磨によ
ってもよいし、またC2 F6等のフロン系ガスによる石英
系ガラス膜のドライエッチングによってもよい。(d)
図は、平坦化された光集積回路基板上にコア層2a及びク
ラッド層2cを形成する工程である。これには(b)図で
用いた火炎堆積法によればよい。(e)図は、不要部分
の石英系導波路をフォトリソグラフとそれらに引き続く
C2 F6等のフロン系ガスによるドライエッチングにより
除去する工程である。この結果、導波路凸部のSi基板面
はふたたび露出される。最後に、露出したSi基板凸部10
bの面上に、例えば、導電膜としてAn−Sn合金膜を蒸着
等により形成した後、半導体レーザをp−サイド・ダウ
ンで搭載し固定すればボンディングは終了する。この
際、第1図のように、半導体レーザ4の活性層4aからレ
ーザの上面までの距離と、導電膜7の高さとを合わせた
高さlが導電路2のコア中心の高さl1と等しくなるよう
に、半導体レーザ4のエピタキシャル成長層厚または導
電膜の厚さをコントロールすればよい。
An optical integrated circuit having such a structure is shown in FIG.
It can be manufactured as in (e). This process will be explained step by step. (A) The figure shows a concave portion on the Si substrate 10.
This is a step of forming the protrusion 10a and the protrusion 10b. To do this,
For example, dry etching of the Si substrate with CBrF 3 gas or the like or wet etching (anisotropic etching) of the Si substrate with an alkaline etching solution can be applied. When dry etching is used, the step on the Si substrate becomes nearly vertical, while in wet etching the step becomes oblique.
FIG. 3B shows a step of forming the buffer layer 2b on the Si substrate 10 on which the concave portions 10a and the convex portions 10b are formed. For this, for example, a raw material gas such as SiCl 4 , TiCl 4 is hydrolyzed in an oxyhydrogen flame, deposited on the Si substrate 10, and then heated to a high temperature in an electric furnace to form a transparent glass (flame. Deposition method) [Japanese Patent Application No. 58-
1473, M. Kawachi et al, Electron, Lett, 19 (1983) 583)
To use. (C) In the figure, the excess buffer layer is removed and Si
In this step, the surface of the substrate convex portion 10b is exposed and the substrate is flattened to this height. For this purpose, mechanical polishing may be used, or dry etching of the silica glass film with a fluorocarbon gas such as C 2 F 6 may be performed. (D)
The figure shows a step of forming the core layer 2a and the clad layer 2c on the planarized optical integrated circuit substrate. For this purpose, the flame deposition method used in FIG. Figure (e) shows the photolithography of silica-based waveguides in unnecessary parts and their continuation.
This is a process of removing by dry etching using a C 2 F 6 or other fluorocarbon gas. As a result, the Si substrate surface of the convex portion of the waveguide is exposed again. Finally, the exposed Si substrate protrusion 10
Bonding is completed by, for example, forming an An-Sn alloy film as a conductive film on the surface of b by vapor deposition and then mounting and fixing the semiconductor laser by p-side down. At this time, as shown in FIG. 1, the total height l of the distance from the active layer 4a of the semiconductor laser 4 to the upper surface of the laser and the height of the conductive film 7 is the height l 1 at the center of the core of the conductive path 2. The thickness of the epitaxial growth layer of the semiconductor laser 4 or the thickness of the conductive film may be controlled so as to be equal to.

実施例2 第3図は、本発明の第2の実施例を説明する図であ
る。この実施例は、第1の実施例と異なりSi基板凸部10
bの上面と、光導波路バッファ層2b上面の高さが一致し
ていない場合を示している。第3図においては、導電層
7を介して搭載された半導体レーザ4の活性層4aのSi基
板凸部10bからの高さlが導波路コア層2aの中心の高さl
1より小さくなっている。バッファ層2bの上面と、Si基
板凸部10b上面との間に段差l3(=l1−l)を設けてい
るので、半導体レーザ4をp−サイド・ダウンでSi基板
凸部10b上面にボンディングすることにより、半導体レ
ーザ4と光導波路2との高さ合わせができる。例えば、
多モード系光導波路のように、コア層厚が、半導体レー
ザの活性層の上面に成長させるエピタキシャル層より厚
くなる場合には、本実施例の光回路構造が有効である。
Second Embodiment FIG. 3 is a diagram for explaining a second embodiment of the present invention. This embodiment is different from the first embodiment in that the Si substrate convex portion 10
The case where the heights of the upper surface of b and the upper surface of the optical waveguide buffer layer 2b do not match is shown. In FIG. 3, the height l of the active layer 4a of the semiconductor laser 4 mounted via the conductive layer 7 from the convex portion 10b of the Si substrate is the height l at the center of the waveguide core layer 2a.
It is smaller than 1 . Since the step l 3 (= l 1 −l) is provided between the upper surface of the buffer layer 2b and the upper surface of the Si substrate convex portion 10b, the semiconductor laser 4 is p-side down on the upper surface of the Si substrate convex portion 10b. The semiconductor laser 4 and the optical waveguide 2 can be aligned in height by bonding. For example,
When the core layer thickness is thicker than the epitaxial layer grown on the upper surface of the active layer of the semiconductor laser like the multimode optical waveguide, the optical circuit structure of this embodiment is effective.

このような構造の光回路は、例えば以下のようなプロ
セスで製作できる。はじめに、第2図(a)(b)及び
(c)と同様の方法で、Si基板に凹部、凸部を形成した
後、石英系光導波路バッファ層を形成し、基板表面を平
坦化する。この後、第4図(a)のように、所望の大き
さの段差がつくように、石英系光導波路バッファ層をエ
ッチングする。この方法としては、フロン系エッチング
ガス(例えばC2 F6)によるドライエッチングによる。
この時、石英系ガラス膜とSi基板とのエッチング速度の
差から、段差が形成できる。次に、第4図(b)のよう
に、この上にコア層2aを形成し、さらにクラッド層を形
成して石英系光導波路を形成する。この際、実施例1と
は異なり、本実施例では、基板表面には若干の段差が生
じる。この段差は、第4図(a)のSi基板凸部10b上面
とバッファ層上面2bとの間の段差を反映している。この
段差が大きく、この後の光導波路パタン化プロセスに影
響がある場合は、第2図(c)のように機械的研磨によ
り表面を平坦化する。最後に、第2図(e)の工程によ
り、不要部分の石英系光導波路を除去すればよい。
The optical circuit having such a structure can be manufactured by the following process, for example. First, in the same manner as in FIGS. 2 (a), (b) and (c), a concave portion and a convex portion are formed on a Si substrate, and then a quartz optical waveguide buffer layer is formed to flatten the substrate surface. After that, as shown in FIG. 4A, the silica-based optical waveguide buffer layer is etched so that a step having a desired size is formed. As this method, dry etching with a chlorofluorocarbon-based etching gas (for example, C 2 F 6 ) is used.
At this time, a step can be formed due to the difference in etching rate between the silica-based glass film and the Si substrate. Next, as shown in FIG. 4B, a core layer 2a is formed on the core layer 2a, and a cladding layer is further formed on the core layer 2a to form a silica-based optical waveguide. At this time, unlike the first embodiment, in this embodiment, a slight step is formed on the substrate surface. This step reflects the step between the upper surface of the Si substrate protrusion 10b and the buffer layer upper surface 2b in FIG. 4 (a). When this step is large and affects the subsequent optical waveguide patterning process, the surface is flattened by mechanical polishing as shown in FIG. 2 (c). Finally, the silica-based optical waveguide in an unnecessary portion may be removed by the step of FIG. 2 (e).

実施例3 第5図は、本発明の第3の実施例であり、1つの基板
上に複数個の半導体レーザ4を搭載したものである。複
数個の半導体レーザをp−サイド・ダウン・ボンディン
グし、かつ各素子毎に独立して動作させる場合、半導体
レーザのp側の電極は、素子毎に絶縁されていなければ
ならない。このために、本実施例では基板となるSiに、
p−n接合部を形成し、ここに逆バイアスをかける方法
(例えばJ.D.Crow et al,“Galium arsenide laser−ar
ray−on−silicon package",Appl,Opt.,vol 17,479,(1
978))を採用している。すなわち、Si基板10として、
p形基板を用い、Si基板凸部10bにドーパントを拡散
し、n形領域10nを形成している。さらに、本実施例で
は、Si基板凸部10bを各素子毎に独立に形成した。図に
おいて7bは導電膜である。Si基板凸部10bが上記のよう
に製作されているので、この上に、半導体レーザ4をp
−サイド・ダウン・ボンディングした時、第6図のよう
に、素子毎の絶縁を保つことができる。すなわち、半導
体レーザ4に順方向バイアスを印加する。このとき、Si
基板はn形領域10nの電位がp形領域10pの電位より高い
逆方向バイアス状態となる。この結果、p−n接合部に
ドーパントがない空乏層10iが広がるので、Si基板上の
p形領域とn形領域とは互いに絶縁される。さらに、Si
基板上の各凸部10bの間には、p−n接合層の深さより
深い溝が形成されている。したがって、各凸部10b上面
に形成されたn領域10nは、互いに、電気的絶縁がなさ
れている。本実施例において、光導波路2及び半導体レ
ーザ4の寸法は、実施例1または実施例2の関係を満た
しているので、半導体レーザをSi基板凸部に搭載し、光
導波路2との光結合を行なうことができる。しかも、上
述のように、Si基板がヒートシンクとして作用するの
で、ハイブリッド集積化を行なうにあたり、別個にヒー
トシンクを用意する必要がない。このため、高密度での
基板上への素子搭載が可能となる。
Third Embodiment FIG. 5 shows a third embodiment of the present invention in which a plurality of semiconductor lasers 4 are mounted on one substrate. When p-side down bonding a plurality of semiconductor lasers and operating each element independently, the p-side electrode of the semiconductor laser must be insulated for each element. For this reason, in this embodiment, the Si substrate is
A method of forming a pn junction and applying a reverse bias thereto (for example, JDCrow et al, “Galium arsenide laser-ar”).
ray-on-silicon package ", Appl, Opt., vol 17,479, (1
978)) has been adopted. That is, as the Si substrate 10,
A p-type substrate is used, and a dopant is diffused into the Si substrate convex portion 10b to form an n-type region 10n. Further, in this example, the Si substrate convex portion 10b was formed independently for each element. In the figure, 7b is a conductive film. Since the Si substrate convex portion 10b is manufactured as described above, the semiconductor laser 4 is p
-When side down bonding is performed, insulation of each element can be maintained as shown in FIG. That is, a forward bias is applied to the semiconductor laser 4. At this time, Si
The substrate is in a reverse bias state where the potential of the n-type region 10n is higher than that of the p-type region 10p. As a result, the depletion layer 10i having no dopant spreads in the pn junction, so that the p-type region and the n-type region on the Si substrate are insulated from each other. Furthermore, Si
Grooves deeper than the depth of the pn junction layer are formed between the convex portions 10b on the substrate. Therefore, the n regions 10n formed on the upper surface of each protrusion 10b are electrically insulated from each other. In the present embodiment, the dimensions of the optical waveguide 2 and the semiconductor laser 4 satisfy the relationship of the first embodiment or the second embodiment. Therefore, the semiconductor laser is mounted on the convex portion of the Si substrate and the optical coupling with the optical waveguide 2 is performed. Can be done. Moreover, as described above, since the Si substrate acts as a heat sink, it is not necessary to separately prepare a heat sink for hybrid integration. Therefore, it is possible to mount the elements on the substrate with high density.

実施例4 第7図は、本発明の第4の実施例である。上述の実施
例1〜3がリッジ状導波路に関する例であったのに対し
て、本実施例は埋め込み構造の導波路に関するものであ
る。第7図においては、Si基板凹部10a中に、石英系光
導波路バッファ層2bが、その上に、コア層2aが形成され
ており、最後に、埋め込みクラッド層2dが形成されてい
る。バッファ層2bの上面と、Si基板凸部10b上面の高さ
が一致している。バッファ層2bの上面から、コア層2aの
中心までの高さをl1とする。半導体レーザ4をp−サイ
ド・ダウンでSi基板凸部10bの導電膜(例えばAn−Sn)
7上に搭載した時、凸部10b上面から、活性層4aまでの
距離をlとする。l1=lと設定することにより、半導体
レーザを基板に搭載すれば半導体レーザ4と光導波路2
のコア層との高さを一致させることができる。また、3a
はレーザ・ガイドであり、これによりレーザと導波路と
の横方向に位置合せを行なうことができる。以上のよう
に、埋め込み構造に対してもリッジ状導波路に対すると
同様の光素子のハイブリッド集積が可能である。
Fourth Embodiment FIG. 7 is a fourth embodiment of the present invention. While the first to third embodiments described above are examples relating to the ridge-shaped waveguide, the present embodiment relates to a waveguide having a buried structure. In FIG. 7, the silica-based optical waveguide buffer layer 2b is formed in the Si substrate recess 10a, the core layer 2a is formed thereon, and finally the buried clad layer 2d is formed. The heights of the upper surface of the buffer layer 2b and the upper surface of the Si substrate convex portion 10b are the same. The height from the upper surface of the buffer layer 2b to the center of the core layer 2a is l 1 . The semiconductor laser 4 is a p-side down conductive film (for example, An-Sn) on the Si substrate convex portion 10b.
When mounted on 7, the distance from the upper surface of the convex portion 10b to the active layer 4a is l. By setting l 1 = l, if the semiconductor laser is mounted on the substrate, the semiconductor laser 4 and the optical waveguide 2
The height of the core layer can be matched with that of the core layer. Also, 3a
Is a laser guide that allows lateral alignment of the laser and the waveguide. As described above, hybrid integration of optical elements similar to that for the ridge-shaped waveguide is possible for the buried structure.

なお、上記実施例1〜3では、光導波路としては、主
に石英系導波路を用いたが、Si基板上に形成でき、か
つ、エッチングのできる材料であり、さらに、光素子を
ボンディングする際の高温(〜350℃)にに耐えられる
導波路であれば、石英系に限定はされない。また、搭載
すべき光素子は半導体レーザに限定されない。例えばフ
ォトダイオードでもよいし、また、LiNbO3または半導体
等からなる能動素子(例えば、変調器)を用いてもよ
い。また、上記実施例のうち、1〜3では、光素子位置
決め用のガイドは用いていないが、これらについても、
実施例4と同様にガイドを用いることが可能である。
In Examples 1 to 3 above, a silica-based waveguide was mainly used as the optical waveguide, but it is a material that can be formed on a Si substrate and that can be etched, and further when an optical element is bonded. The waveguide is not limited to quartz as long as the waveguide can withstand the high temperature (-350 ° C.). The optical element to be mounted is not limited to the semiconductor laser. For example, a photodiode may be used, or an active element (for example, modulator) made of LiNbO 3 or a semiconductor may be used. In addition, among the above-described examples, in 1 to 3, the guide for positioning the optical element is not used, but also for these,
A guide can be used as in the fourth embodiment.

本実施例のハイブリッド光集積回路は、従来の光集積
回路と異なり、導波路のみならず、Si基板を有効に利用
することができるので、例えば、光配線回路(特願昭61
−48081)のような光導波回路,半導体光素子及び電子
回路等を一体化した大規模な光−電子集積回路の分野へ
の応用が期待される。
Unlike the conventional optical integrated circuit, the hybrid optical integrated circuit of the present embodiment can effectively use not only the waveguide but also the Si substrate.
-48081) is expected to be applied to the field of large-scale opto-electronic integrated circuits that integrate optical waveguide circuits, semiconductor optical devices, and electronic circuits.

〔発明の効果〕〔The invention's effect〕

本発明のハイブリッド光集積回路によれば、シリコン
基板上で光素子と光導波路とを光結合させる光集積回路
であって、表面に凹部および凸部が形成されたシリコン
基板と、該シリコン基板の凹部上に形成されたバッファ
層と、該バッファ層上に形成された光導波路と、該シリ
コン基板の凸部上に搭載され活性層側の表面が下向きと
された光素子とを具備し、上記光導波路と光素子とが結
合しているので、該光素子と光導波路との位置合わせの
精度が極めて高精度となり、該光素子と光導波路との結
合損失を低減することができる。しかも、光素子の基板
の薄片化なしに、光素子をハイブリッド集積できるとい
う利点があり、特に、単一モード系ハイブリッド光集積
回路に有効である。さらに、本発明では、Si基板を光素
子のヒートシンクとして機能させることができるので、
光素子にヒートシンクを付けることは不要となり、した
がって、高密度の光素子搭載が可能である、という利点
がある。
According to the hybrid optical integrated circuit of the present invention, there is provided an optical integrated circuit for optically coupling an optical element and an optical waveguide on a silicon substrate, the silicon substrate having concave and convex portions formed on the surface, and the silicon substrate of the silicon substrate. A buffer layer formed on the concave portion; an optical waveguide formed on the buffer layer; and an optical element mounted on the convex portion of the silicon substrate and having an active layer-side surface facing downward, Since the optical waveguide and the optical element are coupled to each other, the alignment accuracy between the optical element and the optical waveguide becomes extremely high, and the coupling loss between the optical element and the optical waveguide can be reduced. Moreover, there is an advantage that the optical elements can be hybrid-integrated without thinning the substrate of the optical element, and it is particularly effective for a single-mode hybrid optical integrated circuit. Furthermore, in the present invention, since the Si substrate can function as a heat sink for the optical element,
It is not necessary to attach a heat sink to the optical element, and therefore, there is an advantage that high-density optical element mounting is possible.

本発明のハイブリッド光集積回路の製造方法は、シリ
コン基板の表面に凹部および凸部を形成する凹凸形成工
程と、該シリコン基板の凹部上にバッファ層を形成する
バッファ層形成工程と、該バッファ層の表面を平坦化す
る平坦化工程と、該バッファ層上にコア層およびクラッ
ド層を形成する光導波路形成工程とを備えたので、上記
光素子と光導波路とを結合させるにはコア層の厚みのみ
を制御すればよく、したがって、該光素子と光導波路と
の高さ方向の位置合わせを極めて高い精度で、しかも、
極めて容易に行うことができる。さらに、特殊な装置を
必要とすることなく、通常の半導体製造に用いられる装
置を用いて、高密度のハイブリッド化された光集積回路
を製造することができる。
A method for manufacturing a hybrid optical integrated circuit according to the present invention comprises a step of forming concaves and convexes on a surface of a silicon substrate, a step of forming a buffer layer on the concaves of the silicon substrate, and a step of forming the buffer layer. Since a flattening step of flattening the surface of the core and an optical waveguide forming step of forming a core layer and a clad layer on the buffer layer are provided, the thickness of the core layer is required to combine the optical element with the optical waveguide. Therefore, it is sufficient to control only the position of the optical element and the optical waveguide in the height direction, and
It can be done very easily. Furthermore, it is possible to manufacture a high-density hybridized optical integrated circuit by using a device used for usual semiconductor manufacturing without requiring a special device.

【図面の簡単な説明】[Brief description of drawings]

第1図(a),(b)は本発明の第1実施例を示す図で
あって、同図(a)は斜視図、同図(b)は側断面図、
第2図(a)〜(e)は第1図(a),(b)の回路の
製作方法を説明する図、第3図は本発明の第2の実施例
の側断面図、第4図(a),(b)は第3図の回路の製
作方法を説明する図、第5図は本発明の第3の実施例を
説明する斜視図、第6図は第3実施例の原理説明図、第
7図は本発明の第4の実施例を説明する斜視図、第8図
は従来の光集積回路の斜視図、第9図は従来の光集積回
路の側断面図である。 2……光導波路、2a……コア層、2b……バッファ層、2c
……クラッド層、4……光素子(半導体レーザ)、4a…
…活性層、10……シリコン基板、10a……凹部、10b……
凸部。
1 (a) and 1 (b) are views showing a first embodiment of the present invention, wherein FIG. 1 (a) is a perspective view, FIG. 1 (b) is a side sectional view,
2 (a) to 2 (e) are views for explaining a method of manufacturing the circuit of FIGS. 1 (a) and 1 (b), FIG. 3 is a side sectional view of a second embodiment of the present invention, and FIG. 3 (a) and 3 (b) are views for explaining the method of manufacturing the circuit of FIG. 3, FIG. 5 is a perspective view for explaining the third embodiment of the present invention, and FIG. 6 is the principle of the third embodiment. FIG. 7 is a perspective view illustrating a fourth embodiment of the present invention, FIG. 8 is a perspective view of a conventional optical integrated circuit, and FIG. 9 is a side sectional view of a conventional optical integrated circuit. 2 ... Optical waveguide, 2a ... Core layer, 2b ... Buffer layer, 2c
...... Clad layer, 4 ...... Optical device (semiconductor laser), 4a ...
… Active layer, 10… Silicon substrate, 10a… Recess, 10b…
Convex part.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 盛男 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内 (56)参考文献 特開 昭57−118686(JP,A) 特開 昭61−238018(JP,A) 特開 昭61−238020(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Morio Kobayashi 162 Shirahane, Shirahoji, Tokai-mura, Naka-gun, Ibaraki Prefecture Nippon Telegraph and Telephone Corporation, Ibaraki Telecommunications Research Institute (56) Reference JP-A-57-118686 (JP, A) JP 61-238018 (JP, A) JP 61-238020 (JP, A)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】シリコン基板の表面に凹部および凸部を形
成する凹凸形成工程と、 該シリコン基板の凹部上にバッファ層を形成するバッフ
ァ層形成工程と、 該バッファ層の表面を平坦化する平坦化工程と、 該バッファ層上にコア層およびクラッド層を形成する光
導波路形成工程と、 該基板の凸部上に光素子を活性層を下向きに搭載する光
素子搭載工程と を備えたことを特徴とするハイブリッド光集積回路の製
造方法。
1. A concavo-convex forming step of forming a concave portion and a convex portion on a surface of a silicon substrate, a buffer layer forming step of forming a buffer layer on the concave portion of the silicon substrate, and a flattening step of flattening the surface of the buffer layer. A forming step, an optical waveguide forming step of forming a core layer and a clad layer on the buffer layer, and an optical element mounting step of mounting an optical element on the convex portion of the substrate with the active layer facing downward. A method for manufacturing a hybrid optical integrated circuit having the characteristics.
【請求項2】該平坦化工程を、該バッファ層の表面を平
坦化し、該バッファ層の上面と該シリコン基板の凸部の
上面とが同一平面を形成するようにする工程とすること
を特徴とする特許請求の範囲第1項記載のハイブリッド
光集積回路の製造方法。
2. The planarizing step is a step of planarizing a surface of the buffer layer so that an upper surface of the buffer layer and an upper surface of a convex portion of the silicon substrate are flush with each other. A method of manufacturing a hybrid optical integrated circuit according to claim 1.
JP61277058A 1986-11-20 1986-11-20 Method for manufacturing hybrid optical integrated circuit Expired - Lifetime JPH087288B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61277058A JPH087288B2 (en) 1986-11-20 1986-11-20 Method for manufacturing hybrid optical integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61277058A JPH087288B2 (en) 1986-11-20 1986-11-20 Method for manufacturing hybrid optical integrated circuit

Publications (2)

Publication Number Publication Date
JPS63131104A JPS63131104A (en) 1988-06-03
JPH087288B2 true JPH087288B2 (en) 1996-01-29

Family

ID=17578199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61277058A Expired - Lifetime JPH087288B2 (en) 1986-11-20 1986-11-20 Method for manufacturing hybrid optical integrated circuit

Country Status (1)

Country Link
JP (1) JPH087288B2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2893093B2 (en) * 1989-02-10 1999-05-17 日本電信電話株式会社 Fabrication method of optical waveguide with fiber guide
JP2619199B2 (en) * 1993-06-17 1997-06-11 沖電気工業株式会社 Mounting structure of optical waveguide substrate in optical switch module
DE69421767T2 (en) * 1993-08-09 2000-05-31 Nippon Telegraph And Telephone Corp., Tokio/Tokyo Optoelectronic hybrid integration platform, optical submodule, optoelectronic hybrid integrated circuit, and method of manufacturing the platform
JPH09297238A (en) * 1996-05-09 1997-11-18 Sumitomo Electric Ind Ltd Production of optical waveguide
JPH1051078A (en) * 1996-08-06 1998-02-20 Furukawa Electric Co Ltd:The Semiconductor laser array and its manufacture
JP3758258B2 (en) * 1996-11-29 2006-03-22 富士通株式会社 Optical coupling device
US6631235B1 (en) 1999-06-17 2003-10-07 The Furukawa Electric Co., Ltd. Planar lightwave circuit platform and method for manufacturing the same
JP2001156379A (en) * 1999-11-29 2001-06-08 Canon Inc Semiconductor laser array and optical scanner
KR100726806B1 (en) * 1999-12-02 2007-06-11 주식회사 케이티 Rail type hybrid optic/electric converter
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57118686A (en) * 1981-01-16 1982-07-23 Omron Tateisi Electronics Co Coupling of semiconductor laser and photo waveguide

Also Published As

Publication number Publication date
JPS63131104A (en) 1988-06-03

Similar Documents

Publication Publication Date Title
JP3147313B2 (en) Method and apparatus for passively conditioning diode lasers and optical fibers
KR100637929B1 (en) Hybrid integration type optical device
JPH087288B2 (en) Method for manufacturing hybrid optical integrated circuit
US7046868B2 (en) Optical waveguide transmitter-receiver module
JPH07249798A (en) Optical device securing apparatus and its manufacture
JP2823044B2 (en) Optical coupling circuit and method of manufacturing the same
JPH09218325A (en) Semiconductor laser module
JPH10274729A (en) Method for assembling hybrid optical device
Hashimoto et al. Hybrid integration of spot-size converted laser diode on planar lightwave circuit platform by passive alignment technique
US11934007B2 (en) Assembly of an active semiconductor component and of a silicon-based passive optical component
JPH053748B2 (en)
JP3663310B2 (en) Optical beam spot converter, optical transmission module and optical transmission system using the same
EP1211532A2 (en) Optical device for mounting optical elements
JP2012222336A (en) Semiconductor laser module and method of manufacturing the same
JPH08110446A (en) Light transmission module
US20220123518A1 (en) Laser chip for flip-chip bonding on silicon photonics chips
JP2002031731A (en) Hybrid optical integrated circuit
JPH0832102A (en) Photodetector
JP2001108871A (en) Optical module
CN221746334U (en) Multi-array heterogeneous integrated dense wavelength division multiplexing photoelectric device
JPH07142699A (en) Semiconductor optical integrated device and manufacture thereof
JP2000275480A (en) Optical module
CN221746335U (en) Multi-array heterogeneous integrated dense wavelength division multiplexing tunable photoelectric device
JPH10223989A (en) Waveguide type optical element
JP7217464B2 (en) Optical module and its manufacturing method

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term