JPH0870297A - クロック・パラメータ再生方法および装置 - Google Patents

Abstract

(57)【要約】 【目的】データ変調信号から高い再現性をもってクロッ
ク・パラメータを再生するための方法及び装置を提供す
る。 【構成】本発明の一実施例によれば、データ変調信号の
遷移端をサンプリングし、位置決定するための時間デジ
タイザ即ちタイム・スタンプ装置が備えられ、データ信
号の入力遷移端を識別するタイム・スタンプ読取り値が
選択的に提供される。タイム・スタンプ読取り値はユー
ザが入力する公称クロック周波数とともに使用され、各
々が、隣接するタイム・スタンプ間に発生する実際のク
ロック・サイクルの整数を表す、実際のクロック・サイ
クル・スタンプの配列が決定される。配列は次にタイム
・スタンプと結合して用いられ、基本クロック・データ
のパラメータを特性化する。一旦クロック・パラメータ
が再生されると、種種の情報、例えばジッタを含む周波
数及び位相情報を、高いデータ帯域幅と比較して極めて
適度なサンプリング速度で求めることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ伝送およびデータ
通信に関係し、より具体的に言えば、データ変調信号か
ら高い再現性をもってクロック・パラメータを抽出する
ためのシステムに関するものである。クロックを効果的
に再生（recover）したならば、基本クロックからのジ
ッタや、その他の位相−周波数情報を得ることができ
る。このプロセスは、データ帯域幅の高さと比べて極め
て低いサンプリング速度で達成される。

【０００２】

【従来の技術】デジタル伝送およびデジタル通信におい
ては、さまざま種類の変調方式を用いてデータを符号化
している。例えば、ランダムＮＲＺデータ信号において
は、データはビット間隔の全期間、すなわち１クロック
・サイクルの間、一定の信号レベルを保つことで表現さ
れる。対照的に、ＲＺ（ゼロ復帰）データ信号では、ビ
ット間隔ごとにゼロに復帰する。どちらの場合も、デー
タ信号の遷移はすべて、クロック信号が遷移するときに
生じる。しかし、すべてのクロック信号遷移がＮＲＺデ
ータ内のデータ信号遷移を生み出すわけではない。

【０００３】ＮＲＺ方式、ＲＺ方式、あるいはその他の
変調方式の下でデジタル・データを復号するには、一般
に、データをサンプリングするために正確な瞬間を知る
必要がある。データを符号化するのに用いたクロック
が、復号のために使用できることが好ましい。しかし多
くの場合、符号化クロックは利用できず、新たなクロッ
クを受信端で合成しなければならない。

【０００４】しかしシステム操作者やシステム構成機器
製造者は、送信あるいは受信されるデータ・メッセージ
の詳しい内容には直接関与しないけれども、時として彼
等にとってもデータ・ストリームの基本クロックについ
て、周波数や位相の挙動を、平均値および瞬時値として
知るまたは監視することが望ましいこともある。このよ
うな測定は網同期デジタル・システムにおいてとりわけ
望ましく、こうしたシステム内では、時々わざと位相シ
フトを持ち込んで、システム内の異なった点における小
さなクロック周波数の差異を補償している。こうした測
定は通信中に、すなわちシステム動作を中断することな
く行うことが好ましい。さらにこうした測定は、ずっと
高いデータ変調帯域幅の存在下では、クロック・ジッタ
帯域幅と相応させて、比較的低速で行うことがもっとも
望ましい。こうした測定にとって、物理クロックを文字
どおり再生する必要はない。

【０００５】また、基本クロック周波数と位相が分かっ
ていれば、その知識を利用してシステム・パフォーマン
スを監視および制御したり、またビット誤り率（ＢＥ
Ｒ）を予測することも可能であり、とりわけビット誤り
率が簡便に測定できないほど低いとき、この方法が利用
される。システムはさまざまな周波数成分において、特
定のジッタ量を許容するように（ジッタ許容量が）指定
されることがあり、従ってシステムのさまざまな点で実
際のジッタを測定しなければならない（ジッタ発生）。
ジッタは、帯域幅が１０Ｈｚ以上の位相ずれであると見
なされている。構成機器をカスケード形に接続すると
き、ジッタの拡大を防ぐため、入力から出力へのジッタ
の伝達（ジッタ伝達）の特性を明らかにしなければなら
ない。この測定は、より実際に近付けるため、データ変
調中に行い、また可能であれば、実際のシステム動作中
に行うのが理想的である。システム動作に関して不一致
が生じたとき、売手と買手、システム操作者、そしてサ
ービス提供者との間で、個々の装置が仕様の範囲内にあ
るかどうかについての論争を解決するため、また実際
に、その仕様が正しい動作を確実にするのに十分である
かどうかを決定するために、再現性のある標準的な測定
方法が必要となる。

【０００６】位相ロック・ループ（ＰＬＬ）および弾性
表面波（ＳＡＷ）発振器を用いた従来の方法は、広範に
使用されているが、ループ構成要素、およびループ動的
フィルタとＳＡＷの詳細性能パラメータに関して、ＰＬ
Ｌ設計において容認された規格が欠如している。実際に
おいて、同じように合成された物理クロックでも、同一
のデータ・ストリームに対してさえ、設計ごとに異なっ
ており、そのため一意的でなく再現性のない測定結果が
生み出される。この再現性の欠如は、たとえ同期外れや
偽のロックなど、より大きなＰＬＬ誤差を解消したとし
ても変わらない。従って、当業者にとって、個々の回路
設計内容や、さまざまな構成機器のパラメータ性能から
独立した、基本クロックの精密な表現に基づいて、高い
再現性をもって測定するためのシステムが好ましい。

【０００７】

【発明が解決しようとする課題】本発明の課題は、デー
タ変調信号から高い再現性をもってクロック・パラメー
タを再生するためのシステムを提供することにある。

【０００８】

【課題を解決するための手段】本発明の好ましい実施例
において、データ変調信号から高い再現性をもってクロ
ック・パラメータを再生するためのシステムが提供され
る。このシステムは、既存のタイム・スタンプ装置（ti
me stamping device）の読取り値を利用して、システム
内でデータ変調信号の遷移端を選択的にサンプリング
し、その遷移端の位置を明らかにするためのものであ
る。次に、これらのタイム・スタンプ読取り値を、ユー
ザが入力した公称クロック周波数と一緒に利用して、実
際のクロック・サイクル・スタンプを並べた配列を計算
する。それぞれのクロック・サイクル・スタンプは隣り
合ったタイム・スタンプ間で生じた実際のクロック・サ
イクル数の整数を表現している。この配列を、タイム・
スタンプと一緒に利用して、基本データ・クロックの特
性を明らかにする。いったんクロック・パラメータを再
生してしまえば、ジッタを含めて、周波数情報および位
相情報を決定することができる。

【０００９】サイクル推定プロセスの結果は整数を含ん
でいるので、位相ロック・ループ（ＰＬＬ）内での偽の
ロックや同期外れに類する大きな誤差を例外として、い
ずれの具体的実施内容とも無関係に結果は同じとなる。
あらゆる非一意性がタイム・スタンプ・プロセスから生
じるが、しかしそれらは普通極めて小さく、５０ピコ秒
を下回る程度である。

【００１０】

【実施例】図１を参照すると、本発明による再現性の高
いクロック・パラメータ再生システムは、クロック・パ
ラメータ再生部１０を含んでおり、これはシステムに入
力されるデータ変調信号１２から基本クロックのパラメ
ータを抽出するためのものである。再生されたクロック
・パラメータは処理部２０に供給されるが、これはデジ
タル濾波技術を通してさまざまな種類の測定値を決定す
るためのものである。そのような測定値として、位相ず
れ（ジッタ）、周波数ずれ、平均周波数、位相スペクト
ル応答、揺らぎ、ＴＶＡＲ、ジッタ伝達などがあるが、
これらに限られるわけではない。その後、これらの測定
値を手動または自動で表示させ、あるいは使用すること
で、システム表示／制御部２１を通じてシステム・アプ
リケーション全体を調整することもできる。

【００１１】図２を参照すると、クロック・パラメータ
再生部１０は、時間デジタイザとしても知られる従来の
時間間隔アナライザ２２、すなわちタイム・スタンプ装
置２２を含んでいる。適当な時間間隔アナライザは、米
国カリフォルニア州パロアルトのヒューレット−パッカ
ード社から、ＨＰ１７２５Ａ、ＨＰ５３３１０、および
ＨＰ５３７２という製品名で市販されており、このアナ
ライザが、到来データ信号中の選択された遷移端を逐次
サンプリングし、その遷移端に関して高精度のタイム・
スタンプを生み出す。データ信号は入力部２４の装置に
よって受信され、またタイム・スタンプ情報は出力部２
６から送り出される。タイム・スタンプという用語によ
り、アナライザがデータ信号をサンプリングし、そのデ
ータ信号の少なくとも選択された遷移端の位置を明らか
にし、そのような遷移端がそれぞれいつ生じたかを識別
することを意味する。タイム・スタンプ装置は内蔵カウ
ンタ（図示せず）を含んでおり、この内蔵カウンタは、
基本データ・クロックより精度の高い、極めて正確な基
準用タイムベース発振器２８を基準として使用してい
る。この発振器は、例えば水晶発振器であってもよい。

【００１２】タイム・スタンプ装置は、データ信号の立
上り端または立下り端、またはその両方を選択的にサン
プリングするように制御することができる。この装置の
サンプリング速度もまた、ユーザが定義したペース設定
またはサイクル時間に基づいて制御できる。ペースはこ
の装置のサンプリング速度を制御する一つの方法であっ
て、この装置にサンプルからサンプルまでの間に生じる
遷移端を特定の数までカウントさせることで制御する。
これ以外のタイム・スタンプ装置のサンプリング速度も
また、リアルタイムで、例えばユーザが定義したサイク
ル時間によって調整することができ、設定された時間間
隔ののち、装置はそのサイクル時間の間だけ、データを
サンプリングできるようになる。

【００１３】図２と図３の両方を参照すると、タイム・
スタンプ装置の動作例が、到来したデータ変調信号１
２、この場合はＮＲＺ信号のグラフに示されている。タ
イム・スタンプ装置はデータ信号の立上り端を一つ置き
に識別し、そうした立上り端の発生をｉ＝１からＮにつ
いてタイム・スタンプｔ_i中に記録する。ここでＮ＝押
されたタイム・スタンプの総数である。

【００１４】タイム・スタンプｔ_iは（図３にグラフで
示す）、装置のペース設定（Ｐ＝２）に従って、データ
信号の立上り端で１つ置きに押されている。これらのタ
イム・スタンプは、スタンプ装置の精密基準用タイムベ
ース発振器に対応した値を持っている。（図３に示すと
おり、タイム・スタンプはｔ₁＝０ｎｓ、ｔ₂＝２２３．
４５ｎｓ、ｔ₃＝５５８．７５ｎｓ、およびｔ₄＝８０
４．８０ｎｓという値を持っている）。次にタイム・ス
タンプｔ_iからｔ_Nまでの集合を集めて、それらを一連の
データ・スタンプｅ_iとして記録する。クロック・パラ
メータの抽出に際してデータ・スタンプｅ_iは利用され
ず、この場合、ｅ_iはスタンプごとにＰだけ規則的に増
加している。（図３に示すとおり、データ・スタンプは
ｅ₁＝１、ｅ₂＝３、ｅ₃＝５、ｅ₄＝７等の値を持ってい
る）。その代わり、集めたタイム・スタンプｔ_iを用い
て、実際のクロック・サイクル・スタンプｚ_iを並べた
配列を決定しており、実際のクロック・サイクル・スタ
ンプはそれぞれが、隣り合ったタイム・スタンプ間で生
じた実際のクロック・サイクル数の整数を表している。

【００１５】実際のクロック・サイクル・スタンプは、
適当なハードウェア計算機またはソフトウェア駆動計算
機によって計算し、それらを配列に編集できる。実際の
クロック・サイクル・スタンプを並べた配列を計算する
には、まず実際のクロック・サイクル・スタンプ変化量
Δｚ_i（単位時間間隔内の位相変化量）を計算するが、
この計算はタイム・スタンプｔ_i、ｔ_i+1と、入力部３
６、例えばキーボードを通して用意した公称クロック周
波数ｆ_nomとを基にして実行される。実際のクロック・
サイクル・スタンプ変化量Δｚ_iは、 Δｚ_i＝ＩＮＴ［ｆ_nom×（ｔ_i+1−ｔ_i）＋０．５］ に従って、タイム・スタンプ間の公称クロック・サイク
ル数にもっとも近い整数を代入することで得られる。実
際のクロック・サイクル・スタンプ変化量Δｚ_iは、あ
るタイム・スタンプｔ_iと、その隣のタイム・スタンプ
ｔ_i+1との間の（カウンタの）単位時間間隔当りの位相
変化量に等しい。整数化（ＩＮＴ）関数はあらゆる非整
数値を切り捨てる（例えば４．２は４になり、４．８は
４になる）。この式に０．５を加えることで、ＩＮＴ関
数はオペランド値をもっとも近い整数に丸め、こうする
ことで切り捨てを四捨五入に変換する。（図３に示すと
おり、ｚ_i値はすべて整数である）。

【００１６】実際のクロック・サイクル・スタンプ変化
量を計算するこのプロセスを、ｉ＝１からＮまでのΔｚ
_i値のすべてについて実行し、タイム・スタンプのｔ_i配
列から、ｚ_i配列全体を合成する。これらのｚ_i値は、具
体的なΔｚ_i値を任意の基準値ｚ₀、この場合はｚ₀＝１
に逐次加算することで決定できる。（図３に示すとお
り、実際のクロック・サイクル・スタンプはｚ₁＝１、
ｚ₂＝１１、ｚ₃＝２６、ｚ₄＝３７という値を持ってい
る）。パラメータｔ_iとｚ_iとを並べた２つの配列は、デ
ータ信号から直接抽出したクロック・サイクル・データ
ｔ_iを提供し、またこのデータを、整数である実際のク
ロック・サイクル・スタンプｚ_iの基準値と照合するこ
とで、基本クロックの特性を十分に明らかにしている。

【００１７】本発明によるシステムは、明確に定義され
た広い範囲にわたって再現性および操作性が高い。この
システムは、基本クロック・サイクル推定プロセスの結
果が整数のみを含んでいるので再現性が高く、また位相
ロック・ループ内での偽のロックや同期外れに類する大
きな誤差を除外すれば、結果はいかなる具体的な実施内
容とも無関係に同じとなる。あらゆる非一意性はタイム
・スタンプのタイミング分解能における限界から生じて
いるが、しかしこれは普通、５０ピコ秒未満である。

【００１８】位相ロック・ループ内の同期外れに類した
クロック・パラメータ再生の失敗を避けるため、そして
システムが正しく動作するよう、公称周波数は、このシ
ステムによって再生することを目指している基本クロッ
クの実際の周波数（ｆ_act）に十分近くなければならな
い。さらに具体的に、動作が成功するための必要条件は
誤差公式 ｜Δｆ×Δｔ｜＜１／２ が満たされることである。ここでΔｆは公称周波数と実
際の周波数との間の周波数誤差｜ｆ_nom−ｆ_act｜であ
り、またΔｔは時間間隔（ｔ_i+1−ｔ_i）であり、この時
間間隔に対して実際のクロック・サイクル・スタンプ変
化量Δｚ_iが当てはめられている。この誤差公式に違反
したとき、それはΔｚ_iが遠いほうの整数に丸められる
可能性があることを意味する。公式から明白なように、
時間間隔が短いほど、大きな周波数誤差を許容できる。
逆に、クロックに対する変調が大きいと、あるいはサン
プリング速度が不十分であると、あるいはその両方で
は、クロック・パラメータ再生の失敗につながることが
ある。

【００１９】誤差公式の要求に合致させるために、（サ
ンプリング速度が高くなるほど）短い測定時間（小さな
ペース設定）と、大きなサンプル・サイズを選んでもよ
い。また、タイム・スタンプ装置のペース設定を調整し
て、Δｔを変化させてもよい。従って、タイム・スタン
プ装置のペース値は、再生したい基本データ・クロック
の特性に基づいて設定すべきである。ペース値を１とす
るのが正確な結果を得るのには最良であるが、しかし測
定したタイム・スタンプや計算した実際のクロック・サ
イクル・スタンプを並べた配列を格納するために使用で
きる記憶容量の制約に悩まされる。従ってこのように低
いペース値は、システムがゆらぎのある、あるいは不安
定な基本データ・クロックに係わっているとき、あるい
は公称周波数の入力値の特性を、誤差公式を満たすほど
十分には明らかにできないとき使用すべきである。

【００２０】もしデータ・クロックが比較的安定してお
り、しかも公称周波数を、実際の周波数の十分近くに正
確に予測することができれば、低いペース値は必要でな
い。この場合、単にナイキストの定理の要件、すなわち
タイム・スタンプ装置のサンプリング速度は基本クロッ
クの実際のジッタ帯域幅の少なくとも２倍でなければな
らないという条件を満たすようにペース値を選ぶべきで
ある。これはクロック周波数よりずっと小さく、数千分
の一、さらには数百万分の一でよい。

【００２１】実際のクロック・サイクル・スタンプｚ_i
を並べた配列をいったん計算してしまえば、ｚ_iとｔ_iの
組み合わせを計算機または他のハードウェア手段にかけ
ることで、データ信号に関するさまざまな情報をもたら
すことができる。例えば瞬時周波数Ｆ_iは、下記の公式
に従って位相変化量Δｚ_iを、隣り合ったタイム・スタ
ンプ間の時間差Δｔ_iで割ることによって得られる。

【００２２】

【数１】

【００２３】本質上、瞬時周波数Ｆ_iは予測周波数Ｆ_nom
から導き出される補正済み周波数である。Ｆ_iをＦ
_corrected、またＦ_nomをＦ_predictorと書き直すと、下
記の方程式が導かれる。

【００２４】

【数２】

【００２５】実際のクロック・サイクル数は、Δｔ_i内
で生じた公称クロック・サイクル数を、もっとも近い整
数に四捨五入することで得られる。実際のクロック・サ
イクル・スタンプ変化量であるΔｚ_iは整数であり、そ
れぞれの変化量が時間間隔Δｔ_i内で生じた実際のクロ
ック・サイクル数にもっとも近い整数を表していること
に注目すべきである。また、任意の公称周波数値Ｆ_nom
の他に、別の周波数を予測周波数として使用してもよい
こと、例えば隣の瞬時周波数Ｆ_i-1は効果的に使用でき
ることにも注目すべきである。

【００２６】図４に図解したような２段階データ・クロ
ック・パラメータ再生部は、長めの時間間隔に対して周
波数を予測するためのシステムを具体化したものである
が、このシステムは誤差公式の違反やシステムの不安定
性を引き起こしやすい。まずデータ変調信号はタイム・
スタンプ装置２２によってタイム・スタンプが押され
る。すると、隣り合ったタイム・スタンプ間のタイム・
スタンプ間隔Δｔが計算され、その間隔の長さに応じて
分類される。比較的短いほうの間隔Δｔ_i(short)は、入
力部３６から得られる公称クロック周波数に基づいた実
際のクロック・サイクル・スタンプ変化量Δｚ_iに適し
ている。次に、瞬時周波数Ｆ_iから成る集合を、Δｔ_iの
短いほうの値と、それに対応するΔｚ_iの値とに基づい
て算定する。次に、これらの値、あるいはこれらの値を
内挿または外挿して得た値を順繰りに、公称予測クロッ
ク周波数として使用し、比較的穏当な、そして最終的に
は比較的長めの間隔Δｔ_i(long)を予測する。

【００２７】続いて、実際のクロック・サイクル・スタ
ンプ変化量Δｚ_iを逐次累算して、データ信号全体に対
するｚ_i値を並べた完全な配列を得る。従ってこの順繰
り方式を利用すれば、ユーザが入力した公称クロック周
波数Ｆ_nomだけを予測値として使用して得られるよりも
大きな変調のもとで、クロック再生に成功できる。

【００２８】図５を参照すると、位相ずれおよび周波数
ずれ測定部（このシステムの処理部２０を例示的に具体
化したもの）は、タイム・スタンプ（ｔ_i）データの配
列と、実際のクロック・サイクル・スタンプ（ｚ_i）デ
ータの配列とを受け取り、それらの配列を用いてデータ
変調信号１２の位相情報および周波数情報を計算する。
効果的に再生したクロック・パラメータを使用すること
で、高いデータ帯域幅に比較して非常に低いサンプリン
グ速度をつかって、基本クロックに関するこの情報を得
ることができ、また文字どおりの物理クロックを再生す
る必要はない。

【００２９】データ・クロックの平均周波数（ｆ_avg）
は、まず実際のクロック・サイクル・スタンプｚ_iを並
べた配列全体を合成することで決定され、その合成は下
記のように、Δｚ_i値をすべて逐次合計することで行わ
れる。

【００３０】

【数３】

【００３１】ｚ_iの初期値は任意であり、まったく重要
でない。いったん実際のクロック・サイクル・スタンプ
を並べた配列を決定してしまえば、曲線当てはめ器４６
を用いて、例えば直線回帰を通じて平均周波数が決定さ
れる。別の曲線当てはめ方式を用いてもよい。この曲線
当てはめ器は、Ｎ個の点を含むデータ範囲にわたってｚ
_iデータとｔ_iデータに対して、単純に最小二乗的な意味
で最良直線を当てはめる。この直線の傾斜が最小二乗平
均周波数を与える。

【００３２】位相ずれφ、すなわちジッタは、 φ_i＝ｚ_i−［φ₀＋ｆ_avg×ｔ_i］ にしたがって平均周波数（ｆ_avg）を基にして決定され
る。ここでφ_i＝位相ずれ、ｚ_i＝実際のクロック・サイ
クル・スタンプ、φ₀＝初期の位相ずれ、そしてｔ_i＝対
応するタイム・スタンプ読取り値である。次に、より精
密な読取り値を生み出すために、算出した位相ずれφ_i
をデジタル・フィルタ４８に通す。周波数ずれは、微分
器５０を用いて位相ずれ測定値を単に時間に関して微分
するだけで決定される。

【００３３】他の広範な種類の測定もまた、デジタル・
プロセッサ４８内で、デジタル瀘波技術を使って再生し
た基本クロック・パラメータの関数として行うことがで
きる。例えば広域通過フィルタを用いてジッタの測定値
と揺らぎの測定値を分離することができる。（ジッタは
帯域幅が１０Ｈｚ以上の位相ずれであり、揺らぎは帯域
幅が１０Ｈｚ以内の位相ずれである）。また、これ以外
の測定を行うこともでき、その中には、例えば位相スペ
クトル密度、アラン分散、ＴＶＡＲ、およびＴＤＥＶな
どが含まれる。フーリエ変換を用いて他の有用なデータ
を得ることができる。再生したデータの一部または全部
を表示または使用して、制御部２１を通してシステム全
体を制御することができる（図１）。

【００３４】これまで基本クロックのパラメータの特性
を明らかにし、それによりデータ信号の位相と周波数を
決定するという観点から説明してきたけれども、本発明
はまた、再生したデータ信号を復号する過程においても
使用でき、その復号は、測定したタイム・スタンプｔ_i
の配列と、計算した実際のクロック・サイクル・スタン
プｚ_iの配列とを用いて行う。しかし復号を行うには、
タイム・スタンプ装置のペース値を調整することで、デ
ータ信号の遷移端をすべてサンプリングしてナイキスト
速度を満たさなければならない。いったんすべての遷移
端がサンプリングされ、しかも立上り端または立下り端
として特性が明らかにされたならば、データ信号を再構
成でき、そしてそのデータを復号器４８で読み取ること
ができる。復号操作に加えて、データ変調信号のすべて
の遷移端をサンプリングしたとき、クロック間ジッタ測
定およびサイクル間ジッタ測定が行える。

【００３５】クロック再生システムは、メモリ内に格納
したタイム・スタンプからでも、あるいはリアルタイム
のタイム・スタンプからでも動作できることに注目すべ
きである。クロック・パラメータ再生システムを、タイ
ム・スタンプがメモリ内に格納されているような状況で
使用すれば、このシステムを用いて信号を走査し、そし
て小さなΔｔに基づいて正確な予測周波数を決定するこ
とができる。このときデータを、その場に応じて後ろ向
きあるいは前向きに読み取って、そのデータの残りをサ
ンプリングすることができる。これはかなりの長所であ
る。なぜなら、このような計算は単なる前向き方式より
正確な結果を生み出す（失敗が少ない）からである。図
４のシステムは、メモリ４１内に格納したタイム・スタ
ンプに基づく計算に適している。これが好ましい実施例
である。

【００３６】リアルタイムでのクロック・パラメータ抽
出では、動的な方法でどのような時刻をとっても、連な
ったタイム・スタンプは限られた個数しか利用できな
い。図２に実施例を図解したが、この例ではΔｔ_i＝ｔ_i
−ｔ_i-1を発生させる減算のために、またブロック３０
および３６を使って実際のクロック・カウント差Δｚ_i
（３４）を当てはめるために、タイム・スタンプ装置２
２からたった２つの隣り合ったタイム・スタンプｔ
_i（現在）およびｔ_i-1（前回）しか利用できない。累算
器４０によってΔｚ_iを合計してｚ_i（４６）を発生させ
たのち、ｔ_i（４８）およびｚ_i（４６）がともに出力さ
れてデジタル信号処理を受ける。次回のサンプル中で
は、指数ｉが１だけ増加する。現在のタイム・スタンプ
は、今度は前回のタイム・スタンプとなり、新たに獲得
したタイム・スタンプが、今度は現在のタイム・スタン
プとなる。次にこのプロセスが反復される。依然として
このシステムは、データ帯域幅の高さに比して比較的低
いサンプリング速度の範囲内で、基本クロック・パラメ
ータや位相−周波数情報を計算するのに有用であり得
る。図２のシステムは、リアルタイムのデータ信号入力
に基づいた計算に適している。

【００３７】図６を参照すると、本発明のハードウェア
による実施例において、例えばＮＲＺ信号などのデータ
変調信号はペース設定器、例えばプログラム式ハードウ
ェア分周器１０４によって、ペース係数Ｐでペース設定
される。ペース設定されたこの信号を用いて、ｎビット
のデジタル出力Ｔ_iを生み出す時間デジタイザ１０８に
トリガをかけるが、この出力Ｔ_iは物理時刻ｔ_iをデジタ
ルで表現したものである。Ｔ_iの最下位ビットは時間デ
ジタイザの時間分解能ｔ_norを表し、これは普通、１ｎ
ｓより十分小さい。ｔ_iとＴ_iと間の数学的関係式は単純
にｔ_i＝Ｔ_i×ｔ_norである。レジスタ１１２はバッファ
・メモリであり、これに前回の測定結果Ｔ_i-1を記録す
る。現在の結果Ｔ_iと前回の結果Ｔ_i-1とは、両方とも累
算器１２０へと供給され、累算器１２０は２つの連なっ
た結果を引き算して、ｍビットの差分ΔＴ_i＝Ｔ_i−Ｔ
_i-1を形成する。ｍの大きさは、許容される最大時間差
を収納できるように選ぶ。

【００３８】このｍビットの差分は乗算器１２６に供給
され、乗算器１２６はこの差分ΔＴ _iに、公称周波数Ｆ
_nomとｔ_norとの積に等しい数を乗じて、ｑビットの結果
を生み出す。この乗算の効果は、ΔＴ_i×（Ｆ_nom×ｔ
_nor）＝（ΔＴ_i×ｔ_nor）×Ｆ_nom＝Δｔ_i×Ｆ_nomなの
で、物理時間Δｔ_iに周波数Ｆ_nomを乗じることと同じで
ある。この結果の最下位ビットは１／２のはずであり、
これ以上細分しても何の益もない。丸めプロセスは、加
算器１３０によってｑビットの結果に１／２を加え、次
に最下位ビットを切り捨てて、Δｚ_i＝ｚ_i−ｚ_i-1とい
うｑビットの結果を与えることで表される。この差異Δ
ｚ_iを、累算器１３６によって累算し、シーケンスｚ_iを
生み出す。バッファ１４２はｚの結果を順番に配列し
て、累算のための正しいタイミングを得る。トリガがか
かる直前に、バッファは結果ｚ_i-1を累算器１３６に供
給するが、しかしトリガがかかると間もなく、結果ｚ_i
がバッファの出力部に現れる。Ｔ_iとｚ_iは、ともにクロ
ック・パラメータ再生プロセスの出力である。タイム・
スタンプＴ_iは、厳密に言えば、物理タイム・スタンプ
ｔ_iとして出力される前に、ｔ_norを乗じるべきである。
しかし実用上、ｔ_iよりむしろＴ_iがさまざまな用途のた
めに、それ以降の処理において使用される。すべてのプ
ロセスが完了したら正規化が行われる。

【００３９】以上、本発明の実施例について詳述した
が、以下、本発明の各実施例毎に列挙する。

【実施例１】データ信号から基本クロックのパラメータ
を再生するための方法であって、データ信号を選択的に
サンプリングして、複数個のタイム・スタンプを生成す
るステップと、公称クロック・サイクル周波数を入力す
るステップと、隣り合ったタイム・スタンプ間で生じた
実際の基本クロック・サイクル数にもっとも近い整数
を、公称クロック・サイクル周波数とタイム・スタンプ
との関数として決定するステップとを含むクロック・パ
ラメータ再生方法。

【実施例２】さらに、基本クロックのパラメータを特徴
付けるステップを含み、そのステップがタイム・スタン
プを並べた配列と、実際のクロック・サイクル・スタン
プを並べた配列とを決定することで実施され、実際のク
ロック・サイクル・スタンプはそれぞれ、隣り合ったタ
イム・スタンプの間に生じた実際のクロック・サイクル
数の整数を表している、実施例１に記載のクロック・パ
ラメータ再生方法。

【実施例３】基本クロックの平均周波数を決定するステ
ップを含み、そのステップが、特徴付けられたパラメー
タを並べた配列を通じて曲線を当てはめることで実施さ
れる、実施例２に記載のクロック・パラメータ再生方
法。

【実施例４】さらに、再生したクロック・パラメータの
関数としてシステム性能を制御するステップを含む、実
施例２に記載のクロック・パラメータ再生方法。

【実施例５】さらに、基本クロックの瞬時周波数を、特
徴付けられたクロック・パラメータの関数として決定す
るステップと、実際のクロック・サイクル・スタンプを
並べた配列の追加要素を決定するために、その瞬時周波
数を公称クロック・サイクル周波数として入力するステ
ップと、を含む、実施例２に記載のクロック・パラメー
タ再生方法。

【実施例６】さらに、短い時間間隔から決定される瞬時
周波数を計算し、計算した瞬時周波数を外挿するステッ
プを含み、そのステップが、長い時間間隔での実際のク
ロック・サイクル・スタンプを決定するための入力ステ
ップより先行する、実施例５に記載のクロック・パラメ
ータ再生方法。

【実施例７】データ信号から基本クロックのパラメータ
を再生するためのシステムであって、到来したデータ信
号の遷移端を選択的にサンプリングし、またその位置を
決定して一連のタイム・スタンプを生み出すためのタイ
ム・スタンプ手段と、公称クロック信号周波数を記録す
るための周波数入力手段と、実際のクロック・サイクル
・スタンプの変化量を並べた配列を、 Δｚ_i＝ＩＮＴ［Ｆ_nom（ｔ_i+1−ｔ_i）＋０．５］ に従ってタイム・スタンプおよび公称クロック信号周波
数の関数として決定するための計算手段とを備え、上式
でΔｚ_iはタイム・スタンプの間に生じた実際のクロッ
ク・サイクル数の整数を示す実際のクロック・サイクル
・スタンプ変化量であり、Ｆ_nomは公称クロック信号周
波数であり、ｔ_iはタイム・スタンプであり、ｔ_i+1は後
続のタイム・スタンプであるシステム。

【実施例８】さらに、実際のクロック・サイクル・スタ
ンプを並べた配列を決定するための手段を含み、その配
列要素の決定が、実際のクロック・サイクル・スタンプ
変化量を、基準となる実際のクロック・サイクル・スタ
ンプ値に逐次的に加算することで実施される、実施例７
に記載のシステム。

【実施例９】データ変調信号から基本クロックのパラメ
ータを特徴付けるためのシステムであって、時間デジタ
イザと、第１累算器と、乗算器と、第２累算機とを含
み、時間デジタイザは、データ変調信号の中で選択され
た遷移端が発生したときの時刻をデジタル形式で表現す
るためのデジタル表現作成手段であり、第１累算器は、
時間デジタイザと接続されて、選択された隣り合う遷移
端間の時間間隔を計算するためのものであり、乗算器
は、その時間間隔内に生じた公称クロック・サイクル数
を決定するためのものであり、第２累算器は、その乗算
器と接続されて、乗算器および時間デジタイザからのデ
ータを累算し、また選択された隣り合う遷移端間の時間
間隔内で生じる実際のクロック・サイクル数の整数を決
定することで、基本クロックを特徴付けるためのもので
あるシステム。

【実施例１０】さらに、時間デジタイザにつながれた分
周器を含んでおり、その分周器はデータ変調信号のペー
スを、その信号が時間デジタイザに入力される前に設定
するためのものである、実施例９に記載のシステム。

【実施例１１】さらに、時間デジタイザと第１累算器と
につながれたレジスタを含んでおり、そのレジスタは選
択された遷移端が発生したときの隣り合う時刻を記録す
るためのものであり、また記録した時刻を累算器に入力
するためのものである、実施例９に記載のシステム。

【実施例１２】さらに、乗算器につながれた公称周波数
入力部を備えており、その入力部は時間間隔内に生じた
公称クロック・サイクル数を決定するためのものであ
る、実施例９に記載のシステム。

【実施例１３】さらに、乗算器につながれた加算器を備
えており、その加算器は時間間隔内に生じた公称クロッ
ク・サイクル数を丸めて整数にするためのものである、
実施例９に記載のシステム。

【実施例１４】データ変調信号からデータ・クロック・
パラメータを再生するためのシステムであって、到来し
たデータ変調信号のうちの選択された部分のタイム・ス
タンプを生成するための手段と、そのタイム・スタンプ
を累算して、選択されたタイム・スタンプ間の時間間隔
を決定するための手段と、選択された時間間隔内で生じ
たデジタル・カウント数を決定するための手段と、デジ
タル・カウント・データおよびタイム・スタンプを累算
して、データ・クロックを特徴付けるための手段とを備
えるシステム。

【実施例１５】タイム・スタンプ手段が、到来するデー
タ変調信号のサンプリング速度を制御するためのペース
設定手段を備えている、実施例１４に記載のシステム。

【実施例１６】デジタル・カウント数を決定するための
手段が乗算器と公称周波数入力部とを備えている、実施
例１４に記載のシステム。

【実施例１７】デジタル・カウント数を決定するための
手段が、各時間間隔内に生じた基本クロック・サイクル
数にもっとも近い整数を決定するための手段を備えてい
る、実施例１４に記載のシステム。

【実施例１８】さらに、到来データをバッファリングす
るための手段を備えており、そのバッファ手段がタイム
・スタンプ手段に接続されている、実施例１４に記載の
システム。

【実施例１９】さらに、基本クロック・データを、累算
したデジタル・カウント・データおよびタイム・スタン
プの関数として復号するための手段を備えている、実施
例１４に記載のシステム。

【実施例２０】さらに、基本クロックの位相−周波数情
報を、累算したデジタル・カウント・データおよびタイ
ム・スタンプの関数として特徴付けるための手段を備え
ている、実施例１４に記載のシステム。

【００４０】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、データ変調信号から高い再現性をもってクロ
ック・パラメータを再生することができる。

【図面の簡単な説明】

【図１】本発明による再現性の高いクロック・パラメー
タ再生に基づく測定のためのシステムの全体ブロック図
である。

【図２】図１のシステムのデータ・クロック・パラメー
タ再生部のブロック図である。

【図３】データ・クロックを特徴付けるのに用いられる
タイム・スタンプ・パラメータおよびサイクル・スタン
プ・パラメータを表す図である。

【図４】図２のクロック・パラメータ再生部の交互２段
階実施例のブロック図である。

【図５】図１のシステムの処理部の実施例のブロック図
である。

【図６】図２に基づくリアルタイム測定システムをハー
ドウェアで表した図である。

【符号の説明】

１０：クロック・パラメータ再生部 ２０：処理部 ２１：システム表示／制御部 ３６：入力部

Claims (1)

【特許請求の範囲】
1. 【請求項１】データ信号を選択的にサンプリングして、
   複数個のタイム・スタンプを生成するステップと、 公称クロック・サイクル周波数を入力するステップと、 隣り合ったタイム・スタンプ間で生じた実際の基本クロ
   ック・サイクル数に最も近い整数を、公称クロック・サ
   イクル周波数とタイム・スタンプとの関数として決定す
   るステップと、を備えて成る、データ信号から基本クロ
   ックのパラメータを再生する方法。