JPH0869953A

JPH0869953A - 半導体装置およびその製造方法

Info

Publication number: JPH0869953A
Application number: JP15130395A
Authority: JP
Inventors: Yae Okuno; 八重奥野; Kazuhisa Uomi; 和久魚見; Masahiro Aoki; 雅博青木; Misuzu Sagawa; みすず佐川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-06-24
Filing date: 1995-06-19
Publication date: 1996-03-12

Abstract

(57)【要約】【目的】本発明は２つ以上の異種半導体基体の直接接
着に関し、直接接着界面に垂直な一断面において、互い
の結晶構造が異なるように、もしくは互いの格子配列が
等価でないようにこれらを配置することにより、従来方
法、特に結晶成長によっては作製できなかった新規の層
構造を作製する方法を提供することにある。【構成】半導体基板Ａ上にこれと異種材料より成る半
導体素子Ｂを直接接着した半導体装置であって、この２
つの半導体基体の接着界面に垂直な一断面において、こ
の２つの半導体基体の結晶構造が相互に異なるように、
もしくは格子配列が相互に等価でないように配置したも
の。【効果】本発明はいかなる組合せの半導体基体をいか
なる結晶面方位関係で直接接着する場合にも適用が可能
で、更に３種類以上の基体の直接接着も可能である。従
って、素子の設計の自由度が飛躍的に高められ、集積化
素子の性能の大幅な向上に寄与する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の構造およ
び作製方法に関するものである。

【０００２】

【従来の技術】情報通信量をより大容量化するために
は、様々な種類の素子を集積化して小型かつ高機能の集
積化素子を実用化することが望まれる。そのためには、
種類の異なる半導体素子を自由に集積化する技術が必要
である。現在、半導体素子の基本構造となる半導体積層
構造を作製する技術としては、結晶成長技術が広く一般
に用いられている。この結晶成長技術における欠点は、
基板の上にこれと格子定数や熱膨張係数の異なる成長層
を作製することが困難であること、および成長層の面方
位は基板と同じ面方位に限定される点である。従って、
２つの半導体素子を集積しようとするとき、それぞれの
構成材料の格子定数や熱膨張係数といった物性定数が互
いに異なる場合はそれらを集積することは難しい。ま
た、それぞれの構成材料の面方位が異なる場合はそれら
を集積することができない。

【０００３】これに対し、近年、二つの半導体を接着剤
を用いたり絶縁膜を介することなく高温・加圧下で一体
化する直接接着という手法が示されている。この手法に
より文献（アプライドフィジックスレターズ(Applied
Physics Letters)、58 1961(1991)）に記載のごとく、
InPとGaAsのような格子定数等の物性定数が大きく異っ
た半導体を一体化し、特性の良い半導体素子を作製でき
ることが報告されている。ただし、一体化するInPとGaA
sの面方位は同じであり、この他にも２種の半導体を面
方位関係を変化させて一体化した例は報告されていな
い。

【０００４】また、この直接接着法により、文献（エレ
クトロニクスレターズ(Electronics letters)、29 194
2(1993)）や特公平６−３８５３６号公報に記載のごと
く、面方位の異なる半導体を一体化して、単体素子を作
製する例が示されている。ただし、一体化する２つの半
導体はそれぞれGaAsとGaAs、およびInPとInPであり、い
ずれも同種の半導体の組み合わせに限られている。また
いずれの例も、２つの半導体の一体化によって得られる
素子は単体の素子であり、集積化素子を作製するための
手段は示されていない。

【０００５】

【発明が解決しようとする課題】このように、直接接着
法によっては良質の半導体素子を物性定数の異なる異種
半導体基板上に作製できる。さらに、半導体基板とこれ
と同種の半導体層とを面方位関係を変化させて配置して
直接接着し、単体素子を作製することも可能である。こ
うした素子作製は結晶成長法によっては実施できないこ
とであり、よって直接接着法は優れた長所を有する技術
と言える。

【０００６】しかしながら、各々の素子作製手段によれ
ば、集積化の自由度は依然限られている。即ち前者で
は、異種基板上に素子を作製することは可能であるが、
素子の面方位は基板により限定される。個々の半導体素
子はそれぞれ最適な面方位を選択することにより特性が
向上するから、この手段では不充分な特性の素子しか集
積できない可能性がある。一方後者では、面方位関係を
変えることは可能であるが、素子の材料が基板と同一に
限られている。素子の特性は半導体材料の物性に大きく
依存するから、材料が同じに限定されていれば必然的に
集積できる素子の組み合わせも限られ、冒頭に述べたご
とき大容量の情報通信に寄与するような高機能の集積化
素子を作製することは不可能と思われる。

【０００７】本発明は、直接接着法の持つ２つの長所、
即ち異種半導体材料を一体化できる点および面方位の異
なる半導体材料を一体化できる点の双方を活かし、素子
設計の自由度を大幅に高め、集積化素子の性能の向上に
寄与する技術を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的は、第一の半導
体基体上にこれと格子定数の異なる材料より成る直接接
着するとき、第二の半導体基体を、接着界面に垂直な一
断面における結晶構造が第一の半導体基体と異なるよう
に、または格子配列が第一の半導体基体と等価でないよ
うに、第一の半導体基体上に配置することによって達成
される。ここで半導体基体とは、半導体基板または半導
体層の形成された半導体基板をいう。

【０００９】

【作用】本発明の一手段によれば、図１に示すように、
半導体基板Ａ上に、これと格子定数の異なる半導体素子
Ｂを直接接着により作製する。ここで、各半導体はいず
れも面心立方格子を単位格子とする、例えばIII−Ｖ族
或いはII−VI族化合物半導体を想定しており、図中の○
はIII族またはII族原子を、●はＶ族またはVI族原子を
表している。例えば、半導体基板ＡはGaAs、半導体素子
Ｂの最下層はInPとする。この構造を接着界面に垂直な
一断面で見ると、半導体基板Ａと半導体素子Ｂでは○原
子と●原子の配列順序が反対で、よって○原子と●原子
の並び方が互いに異なっている。この現象を「半導体基
板Ａの結晶構造と半導体素子Ｂの結晶構造は異なってい
る」もしくは「半導体基板Ａの格子配列と半導体素子Ｂ
の格子配列は等価でない」と表す。また、面方位関係
は、半導体素子Ｂの結晶面方位［011］は半導体基板Ａ
の結晶面方位［011］に平行であるが、半導体素子Ｂの
結晶面方位［100］と［0-11］がそれぞれ半導体基板Ａ
の結晶面方位［100］および［0-11］と180度逆である。
ただし、［0-11］の-1の”-”記号は、ミラー指数表示
における負側を表すオーバーラインの代用である。この
時、化合物半導体においては［100］と［-100］および
［011］と［0-11］がそれぞれ等価でないため、このよ
うな配列順序の反転が起こる。半導体基板Ａと半導体素
子Ｂの［0-11］が平行で［100］と［011］が180度逆の
場合も、配列順序が同様に反転する。このような層構造
は結晶成長によっては得られない。

【００１０】また、本発明の他の一手段により、Siのよ
うな面心立方格子を単位格子とするIV族単元素半導体よ
り成る半導体基板Ｗ上に半導体素子層Ｂを直接接着した
例を図２に示す。図中の□はIV族原子を表す。接着界面
に垂直な一断面で、半導体基板ＷのIV族原子の並び方と
半導体素子Ｂの○原子および●原子の並び方が異なって
いる。即ち、半導体基板Ｗの結晶構造と半導体素子Ｂの
結晶構造は異なっている、もしくは半導体基板Ｗの格子
配列と半導体素子Ｂの格子配列は等価でない。このよう
な層構造も結晶成長によっては得られないものである。
また、Siは化合物半導体と異なり｛011｝面で劈開する
ことができないため、通常（100）Si基板上に（100）化
合物半導体素子を作製した場合は化合物半導体の｛01
1｝劈開面を作製することが困難で、特に端面出射型発
光素子を作製することは難しかった。しかし本構造で
は、Siと化合物半導体の劈開面が揃えられており、容易
に化合物半導体素子の劈開面を作製することができる。

【００１１】これに対し、従来の一手段によれば、図５
に示すように半導体基板Ａ上に半導体素子Ｓを直接接着
により作製するが、接着界面に垂直なあらゆる断面にお
いて、半導体基板Ａの結晶構造と半導体素子Ｓの最下層
の結晶構造は同じである、もしくは半導体基板Ａの格子
配列と半導体素子Ｓの格子配列は等価である。即ち、○
原子と●原子の配列順序は同じである。ここで、半導体
基板ＡがII−VI族で半導体素子ＳがIII−Ｖ族というよ
うに材料系が互いに異なる場合でも、一般にII族原子と
III族原子、あるいはＶ族原子とVI族原子が結合するこ
とはない、つまり○原子同士あるいは●原子同士が結合
することはなく、II族原子とIII族原子およびＶ族原子
とVI族原子は格子配列の判断において等価と見做され
る。この時、半導体素子Ｓの結晶面方位［100］が半導
体基板Ａの結晶面方位［100］と180度逆であり、半導体
素子Ｓの結晶面方位［011］と［0-11］がそれぞれ半導
体基板Ａの結晶面方位［011］および［0-11］と90度ず
れることによって同じ配列順序となっている。一般に、
半導体素子Ｓを結晶成長により作製した場合は、半導体
素子Ｓの結晶面方位は半導体基板Ａの結晶面方位と全て
同じになる。このように、結晶構造を同じにするため
に、従来は半導体素子Ｓの面方位は半導体基板Ａによっ
て限定されていた。ただし、特に半導体基板Ａと半導体
素子Ｓが異種材料である時に、接着界面で転位が発生す
るなどして局所的に結晶構造が乱れることがあるが、こ
こではそうした局所的な乱れは結晶構造や格子配列の差
異に考えず、それぞれの半導体基体を代表する格子配列
によって判断することとする。また、格子配列のサイズ
の違いも考慮に入れない。

【００１２】また、図６は従来の他の一手段により半導
体基板Ｘ上に半導体素子Ｂまたは半導体素子Ｓを直接接
着した例を示す。このように基体間で構成元素族の数が
異なる場合は、配列順序は問わずに格子配列の形状によ
って判断することとする。従って、図２においては基体
間で格子の並び方は異なっていたが、図６に示す場合は
それぞれ基板と半導体層の結晶構造は同じである、もし
くは格子配列は等価である。半導体基板Ｘは［100］と
［-100］、および［011］と［0-11］がそれぞれ等価で
あり、IV族原子がIII族原子ともＶ族原子とも結合でき
るため、図１のように化合物半導体同士の組合せでは格
子配列が等価でない面方位関係でも、単元素半導体と化
合物半導体では等価な格子配列となることがある。しか
しながら、従来の手段によれば、基板と半導体層の面方
位関係が数種に限定されていたことに変わりはない。

【００１３】更に、図７に示す従来の他の一手段は特開
昭４８−４０３７２号公報にて示されたものであるが、
面方位の異なるSi基板のような半導体基板を、数千Å程
度のSiO₂のような絶縁被膜を介して接着して一体化して
いる。この場合も結晶構造もしくは格子配列は二つの基
板間で異なっているが、間に充分な厚さの絶縁膜を介し
ているためにこれらの基板は電気的に絶縁されている。
従って、二つの基板間に電流を流すことができず、集積
化素子としての応用範囲は狭められている。

【００１４】一方、図３は本発明の一手段によって２つ
の半導体素子を集積した例を示す。半導体基板Ａ上の一
部に半導体素子Ｂを直接接着し、他の一部に半導体素子
Ｓを結晶成長あるいは直接接着している。この時、前述
のように、接着界面に垂直な一断面において半導体基板
Ａの格子配列と半導体素子Ｂの最下層の格子配列は等価
ではなく、これに平行な別の一断面における半導体基板
Ａの格子配列と半導体素子Ｓの最下層の格子配列は等価
である。従って、半導体素子Ｂの格子配列と半導体素子
Ｓの格子配列はこれらの断面上で比較した場合に等価で
はない。このように、互いに格子配列が等価でない複数
の半導体層を一基板上に集積することができる。このよ
うな集積はこれまで不可能であった。

【００１５】また、図４に示す本発明の他の一手段によ
り２つの半導体素子を集積した他の例によれば、半導体
基板Ａ上の一部に半導体素子Ｂを、他の一部に半導体素
子Ｃを直接接着している。この時、接着界面に垂直な一
断面において半導体基板Ａの格子配列と半導体素子Ｂの
最下層の格子配列は等価ではなく、これに平行な別の一
断面において半導体基板Ａの格子配列と半導体素子Ｃの
最下層の格子配列も等価ではない。また、半導体素子Ｂ
の格子配列と半導体素子Ｃの格子配列も等価ではない。
このように、様々な格子配列の素子を一基板上に集積す
ることが可能である。特に光素子は特性や製法が格子配
列に影響されやすいので、光素子を含む集積化素子は設
計の自由度が飛躍的に高まると考えられる。

【００１６】

【実施例】以下本発明に係る半導体装置およびその製造
方法の幾つかの実施例について、図８乃至図２３を用い
て詳細に説明する。

【００１７】（実施例１）図８より図１０を用いて本発
明に係る半導体装置およびその製造方法の第１の実施例
を説明する。

【００１８】まず、図８(a)に示すように、（100）p-In
P基板１ａ上に有機金属気相成長（ＭＯＣＶＤ）法によ
りp+-InGaAsPコンタクト層１２（厚さ0.2μｍ）、p-InP
層１３（厚さ1.5μｍ）、p-InGaAsPガイド層１５１（厚
さ0.05μｍ）、アンドープ量子井戸（ＭＱＷ）活性層１
４ａ（波長1.55μｍ）、n-InGaAsPガイド層１５２（厚
さ0.2μｍ）を順次成長する。ＭＱＷ活性層１４ａはInG
aAs層（厚さ7nｍ）とInGaAsP層（厚さ8nｍ）を交互に積
層したもので、層数はそれぞれ７層である。次にn-InGa
AsPガイド層１５２上に２光束干渉露光法により分布帰
還型レーザのための回折格子を形成する（図８(b)）。
回折格子はp-InP基板１ａの［0-11］方向に形成する。
このn-InGaAsPガイド層１５２上にn-InP層１６（厚さ1.
5μｍ）を成長する（図９(a)）。これらの層１２、１
３、１５１、１４ａ、１５２、１６は長波長帯の分布帰
還型ＭＱＷ半導体レーザ構造１９１を形成するためのも
のである。続いて、n-InP層１６上にSiO₂ストライプ６
ａ（厚さ0.3μｍ）を形成する。SiO₂ストライプ６ａは
幅5.5μｍで、［011］方向に平行に形成する。これを臭
化水素酸を主成分とする混合液でエッチングして図９
(b)のようなメサ形状を形成する。その側面にＭＯＣＶ
Ｄ法により半絶縁性InP層１７（厚さ約3.0μｍ）とp-In
P層１８ｐ（厚さ0.1μｍ）を成長し、更にSiO₂ストライ
プ６ａをHF希釈液でエッチング除去して、n-InP平坦化
層１６ａ（厚さ2.0μｍ）を成長する。これにより、Ｂ
Ｈ（Buried Hetero）構造が構成される。

【００１９】次に、（011）n-Si基板３ｂの表面をHF希
釈液で洗浄して乾燥し、n-InP層１６ａの表面を硫酸と
過酸化水素の混合溶液で洗浄してHF希釈液で処理した後
に水洗してスピンナ乾燥し、これらを洗浄した面を向か
い合わせて重ねる。この時、n-Si基板３ｂの［1-11］方
向とp-InP基板１ａの［011］方向が一致するようにこれ
らを配置する。これらの上に30g／cm²程度の重石をの
せ、アニール炉内に置く。この時、p-InP基板１ａ側お
よびn-Si基板３ｂ側のどちらが上でも構わない。炉内に
H₂ガスを流しながら温度を650℃に昇温し、40分保持す
る。こうして図１０(a)に示すように、n-Si基板３ｂとn
-InP層１６ａが直接接着される。

【００２０】この後、p-InP基板１ａを塩酸希釈液でエ
ッチング除去する（図１０(b)）。エッチングは、p+-In
GaAsPコンタクト層１２で止まる。その後、電極形成等
の半導体レーザ作製プロセスを経て、n-Si基板３ｂの
（1-11）面とp-InP基板１ａの（011）面の揃った面で劈
開した（不図示）。これにより、長波長帯の端面出射型
の分布帰還型ＭＱＷ−ＢＨ半導体レーザを、n-Si基板３
ｂ上に直接接着により作製した。

【００２１】本実施例においては、半導体レーザ構造と
n-Si基板は図２で示した面方位関係で配置され、直接接
着界面に垂直な断面で見れば、これらの結晶構造が互い
に異なっている、もしくは格子配列が等価でない。しか
し、そのような不連続な界面でありながら、半導体レー
ザの特性は結晶成長によりInP基板上に作製したものと
比べて悪化することはなかった。結晶成長により作製し
た場合は、結晶面方位が基板と同じ半導体レーザ構造し
か作製されない。しかし本発明によっては、本実施例に
示した通り、様々な結晶面方位のデバイスを特性を損な
うこと無く作製できる。特にSiは化合物半導体と劈開面
が異なっており、結晶成長でSi基板上に化合物半導体レ
ーザを作製した場合にはレーザの劈開面を作製すること
が困難で、端面出射型レーザは作製しにくい。しかし本
発明によっては、本実施例のようにSiと化合物半導体の
劈開面を一致させることが可能となる。また、分布帰還
型レーザは、回折格子を一定方向にしか形成できないの
で結晶面方位が特定のものしか作製できず、結晶成長に
よっては基板の結晶面方位が限定されていたが、本発明
によりその制約がなくなった。

【００２２】また、半導体レーザ構造の主材料であるIn
Pと基板のSiは格子定数や熱膨張係数が大きく異なる。
しかし、本実施例によれば、半導体レーザの特性はInP
基板上のものと比べて悪化することはなかった。これ
は、文献（アプライドフィジックスレターズ(Applied
Physics Letters)、58 1961(1991)）に記載のごとく、
直接接着界面ではこれらの物性定数差を緩和するために
転位が発生するが、その量は少なく、またそれらの転位
はレーザ構造層中には伝播しにくい性質を持ち、デバイ
ス特性に与える影響が小さいためと見られる。即ち本発
明によっては、様々なデバイスをこれと異なる種類の基
板上に、任意の結晶面方位で作製することができる。

【００２３】本実施例では、半導体レーザをＢＨ構造を
形成してから直接接着したが、半導体レーザ構造を直接
接着してからＢＨ構造を形成しても良い。但し、n-Si基
板３ｂとn-InP層１６ａの直接接着の際には、n-InP層１
６ａの表面が平坦であることが重要である。ＭＯＣＶＤ
法によればこれは可能であるが、成長条件を最適化する
必要がある。また、他の成長法を用いる等の事情で、n-
InP層１６ａの表面が平坦になりにくい場合は、n-InP層
１６ａを厚めに成長し、成長後表面を鏡面研磨してもよ
い。この場合、接着前に研磨面を少しエッチングし、研
磨によってできた歪層を除去する必要がある。また、本
実施例ではSiO₂ストライプ６ａの幅を5.5μｍとした
が、値はこれらに限らない。ストライプ６ａの材質は、
同様の効果をもたらすものであればこれに限らない。

【００２４】本実施例は、波長1.55μｍの長波長帯の分
布帰還型ＭＱＷ半導体ＢＨレーザをSi基板上に作製する
場合について示したが、他にも活性層が無歪又は歪量子
井戸構造であるレーザや回折格子の形成されていないＤ
Ｈレーザ、GaAsを主材料とする短波長レーザなどの他の
波長帯のレーザ、更には受光素子、トランジスタ等種々
のデバイスを作製する全ての場合について本発明の適用
が可能である。また、デバイスは単体ではなくアレイ状
に作製することも可能である。作製するデバイスの種類
に応じて、直接接着する基板・基体の組合せは本実施例
に限らず、他の組合せで直接接着する場合についても本
発明の適用が可能である。更に、デバイスと基板の結晶
面方位関係、直接接着の手順・条件および結晶成長方法
も、本実施例の主旨を損なうものでなければ本実施例に
限らない。

【００２５】（実施例２）図１１を用いて本発明に係る
半導体装置およびその製造方法の第２の実施例を説明す
る。

【００２６】まず、図１１(a)に示すように、（100）p-
InP基板１ａ上にＭＯＣＶＤ法によりp-又はアンドープI
nGaAsエッチングストップ層１０（厚さ0.2μｍ）、p-又
はアンドープInP第二エッチングストップ層１１（厚さ
0.2μｍ）、p+-InGaAsPコンタクト層１２、p-InP層１
３、アンドープInGaAsP活性層１４ｂ（厚さ0.14μｍ、
波長1.55μｍ）、n-InP層１６を順次成長する。これら
の層１２、１３、１４ｂ、１６により長波長帯のファブ
リペロ型半導体ＤＨ（Double Hetero）レーザ構造１９
２が構成される。

【００２７】次に、（100）n-GaAs基板２ａとn-InP層１
６ａの表面を各々硫酸と過酸化水素の混合溶液で洗浄
し、更にHF希釈液で処理した後、水洗してスピンナ乾燥
する。これらを洗浄した面を向かい合わせて重ね、実施
例１と同様の方法で直接接着する。ただし接着条件は、
昇温する温度を650℃、この温度を保持する時間を30分
とする。またこの時、n-GaAs基板２ａの［011］方向とp
-InP基板１ａの［011］方向が一致するようにこれらを
配置する。その後、p-InP基板１ａを塩酸希釈液でエッ
チング除去する。エッチングは、InGaAsPエッチングス
トップ層１０で止まる。この時、n-GaAs基板２ａはエッ
チングされない。更に、InGaAsPエッチングストップ層
１０を硫酸と過酸化水素の混合溶液で、InP第二エッチ
ングストップ層１１を塩酸希釈液で順次エッチング除去
する（図１１(b)）。その後、電極形成等の半導体レー
ザ作製プロセスを経て（不図示）、長波長帯のファブリ
ペロ型半導体ＤＨレーザを、n-GaAs基板２ａ上に直接接
着により作製した。

【００２８】本実施例においては、半導体レーザ構造と
n-GaAs基板は図１で示したような面方位関係で配置さ
れ、直接接着界面に垂直な断面でこれらの結晶構造は異
なっている、もしくは格子配列が等価でない。しかし、
実施例１で述べた通り、このことによってデバイスの特
性が悪化することはなかった。また実施例１と同様に、
半導体レーザ構造の主材料であるInPと基板のGaAsの格
子定数や熱膨張係数の違いによって半導体レーザの特性
が悪化することもなかった。

【００２９】本実施例では、実施例１と異なり、p-InP
基板とp+-InGaAsPコンタクト層の間にInGaAsPエッチン
グストップ層を設けている。これは、実施例１に示した
ようにp+-InGaAsPコンタクト層をエッチングストップ層
とすると、コンタクト層の表面が厚い基板のエッチング
時にダメージを受ける可能性があるため、別にエッチン
グストップ層を設けたものである。従って、コンタクト
層の表面のエッチングによるダメージが特性に深刻な影
響を与えない場合は、実施例１と同様、p+-InGaAsPコン
タクト層をエッチングストップ層と兼用して構わない。

【００３０】本実施例は、波長1.55μｍの長波長帯のフ
ァブリペロ型半導体ＤＨレーザを作製する場合について
示したが、活性層の種類等を含め様々なレーザ、種々の
デバイスを作製する全ての場合について本発明の適用が
可能である。また、本実施例では長波長帯の半導体レー
ザをGaAs基板上に作製する場合について示したが、作製
するデバイスの種類に応じて直接接着する基板・基体の
組合せは本実施例に限らない。デバイスと基板の結晶面
方位関係、直接接着の手順・条件および結晶成長方法も
本実施例に限らないのはいうまでもない。

【００３１】（実施例３）図１２より図１７を用いて本
発明に係る半導体装置およびその製造方法の第３の実施
例を説明する。

【００３２】まず、図１２(a)に示すように、（100）n-
InP基板１ｂ表面にSiO₂ストライプ状被覆膜１０２（厚
さ0.3μｍ）を蒸着する。SiO₂ストライプ状被覆膜１０
２は、幅1000μｍで［0-11］方向に平行に2000μｍ間隔
に形成する。このn-InP基板１ｂのSiO₂ストライプ状被
覆膜１０２に被覆されていない部分に分布帰還型レーザ
のための回折格子を［0-11］方向に平行に形成する。こ
の上にＭＯＣＶＤ法により、n-InGaAsPガイド層１５
２、アンドープＭＱＷ活性層１４ａ、p-InGaAsPガイド
層１５１、p-InP層１３、p+-InGaAsPコンタクト層１２
を順次成長する（図１２(b)）。成長は、回折格子の上
でのみ起こる。こうして、長波長帯の分布帰還型ＭＱＷ
半導体レーザ構造１９１がn-InP基板１ｂ上に選択成長
・構成される。この後、SiO₂ストライプ状被覆膜１０２
をHF希釈液でエッチング除去し、n-InP基板１ｂを0.4μ
ｍエッチングする。半導体レーザ構造１９１の（011）
側面のいずれか片方に光の反射率を下げる誘電体多層膜
９２を、もう一方の（011）側面にSiO₂端面保護膜１０
９（厚さ0.5μｍ）を蒸着する。更に、p+-InGaAsPコン
タクト層１２および誘電体多層膜９２とSiO₂端面保護膜
１０９上にSiO₂表面保護膜１０３（厚さ0.2μｍ）を、n
-InP基板１ｂ裏面にSiO₂保護膜１０１（厚さ0.5μｍ）
を蒸着する。

【００３３】次に、図１３(a)に示すように、（100）p-
InP基板１ａ上に分子線エピタキシー（ＭＢＥ）法によ
り、p-InGaAsコンタクト層４１（厚さ0.2μｍ）、p-InA
lAsクラッド層４２（厚さ1.5μｍ）、アンドープ超格子
上ガイド層４３１、アンドープ量子井戸（ＭＱＷ）電界
吸収層４４、アンドープ超格子下ガイド層４３２、n-In
AlAsクラッド層４５（厚さ0.5μｍ）を成長する。ＭＱ
Ｗ電界吸収層４４はInGaAs層（厚さ6.5nｍ）とInAlAs層
（厚さ5nｍ）を交互に積層したもので、層数はそれぞれ
３０層である。超格子上ガイド層４３１および超格子下
ガイド層４３２は、InGaAs層（厚さ2.5nｍ）とInAlAs層
（厚さ2.5nｍ）を交互に積層したもので、層数はそれぞ
れ３層である。これらの層４１、４２、４３１、４４、
４３２、４５によりマッハツェンダ型光変調器構造４９
が構成される。これを（011）面で2000μｍ間隔で分割
する。この端面のいずれか片側に誘電体多層膜９２を、
もう一方の端面にSiO₂端面保護膜１０９を蒸着する。

【００３４】次に、半導体レーザ構造１９１が形成され
たn-InP基板１ｂの表面を硫酸と過酸化水素の混合溶液
で洗浄処理する。一方、光変調器構造４９のn-InAlAsク
ラッド層４５の表面を硫酸希釈液でおよび燐酸と過酸化
水素の混合溶液で洗浄処理し、水洗してスピンナ乾燥す
る。n-InAlAsクラッド層４５の表面を、n-InP基板１ｂ
のSiO₂表面保護膜１０３が蒸着されていない表面に向か
い合わせて重ね、実施例２と同様の方法で直接接着する
（図１３(b)）。この時、（100）p-InP基板１ａの［01
1］方向がn-InP基板１ｂの［011］方向と一致するよう
に、また光変調器構造４９の劈開面のうち、誘電体多層
膜９２が蒸着された面が半導体レーザ構造１９１の誘電
体多層膜９２が蒸着された側面と接するようにこれらを
配置する。その後、p-InP基板１ａを塩酸希釈液で、SiO
₂保護膜１０１とSiO₂表面保護膜１０３およびSiO₂端面
保護膜１０９をHF希釈液で順次エッチング除去する。な
お、p-InGaAsコンタクト層４１は塩酸希釈液によりエッ
チングされない。

【００３５】次に、光変調器構造４９のp-InGaAsコンタ
クト層４１の表面全面および誘電体多層膜９２上にSiO₂
膜９９１（厚さ0.3μｍ）を、レーザ構造１９１のp-InP
層１３上にSiO₂ストライプ６ａを、それぞれ蒸着する
（図１４(a)）。このSiO₂ストライプ６ａはレーザ構造
１９１の［011］方向に平行に形成されている。このSiO
₂ストライプ６ａをマスクにして、レーザ構造１９１の
結晶層を実施例１と同様に臭化水素酸を主成分とする混
合液でエッチングしてメサ形状を形成し、そのメサ側面
にＭＯＣＶＤ法により半絶縁性InP層１７とn-InP層１８
ｎ（厚さ0.1μｍ）を成長する（図１４(b)）。

【００３６】この後、ウェハ表面全面にSiO₂膜９９２
（厚さ0.7μｍ）を蒸着し、光変調器構造４９上に蒸着
した合計1.0μｍのSiO₂膜を、ホトレジストをマスクに
したウェットエッチングで図１５(a)のようなSiO₂パタ
ーン９９に形成する。このSiO₂パターンは幅1.5μｍの
ストライプ状で、光変調器構造４９の［0-11］方向に平
行に形成され、途中二又に分かれている。また、このSi
O₂パターンの中心線は、レーザ構造１９１上に形成され
ていたSiO₂ストライプ６ａの中心線に一致するようにす
る。このSiO₂パターン９９をマスクにし、光変調器構造
４９の結晶層を、反応性イオンビームエッチング（ＲＩ
ＢＥ）により2.3μｍエッチングする（図１５(b)）。こ
れによって光変調器構造４９のn-InAlAsクラッド層４５
の途中までが、SiO₂パターンの形状に沿ってエッチング
される。エッチング除去された部分をポリイミド１１１
で埋め込む。ウェハ上のSiO₂膜を全てHF希釈液でエッチ
ング除去した後、ホトレジストパターン８９（厚さ2.0
μｍ）を形成する（図１６(a)）。このホトレジストパ
ターン８９を真上から見た形状を図１６(b)に示す。こ
の上にｐ型電極８０（Cr 500Å／Au 7000Å／Cr 500
Å）を蒸着する。この後、ホトレジストパターン８９を
剥離液で除去すると、ホトレジストパターン８９が形成
されなかった領域にのみ電極８０が残る（図１７
(a)）。

【００３７】更に、n-InP基板１ｂを裏面から研磨して
約100μｍの厚さにし、この裏面全面にｎ型電極８１（T
i 1000Å／Pt 2000Å／Ti 1000Å）を蒸着する。これを
2000μｍの素子長に劈開する。このとき、2000μｍのう
ち、半導体レーザ構造１９１の長さが600μｍ、光変調
器構造４９の長さが1400μｍとなるようにする。最後
に、半導体レーザ側の劈開面に光の反射率を高める誘電
体多層膜９１を、光変調器側の劈開面に誘電体多層膜９
２を蒸着する（図１７(b)）。このようにして、InP基板
上にマッハツェンダ型光変調器と長波長帯の分布帰還型
ＭＱＷ半導体レーザが一括作製・集積される。

【００３８】本実施例においては、半導体レーザ構造は
n-InP基板上に結晶成長により作製したので半導体レー
ザの面方位は基板と同じであるが、光変調器構造とn-In
P基板は図１で示したような面方位関係で配置され、直
接接着界面に垂直な断面でこれらの結晶構造は異なって
いる、もしくは格子配列が等価でない。しかし、光変調
器の特性は結晶成長により作製したものと比べて悪化す
ることはなかった。この集積化素子は、半導体レーザを
一定電圧で駆動中に光変調器に電圧を印加することによ
り、印加電圧に応じて半導体レーザの出力が変調され
る。マッハツェンダ型光変調器は印加電圧による屈折率
の変化を利用して半導体レーザの出力を変調する。この
時、多重量子井戸の量子閉じ込めシュタルク効果による
屈折率変化と電気光学効果による屈折率変化を互いに同
一の極性にする必要があるため、光導波路を（100）基
体上の場合は［0-11］方向に、（-100）基体上の場合は
［011］方向に形成しなければならない。一方、分布帰
還型半導体レーザは、実施例１で述べた通り、回折格子
を一定の方向にしか形成できないため、これと直交すべ
き光導波路の方向も限定される。具体的には、光導波路
は（100）基体上の場合は［011］方向にしか形成できな
い。即ち、（100）基体上においてはマッハツェンダ型
光変調器と分布帰還型半導体レーザの光導波路方向は一
致しないから、文献（マイクロウエイブアンドオプテ
ィカルテクノロジレターズ(Microwave and Opitical
Technology Letters)、7/3 132(1994)）のごとく結晶成
長によってこれらを同一基板上に集積することは不可能
であった。しかし本発明によっては、既述の通り基板と
素子の結晶構造は不連続でも構わないので、本実施例の
ごとくこれらの光導波路方向が一致するように集積する
ことができる。

【００３９】光変調器と半導体レーザは電気的に絶縁さ
れているので、素子間のクロストークは生じない。ま
た、光導波路は光変調器構造を直接接着した後に形成し
ているので、光変調器と半導体レーザ間の光結合にずれ
は生じない。即ち、光変調器と半導体レーザを個々に別
々の基板上に作製した後に集積する場合は、素子の位置
を高い精度で合わせなければ、半導体レーザからの出射
光が光変調器に入射する際に光損失が生じる。また、光
変調器構造を直接接着ではなく接着剤を用いてn-InP基
板１ｂ上に接着した後に素子の作製を行うことについて
は、素子作製の際に種々の酸溶液等を用いることによっ
て接着剤の接着力が損なわれるため、実施不可能と考え
られる。

【００４０】本実施例においては、半導体レーザを部分
的に成長した基板上に光変調器を直接接着・集積した
が、逆に光変調器を部分的に成長した基板上に半導体レ
ーザを直接接着により集積しても良く、または半導体レ
ーザと光変調器を共に他の基板上に直接接着・集積して
も良い。具体的には、更にトランジスタ等の電子素子と
集積する場合にはこれらをSi基板上に直接接着・集積す
れば良い。これらの場合、半導体レーザの直接接着によ
る作製方法は実施例１および２に準ずる。また、本実施
例では半導体レーザ構造１９１をn-InP基板１ｂ上に選
択成長により部分的に作製したが、n-InP基板１ｂ上全
面に半導体レーザ構造１９１を成長してからその一部を
エッチング除去して部分的に作製しても良い。保護膜１
０１、ストライプ状被覆膜１０２、表面保護膜１０３、
および端面保護膜１０９の材質はSiO₂に限らず、同様の
効果をもたらすものであれば他の材料を用いても良い。

【００４１】本実施例では、波長1.55μｍの長波長帯の
分布帰還型ＭＱＷ半導体レーザを集積したが、他の波長
帯のレーザを集積する場合についても本発明の適用が可
能である。また、半導体レーザと光変調器の素子長およ
びストライプ幅は共に本実施例の値に限らない。更に、
光変調器および半導体レーザの材質は、共に本実施例に
限らない。本実施例では、半導体レーザと光変調器の集
積について示したが、他のデバイスとデバイスを集積す
る場合についても本実施例の適用が可能である。また、
集積するデバイスの数・種類は本実施例に限らず、３種
以上のデバイスの集積も可能である。本実施例について
も、更に受光素子等を直接接着により集積することが考
えられる。集積するデバイスに応じて、直接接着する基
板・基体の組合せは本実施例に限らず、デバイスと基板
の面方位関係、直接接着の手順・条件および結晶成長方
法も本実施例に限らない。

【００４２】（実施例４）図１８より図２３を用いて本
発明に係る半導体装置およびその製造方法の第四の実施
例を説明する。

【００４３】まず、図１８(a)に示すように、（011）n-
GaAs基板２ｘ上にＭＯＣＶＤ法によりn-又はアンドープ
InGaPエッチングストップ層５０（厚さ0.2μｍ）、i-(n
-)GaAsキャップ層５１（厚さ0.05μｍ）、i-(n-)Al₀₃Ga
₀₇As層５２（厚さ2μｍ）、i-(n-)GaAsコア層５３（厚
さ1μｍ）、i-(n-)Al₀₃Ga₀₇As層５４（厚さ3μｍ）を順
次成長する。これらの層５１〜５４により波長板回転式
光周波数変換素子構造５９が形成される。n-GaAs基板２
ｘを裏面から研磨して約100μｍの厚さにし、これにSiO
₂膜１０１を蒸着する。これを（011）面に垂直なGaAsの
劈開面である（0-11）面で2000μｍ間隔で劈開する。こ
の劈開面の両側にSiO₂端面保護膜１０９（厚さ0.2μ
ｍ）を蒸着する。

【００４４】次に、図１８(b)に示すように、（100）p-
InP基板１ａ上にＭＯＣＶＤ法により、p+-InGaAsPコン
タクト層１２、p-InP層１３１（厚さ2μｍ）、p-InGaAs
Pガイド層１５１、アンドープＭＱＷ活性層１４ｃ（波
長1.3μｍ）、n-InGaAsPガイド層１５２を順次成長す
る。ＭＱＷ活性層１４ｃはInGaAsP層（厚さ6nｍ）とこ
れと組成の異なるInGaAsP層（厚さ10nｍ）を交互に積層
したもので、層数はそれぞれ５層である。次にn-InGaAs
P層１５２上に回折格子を［0-11］方向に平行に形成
し、この上にn-InP層１６１（厚さ3.5μｍ）を成長す
る。これらの層１２、１３１、１５１、１４ｂ、１５
２、１６１により長波長帯の分布帰還型ＭＱＷ半導体レ
ーザ構造１９３が形成される。この後、p-InP基板１ａ
を裏面から研磨して約100μｍの厚さにし、これにSiO₂
膜１０１を蒸着する。このようにして得られた基体を、
（011）面で500μｍ間隔で劈開する。この劈開面の片側
にSiO₂端面保護膜１０９を蒸着し、反対側の劈開面に誘
電体多層膜９２を蒸着する。

【００４５】一方、（100）n-Si基板３ａ上に、ＭＯＣ
ＶＤ法によりn-GaP層７（厚さ30nｍ）を成長する。GaP
層７の表面と光周波数変換素子構造５９のn-Al₀₃Ga₀₇As
層５４の表面を各々硫酸希釈液で洗浄処理した後、水洗
してスピンナ乾燥する。これらを洗浄した面を向かい合
わせて重ね、実施例２と同様の方法で直接接着する（図
１９(a)）。この時、（011）n-GaAs基板２ｘの［0-11］
方向がn-Si基板３ａの［011］方向と一致するようにこ
れらを配置する。その後、n-GaAs基板２ｘを硫酸と過酸
化水素の混合溶液で、SiO₂端面保護膜１０９とSiO₂膜１
０１をHF希釈液で、順次エッチング除去する。続いて、
（100）n-Si基板３ａ上の光周波数変換素子構造５９に
隣接する部分に、レーザ構造１９３のn-InP層１６１を
前述の洗浄処理を施した後に同様の方法で直接接着する
（図１９(b)）。この時、（100）p-InP基板１ａの［01
1］方向がn-Si基板３ａの［011］方向と一致するよう
に、またレーザ構造１９３の劈開面のうち、誘電体多層
膜９２を蒸着した面が光周波数変換素子構造５９の劈開
面と接するようにこれらを配置する。その後、SiO₂端面
保護膜１０９とSiO₂膜１０１をHF希釈液で、p-InP基板
１ａとInGaPエッチングストップ層５０を同時に塩酸希
釈液で、順次エッチング除去する（図２０(a)）。

【００４６】この後、n-GaAsキャップ層５１及びp+-InG
aAsPコンタクト層１２の上に、ｐ型電極８０を蒸着す
る。但し、光周波数変換素子と半導体レーザを電気的に
絶縁するため、誘電体多層膜９２上を含む幅0.1μｍの
領域は除いて蒸着する（図２０(b)）。この上にSiO₂膜
９８（厚さ1.0μｍ）を蒸着し、更にホトレジストパタ
ーン８８（厚さ2.0μｍ）を図２１(a)に示すような形状
で形成する。このパターンは幅4μｍのストライプ状
で、半導体レーザ構造１９３上では同構造における［01
1］方向に平行に、光周波数変換素子構造５９上では同
構造における［1-11］方向に平行に形成している。但
し、光周波数変換素子構造５９の両端面付近では同構造
における［0-11］方向に平行、即ち半導体レーザ構造１
９３上のストライプと平行で、そこから緩やかに湾曲さ
せて［1-11］方向と平行に向けている。この湾曲部の曲
率半径は3ｍｍである。

【００４７】このホトレジストパターン８８をマスクに
してSiO₂膜９８を反応性イオンエッチング（ＲＩＥ）に
より、電極８０をイオンミリングによりエッチングす
る。ここでホトレジストパターン８８を剥離液で除去
後、SiO₂膜９８をマスクにして、結晶層を光周波数変換
素子構造５９及び半導体レーザ構造１９３共に、ＲＩＢ
Ｅにより2.55μｍエッチングする（図２１(b)）。これ
によって光周波数変換素子構造５９においてはGaAsコア
層５３の途中まで、半導体レーザ構造１９３においては
n-InGaAsPガイド層１５２までがエッチングされる。SiO
₂膜９８をHF希釈液でエッチング除去した後、ストライ
プ状の半導体レーザ構造１９３の側面およびn-InP層１
６１の表面の一部にSiO₂パターン９７（厚さ1.0μｍ）
を蒸着し、更にこの上にホトレジストパターン８７（厚
さ2.0μｍ）を形成する（図２２(a)）。このホトレジス
トパターン８７およびSiO₂パターン９７を真上から見た
形状を図２２(b)に示す。この上に再び電極８０を蒸着
する。この後、ホトレジストパターン８７を剥離液で除
去すると、ホトレジストパターン８７が形成されなかっ
た領域にのみ電極８０が残る（図２３(a)）。

【００４８】更に、n-Si基板３ａを裏面から研磨して約
100μｍの厚さにし、裏面の光周波数変換素子構造５９
及び誘電体多層膜９２の下の部分にSiO₂膜９６（厚さ0.
4μｍ）を蒸着し、更にホトレジスト膜８６（厚さ3.0μ
ｍ）を形成する。この裏面全面にｎ型電極８１を蒸着
し、ホトレジスト膜８６を剥離液で除去すると、半導体
レーザ構造１９３の下にのみ電極８１が残る（図２３
(b)）。最後に、半導体レーザ側の端面に光の反射率を
高める誘電体多層膜９１を、光周波数変換素子側の端面
に誘電体多層膜９２を蒸着する。このようにして、Si基
板上に波長板回転式光周波数変換素子と長波長帯の分布
帰還型ＭＱＷ半導体レーザが一括作製・集積される。

【００４９】この集積素子において、半導体レーザを一
定電圧で駆動中に光周波数変換素子に電圧を印加するこ
とにより、印加電圧に応じて半導体レーザの周波数が変
換される。光周波数変換素子は、特願昭５６−１５０７
２４号公報に記載のごとく、印加電圧による屈折率の変
化によって光の周波数を変換するもので、その機構上光
導波路を同構造における［1-11］方向に平行に形成しな
ければならず、このため（011）面といった特殊な面方
位の基板を用いる必要がある。一方、半導体レーザは
（100）面上に作製する手法ですでに製品化が進んでお
り、（011）面等他の結晶面上への作製はわずかに試み
られている程度である。即ち、光周波数変換素子と半導
体レーザは最適な基板面方位が異なっている。よって結
晶成長によるこれらの集積は不可能であったが、本発明
によっては既述の通り基板と素子の面方位関係は問われ
ず、基板と素子の材質が異なっていても素子の特性への
影響は小さいので、本実施例のような集積素子が作製で
きる。

【００５０】光周波数変換素子と半導体レーザは電気的
に絶縁されているので、素子間のクロストークは生じな
い。また、光導波路は光周波数変換素子構造と半導体レ
ーザ構造を直接接着した後に形成しているので、光周波
数変換素子と半導体レーザ間の光結合にずれは生じな
い。本実施例では、Si基板とGaAs・InPといった格子定
数の違いに加えて構成元素系が異なる基板同志を直接接
着するため、Si基板上にバッファ層を形成した後に直接
接着している。即ち、Si基板上に予めGaP層を成長し、G
aPとGaAs・InPという同じ構成元素系のもの同志を直接
接着しているため、界面で原子の再構成が起きやすく、
よりスムーズな界面を得ることができる。このようなバ
ッファ層としては、同様の効果を生じるものであれば他
の材料を用いることも可能である。または実施例１のご
とく、バッファ層を設けずないでSiの表面に直接接着し
てもよい。

【００５１】本実施例においては、この光周波数変換素
子・半導体レーザ集積素子を更にトランジスタ等の電子
素子と集積することを考えてSi基板上に直接接着・集積
したが、別の用途に用いる場合は他の基板上に直接接着
・集積しても良い。また、作製する電子素子に応じてSi
基板は、（111）基板等、別の面方位のものを用いても
良い。一方、この集積素子のみで用いる場合は、（01
1）GaAs基板上または（100）InP基板上に集積しても良
い。即ち、具体的には（011）n-GaAs基板上に光周波数
変換素子構造を形成した後、その一部を除去して、除去
した部分に（100）p-InP基板上に作製した半導体レーザ
構造を直接接着すれば（011）n-GaAs基板上に集積され
る。但し、この場合、光周波数変換素子構造は本実施例
と逆の順序で作製することに注意する。同様の原理で
（100）InP基板上に集積しても良い。

【００５２】本実施例では、波長1.3μｍの長波長帯の
分布帰還型ＭＱＷ半導体レーザを集積したが、他の波長
帯のレーザを集積する場合についても本発明の適用が可
能である。また、半導体レーザと光周波数変換素子の素
子長およびストライプ幅は共に本実施例の値に限らな
い。本実施例では周波数変換素子と半導体レーザのスト
ライプ幅を等しくしたが、互いに異なるストライプ幅と
しても良い。更に、光周波数変換素子および半導体レー
ザの材質は、共に本実施例に限らない。

【００５３】本実施例では、半導体レーザと光周波数変
換素子の集積について示したが、他のデバイスとデバイ
スを集積する場合についても本実施例の適用が可能であ
る。また、集積するデバイスの数・種類は本実施例に限
らず、３種以上のデバイスの集積も可能である。本実施
例についても、更に受光素子や光変調器を直接接着によ
り集積することが考えられる。集積するデバイスに応じ
て、直接接着する基板・基体の組合せは本実施例に限ら
ず、デバイスと基板の面方位関係、直接接着の手順・条
件および結晶成長方法も本実施例に限らないのはいうま
でもない。

【００５４】

【発明の効果】以上説明したように、本発明では２つの
半導体基体を直接接着する際、直接接着界面に垂直な断
面で互いに結晶構造が異なる、もしくは格子配列が等価
でないようにこれらを配置することにより、従来方法、
特に結晶成長によっては作製できなかった新規のデバイ
ス構造を得ることができる。この時、界面が不連続であ
ることによって、また異種半導体基体を直接接着した場
合であっても、デバイスの特性にはほとんど影響が及ぼ
されない。また、本発明はいかなる組合せの同種・異種
基体の直接接着にも適用が可能で、更に３種類以上の基
体の直接接着も可能である。従って、集積化素子の設計
の自由度も飛躍的に高められる。

【００５５】

【図面の簡単な説明】

【図１】本発明の手段により作製した半導体装置の構造
を示す図である。

【図２】本発明の手段により作製した他の半導体装置の
構造を示す図である。

【図３】本発明の手段により作製した集積化半導体装置
の構造を示す図である。

【図４】本発明の手段により作製した他の集積化半導体
装置の構造を示す図である。

【図５】従来の手段により作製した半導体装置の構造を
示す図である。

【図６】従来の手段により作製した他の半導体装置の構
造を示す図である。

【図７】従来の手段により作製した他の半導体装置の構
造を示す図である。

【図８】本発明の一実施例を示す半導体装置の製造過程
の図である。

【図９】本発明の一実施例を示す半導体装置の製造過程
の図である。

【図１０】本発明の一実施例を示す半導体装置の製造過
程の図である。

【図１１】本発明の他の一実施例を示す半導体装置の製
造過程の図である。

【図１２】本発明を集積化素子に適用した場合の一実施
例を示す半導体装置の製造過程の図である。

【図１３】本発明を集積化素子に適用した場合の一実施
例を示す半導体装置の製造過程の図である。

【図１４】本発明を集積化素子に適用した場合の一実施
例を示す半導体装置の製造過程の図である。

【図１５】本発明を集積化素子に適用した場合の一実施
例を示す半導体装置の製造過程の図である。

【図１６】本発明を集積化素子に適用した場合の一実施
例を示す半導体装置の製造過程の図である。

【図１７】本発明を集積化素子に適用した場合の一実施
例を示す半導体装置の製造過程の図である。

【図１８】本発明を集積化素子に適用した場合の他の一
実施例を示す半導体装置の製造過程の断面図である。

【図１９】本発明を集積化素子に適用した場合の他の一
実施例を示す半導体装置の製造過程の断面図である。

【図２０】本発明を集積化素子に適用した場合の他の一
実施例を示す半導体装置の製造過程の断面図である。

【図２１】本発明を集積化素子に適用した場合の他の一
実施例を示す半導体装置の製造過程の断面図である。

【図２２】本発明を集積化素子に適用した場合の他の一
実施例を示す半導体装置の製造過程の断面図である。

【図２３】本発明を集積化素子に適用した場合の他の一
実施例を示す半導体装置の製造過程の断面図である。

【符号の説明】

１ａ…（100）p-InP基板、１ｂ…（100）n-InP基板、２
ａ…（100）n-GaAs基板、２ｘ…（011）n-GaAs基板、３
ａ…（100）n-Si基板、３ｂ…（011）n-Si基板、６ａ…
SiO₂ストライプ、７…n-GaP層、１０…p-又はアンドー
プInGaAsPエッチングストップ層、１１…p-又はアンド
ープInP第二エッチングストップ層、１２…p+-InGaAsP
コンタクト層、１３，１３ａ，１８ｐ…p-InP層、１４
ａ，１４ｃ…アンドープ量子井戸（ＭＱＷ）活性層、１
４ｂ…アンドープInGaAsP活性層、１５１…p-InGaAsPガ
イド層、１５２…n-InGaAsPガイド層、１６，１６ａ，
１８ｎ…n-InP層、１７…半絶縁性InP層、１９１，１９
２，１９３…長波長帯レーザ構造層、４１…p-InGaAsコ
ンタクト層、４２…p-InAlAsクラッド層、４３１…アン
ドープ超格子上ガイド層、４３２…アンドープ超格子下
ガイド層、４４…アンドープ量子井戸（ＭＱＷ）電界吸
収層、４５…n-InAlAsクラッド層、４９…マッハツェン
ダー型光変調器構造、５０…n-又はアンドープInGaPエ
ッチングストップ層、５１…i-(n-)GaAsキャップ層、５
２…i-(n-)Al₀₃Ga₀₇As層、５３…i-(n-)GaAsコア層、５
４…i-(n-)Al₀₃Ga₀₇As層、５９…波長板回転式光周波数
変換素子構造、８０…ｐ型電極、８１…ｎ型電極、８
７，８８，８９…ホトレジストパターン、９１，９２…
誘電体反射膜、９６，９８，９９１，９９２…SiO₂膜、
９７，９９…SiO₂パターン、１０１…SiO₂保護膜、１０
２…SiO₂ストライプ状被覆膜、１０３…SiO₂表面保護
膜、１０９…SiO₂側面保護膜、１１１…ポリイミド。

フロントページの続き (72)発明者佐川みすず東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】第１の格子定数を有する第１の半導体基体
上に、第１の格子定数と異なる第２の格子定数を有する
第２の半導体基体を直接接着して成る半導体装置におい
て、半導体装置の接着界面に垂直な一断面における第１
の半導体基体の結晶構造と第２の半導体基体の結晶構造
が異なっていることを特徴とする半導体装置。
【請求項２】請求項１に記載の半導体装置において、前
記第２の半導体基体は前記第１の半導体基体と同一のブ
ラヴェ格子を単位格子とすることを特徴とする半導体装
置。
【請求項３】請求項１に記載の半導体装置において、前
記第１の半導体基体はSiより成り、前記第２の半導体基
体は化合物半導体より成ることを特徴とする半導体装
置。
【請求項４】請求項３に記載の半導体装置において、前
記化合物半導体とはIII−Ｖ族またはII−VI族化合物の
ことであることを特徴とする半導体装置。
【請求項５】請求項４に記載の半導体装置において、直
接接着は前記第１の半導体基体の（011）面と前記第２
の半導体基体の（100）面を向かい合わせて成され、前
記第１の半導体基体の（011）面に垂直な｛111｝面の一
つの面と、前記第２の半導体基体の（100）面に垂直な
｛011｝面の一つの面が平行であることを特徴とする半
導体装置。
【請求項６】請求項４に記載の半導体装置が、半導体光
素子を構成することを特徴とする半導体装置。
【請求項７】請求項６に記載の半導体装置において、半
導体光素子とは端面出射型発光素子であることを特徴と
する半導体装置。
【請求項８】請求項７に記載の半導体装置において、端
面出射型発光素子とは回折格子が形成された分布帰還型
素子であることを特徴とする半導体装置。
【請求項９】請求項６に記載の半導体装置において、半
導体光素子とは端面入射型受光素子であることを特徴と
する半導体装置。
【請求項１０】請求項６に記載の半導体装置において、
半導体光素子とは電圧の印加による半導体中の光の屈折
率変化を利用して動作する素子であることを特徴とする
半導体装置。
【請求項１１】請求項１に記載の半導体装置において、
前記第１の半導体基体および前記第２の半導体基体は化
合物半導体より成ることを特徴とする半導体装置。
【請求項１２】請求項１１に記載の半導体装置におい
て、前記化合物半導体とはIII−V族またはII−VI族化合
物のことであることを特徴とする半導体装置。
【請求項１３】請求項１２に記載の半導体装置におい
て、直接接着は前記第１の半導体基体と前記第２の半導
体基体の（100）面同士を向かい合わせて成され、前記
第１の半導体基体の［0-11］方位と前記第２の半導体基
体の［0-11］方位が平行、もしくは前記第１の半導体基
体の［011］方位と前記第２の半導体基体の［011］方位
が平行であることを特徴とする半導体装置。
【請求項１４】請求項１２に記載の半導体装置が、半導
体光素子を構成することを特徴とする半導体装置。
【請求項１５】請求項１４に記載の半導体装置におい
て、半導体光素子とは端面出射型発光素子であることを
特徴とする半導体装置。
【請求項１６】請求項１５に記載の半導体装置におい
て、端面出射型発光素子とは回折格子が形成された分布
帰還型素子であることを特徴とする半導体装置。
【請求項１７】請求項１４に記載の半導体装置におい
て、半導体光素子とは端面入射型受光素子であることを
特徴とする半導体装置。
【請求項１８】請求項１４に記載の半導体装置におい
て、半導体光素子とは電圧の印加による半導体中の光の
屈折率変化を利用して動作する素子であることを特徴と
する半導体装置。
【請求項１９】第１の格子定数を有する第１の半導体基
体上に、第１の格子定数と異なる第２の格子定数を有す
る第２の半導体基体を直接接着して成る半導体装置にお
いて、半導体装置の接着界面に垂直な一断面における第
１の半導体基体の格子配列と第２の半導体基体の格子配
列が等価でないことを特徴とする半導体装置。
【請求項２０】請求項１９に記載の半導体装置におい
て、前記第２の半導体基体は前記第１の半導体基体と同
一のブラヴェ格子を単位格子とすることを特徴とする半
導体装置。
【請求項２１】請求項１９に記載の半導体装置におい
て、前記第１の半導体基体はSiより成り、前記第２の半
導体基体は化合物半導体より成ることを特徴とする半導
体装置。
【請求項２２】請求項２１に記載の半導体装置におい
て、前記化合物半導体とはIII−V族またはII−VI族化合
物のことであることを特徴とする半導体装置。
【請求項２３】請求項２２に記載の半導体装置におい
て、直接接着は前記第１の半導体基体の（011）面と前
記第２の半導体基体の（100）面を向かい合わせて成さ
れ、前記第１の半導体基体の（011）面に垂直な｛111｝
面の一つの面と、前記第２の半導体基体の（100）面に
垂直な｛011｝面の一つの面が平行であることを特徴と
する半導体装置。
【請求項２４】請求項２２に記載の半導体装置が、半導
体光素子を構成することを特徴とする半導体装置。
【請求項２５】請求項２４に記載の半導体装置におい
て、半導体光素子とは端面出射型発光素子であることを
特徴とする半導体装置。
【請求項２６】請求項２５に記載の半導体装置におい
て、端面出射型発光素子とは回折格子が形成された分布
帰還型素子であることを特徴とする半導体装置。
【請求項２７】請求項２４に記載の半導体装置におい
て、半導体光素子とは端面入射型受光素子であることを
特徴とする半導体装置。
【請求項２８】請求項２４に記載の半導体装置におい
て、半導体光素子とは電圧の印加による半導体中の光の
屈折率変化を利用して動作する素子であることを特徴と
する半導体装置。
【請求項２９】請求項１９に記載の半導体装置におい
て、前記第１の半導体基体および前記第２の半導体基体
は化合物半導体より成ることを特徴とする半導体装置。
【請求項３０】請求項２９に記載の半導体装置におい
て、前記化合物半導体とはIII−V族またはII−VI族化合
物のことであることを特徴とする半導体装置。
【請求項３１】請求項３０に記載の半導体装置におい
て、直接接着は前記第１の半導体基体と前記第２の半導
体基体の（100）面同士を向かい合わせて成され、前記
第１の半導体基体の［0-11］方位と前記第２の半導体基
体の［0-11］方位が平行、もしくは前記第１の半導体基
体の［011］方位と前記第２の半導体基体の［011］方位
が平行であることを特徴とする半導体装置。
【請求項３２】請求項３０に記載の半導体装置が、半導
体光素子を構成することを特徴とする半導体装置。
【請求項３３】請求項３２に記載の半導体装置におい
て、半導体光素子とは端面出射型発光素子であることを
特徴とする半導体装置。
【請求項３４】請求項３３に記載の半導体装置におい
て、端面出射型発光素子とは回折格子が形成された分布
帰還型素子であることを特徴とする半導体装置。
【請求項３５】請求項３２に記載の半導体装置におい
て、半導体光素子とは端面入射型受光素子であることを
特徴とする半導体装置。
【請求項３６】請求項３２に記載の半導体装置におい
て、半導体光素子とは電圧の印加による半導体中の光の
屈折率変化を利用して動作する素子であることを特徴と
する半導体装置。
【請求項３７】第３の格子定数を有する第３の半導体基
体の一表面の一部に第３の半導体基体と同一のブラヴェ
格子を単位格子とする第４の格子定数を有する第４の半
導体基体を直接接着し、第３の半導体基体の同じ一表面
の他の一部に第３の半導体基体と同一のブラヴェ格子を
単位格子とする第５の格子定数を有する第５の半導体基
体を直接接着または結晶成長して成る半導体装置におい
て、半導体装置の接着界面に垂直な一断面における第３
の半導体基体の格子配列と第４の半導体基体の格子配列
が等価でないことを特徴とする半導体装置。
【請求項３８】請求項３７に記載の半導体装置におい
て、前記半導体装置の接着界面に垂直なあらゆる断面に
おける前記第３の半導体基体の格子配列と前記第５の半
導体基体の格子配列が等価であることを特徴とする半導
体装置。
【請求項３９】請求項３８に記載の半導体装置におい
て、前記第３の半導体基体はSiより成り、前記第４の半
導体基体および前記第５の半導体基体は化合物半導体よ
り成ることを特徴とする半導体装置。
【請求項４０】請求項３９に記載の半導体装置におい
て、前記化合物半導体とはIII−V族またはII−VI族化合
物のことであることを特徴とする半導体装置。
【請求項４１】請求項４０に記載の半導体装置におい
て、前記半導体装置は二種類以上の素子から構成された
光集積化素子または光電子集積化素子であることを特徴
とする半導体装置。
【請求項４２】請求項３８に記載の半導体装置におい
て、前記第３の半導体基体および前記第４の半導体基体
および前記第５の半導体基体は化合物半導体より成るこ
とを特徴とする半導体装置。
【請求項４３】請求項４２に記載の半導体装置におい
て、前記化合物半導体とはIII−V族またはII−VI族化合
物のことであることを特徴とする半導体装置。
【請求項４４】請求項４３に記載の半導体装置におい
て、前記半導体装置は二種類以上の素子から構成された
光集積化素子または光電子集積化素子であることを特徴
とする半導体装置。
【請求項４５】請求項３７に記載の半導体装置におい
て、前記第５の半導体基体は前記第３の半導体基体表面
に直接接着され、前記半導体装置の接着界面に垂直な一
断面における前記第３の半導体基体の格子配列と前記第
５の半導体基体の格子配列が等価でないことを特徴とす
る半導体装置。
【請求項４６】請求項４５に記載の半導体装置におい
て、前記半導体装置の接着界面に垂直なあらゆる断面に
おける前記第４の半導体基体の格子配列と前記第５の半
導体基体の格子配列が等価であることを特徴とする半導
体装置。
【請求項４７】請求項４６に記載の半導体装置におい
て、前記第３の半導体基体はSiより成り、前記第４の半
導体基体および前記第５の半導体基体は化合物半導体よ
り成ることを特徴とする半導体装置。
【請求項４８】請求項４７に記載の半導体装置におい
て、前記化合物半導体とはIII−V族またはII−VI族化合
物のことであることを特徴とする半導体装置。
【請求項４９】請求項４８に記載の半導体装置におい
て、前記半導体装置は二種類以上の素子から構成された
光集積化素子または光電子集積化素子であることを特徴
とする半導体装置。
【請求項５０】請求項４６に記載の半導体装置におい
て、前記第３の半導体基体および前記第４の半導体基体
および前記第５の半導体基体は化合物半導体より成るこ
とを特徴とする半導体装置。
【請求項５１】請求項５０に記載の半導体装置におい
て、前記化合物半導体とはIII−V族またはII−VI族化合
物のことであることを特徴とする半導体装置。
【請求項５２】請求項５１に記載の半導体装置におい
て、前記半導体装置は二種類以上の素子から構成された
光集積化素子または光電子集積化素子であることを特徴
とする半導体装置。
【請求項５３】請求項４５に記載の半導体装置におい
て、前記半導体装置の接着界面に垂直な一断面における
前記第４の半導体基体の格子配列と前記第５の半導体基
体の格子配列が等価でないことを特徴とする半導体装
置。
【請求項５４】請求項５３に記載の半導体装置におい
て、前記第３の半導体基体はSiより成り、前記第４の半
導体基体および前記第５の半導体基体は化合物半導体よ
り成ることを特徴とする半導体装置。
【請求項５５】請求項５４に記載の半導体装置におい
て、前記化合物半導体とはIII−V族またはII−VI族化合
物のことであることを特徴とする半導体装置。
【請求項５６】請求項５５に記載の半導体装置におい
て、前記半導体装置は二種類以上の素子から構成された
光集積化素子または光電子集積化素子であることを特徴
とする半導体装置。
【請求項５７】請求項５３に記載の半導体装置におい
て、前記第３の半導体基体および前記第４の半導体基体
および前記第５の半導体基体は化合物半導体より成るこ
とを特徴とする半導体装置。
【請求項５８】請求項５７に記載の半導体装置におい
て、前記化合物半導体とはIII−V族またはII−VI族化合
物のことであることを特徴とする半導体装置。
【請求項５９】請求項５８に記載の半導体装置におい
て、前記半導体装置は二種類以上の素子から構成された
光集積化素子または光電子集積化素子であることを特徴
とする半導体装置。
【請求項６０】第１の格子定数を有する第１の半導体基
体の表面および第１の格子定数と異なる第２の格子定数
を有する第２の半導体基体の表面を洗浄する工程と、第
１および第２の半導体基体の表面を貼り合わせる工程
と、上記第１および第２の半導体基体を加熱して直接接
着する工程とを有し、上記第１および第２の半導体基体
を貼り合わせる際に第１および第２の半導体基体の接着
界面に垂直な一断面における第１の半導体基体の結晶構
造と第２の半導体基体の結晶構造が異なるように第１お
よび第２の半導体基体を配置することを特徴とする半導
体装置の製造方法。
【請求項６１】第１の格子定数を有する第１の半導体基
体の表面および第１の格子定数と異なる第２の格子定数
を有する第２の半導体基体の表面を洗浄する工程と、第
１および第２の半導体基体の表面を貼り合わせる工程
と、上記第１および第２の半導体基体を加熱して直接接
着する工程とを有し、上記第１および第２の半導体基体
を貼り合わせる際に第１および第２の半導体基体の接着
界面に垂直な一断面における第１の半導体基体の格子配
列と第２の半導体基体の格子配列が等価でないように第
１および第２の半導体基体を配置することを特徴とする
半導体装置の製造方法。
【請求項６２】第３の格子定数を有する第３の半導体基
体の表面の一部に第３の半導体基体と同じ材料より成る
第５の半導体基体を結晶成長する工程と、第３の半導体
基体の露出している表面および第４の格子定数を有する
第４の半導体基体の表面を洗浄する工程と、第３の半導
体基体の露出している表面および第４の半導体基体の表
面を貼り合わせる工程と、第３および第４の半導体基体
を加熱して直接接着する工程とを有し、上記第３および
第４の半導体基体を貼り合わせる際に第３および第４の
半導体基体の接着界面に垂直な一断面における第３の半
導体基体の格子配列と第４の半導体基体の格子配列が等
価でないように第３の半導体基体を第４の半導体基体の
露出している表面に配置することを特徴とする半導体装
置の製造方法。
【請求項６３】第３の格子定数を有する第３の半導体基
体の表面および第４の格子定数を有する第４の半導体基
体の表面を洗浄する工程と、第３半導体基体の表面の一
部および第４の半導体基体の表面を貼り合わせる工程
と、上記第３および第４の半導体基体を加熱して直接接
着する工程と、第３の半導体基体の露出している表面に
第３の半導体基体と同じ材料より成る第５の半導体基体
を結晶成長する工程とを有し、上記第３および第４の半
導体基体を貼り合わせる際に第３および第４の半導体基
体の接着界面に垂直な一断面における第３の半導体基体
の格子配列と第４の半導体基体の格子配列が等価でない
ように第３および第４の半導体基体を配置することを特
徴とする半導体装置の製造方法。
【請求項６４】第３の格子定数を有する第３の半導体基
体の表面および第４の格子定数を有する第４の半導体基
体の表面を洗浄する工程と、第３半導体基体の表面の一
部および第４の半導体基体の表面を貼り合わせる工程
と、上記第３および第４の半導体基体を加熱して直接接
着する工程と、第３の半導体基体の露出している表面お
よび第５の格子定数を有する第５の半導体基体の表面を
洗浄する工程と、第３の半導体基体の露出している表面
および第５の半導体基体の表面を貼り合わせる工程と、
第３および第５の半導体基体を加熱して直接接着する工
程とを有し、上記第３および第４の半導体基体を貼り合
わせる際に第３および第４の半導体基体の接着界面に垂
直な一断面における第３の半導体基体の格子配列と第４
の半導体基体の格子配列が等価でないように第３および
第４の半導体基体を配置すること、または上記第３およ
び第５の半導体基体を貼り合わせる際に第３および第５
の半導体基体の接着界面に垂直な一断面における第３の
半導体基体の格子配列と第５の半導体基体の格子配列が
等価でないように第３の半導体基体を第５の半導体基体
の露出している表面に配置することを特徴とする半導体
装置の製造方法。