JPH0868850A - Radar for vessel - Google Patents

Radar for vessel

Info

Publication number
JPH0868850A
JPH0868850A JP6225965A JP22596594A JPH0868850A JP H0868850 A JPH0868850 A JP H0868850A JP 6225965 A JP6225965 A JP 6225965A JP 22596594 A JP22596594 A JP 22596594A JP H0868850 A JPH0868850 A JP H0868850A
Authority
JP
Japan
Prior art keywords
radar image
image frame
radar
frame memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6225965A
Other languages
Japanese (ja)
Inventor
Osamu Yano
理 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP6225965A priority Critical patent/JPH0868850A/en
Publication of JPH0868850A publication Critical patent/JPH0868850A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To obtain a radar suitably mounted on a high speed vessel in which a radar image equivalent to that subjected to scan correlation processing can be displayed under high speed scanning without sacrifice of azimuth resolution. CONSTITUTION: Radar image frame memories 5a-5d are provided and a frame memory selection circuit 15 repeats the scanning operation for writing a data into one radar image frame memory four times. A luminance control circumt 16 increases the luminance of data being read out early from a radar image frame memory and the data read out from four radar image frame memories are added while being weighted at an adder circuit 17. Consequently, the radar image is presented on a CRT display 10 under a mode similar to that of an image subjected to conventional scan correlation processing. This constitution can increase the rotational speed of an antenna 1 by a factor of about 3 without sacrifice of azimuth resolution.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、回転するアンテナが取
得したレーダ映像信号を直交座標形式でフレームメモリ
に格納しラスタスキャン方式で読出して表示する船舶用
レーダ装置に係り、特に高速艇に搭載される船舶用レー
ダ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radar device for a ship which stores a radar image signal acquired by a rotating antenna in a rectangular coordinate format in a frame memory, reads it out in a raster scan system, and displays it. The present invention relates to a marine radar device.

【0002】[0002]

【従来の技術】図3は、従来の船舶用レーダ装置の構成
例を示す。図3において、CPU回路12は、各部を制
御し当該装置の諸機能を実現するが、基本的な送受信と
表示の動作は次のようにして行われる。
2. Description of the Related Art FIG. 3 shows a configuration example of a conventional marine vessel radar apparatus. In FIG. 3, the CPU circuit 12 controls each unit and realizes various functions of the device, but basic transmission / reception and display operations are performed as follows.

【0003】空中線1は、水平面内で回転駆動される。
送受信制御回路11は、CPU回路12から送信指令を
受けてアンテナからパルス状電波の送信を行わせる。当
該レーダ装置を搭載する船舶の周囲(レーダレンジ内)
に存在する他の船舶等の物標での反射波が空中線1で受
信される。
The antenna 1 is rotationally driven in a horizontal plane.
The transmission / reception control circuit 11 receives a transmission command from the CPU circuit 12 and causes the antenna to transmit pulsed radio waves. Around a ship equipped with the radar device (within the radar range)
A reflected wave from a target such as another ship existing in 1 is received by the antenna 1.

【0004】空中線1がある方位角で送信し、レーダレ
ンジの端での反射波を受信するまでの1回の送受信動作
を1スイープと称するが、空中線1が取得した受信信号
(レーダ映像信号)は、受信の順序に従って順にA/D
変換回路2にてディジタル化されレーダ映像データとな
り、1スイープの期間を区分する書込みクロック(図示
省略)によりスイープ毎に順にスイープメモリ3に格納
される。
One transmission / reception operation until the antenna 1 transmits at a certain azimuth angle and receives the reflected wave at the end of the radar range is called one sweep. The received signal (radar image signal) acquired by the antenna 1 Sequentially A / D according to the order of reception
The converter circuit 2 digitizes the image data into radar image data, which are sequentially stored in the sweep memory 3 for each sweep by a write clock (not shown) that divides one sweep period.

【0005】スイープメモリ3に格納されたレーダ映像
データは、書込みクロックとは非同期の読出しクロック
(図示省略)でスイープ毎に順に読出され、レーダ映像
フレームメモリ5に書込みデータとして与えられる。レ
ーダ映像フレームメモリ5の書込みアドレスは、座標変
換回路4において次のようにして生成される。
The radar image data stored in the sweep memory 3 is sequentially read for each sweep by a read clock (not shown) asynchronous with the write clock, and is supplied to the radar image frame memory 5 as write data. The write address of the radar image frame memory 5 is generated in the coordinate conversion circuit 4 as follows.

【0006】即ち、スイープメモリ3に格納されたレー
ダ映像データのビット位置は、自船位置から物標までの
距離Rと相対方位角θとで規定される(R、θ)の極座
標形式で表現されるので、CRT表示器10にラスタス
キャン方式で表示できるようにするには、レーダ映像デ
ータのビット位置を(X、Y)の直交座標形式で表現す
る必要がある。座標変換回路4は、レーダ映像フレーム
メモリ5への書込みアドレスを(X、Y)とすることに
より、(R、θ)(X、Y)の座標変換を実現してい
る。
That is, the bit position of the radar image data stored in the sweep memory 3 is expressed in the polar coordinate format of (R, θ) defined by the distance R from the ship's position to the target and the relative azimuth angle θ. Therefore, in order to display the image on the CRT display 10 by the raster scan method, it is necessary to express the bit position of the radar image data in the (X, Y) orthogonal coordinate format. The coordinate conversion circuit 4 realizes the coordinate conversion of (R, θ) (X, Y) by setting the write address to the radar image frame memory 5 to (X, Y).

【0007】具体的には、スイープメモリ3からの読み
出しは、スイープの原点位置(自船位置)から順にレー
ダレンジの端に向かって行われる。従って、読出しクロ
ックの個数は、スイープメモリ3上のデータビット位置
に対応し、物標の自船位置からの距離Rを示す。
Specifically, the reading from the sweep memory 3 is performed sequentially from the origin position of the sweep (own ship position) toward the end of the radar range. Therefore, the number of read clocks corresponds to the data bit position on the sweep memory 3, and indicates the distance R from the own ship position of the target.

【0008】また、角度信号制御回路7は、CPU回路
12から初期値設定等の制御を受けるが、空中線1の回
転に応じてアンテナ回転信号発生回路6から入力するパ
ルス状のアンテナ回転信号から空中線1の方位を示す角
度信号を形成する。この角度信号は、物標の相対方位角
θである。
The angle signal control circuit 7 is controlled by the CPU circuit 12 such as setting an initial value. The angle signal control circuit 7 receives a pulse-shaped antenna rotation signal from the antenna rotation signal generation circuit 6 in response to the rotation of the antenna 1 and outputs the antenna signal. An angle signal indicating the azimuth of 1 is formed. This angle signal is the relative azimuth angle θ of the target.

【0009】そこで、座標変換回路4は、スイープメモ
リ3からデータビットが読み出される度に、その読出し
クロックから距離Rを、角度信号制御回路7から角度信
号θをそれぞれ取得して数式1の演算を実行し、(R、
θ)の極座標で規定されるデータビットの位置を自船位
置(XS、YS)を基準とした(X、Y)の直交座標で規定
される位置に変換し、その位置(X、Y)を書込みアド
レスとしてレーダ映像フレームメモリ5に与え、スイー
プメモリ3から読み出されるデータビットの書き込みを
行わせるのである。
Therefore, every time a data bit is read from the sweep memory 3, the coordinate conversion circuit 4 obtains the distance R from the read clock and the angle signal θ from the angle signal control circuit 7 to perform the operation of the equation (1). Run, (R,
The position of the data bit defined by the polar coordinates of (θ) is converted to the position defined by the Cartesian coordinates of (X, Y) with reference to the ship position (X S , Y S ), and the position (X, Y ) Is given as a write address to the radar image frame memory 5 to write the data bit read from the sweep memory 3.

【0010】[0010]

【数1】X=XS +R・sinθ Y=YS +R・cosθ[Formula 1] X = X S + R · sin θ Y = Y S + R · cos θ

【0011】このように座標変換が行われ、各レーダス
キャン毎のレーダ映像データが順々にレーダ映像フレー
ムメモリ5に格納されるが、以上の動作と並行してレー
ダ映像フレームメモリ5から各レーダスキャン毎のレー
ダ映像データをラスタスキャンの走査順序に従って順々
に取り出し、D/A変換回路9にてアナログ化し、CR
T表示器10にレーダ映像をラスタスキャン方式で表示
する。
The coordinate conversion is performed in this way, and the radar image data for each radar scan is sequentially stored in the radar image frame memory 5. In parallel with the above operation, the radar image frame memory 5 stores the radar image data. Radar image data for each scan is sequentially taken out in accordance with the scan order of raster scan, converted into analog by the D / A conversion circuit 9, and CR
Radar images are displayed on the T-display 10 by the raster scan method.

【0012】ここに、本発明が対象とする船舶用レーダ
装置は、信号処理回路8を備える。この信号処理回路8
は、座標変換回路4からの書込みアドレスとアンテナ回
転信号発生回路6からのアンテナ回転信号とに基づきレ
ーダ映像フレームメモリ5から前回スキャン時のフレー
ムデータと今回スキャン時のフレームデータとを取り出
し、スキャン相関処理を実行し、その結果を今回スキャ
ン時のフレームデータとしてレーダ映像フレームメモリ
5に書き込むことを行う。この処理により、CRT表示
器10にラスタスキャン方式で表示するレーダ映像の信
号対雑音比、信号対クラッタ比を向上でき、また表示す
るレーダ映像にPPI表示と同様の残像効果を与えるこ
とができる。
The marine radar device to which the present invention is directed is provided with a signal processing circuit 8. This signal processing circuit 8
Based on the write address from the coordinate conversion circuit 4 and the antenna rotation signal from the antenna rotation signal generation circuit 6, the frame data from the previous scan and the frame data from the current scan are retrieved from the radar image frame memory 5 and the scan correlation is performed. The processing is executed, and the result is written in the radar image frame memory 5 as the frame data for the current scan. By this processing, the signal-to-noise ratio and the signal-clutter ratio of the radar image displayed on the CRT display 10 by the raster scan method can be improved, and the displayed radar image can have the afterimage effect similar to that of the PPI display.

【0013】なお、CPU回路12は、当該船舶用レー
ダ装置の諸機能を実現する一環として、グラフィック制
御回路13に対し表示すべきカーソル等の指示を与える
制御をしている。これによりグラフィック制御回路13
は、グラフィックデータを生成する。このグラフィック
データは、一旦グラフィックフレームメモリ14に格納
され、そこから読み出されD/A変換回路9にてアナロ
グ化され、CRT表示器10にレーダ映像と重畳表示さ
れ、観測者の利便に供される。
The CPU circuit 12 controls the graphic control circuit 13 to give an instruction such as a cursor to be displayed, as part of realizing various functions of the marine vessel radar device. As a result, the graphic control circuit 13
Generates graphic data. This graphic data is once stored in the graphic frame memory 14, read out from the graphic frame memory 14, analogized by the D / A conversion circuit 9, and superimposed and displayed on the CRT display 10 with the radar image, which is convenient for the observer. It

【0014】[0014]

【発明が解決しようとする課題】ところで近年、高速で
移動する船舶が登場してきたが、かかる高速艇に搭載す
るレーダ装置では、従来よりも数倍速い高速スキャンが
要求されるので、スキャン相関処理を行う従来のレーダ
装置では対応が困難であるという問題がある。
By the way, in recent years, ships that move at high speed have appeared. However, a radar device mounted on such a high-speed boat requires a high-speed scan several times faster than the conventional one, so that the scan correlation processing is performed. There is a problem that it is difficult to cope with the conventional radar device that performs.

【0015】即ち、スキャン相関処理では、読み出し、
演算、書き込みの動作をフレームメモリの全てのメモリ
セルに対して実行するので、各メモリセルのデータ更新
時間は、この読み出し、演算、書き込みの3つの動作に
要する時間と等しい。従って、1スイープ分のn個のメ
モリセルではn倍の更新時間が最低でも必要となり、方
位分解能(アンテナ回転パルス数)Nのレーダ装置で
は、アンテナ1回転当たりn×Nのデータ更新時間が必
要となる。つまり、このn×Nのデータ更新時間がアン
テナ1回転に必要な時間であり、この時間を満たさなれ
ば、フレームメモリの全てのメモリセルを更新できない
ことになる。
That is, in the scan correlation processing, reading,
Since the calculation and writing operations are executed for all the memory cells of the frame memory, the data update time of each memory cell is equal to the time required for these three reading, calculating and writing operations. Therefore, n memory cells for one sweep requires an update time that is n times the minimum, and a radar device with azimuth resolution (number of antenna rotation pulses) N requires n × N data update time per antenna rotation. Becomes That is, this n × N data update time is the time required for one rotation of the antenna, and if this time is not satisfied, all memory cells of the frame memory cannot be updated.

【0016】そうすると、アンテナ回転数の上限を高く
するには、1スイープの変換時間を短くするか、アンテ
ナ回転パルス数Nを少なくするかの何れかの方法を採る
ことになるが、アンテナ回転パルス数Nを少なくすると
方位分解能が低下するという問題があり、また1スイー
プの変換時間を短くするとフレームメモリのアクセス時
間を短縮する必要があり、スキャン相関処理に十分な時
間が取れないという問題がある。
Then, in order to raise the upper limit of the antenna rotation speed, either the conversion time for one sweep is shortened or the antenna rotation pulse count N is reduced. If the number N is reduced, the azimuth resolution is lowered, and if the conversion time for one sweep is shortened, the access time of the frame memory needs to be shortened, which causes a problem that sufficient time cannot be taken for the scan correlation processing. .

【0017】本発明の目的は、高速スキャンの下で、方
位分解能を低下させず、かつスキャ相関処理をしたのと
同等のレーダ映像の表示を可能にする高速艇搭載に好適
な船舶用レーダ装置を提供することにある。
An object of the present invention is to provide a marine radar device suitable for mounting on a high-speed boat, capable of displaying a radar image equivalent to that obtained by performing the scan correlation processing without deteriorating the azimuth resolution under high-speed scanning. To provide.

【0018】[0018]

【課題を解決するための手段】前記目的を達成するため
に、本発明の船舶用レーダ装置は次の如き構成を有す
る。即ち、本発明の船舶用レーダ装置は、直交座標形式
でレーダ映像データを記憶する複数のレーダ映像フレー
ムメモリと; 前記レーダ映像フレームメモリの書込み
アドレスを各スイープ毎に取得されるレーダ映像に係る
距離情報及び角度情報により生成する座標変換回路と;
アンテナの回転基準信号を受けて前記複数のレーダ映
像フレームメモリの1つを各スキャン毎に順番に選択し
当該メモリにレーダ映像データの書込みを許可するフレ
ームメモリ選択回路と; 前記フレームメモリ選択回路
から選択切替信号が入力する度に、前記複数のレーダ映
像フレームメモリの読出しデータについて現在から過去
に向かい順に輝度を下げる重み付けを行う輝度制御回路
と; 前記輝度制御回路からの重み付け制御信号に従っ
て前記複数のレーダ映像フレームメモリの各読出しデー
タに係る信号を重み付け加算しラスタスキャン方式で表
示するレーダ映像を生成する加算回路と; を備えるこ
とを特徴とする。
In order to achieve the above object, the marine vessel radar apparatus of the present invention has the following configuration. That is, the marine vessel radar device of the present invention includes a plurality of radar image frame memories that store radar image data in a rectangular coordinate format; a write address of the radar image frame memory; A coordinate conversion circuit that generates information and angle information;
A frame memory selection circuit for receiving one of the plurality of radar image frame memories in order for each scan in response to a rotation reference signal of the antenna and permitting writing of radar image data to the memory; A brightness control circuit for weighting the read data of the plurality of radar image frame memories every time the selection switching signal is input, the brightness decreasing from the present to the past; and the plurality of brightness control circuits according to the weight control signals from the brightness control circuit. And an adder circuit for generating a radar image to be displayed by a raster scan method by weighting and adding signals relating to each read data of the radar image frame memory.

【0019】[0019]

【作用】次に、前記の如く構成される本発明の船舶用レ
ーダ装置の作用を説明する。本発明では、n個のレーダ
映像フレームメモリを設け、フレーム選択回路により1
スキャン毎に1個のレーダ映像フレームメモリに書き込
む動作をnスキャン繰り返し、輝度制御回路により書き
込みの順番の新しいレーダ映像フレームメモリの読出し
データの輝度を上げるようにしてn個のレーダ映像フレ
ームメモリの読出しデータを加算回路で重み付け加算し
て表示する。
Next, the operation of the marine vessel radar apparatus of the present invention constructed as described above will be described. In the present invention, n radar image frame memories are provided, and the number of radar image frame memories is set to 1 by the frame selection circuit.
The operation of writing one radar image frame memory for each scan is repeated n scans, and the brightness control circuit reads the n radar image frame memories by increasing the brightness of the read data of the new radar image frame memory in the order of writing. The data is weighted and added by the addition circuit and displayed.

【0020】斯くして、表示器に表示されるレーダ映像
は、従来のスキャン相関したのと同様の態様で表示され
る。即ち、本発明では、従来のスキャン相関処理をする
ことなく、新しいスキャンデータをフレームメモリに書
き込むだけでスキャン相関処理をしたのと等価なレーダ
映像を表示できるので、スキャン相関処理において必要
であった前回データと今回データの読み出しと相関演算
との動作が不要となる分、変換時間が約1/3に短縮さ
れる。従って、方位分解能を劣化させずにアンテナの回
転速度を従来の約3倍高くできることになる。
Thus, the radar image displayed on the display is displayed in the same manner as the conventional scan correlation. That is, in the present invention, a radar image equivalent to the scan correlation processing performed by writing new scan data in the frame memory can be displayed without performing the conventional scan correlation processing, which is necessary in the scan correlation processing. The conversion time is reduced to about 1/3 because the operations of reading the previous data and the current data and performing the correlation calculation are unnecessary. Therefore, the rotation speed of the antenna can be increased about three times as high as the conventional one without deteriorating the azimuth resolution.

【0021】[0021]

【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明の一実施例に係る船舶用レーダ装
置を示す。本実施例では、図3に示した従来の船舶用レ
ーダ装置において、信号処理回路8を削除し、1個のレ
ーダ映像フレームメモリ5に代えて5a〜5dの4個と
し、フレームメモリ選択回路15と輝度制御回路16と
加算回路17とを追加してある。図2は、本発明に係る
部分を抜き出して示す。以下、両図を参照して本発明に
係る部分を中心に説明する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a ship radar device according to an embodiment of the present invention. In the present embodiment, in the conventional marine radar device shown in FIG. 3, the signal processing circuit 8 is deleted, and instead of one radar image frame memory 5, there are four radar image frame memories 5a to 5d, and a frame memory selection circuit 15 is provided. The brightness control circuit 16 and the addition circuit 17 are added. FIG. 2 shows an extracted portion of the present invention. Hereinafter, the part according to the present invention will be mainly described with reference to both drawings.

【0022】5a〜5dの4個のレーダ映像フレームメ
モリには、スイープメモリ3から図示しない読出しクロ
ックにより読み出されるレーダ映像データが書込みデー
タとして与えられる。
To the four radar image frame memories 5a to 5d, the radar image data read from the sweep memory 3 by a read clock (not shown) is given as write data.

【0023】座標変換回路4は、従来と同様にレーダ映
像フレームメモリ(5a〜5d)の書込みアドレスを各
スイープ毎に取得される距離情報と角度情報とによって
生成する。ここで生成される書込みアドレスは、4個の
レーダ映像フレームメモリについて同一のものである
が、4個のレーダ映像フレームメモリに直接適用される
のではなく、フレームメモリ選択回路15の制御下に後
述のようにして適用される。
The coordinate conversion circuit 4 generates the write address of the radar image frame memory (5a to 5d) by the distance information and the angle information acquired for each sweep as in the conventional case. The write address generated here is the same for the four radar image frame memories, but is not directly applied to the four radar image frame memories, but will be described later under the control of the frame memory selection circuit 15. Is applied as in.

【0024】フレームメモリ選択回路15は、アンテナ
の回転基準信号を受けて、4個のレーダ映像フレームメ
モリの1つを各スキャン毎に順番に選択し当該メモリに
レーダ映像データの書込みを許可する制御を行い、かか
る選択操作の実行選択切替信号を輝度制御回路16に与
える。
The frame memory selection circuit 15 receives the rotation reference signal of the antenna and sequentially selects one of the four radar image frame memories for each scan and permits writing of radar image data to the memory. Then, an execution selection switching signal for such a selection operation is given to the brightness control circuit 16.

【0025】具体的には、図2に示すように、1スキャ
ン目のレーダ映像は第1番目のレーダ映像フレームメモ
リ5aに格納され、2スキャン目のレーダ映像は第2番
目のレーダ映像フレームメモリ5bに格納され、3スキ
ャン目のレーダ映像は第3番目のレーダ映像フレームメ
モリ5cに格納され、4スキャン目のレーダ映像は第4
番目のレーダ映像フレームメモリ5dに格納され、5ス
キャン目のレーダ映像は第1番目のレーダ映像フレーム
メモリ5aに格納され、6スキャン目のレーダ映像は第
2番目のレーダ映像フレームメモリ5bに格納され、7
スキャン目のレーダ映像は第3番目のレーダ映像フレー
ムメモリ5cに格納され、8スキャン目のレーダ映像は
第4番目のレーダ映像フレームメモリ5dに格納され
る、というように各スキャン毎に書き込むメモリが順番
に変更される。
Specifically, as shown in FIG. 2, the radar image of the first scan is stored in the first radar image frame memory 5a, and the radar image of the second scan is the second radar image frame memory. 5b, the 3rd scan radar image is stored in the 3rd radar image frame memory 5c, and the 4th radar image is 4th
The fifth radar image is stored in the 5th radar image frame memory 5d, the 5th radar image is stored in the 1st radar image frame memory 5a, and the 6th radar image is stored in the 2nd radar image frame memory 5b. , 7
The radar image for the scan is stored in the third radar image frame memory 5c, the radar image for the eighth scan is stored in the fourth radar image frame memory 5d, and so on. It is changed in order.

【0026】以上の動作と並行してレーダ映像フレーム
メモリ(5a〜5d)からレーダ映像データがラスタス
キャンの走査順序に従った同一の読出しクロックで取り
出され、D/A変換回路(9a〜9d)にてアナログ化
され、加算回路17に入力する。
In parallel with the above operation, the radar image data is taken out from the radar image frame memories (5a to 5d) with the same read clock according to the scanning order of the raster scan, and the D / A conversion circuits (9a to 9d). Is converted into an analog signal and input to the addition circuit 17.

【0027】一方、輝度制御回路16は、フレームメモ
リ選択回路15から上述した変更操作の開始時に選択切
替信号が入力するので、その選択切替信号が入力する度
に、4個のレーダ映像フレームメモリの各読出しデータ
について現在から過去に向かい順に輝度を下げる重み付
けを行い、その重み付け制御信号を加算回路17に与え
る。
On the other hand, the brightness control circuit 16 receives the selection switching signal from the frame memory selection circuit 15 at the start of the above-described change operation, and therefore, each time the selection switching signal is input, the brightness control circuit 16 stores four radar image frame memories. Each read data is weighted so as to decrease the brightness in order from the present to the past, and the weighting control signal is given to the adder circuit 17.

【0028】具体的には、レーダ映像フレームメモリは
図示例では4個であるから、重み付けは、全て同じ重み
付けであっても良いが、例えば4、3、2、1の4通り
とすれば、1スキャン目では過去のスキャンデータは存
在しないので、レーダ映像フレームメモリ5aの読出し
データに「4」を与える。2スキャン目では、過去のス
キャンデータはレーダ映像フレームメモリ5aの読出し
データであるので、レーダ映像フレームメモリ5bの読
出しデータに「4」を与え、レーダ映像フレームメモリ
5aの読出しデータに「3」を与える。同様に、4スキ
ャン目では、レーダ映像フレームメモリ5dの読出しデ
ータに「4」を与え、レーダ映像フレームメモリ5cの
読出しデータに「3」を与え、レーダ映像フレームメモ
リ5bの読出しデータに「2」を与え、レーダ映像フレ
ームメモリ5aの読出しデータに「1」を与える。
Specifically, since there are four radar image frame memories in the illustrated example, the weighting may be all the same, but if there are four ways, for example, 4, 3, 2, 1. Since there is no past scan data in the first scan, "4" is given to the read data of the radar image frame memory 5a. In the second scan, since the past scan data is the read data of the radar image frame memory 5a, "4" is given to the read data of the radar image frame memory 5b and "3" is given to the read data of the radar image frame memory 5a. give. Similarly, in the fourth scan, "4" is given to the read data of the radar image frame memory 5d, "3" is given to the read data of the radar image frame memory 5c, and "2" is given to the read data of the radar image frame memory 5b. And "1" is given to the read data of the radar image frame memory 5a.

【0029】そして、例えば6スキャン目では、レーダ
映像フレームメモリ5bの読出しデータに「4」を与
え、レーダ映像フレームメモリ5aの読出しデータに
「3」を与え、レーダ映像フレームメモリ5dの読出し
データに「2」を与え、レーダ映像フレームメモリ5c
の読出しデータに「1」を与える。
Then, for example, in the sixth scan, the read data of the radar image frame memory 5b is given "4", the read data of the radar image frame memory 5a is given "3", and the read data of the radar image frame memory 5d is given. "2" is given, and the radar image frame memory 5c
"1" is given to the read data of.

【0030】加算回路17では、輝度制御回路16から
の上述した内容の重み付け制御信号に従って4個のレー
ダ映像フレームの各読出しデータに係る信号、つまり図
示例では9a〜9dのD/A変換回路がアナログ化され
た信号を重み付け加算し、ラスタスキャン方式で表示す
るレーダ映像を生成する。
In the adder circuit 17, the signals related to the respective read data of the four radar image frames, that is, the D / A conversion circuits 9a to 9d in the illustrated example, are provided according to the weighting control signal from the brightness control circuit 16 described above. The analog signals are weighted and added to generate a radar image to be displayed by the raster scan method.

【0031】斯くして、表示器に表示されるレーダ映像
は、従来のスキャン相関したのと同様の態様で表示され
る。即ち、本発明では、従来のスキャン相関処理をする
ことなく、新しいスキャンデータをフレームメモリに書
き込むだけでスキャン相関処理をしたのと等価なレーダ
映像を表示できるので、スキャン相関処理において必要
であった前回データと今回データの読み出しと相関演算
との動作が不要となる分、変換時間が約1/3に短縮さ
れる。従って、方位分解能を劣化させずにアンテナの回
転速度を従来の約3倍高くできることになる。
Thus, the radar image displayed on the display is displayed in the same manner as the conventional scan correlation. That is, in the present invention, a radar image equivalent to the scan correlation processing performed by writing new scan data in the frame memory can be displayed without performing the conventional scan correlation processing, which is necessary in the scan correlation processing. The conversion time is reduced to about 1/3 because the operations of reading the previous data and the current data and performing the correlation calculation are unnecessary. Therefore, the rotation speed of the antenna can be increased about three times as high as the conventional one without deteriorating the azimuth resolution.

【0032】なお、加算回路17には、D/A変換回路
9eでアナログ化したグラフィック信号も入力するよう
になっている。
The addition circuit 17 is also adapted to input the graphic signal analogized by the D / A conversion circuit 9e.

【0033】[0033]

【発明の効果】以上説明したように、本発明の船舶用レ
ーダ装置は、複数のレーダ映像フレームメモリを設け、
従来のスキャン相関処理をすることなく、新しいスキャ
ンデータをフレームメモリに書き込むだけでスキャン相
関処理をしたのと等価なレーダ映像を表示できるので、
スキャン相関処理において必要であった前回データと今
回データの読み出しと相関演算との動作が不要となる
分、変換時間が約1/3に短縮される。従って、方位分
解能を劣化させずにアンテナの回転速度を従来の約3倍
高くできることになるので、スキャン相関処理をしたの
と等価なレーダ映像を表示できる高速艇搭載に好適なレ
ーダ装置を提供できる効果がある。
As described above, the ship radar device of the present invention is provided with a plurality of radar image frame memories,
Since it is possible to display the radar image equivalent to the scan correlation processing just by writing new scan data to the frame memory without performing the conventional scan correlation processing,
The conversion time is reduced to about 1/3 because the operations of reading the previous data and the current data and performing the correlation calculation, which are required in the scan correlation processing, are unnecessary. Therefore, since the rotation speed of the antenna can be increased about three times as high as the conventional one without deteriorating the azimuth resolution, it is possible to provide a radar device suitable for mounting on a high-speed boat that can display a radar image equivalent to that obtained by performing scan correlation processing. There is.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る船舶用レーダ装置の構
成ブロック図である。
FIG. 1 is a configuration block diagram of a ship radar device according to an embodiment of the present invention.

【図2】本発明の特徴部分を抜き出して示す動作説明図
である。
FIG. 2 is an operation explanatory view showing a characteristic portion of the present invention extracted.

【図3】従来の船舶用レーダ装置の構成ブロック図であ
る。
FIG. 3 is a configuration block diagram of a conventional marine radar device.

【符号の説明】 1 空中線 2 A/D変換回路 3 スイープメモリ 4 座標変換回路 5a〜5d レーダ映像フレームメモリ 6 アンテナ回転信号発生回路 7 角度信号制御回路 9a〜9d D/A変換回路 10 CRT表示器 11 送受信制御回路 12 CPU回路 15 フレームメモリ選択回路 16 輝度制御回路 17 加算回路[Explanation of Codes] 1 Antenna 2 A / D conversion circuit 3 Sweep memory 4 Coordinate conversion circuit 5a to 5d Radar image frame memory 6 Antenna rotation signal generation circuit 7 Angle signal control circuit 9a to 9d D / A conversion circuit 10 CRT indicator 11 transmission / reception control circuit 12 CPU circuit 15 frame memory selection circuit 16 brightness control circuit 17 adder circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 直交座標形式でレーダ映像データを記憶
する複数のレーダ映像フレームメモリと; 前記レーダ
映像フレームメモリの書込みアドレスを各スイープ毎に
取得されるレーダ映像に係る距離情報及び角度情報によ
り生成する座標変換回路と; アンテナの回転基準信号
を受けて前記複数のレーダ映像フレームメモリの1つを
各スキャン毎に順番に選択し当該メモリにレーダ映像デ
ータの書込みを許可するフレームメモリ選択回路と;
前記フレームメモリ選択回路から選択切替信号が入力す
る度に、前記複数のレーダ映像フレームメモリの読出し
データについて現在から過去に向かい順に輝度を下げる
重み付けを行う輝度制御回路と; 前記輝度制御回路か
らの重み付け制御信号に従って前記複数のレーダ映像フ
レームメモリの各読出しデータに係る信号を重み付け加
算しラスタスキャン方式で表示するレーダ映像を生成す
る加算回路と; を備えることを特徴とする船舶用レー
ダ装置。
1. A plurality of radar image frame memories for storing radar image data in a rectangular coordinate format; a write address of the radar image frame memory is generated by distance information and angle information relating to radar images acquired for each sweep. A coordinate conversion circuit for receiving a rotation reference signal of the antenna, and sequentially selecting one of the plurality of radar image frame memories for each scan and permitting writing of radar image data to the memory;
A brightness control circuit for weighting the read data of the plurality of radar image frame memories in order from the present to the past each time a selection switching signal is input from the frame memory selection circuit; and a weighting from the brightness control circuit. An adder circuit for weighting and adding signals relating to respective read data of the plurality of radar image frame memories in accordance with a control signal to generate a radar image to be displayed in a raster scan system;
JP6225965A 1994-08-26 1994-08-26 Radar for vessel Pending JPH0868850A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6225965A JPH0868850A (en) 1994-08-26 1994-08-26 Radar for vessel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6225965A JPH0868850A (en) 1994-08-26 1994-08-26 Radar for vessel

Publications (1)

Publication Number Publication Date
JPH0868850A true JPH0868850A (en) 1996-03-12

Family

ID=16837665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6225965A Pending JPH0868850A (en) 1994-08-26 1994-08-26 Radar for vessel

Country Status (1)

Country Link
JP (1) JPH0868850A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006118868A (en) * 2004-10-19 2006-05-11 Nec Corp Video synthesizer and composition method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006118868A (en) * 2004-10-19 2006-05-11 Nec Corp Video synthesizer and composition method

Similar Documents

Publication Publication Date Title
US4729029A (en) Process and apparatus for the insertion of insets into the image supplied by a digital scan converter
US5351055A (en) Radar apparatus
JP2002062349A (en) Radar
US6441775B1 (en) Radar device, similar device, and received data write method
JPS586479A (en) Method and device for processing ladar information data
JP4164406B2 (en) Radar device and similar device
JPH0868850A (en) Radar for vessel
US5157406A (en) Radar apparatus
JP3162660B2 (en) Scan correlation processing method
JPH0213273B2 (en)
JPH04274784A (en) Radar image display device
JP2828908B2 (en) Radar equipment
JP3696502B2 (en) Radar image display method and radar apparatus
US5278566A (en) Radar apparatus
JP3305457B2 (en) Marine radar equipment
JPH0464432B2 (en)
JP3603206B2 (en) Display method of radar device
JPS6078372A (en) Detection display system of scanning sonar
JP3388037B2 (en) Marine radar equipment
JP3034369B2 (en) Radar image display
JPH05288830A (en) Radar apparatus
JPH0693019B2 (en) Radar equipment
JPH05164839A (en) Radar device
JP2003075528A (en) Wireless detector
JPH0690271B2 (en) Detecting device