JPH086758A - Memory access device for image display - Google Patents

Memory access device for image display

Info

Publication number
JPH086758A
JPH086758A JP14165194A JP14165194A JPH086758A JP H086758 A JPH086758 A JP H086758A JP 14165194 A JP14165194 A JP 14165194A JP 14165194 A JP14165194 A JP 14165194A JP H086758 A JPH086758 A JP H086758A
Authority
JP
Japan
Prior art keywords
character code
address
data
font
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14165194A
Other languages
Japanese (ja)
Inventor
Akifumi Nagao
彰文 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14165194A priority Critical patent/JPH086758A/en
Publication of JPH086758A publication Critical patent/JPH086758A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To shorten a memory access time for display by eliminating a memory read of font data for the same character code. CONSTITUTION:This memory access device has a display address control part 33, a 1st character storage part 36, a 2nd character storage part 39, a code comparison part 41, a font address calculation part 43, a memory access part 46, and a font data storage part 51; when the code comparison part 41 decides that the same data are stored in the 1st and 2nd character storage parts, a character is displayed by using the data which are already stored in the font data storage part 51 without accessing the font data in the 1st character storage part for the character.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、パーソナルコンピュー
タ、ワードプロセッサ等の画像表示用メモリアクセス装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display memory access device such as a personal computer or a word processor.

【0002】[0002]

【従来の技術】近年、画像表示用メモリアクセス装置
は、表示データを読み込むための時間を短くし、CPU
等からの表示データの書き換えを高速に行えるようにな
ってきている。
2. Description of the Related Art In recent years, image display memory access devices have shortened the time for reading display data,
It has become possible to rewrite the display data from the etc. at high speed.

【0003】図3は従来の画像表示用メモリアクセス装
置のブロック図である。図3において、1は表示するデ
ータの1ドット分の時間を示すドットクロック(DCL
K)、2は表示するデータの1キャラクタ分の時間を示
すキャラクタクロック(CCLK)である。3は表示す
るキャラクタコードが格納されているメモリアドレスを
制御する表示アドレス制御部で、キャラクタクロック2
の立ち上がりに従って、表示アドレス(DISADD)
4とドットクロック1の1クロック分の長さのキャラク
タコード要求信号(CREQ)5とを出力する。6は次
に表示するキャラクタコードを記憶しているキャラクタ
コード記憶部で、キャラクタコード(CDAT)7とフ
ォントアドレス計算要求信号(FCAL)8をドットク
ロック1の立ち上がりに従って出力する。フォントアド
レス計算要求信号8は、フォントアドレスの計算要求が
あるときに、ドットクロック1の1クロック分だけ
“H”になる。9はキャラクタコード7、フォントアド
レス計算要求信号8を入力とし、キャラクタコードか
ら、フォントデータが記憶してあるメモリアドレスを計
算するフォントアドレス計算部であり、フォントアドレ
ス計算要求信号8が“H”になってから、フォントアド
レス(FADD)10とフォントデータ要求信号(FR
EQ)11をドットクロック1の立ち上がりに従って出
力する。フォントデータ要求信号11はフォントデータ
要求があるときに、ドットクロック1の1クロック分だ
け“H”を出力する。12はメモリアクセス部であり、
キャラクタコード要求信号5がアクティブのときには、
表示アドレス4のアドレスを、フォントデータ要求信号
11がアクティブのときには、フォントアドレス10の
アドレスをメモリアドレス(MADD)13に出力す
る。メモリアクセスが終了すると、メモリアクセスが終
了したことを示すメモリデータ有効信号(MRDY)1
4にドットクロック1の立ち上がりに従って、ドットク
ロック1の1クロック分だけ“H”を出力する。15は
メモリであり、メモリアドレス13のアドレスに従っ
て、メモリ内部のデータをメモリデータバス(MDA
T)16に出力する。17はフォントデータを記憶して
おくフォントデータ記憶部であり、フォントデータ(F
DAT)18を出力する。19はデータシリアライザで
あり、ドットクロック1の立ち上がりに従って、フォン
トデータ18を上位ビットより順番に1ビットずつドッ
トデータ(FOUT)20として出力する。キャラクタ
コード記憶部6では、キャラクタコード要求信号5が
“H”になった後に、メモリデータ有効信号14が
“H”のときのドットクロック1の立ち上がりで、メモ
リデータバス16をラッチする。フォントデータ記憶部
17では、フォントデータ要求信号11が“H”になっ
た後に、メモリデータ有効信号14が“H”のときのド
ットクロック1の立ち上がりで、メモリデータバス16
をラッチする。
FIG. 3 is a block diagram of a conventional image display memory access device. In FIG. 3, 1 is a dot clock (DCL) indicating the time for one dot of the data to be displayed.
K), 2 is a character clock (CCLK) indicating the time for one character of the data to be displayed. A display address control unit 3 controls a memory address in which a character code to be displayed is stored.
Display address (DISADD) according to the rising edge of
4 and a character code request signal (CREQ) 5 having a length corresponding to one clock of the dot clock 1 are output. A character code storage unit 6 stores a character code to be displayed next, and outputs a character code (CDAT) 7 and a font address calculation request signal (FCAL) 8 at the rising edge of the dot clock 1. The font address calculation request signal 8 becomes “H” for one clock of the dot clock 1 when the font address calculation request is made. Reference numeral 9 denotes a font address calculation unit which receives a character code 7 and a font address calculation request signal 8 and calculates a memory address in which font data is stored from the character code. The font address calculation request signal 8 is set to "H". After that, the font address (FADD) 10 and the font data request signal (FR
EQ) 11 is output at the rising edge of dot clock 1. The font data request signal 11 outputs "H" for one clock of the dot clock 1 when there is a font data request. 12 is a memory access unit,
When the character code request signal 5 is active,
The address of the display address 4 is output to the memory address (MADD) 13 when the font data request signal 11 is active. When the memory access ends, the memory data valid signal (MRDY) 1 indicating that the memory access ends
In accordance with the rising edge of the dot clock 1, the "H" is output for 4 clocks of the dot clock 1. Reference numeral 15 denotes a memory, which stores data in the memory in the memory data bus (MDA
T) 16 is output. Reference numeral 17 is a font data storage unit for storing font data, and the font data (F
DAT) 18 is output. Reference numeral 19 denotes a data serializer, which outputs the font data 18 as dot data (FOUT) 20 one bit at a time in order from the upper bits in accordance with the rising edge of the dot clock 1. The character code storage unit 6 latches the memory data bus 16 at the rising edge of the dot clock 1 when the memory data valid signal 14 is "H" after the character code request signal 5 is "H". In the font data storage unit 17, after the font data request signal 11 becomes "H", the memory data bus 16 is started at the rise of the dot clock 1 when the memory data valid signal 14 is "H".
Latch.

【0004】以上のように構成された画像表示用メモリ
アクセス装置について、以下、その動作について、図4
を参照しながら説明する。
The operation of the image display memory access device configured as described above will be described below with reference to FIG.
Will be described with reference to.

【0005】図4は、図3の画像表示用メモリアクセス
装置における動作説明図である。図4において、数字の
最後にHがついているのは、16進数を意味する。メモ
リ15には、アドレス0000Hに40H、0001H
に41H、0400Hに25H、0410Hに30Hが
入っているとする。また、キャラクタクロック2はドッ
トクロック1を8分周したクロックになっている。
FIG. 4 is an operation explanatory diagram in the image display memory access device of FIG. In FIG. 4, the suffix H in the number means a hexadecimal number. The memory 15 has addresses 40H and 0001H at 0000H.
41H, 0400H contains 25H, and 0410H contains 30H. The character clock 2 is a clock obtained by dividing the dot clock 1 by 8.

【0006】まず、キャラクタクロック2の立ち上がり
において、表示アドレス制御部3から表示アドレス4に
0000Hが表示アドレスとして出力され、同時にキャ
ラクタコード要求信号5がドットクロック1の1クロッ
ク分だけ“H”レベルになる。メモリアクセス部12で
は、キャラクタコード要求信号5がアクティブ、つまり
“H”になったので、表示アドレス4のアドレスに従っ
て、アドレス0000Hがメモリアドレス13に出力さ
れ、メモリアドレス13のアドレスの内容に従って、メ
モリ15からメモリデータバス16に40Hが出力され
る。
First, at the rising edge of the character clock 2, 0000H is output from the display address control unit 3 to the display address 4 as a display address, and at the same time, the character code request signal 5 is set to "H" level for one clock of the dot clock 1. Become. In the memory access unit 12, since the character code request signal 5 becomes active, that is, becomes “H”, the address 0000H is output to the memory address 13 according to the address of the display address 4, and the memory according to the contents of the address of the memory address 13 40H is output from 15 to the memory data bus 16.

【0007】メモリアクセス部12において、メモリア
クセス後、ドットクロック1の立ち上がりに従って、メ
モリアクセス終了を示すメモリデータ有効信号14がド
ットクロック1の1クロック分だけ“H”になって、ド
ットクロック1の立ち上がりでキャラクタコード記憶部
6にラッチされ、CDAT7に40Hが出力され、フォ
ントアドレス計算要求信号8がドットクロック1の1ク
ロック分だけ“H”になる。
In the memory access unit 12, after the memory access, the memory data valid signal 14 indicating the end of the memory access becomes “H” for one clock of the dot clock 1 at the rising edge of the dot clock 1 and the dot clock 1 At the rising edge, it is latched in the character code storage unit 6, 40H is output to the CDAT 7, and the font address calculation request signal 8 becomes "H" for one clock of the dot clock 1.

【0008】フォントアドレス計算部9では、フォント
アドレス計算要求信号8が“H”になったので、CDA
T7のデータ40Hからフォントアドレスを計算し、0
400Hをフォントアドレス10にドットクロック1の
立ち上がりに従って出力する。同時にフォントデータ要
求信号11がドットクロック1の1クロック分“H”に
なり、メモリアクセス部12に対して、フォントデータ
要求を出す。メモリアクセス部12では、フォントデー
タ要求信号11が“H”になったので、フォントアドレ
ス10のデータ0400Hをドットクロック1の立ち上
がりに従って、メモリアドレス13に出力する。
In the font address calculation unit 9, since the font address calculation request signal 8 becomes "H", the CDA
The font address is calculated from the data 40H of T7, and 0
400H is output to the font address 10 according to the rising edge of the dot clock 1. At the same time, the font data request signal 11 becomes "H" for one clock of the dot clock 1, and the font data request is issued to the memory access unit 12. Since the font data request signal 11 has become “H”, the memory access unit 12 outputs the data 0400H of the font address 10 to the memory address 13 at the rising edge of the dot clock 1.

【0009】メモリ15はアドレス0400Hに格納さ
れているデータ25Hをメモリデータバス16に出力す
る。メモリアクセス部12では、メモリアクセスが終了
したことを示すメモリデータ有効信号14が“H”にな
り、メモリデータバス16のデータ25Hがフォントデ
ータ記憶部17にドットクロック1の立ち上がりタイミ
ングでラッチされ、フォントデータ18に出力される。
データシリアライザ19では、ドットクロック1の立ち
上がりに従って、フォントデータ18を上位より1ビッ
トずつ、ドットデータ20に出力する。
The memory 15 outputs the data 25H stored at the address 0400H to the memory data bus 16. In the memory access unit 12, the memory data valid signal 14 indicating that the memory access has ended becomes “H”, the data 25H of the memory data bus 16 is latched in the font data storage unit 17 at the rising timing of the dot clock 1, It is output to the font data 18.
The data serializer 19 outputs the font data 18 to the dot data 20 bit by bit from the upper bits in accordance with the rising edge of the dot clock 1.

【0010】次に、キャラクタクロック2が立ち上が
り、表示アドレス制御部3において、表示アドレス4が
0001Hになる。以上の動作と同様の動作が行われ、
表示が続けられる。
Next, the character clock 2 rises, and the display address 4 becomes 0001H in the display address control unit 3. The same operation as above is performed,
The display continues.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、連続するキャラクタコードが同一である
場合でも、各キャラクタごとにフォントデータのアクセ
スをメモリに対して行うために、表示データのためのメ
モリアクセスに時間がかかるという欠点を有していた。
However, in the above-mentioned conventional configuration, even when the consecutive character codes are the same, the font data is accessed for each character to the memory, so It has a drawback that it takes time to access the memory.

【0012】本発明は上記従来の問題点を解決するもの
で、連続するキャラクタコードが同一の場合には、フォ
ントデータのためのメモリアクセスを最初のキャラクタ
のみとすることで、表示データのためのメモリアクセス
時間を大幅に短縮している。
The present invention solves the above-mentioned conventional problems. When the consecutive character codes are the same, the memory access for the font data is limited to the first character so that the display data for the display data can be obtained. Memory access time is greatly reduced.

【0013】[0013]

【課題を解決するための手段】この目的を達成するため
に、本発明の画像表示用メモリアクセス装置は、表示す
るためのキャラクタコードが格納されているメモリアド
レスを制御する表示アドレス制御部と、現在表示されて
いるキャラクタコードを記憶しておく第1のキャラクタ
コード記憶部と、次に表示するキャラクタコードを記憶
しておく第2のキャラクタコード記憶部と、前記第1の
キャラクタコード記憶部のデータと前記第2のキャラク
タ記憶部のデータを比較するキャラクタコード比較部
と、前記第2のキャラクタコード記憶部に記憶されてい
るキャラクタコードに対応するフォントデータが格納さ
れているメモリアドレスを計算するフォントアドレス計
算部と、前記表示アドレス制御部のアドレスと前記フォ
ントアドレス計算部のアドレスを選択し、メモリアクセ
スを行うメモリアクセス部とを備えている。
To achieve this object, an image display memory access device of the present invention comprises a display address control unit for controlling a memory address in which a character code for display is stored, The first character code storage unit stores the currently displayed character code, the second character code storage unit stores the next character code to be displayed, and the first character code storage unit. A character code comparison unit that compares data with data in the second character storage unit, and a memory address where font data corresponding to the character code stored in the second character code storage unit are stored. A font address calculator, an address of the display address controller, and the font address calculator Selects the address, and a memory access unit for performing memory access.

【0014】[0014]

【作用】上記構成によれば、現在表示されているキャラ
クタコードと次に表示するキャラクタコードを比較する
キャラクタコード比較手段を備え、比較結果が一致した
時は、つまりキャラクタコードが同一のキャラクタを連
続して表示する場合には、フォントデータの次のメモリ
アクセスを行わないため、表示データのためのメモリア
クセス時間を大幅に減少させることが可能となる。
According to the above construction, the character code comparing means for comparing the character code currently displayed with the character code to be displayed next is provided, and when the comparison results match, that is, the characters having the same character code are consecutive. In the case of displaying the data, the memory access next to the font data is not performed, so that the memory access time for the display data can be significantly reduced.

【0015】[0015]

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0016】図1は本発明の一実施例における画像表示
用メモリアクセス装置のブロック図である。図1におい
て、31は表示するデータの1ドット分の時間を示すド
ットクロック、32は表示するデータの1キャラクタ分
の時間を示すキャラクタクロックである。33は表示す
るキャラクタコードが格納されているメモリアドレスを
制御する表示アドレス制御部で、キャラクタクロック3
2の立ち上がりに従って、表示アドレス34とキャラク
タコード要求信号35とを出力する。キャラクタコード
要求信号35はキャラクタコードの要求があるときに、
ドットクロック31の1クロック分の間だけ“H”にな
る。36は次に表示するキャラクタコードを記憶してい
る第1のキャラクタコード記憶部であり、第1のキャラ
クタコード37とフォントアドレス計算要求信号38を
ドットクロック31の立ち上がりに従って出力する。フ
ォントアドレス計算要求信号38はフォントアドレスの
計算要求があるときに、ドットクロック31の1クロッ
ク分だけ“H”になる。39は現在表示中のキャラクタ
コードを記憶している第2のキャラクタコード記憶部で
あり、キャラクタクロック32の立ち上がりで、第1の
キャラクタコード37をラッチし、第2のキャラクタコ
ード40を出力する。41は第1のキャラクタコード3
7と第2のキャラクタコード40を入力とし、2つのデ
ータが等しいことを検出するコード比較部であり、一致
検出信号42を出力する。一致検出信号42は一致して
いる場合には“H”を、一致していない場合には“L”
を出力する。43は第1のキャラクタコード37、フォ
ントアドレス計算要求信号38、一致検出信号42を入
力とし、キャラクタコードからフォントデータが記憶し
てあるメモリアドレスを計算するフォントアドレス計算
部であり、フォントアドレス44とフォントデータ要求
信号45をドットクロック31の立ち上がりに従って出
力する。フォントデータ要求信号45は一致検出信号4
2が“L”のときに、フォントアドレス計算要求信号3
8が“H”になった場合にドットクロック31の1クロ
ック分だけ“H”になる。46はメモリアクセス部であ
り、キャラクタコード要求信号35が“H”になったと
きには、表示アドレス34のアドレスを、フォントデー
タ要求信号45が“H”になったときには、フォントア
ドレス44のアドレスをメモリアドレス47に出力す
る。メモリアクセス部46はメモリアクセスが終了する
と、メモリアクセスが終了したことを示すメモリデータ
有効信号48にドットクロック31の立ち上がりに従っ
て、ドットクロック31の1クロック分だけ“H”を出
力する。49はメモリであり、メモリアドレス47のア
ドレスに従って、メモリ内部のデータをメモリデータバ
ス50に出力する。51はフォントデータを記憶してお
くフォントデータ記憶部であり、フォントデータ52を
出力する。53はデータシリアライザであり、ドットク
ロック31の立ち上がりに従って、フォントデータ52
を上位ビットより順番に1ビットずつドットデータ54
として出力する。第1のキャラクタコード記憶部36
は、キャラクタコード要求信号35が“H”になった後
で、メモリデータ有効信号48が“H”になった場合の
ドットクロック31の立ち上がりで、メモリデータバス
50をラッチする。フォントデータ記憶部51では、フ
ォントデータ要求信号45が“H”になった後で、メモ
リデータ有効信号48が“H”になった場合のドットク
ロック31の立ち上がりで、メモリデータバス50をラ
ッチする。
FIG. 1 is a block diagram of an image display memory access device according to an embodiment of the present invention. In FIG. 1, 31 is a dot clock indicating the time for one dot of the displayed data, and 32 is a character clock indicating the time for one character of the displayed data. A display address control unit 33 controls the memory address in which the character code to be displayed is stored.
At the rising edge of 2, the display address 34 and the character code request signal 35 are output. The character code request signal 35 indicates that when a character code is requested,
It becomes "H" only for one clock of the dot clock 31. A first character code storage unit 36 stores a character code to be displayed next, and outputs the first character code 37 and the font address calculation request signal 38 at the rising edge of the dot clock 31. The font address calculation request signal 38 becomes "H" for one clock of the dot clock 31 when there is a font address calculation request. Reference numeral 39 denotes a second character code storage unit that stores the currently displayed character code, which latches the first character code 37 and outputs the second character code 40 at the rising edge of the character clock 32. 41 is the first character code 3
It is a code comparison unit that receives 7 and the second character code 40 as input and detects that two data are equal, and outputs a match detection signal 42. The match detection signal 42 is "H" when they match, and "L" when they do not match.
Is output. Reference numeral 43 denotes a font address calculation unit that receives the first character code 37, the font address calculation request signal 38, and the match detection signal 42 as input, and calculates the memory address where the font data is stored from the character code. The font data request signal 45 is output at the rising edge of the dot clock 31. The font data request signal 45 is the match detection signal 4
Font address calculation request signal 3 when 2 is "L"
When 8 becomes "H", it becomes "H" only for one clock of the dot clock 31. A memory access unit 46 stores the address of the display address 34 when the character code request signal 35 becomes "H" and the address of the font address 44 when the font data request signal 45 becomes "H". Output to address 47. When the memory access is completed, the memory access unit 46 outputs “H” for one clock of the dot clock 31 in response to the rising edge of the dot clock 31 in the memory data valid signal 48 indicating that the memory access is completed. Reference numeral 49 is a memory, which outputs data in the memory to the memory data bus 50 in accordance with the address of the memory address 47. A font data storage unit 51 stores font data, and outputs font data 52. Reference numeral 53 is a data serializer, which sets the font data 52 according to the rising edge of the dot clock 31.
Dot data 54 bit by bit in order from the upper bit
Output as First character code storage unit 36
Latches the memory data bus 50 at the rising edge of the dot clock 31 when the memory data valid signal 48 becomes "H" after the character code request signal 35 becomes "H". In the font data storage unit 51, the memory data bus 50 is latched at the rise of the dot clock 31 when the memory data valid signal 48 becomes "H" after the font data request signal 45 becomes "H". .

【0017】以上のように構成された画像表示用メモリ
アクセス装置について、図2を参照しながら、その動作
を説明する。
The operation of the image display memory access device configured as described above will be described with reference to FIG.

【0018】図2は、図1の画像表示用メモリアクセス
装置における動作説明図である。図2において、数字の
最後にHがついているのは、16進数を意味する。メモ
リ49には、アドレス0000Hに30H、0001H
に40H、0002Hに40H、0400Hに25H、
0300Hに30Hが入っているとする。また、キャラ
クタクロック32はドットクロック31を8分周したク
ロックになっている。
FIG. 2 is an operation explanatory diagram of the image display memory access device of FIG. In FIG. 2, H at the end of the numbers means hexadecimal numbers. The memory 49 has addresses 0000H, 30H, 0001H
40H, 0002H 40H, 0400H 25H,
It is assumed that 30H is contained in 0300H. The character clock 32 is a clock obtained by dividing the dot clock 31 by eight.

【0019】まず、キャラクタクロック32の立ち上が
りにおいて、表示アドレス制御部より表示アドレス34
に0001Hが出力され、同時にキャラクタコード要求
信号35がドットクロック31の1クロック分だけ
“H”レベルになる。また、第2のキャラクタコード記
憶部39では、キャラクタクロック32の立ち上がり
で、第1のキャラクタコード37の内容30Hをラッチ
し、第2のキャラクタコード40に30Hを出力する。
メモリアクセス部46では、キャラクタコード要求信号
35がアクティブ、つまり“H”になったので、表示ア
ドレス34のアドレス0001Hをメモリアドレス47
に出力する。メモリ49では、アドレス0001Hの内
容40Hをメモリデータバス50に出力する。
First, at the rising edge of the character clock 32, the display address 34 is displayed by the display address controller.
0001H is output, and at the same time, the character code request signal 35 goes high for one clock of the dot clock 31. In addition, the second character code storage unit 39 latches the content 30H of the first character code 37 at the rising edge of the character clock 32 and outputs 30H to the second character code 40.
In the memory access section 46, since the character code request signal 35 is active, that is, becomes "H", the address 0001H of the display address 34 is changed to the memory address 47.
Output to. The memory 49 outputs the content 40H of the address 0001H to the memory data bus 50.

【0020】また、メモリアクセス部46では、メモリ
アクセスが終了したことを示すために、ドットクロック
31の立ち上がりに従って、メモリアクセス終了を示す
メモリデータ有効信号48をドットクロック31の1ク
ロック分だけ“H”にする。第1のキャラクタコード記
憶部36では、キャラクタコード要求信号35が“H”
になった後で、メモリデータ有効信号48が“H”にな
ったので、メモリデータバス50の内容40Hをラッチ
し、第1のキャラクタコード37に40Hを出力する。
同時に、フォントアドレス計算要求信号38を“H”に
する。
In addition, in the memory access unit 46, in order to indicate that the memory access is completed, the memory data valid signal 48 indicating the end of the memory access is set to "H" for one clock of the dot clock 31 in accordance with the rise of the dot clock 31. " In the first character code storage unit 36, the character code request signal 35 is "H".
After that, since the memory data valid signal 48 becomes "H", the content 40H of the memory data bus 50 is latched and 40H is output to the first character code 37.
At the same time, the font address calculation request signal 38 is set to "H".

【0021】コード比較部41では、第1のキャラクタ
コード37と第1のキャラクタコードB40の内容がそ
れぞれ40Hと30Hで異なるため、一致検出信号42
を“L”にする。フォントアドレス計算部では、フォン
トアドレス計算要求信号38が“H”になったので、第
1のキャラクタコード37の内容からフォントアドレス
を計算し、0400Hをフォントアドレス44にドット
クロック1の立ち上がりに従って出力する。また、一致
検出信号42が“L”であるために、フォントデータ要
求信号45をドットクロック31の1クロック分“H”
にし、メモリアクセスを要求する。メモリアクセス部4
6では、フォントデータ要求信号45が“H”になった
ので、フォントアドレス44のデータ0400Hをドッ
トクロック31の立ち上がりに従って、メモリアドレス
47に出力する。
In the code comparison section 41, since the contents of the first character code 37 and the first character code B40 are different between 40H and 30H, the match detection signal 42
To "L". Since the font address calculation request signal 38 becomes "H" in the font address calculation unit, the font address is calculated from the content of the first character code 37, and 0400H is output to the font address 44 according to the rise of the dot clock 1. . Since the match detection signal 42 is "L", the font data request signal 45 is "H" for one clock of the dot clock 31.
And request memory access. Memory access unit 4
6, the font data request signal 45 becomes "H", and therefore the data 0400H of the font address 44 is output to the memory address 47 in accordance with the rising of the dot clock 31.

【0022】メモリ49では、アドレス0400Hに格
納されているデータ25Hをメモリデータバス50に出
力する。フォントデータ記憶部51では、フォントデー
タ要求信号45が“H”になった後で、メモリデータ有
効信号48が“H”になったので、メモリデータバス5
0のデータ25Hをラッチし、ドットクロック31の立
ち上がりに従って、フォントデータ52に出力する。デ
ータシリアライザ53では、ドットクロック31の立ち
上がりに従って、フォントデータ52を上位より1ビッ
トずつ、ドットデータ54に出力する。
The memory 49 outputs the data 25H stored at the address 0400H to the memory data bus 50. In the font data storage unit 51, since the memory data valid signal 48 becomes "H" after the font data request signal 45 becomes "H", the memory data bus 5
The data 25H of 0 is latched and output to the font data 52 at the rising edge of the dot clock 31. The data serializer 53 outputs the font data 52 bit by bit from the upper bits to the dot data 54 in accordance with the rise of the dot clock 31.

【0023】次のキャラクタクロック32の立ち上がり
で、表示アドレス34は次のアドレス0002Hに変化
し、キャラクタコード要求信号35が再び“H”にな
る。また、第2のキャラクタコード記憶部では、キャラ
クタクロック32の立ち上がりで、第1のキャラクタコ
ード37をラッチし、第2のキャラクタコード40に4
0Hを出力する。メモリアクセス部46では、キャラク
タコード要求信号35が“H”なので、表示アドレス3
4のアドレス0002Hを、ドットクロック31の立ち
上がりに従って、メモリアドレス47に出力する。メモ
リ49では、アドレス0002Hの内容40Hをメモリ
データバス50に出力する。
At the next rise of the character clock 32, the display address 34 changes to the next address 0002H, and the character code request signal 35 becomes "H" again. Further, in the second character code storage section, the first character code 37 is latched at the rising edge of the character clock 32, and the second character code 40 becomes 4
Output 0H. In the memory access section 46, since the character code request signal 35 is "H", the display address 3
The address 0002H of No. 4 is output to the memory address 47 at the rising edge of the dot clock 31. The memory 49 outputs the content 40H of the address 0002H to the memory data bus 50.

【0024】メモリアクセス部46では、メモリアクセ
スが終了したことを示すために、メモリデータ有効信号
48をドットクロック31の1クロック分だけ“H”に
する。第1のキャラクタコード記憶部36では、キャラ
クタコード要求信号35が“H”になった後で、メモリ
データ有効信号48が“H”になったので、メモリデー
タバス50の内容40Hをラッチし、第1のキャラクタ
コード37に40Hを出力する。同時に、フォントアド
レス計算要求信号38を“H”にする。
The memory access section 46 sets the memory data valid signal 48 to "H" for one clock of the dot clock 31 in order to indicate that the memory access is completed. In the first character code storage unit 36, since the memory data valid signal 48 becomes "H" after the character code request signal 35 becomes "H", the content 40H of the memory data bus 50 is latched, 40H is output to the first character code 37. At the same time, the font address calculation request signal 38 is set to "H".

【0025】コード比較部41では、第1のキャラクタ
コード37と第1のキャラクタコードB40の内容がそ
れぞれ40Hと40Hで同一のため、一致検出信号42
を“H”にする。フォントアドレス計算部では、フォン
トアドレス計算要求信号38が“H”になったため、第
1のキャラクタコード37に従って、フォントアドレス
を計算し、フォントアドレス44に0400Hを出力す
る。しかし、一致検出信号42が“H”であるために、
フォントデータ要求信号45は“L”のままである。こ
のため、メモリアドレスは発生せず、フォントデータ記
憶部51の内容は変化しない。そして、フォントデータ
52は25Hを出力し続けるために、データシリアライ
ザ53において、ドットデータ54の出力には、2キャ
ラクタ分同じデータが出力されることになる。
In the code comparison section 41, since the contents of the first character code 37 and the first character code B40 are the same at 40H and 40H, respectively, the match detection signal 42
To "H". Since the font address calculation request signal 38 has become “H”, the font address calculation unit calculates the font address according to the first character code 37 and outputs 0400H to the font address 44. However, since the coincidence detection signal 42 is “H”,
The font data request signal 45 remains "L". Therefore, no memory address is generated and the content of the font data storage unit 51 does not change. Since the font data 52 continues to output 25H, the data serializer 53 outputs the same data for two characters as the dot data 54.

【0026】[0026]

【発明の効果】本発明の画像表示用メモリアクセス装置
は、現在表示されているキャラクタコードと次に表示す
るキャラクタコードを比較し、その結果として、両者の
キャラクタコードが一致した時は、フォントデータの次
のメモリアクセスを行わずに、同一のキャラクタを連続
して表示するため、表示データのためのメモリアクセス
時間を大幅に減少させることが可能となる。
The memory access device for image display of the present invention compares the character code currently displayed with the character code to be displayed next, and as a result, when both character codes match, font data is displayed. Since the same character is continuously displayed without performing the next memory access, the memory access time for display data can be significantly reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の画像表示用メモリアクセス装置のブロ
ック図
FIG. 1 is a block diagram of a memory access device for image display according to the present invention.

【図2】本発明の画像表示用メモリアクセス装置の動作
説明図
FIG. 2 is an operation explanatory diagram of the image display memory access device of the present invention.

【図3】従来の画像表示用メモリアクセス装置のブロッ
ク図
FIG. 3 is a block diagram of a conventional image display memory access device.

【図4】従来の画像表示用メモリアクセス装置の動作説
明図
FIG. 4 is an operation explanatory diagram of a conventional image display memory access device.

【符号の説明】 1 ドットクロック(DCLK) 2 キャラクタクロック(CCLK) 3 表示アドレス制御部 4 表示アドレス(DISADD) 5 キャラクタコード要求信号(CREQ) 6 キャラクタコード記憶部 7 キャラクタコード(CDAT) 8 フォントアドレス計算要求信号(FCAL) 9 フォントアドレス計算部 10 フォントアドレス(FADD) 11 フォントデータ要求信号(FREQ) 12 メモリアクセス部 13 メモリアドレス(MADD) 14 メモリデータ有効信号(MRDY) 15 メモリ 16 メモリデータバス(MDAT) 17 フォントデータ記憶部 18 フォントデータ(FDAT) 19 データシリアライザ 20 ドットデータ(FOUT) 31 ドットクロック(DCLK) 32 キャラクタクロック(CCLK) 33 表示アドレス制御部 34 表示アドレス(DISADD) 35 キャラクタコード要求信号(CREQ) 36 第1のキャラクタコード記憶部 37 第1のキャラクタコード(CDATA) 38 フォントアドレス計算要求信号(FCAL) 39 第2のキャラクタコード記憶部 40 第2のキャラクタコード(CDATB) 41 コード比較部 42 一致検出信号(EQ) 43 フォントアドレス計算部 44 フォントアドレス(FADD) 45 フォントデータ要求信号(FREQ) 46 メモリアクセス部 47 メモリアドレス(MADD) 48 メモリデータ有効信号(MRDY) 49 メモリ 50 メモリデータバス(MDAT) 51 フォントデータ記憶部 52 フォントデータ(FDAT) 53 データシリアライザ 54 ドットデータ(FOUT)[Description of Codes] 1 dot clock (DCLK) 2 character clock (CCLK) 3 display address control unit 4 display address (DISADD) 5 character code request signal (CREQ) 6 character code storage unit 7 character code (CDAT) 8 font address Calculation request signal (FCAL) 9 Font address calculation unit 10 Font address (FADD) 11 Font data request signal (FREQ) 12 Memory access unit 13 Memory address (MADD) 14 Memory data valid signal (MRDY) 15 Memory 16 Memory data bus ( MDAT) 17 font data storage unit 18 font data (FDAT) 19 data serializer 20 dot data (FOUT) 31 dot clock (DCLK) 32 character clock CCLK) 33 Display address control unit 34 Display address (DISADD) 35 Character code request signal (CREQ) 36 First character code storage unit 37 First character code (CDATA) 38 Font address calculation request signal (FCAL) 39 Second Character code storage unit 40 Second character code (CDATB) 41 Code comparison unit 42 Match detection signal (EQ) 43 Font address calculation unit 44 Font address (FADD) 45 Font data request signal (FREQ) 46 Memory access unit 47 Memory Address (MADD) 48 Memory data valid signal (MRDY) 49 Memory 50 Memory data bus (MDAT) 51 Font data storage unit 52 Font data (FDAT) 53 Data serializer 54 Ttodeta (FOUT)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 現在表示されているキャラクタコードと
次に表示するキャラクタコードを比較するキャラクタコ
ード比較手段を備え、比較結果が一致した時は、フォン
トデータの次のメモリアクセスを行わないことを特徴と
する画像表示用メモリアクセス装置。
1. A character code comparing means for comparing a currently displayed character code with a character code to be displayed next, and when the comparison result matches, the next memory access of the font data is not performed. An image display memory access device.
【請求項2】 表示するためのキャラクタコードが格納
されているメモリアドレスを制御する表示アドレス制御
部と、現在表示されているキャラクタコードを記憶して
おく第1のキャラクタコード記憶部と、次に表示するキ
ャラクタコードを記憶しておく第2のキャラクタコード
記憶部と、前記第1のキャラクタコード記憶部のデータ
と前記第2のキャラクタコード記憶部のデータを比較す
るキャラクタコード比較部と、前記第2のキャラクタコ
ード記憶部に記憶されているキャラクタコードに対応す
るフォントデータが格納されているメモリアドレスを計
算するフォントアドレス計算部と、前記表示アドレス制
御部のアドレスと前記フォントアドレス計算部のアドレ
スを選択し、メモリアクセスを行うメモリアクセス部と
を備えた画像表示用メモリアクセス装置。
2. A display address control unit for controlling a memory address in which a character code for display is stored, a first character code storage unit for storing the currently displayed character code, and A second character code storage unit for storing a character code to be displayed; a character code comparison unit for comparing data in the first character code storage unit with data in the second character code storage unit; The font address calculation unit for calculating the memory address where the font data corresponding to the character code stored in the second character code storage unit is stored, the address of the display address control unit and the address of the font address calculation unit. For image display with memory access unit for selecting and accessing memory Memory access device.
JP14165194A 1994-06-23 1994-06-23 Memory access device for image display Pending JPH086758A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14165194A JPH086758A (en) 1994-06-23 1994-06-23 Memory access device for image display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14165194A JPH086758A (en) 1994-06-23 1994-06-23 Memory access device for image display

Publications (1)

Publication Number Publication Date
JPH086758A true JPH086758A (en) 1996-01-12

Family

ID=15297009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14165194A Pending JPH086758A (en) 1994-06-23 1994-06-23 Memory access device for image display

Country Status (1)

Country Link
JP (1) JPH086758A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8029373B2 (en) 2005-11-18 2011-10-04 Ntn Corporation Fixed constant velocity universal joint

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8029373B2 (en) 2005-11-18 2011-10-04 Ntn Corporation Fixed constant velocity universal joint

Similar Documents

Publication Publication Date Title
US5559952A (en) Display controller incorporating cache memory dedicated for VRAM
US4204206A (en) Video display system
KR100221028B1 (en) Graphic accelerator and memory-prefetching method of it
JPH07160249A (en) Data processor and data processing system
JPH0348370A (en) Memory access control circuit
JPH08255107A (en) Display controller
JP2889149B2 (en) Image display control method and image display control device
JP2000194596A (en) Memory controller, cache device, system and method for memory control, and recording medium
JP3342352B2 (en) Display memory controller
JPH086758A (en) Memory access device for image display
JPH08180012A (en) Computer system
JPH04323691A (en) Display controller
JP2002006979A (en) Clock control device, semiconductor intedrated circuit device, micro computer, and electronic equipment
JPH10187119A (en) Display control device
JP2002278919A (en) Display control method and display controller
JPS59177594A (en) Display memory control system
JP2001344150A (en) Access control circuit
JP3389152B2 (en) DRAM control circuit
JPH0728990A (en) Graphic memory access circuit
JPH0415885A (en) Plotting device
US20040021649A1 (en) Method and apparatus for translating X, Y coordinates for a linear memory system
JPH06301764A (en) Information processor
JPH052526A (en) Data processor
JPH1040171A (en) Device and method for address conversion
JPH11134856A (en) Memory control device and method in data processing system