JPH0864793A - Photoelectric conversion device - Google Patents

Photoelectric conversion device

Info

Publication number
JPH0864793A
JPH0864793A JP6196646A JP19664694A JPH0864793A JP H0864793 A JPH0864793 A JP H0864793A JP 6196646 A JP6196646 A JP 6196646A JP 19664694 A JP19664694 A JP 19664694A JP H0864793 A JPH0864793 A JP H0864793A
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
electrode
electrode layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6196646A
Other languages
Japanese (ja)
Other versions
JP2921821B2 (en
Inventor
Shinichi Takeda
慎市 竹田
Noriyuki Umibe
紀之 海部
Isao Kobayashi
功 小林
Hidemasa Mizutani
英正 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP6196646A priority Critical patent/JP2921821B2/en
Priority to US08/512,698 priority patent/US5591963A/en
Publication of JPH0864793A publication Critical patent/JPH0864793A/en
Application granted granted Critical
Publication of JP2921821B2 publication Critical patent/JP2921821B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE: To enable a photoelectric conversion device to be enhanced in an S/N ratio without providing an injection blocking layer and lessened in cost by a method wherein devices of the same laminar constitution are formed of the same material on the same insulating board, and wiring layers are formed of common films at the same time with the electrodes of the devices. CONSTITUTION: A first electrode layer 102, a first insulating layer 107 which stops carriers of both first conductivity-type and second conductivity-type from passing, a photoelectric conversion semiconductor layer 104, a second insulating layer 117, a gate electrode layer 202 of a switching element, a third insulating layer 203, a semiconductor layer 204, and a main electrode are formed of common films on the same substrate 1 through the same process, and important films very conducive to characteristics are formed in the same vacuum. By this setup, a photoelectric conversion device of this constitution is enhanced in degree of freedom of design, simplified in manufacturing process, and lessened in cost, possessed of multiple functions, and enhanced in performance.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は光電変換装置に係わり、
特に大面積プロセスを用いて形成する光電変換装置、た
とえばファクシミリ、デジタルコピーあるいはX線撮像
装置等の等倍読み取りを行う一次元もしくは二次元の光
電変換装置に好適に用いられる光電変換装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device,
In particular, the present invention relates to a photoelectric conversion device that is formed by using a large-area process, for example, a photoelectric conversion device that is suitably used for a one-dimensional or two-dimensional photoelectric conversion device that performs a normal-size reading such as a facsimile, a digital copy, or an X-ray imaging device.

【0002】[0002]

【従来の技術】従来、ファクシミリ、デジタルコピーあ
るいはX線撮像装置等の読み取り系としては縮小光学系
とCCD型センサとを用いた読み取り系が用いられてい
たが、近年、水素化アモルファスシリコン(以下、a−
Siと記す)に代表される光電変換半導体材料の開発に
より、光電変換素子及び信号処理部を大面積の基板に形
成し、情報源と等倍の光学系で読み取るいわゆる密着型
センサの開発がめざましい。特にa−Siは光電変換材
料としてだけでなく、電界効果型トランジスタ(以下T
FTと記す)としても用いることができるので光電変換
半導体層とTFTの半導体層とを同時に形成することが
できる利点を有している。
2. Description of the Related Art Conventionally, a reading system using a reduction optical system and a CCD type sensor has been used as a reading system for a facsimile, a digital copy or an X-ray image pickup device. , A-
Through the development of photoelectric conversion semiconductor material represented by Si), it is remarkable to develop a so-called contact type sensor in which a photoelectric conversion element and a signal processing unit are formed on a large-area substrate and read by an optical system of the same size as the information source. . In particular, a-Si is not only used as a photoelectric conversion material, but also as a field effect transistor (hereinafter referred to as T
Since it can also be used as an FT), it has an advantage that the photoelectric conversion semiconductor layer and the semiconductor layer of the TFT can be simultaneously formed.

【0003】図8(a)〜(c)は従来の光センサの構
成を示す図であり、図8(a),(b)は二種類の光セ
ンサの層構成を示し、図8(c)は共通した代表的な駆
動方法を示している。図8(a),(b)は共にフォト
・ダイオード型の光センサであり、図8(a)はPIN
型、図8(b)はショットキー型と称されている。図8
(a),(b)中1は絶縁基板、2は下部電極、3はp
型半導体層(以下p層と記す)、4は真性半導体層(以
下i層と記す)、5はn型半導体層(以下n層と記
す)、6は透明電極である。図8(b)のショットキー
型では下部電極2の材料を適当に選び、下部電極2から
i層4に電子が注入されないようショットキーバリア層
が形成されている。図8(c)において、10は上記光
センサを記号化して表わした光センサを示し、11は電
源、12は電流アンプ等の検出部を示している。光セン
サ10中Cで示された方向は図8(a),(b)中の透
明電極6側、Aで示された方向が下部電極2側であり電
源11はA側に対しC側に正の電圧が加わるように設定
されている。ここで動作を簡単に説明する。図8
(a),(b)に示されるように、矢印で示された方向
から光が入射され、i層4に達すると、光は吸収され電
子とホールとが発生する。i層4には電源11により電
界が印加されているため電子はC側、つまりn層5を通
過して透明電極6に移動し、ホールはA側、つまり下部
電極2に移動する。よって光センサ10に光電流が流れ
たことになる。また、光が入射しない場合i層4で電子
もホールも発生せず、また、透明電極6内のホールはn
層5がホールの注入阻止層として働き、下部電極2内の
電子は図8(a)のPIN型ではp層3が、図8(b)
のショットキー型ではショットキーバリア層が、電子の
注入阻止層として働き、電子、ホール共に移動できず、
電流は流れない。したがって光の入射の有無で電流が変
化し、これを図8(c)の検出部12で検出すれば光セ
ンサとして動作する。
8A to 8C are diagrams showing the structure of a conventional photosensor, FIGS. 8A and 8B show the layer structure of two types of photosensors, and FIG. ) Indicates a common typical driving method. 8A and 8B both show a photo diode type optical sensor, and FIG. 8A shows a PIN.
The mold, FIG. 8B, is called a Schottky type. FIG.
In (a) and (b), 1 is an insulating substrate, 2 is a lower electrode, and 3 is p.
A type semiconductor layer (hereinafter referred to as p layer), 4 is an intrinsic semiconductor layer (hereinafter referred to as i layer), 5 is an n type semiconductor layer (hereinafter referred to as n layer), and 6 is a transparent electrode. In the Schottky type of FIG. 8B, the material of the lower electrode 2 is appropriately selected, and the Schottky barrier layer is formed so that electrons are not injected from the lower electrode 2 to the i layer 4. In FIG. 8C, reference numeral 10 denotes an optical sensor that is a symbolic representation of the above optical sensor, 11 denotes a power source, and 12 denotes a detection unit such as a current amplifier. The direction indicated by C in the optical sensor 10 is the transparent electrode 6 side in FIGS. 8A and 8B, the direction indicated by A is the lower electrode 2 side, and the power source 11 is on the C side with respect to the A side. It is set to apply a positive voltage. The operation will be briefly described here. FIG.
As shown in (a) and (b), when light is incident from the direction indicated by the arrow and reaches the i layer 4, the light is absorbed and electrons and holes are generated. Since an electric field is applied to the i layer 4 by the power source 11, the electrons move to the C side, that is, the n layer 5 and move to the transparent electrode 6, and the holes move to the A side, that is, the lower electrode 2. Therefore, the photocurrent has flowed through the optical sensor 10. When no light is incident, neither electrons nor holes are generated in the i layer 4, and the holes in the transparent electrode 6 are n.
The layer 5 functions as a hole injection blocking layer, and the electrons in the lower electrode 2 are generated by the p-type layer 3 in the PIN type shown in FIG.
In the Schottky type of, the Schottky barrier layer acts as an electron injection blocking layer, and neither electrons nor holes can move,
No current flows. Therefore, the current changes depending on whether light is incident or not, and if this is detected by the detection unit 12 in FIG. 8C, it operates as an optical sensor.

【0004】[0004]

【発明が解決しようとする課題】しかしながら上記従来
の光センサでSN比が高く、低コストの光電変換装置を
生産するのは困難であった。以下その理由について説明
する。
However, it has been difficult to produce a low-cost photoelectric conversion device having a high SN ratio with the above-mentioned conventional photosensor. The reason will be described below.

【0005】第一の理由は、図8(a)のPIN型、図
8(b)のショットキー型は共に2カ所に注入阻止層が
必要なところにある。図8(a)のPIN型において注
入阻止層であるn層5は電子を透明電極6に導くと同時
にホールがi層4に注入するのを阻止する特性が必要で
ある。どちらかの特性を逸すれば光電流が低下したり、
光が入射しない時の電流(以下暗電流と記す)が発生、
増加することになりSN比の低下の原因になる。この暗
電流はそれ自身がノイズと考えられると同時にショット
ノイズと呼ばれるゆらぎ、いわゆる量子ノイズを含んで
おりたとえ検出部12で暗電流を差し引く処理をして
も、暗電流に伴う量子ノイズを小さくすることはできな
い。通常この特性を向上させるためi層4やn層5の成
膜の条件や、作成後のアニールの条件の最適化を図る必
要がある。しかし、もう一つの注入阻止層であるp層3
についても電子、ホールが逆ではあるが同等の特性が必
要であり、同様に各条件の最適化が必要である。通常、
前者n層の最適化と後者p層の最適化の条件は同一でな
く、両者の条件を同時に満足させるのは困難である。つ
まり、同一光センサ内に二カ所の注入阻止層が必要なこ
とは高SN比の光センサの形成を困難にする。これは図
8(b)のショットキー型においても同様である。また
図8(b)のショットキー型においては片方の注入阻止
層にショットキーバリア層を用いているが、これは下部
電極2とi層4の仕事関数の差を利用するもので、下部
電極2の材料が限定されたり、界面の局在準位の影響が
特性に大きく影響し、条件を満足させるのはさらに困難
である。また、さらにショットキーバリア層の特性を向
上させるために、下部電極2とi層4との間に100オ
ングストローム前後の薄いシリコンや金属の酸化膜、窒
化膜を形成することも報告されているが、これはトンネ
ル効果を利用し、ホールを下部電極2に導き、電子のi
層4への注入を阻止する効果を向上させるもので、やは
り仕事関数の差を利用しているため下部電極2の材料の
限定は必要であるし、電子の注入の阻止とトンネル効果
によるホールの移動という逆の性質を利用するため酸化
膜や窒化膜は100オングストローム前後と非常に薄い
ところに限定され、かつ、厚さや膜質の制御は難しく生
産性を低下させられる。
The first reason is that both the PIN type shown in FIG. 8A and the Schottky type shown in FIG. 8B require an injection blocking layer at two locations. In the PIN type shown in FIG. 8A, the n layer 5 which is an injection blocking layer needs to have a property of guiding electrons to the transparent electrode 6 and at the same time blocking holes from being injected into the i layer 4. If either characteristic is lost, the photocurrent will decrease,
A current (hereinafter referred to as dark current) is generated when no light is incident,
This causes an increase and causes a decrease in the SN ratio. This dark current includes fluctuations called shot noise, which is considered to be noise at the same time, and includes so-called quantum noise. Even if the dark current is subtracted by the detection unit 12, the quantum noise associated with the dark current is reduced. It is not possible. In order to improve this characteristic, it is usually necessary to optimize the conditions for forming the i-layer 4 and the n-layer 5 and the conditions for annealing after formation. However, another injection blocking layer, p-layer 3
In the case of, the electron and the hole are opposite, but equivalent characteristics are required, and similarly, optimization of each condition is required. Normal,
The optimization conditions for the former n-layer and the latter p-layer are not the same, and it is difficult to satisfy both conditions at the same time. That is, the need for two injection blocking layers in the same optical sensor makes it difficult to form an optical sensor with a high SN ratio. This also applies to the Schottky type of FIG. 8B. Further, in the Schottky type of FIG. 8B, a Schottky barrier layer is used for one of the injection blocking layers, but this utilizes the difference in work function between the lower electrode 2 and the i layer 4, and the lower electrode It is more difficult to satisfy the conditions because the materials of No. 2 are limited or the effect of the localized level of the interface greatly affects the characteristics. It has also been reported that a thin silicon or metal oxide film or nitride film of about 100 angstrom is formed between the lower electrode 2 and the i layer 4 in order to further improve the characteristics of the Schottky barrier layer. , Which uses the tunnel effect to guide holes to the lower electrode 2
It improves the effect of blocking the injection into the layer 4, and since the difference in work function is also used, it is necessary to limit the material of the lower electrode 2, and the blocking of the injection of electrons and the formation of holes by the tunnel effect. Since the reverse property of movement is used, the oxide film and the nitride film are limited to a very thin area of about 100 angstroms, and it is difficult to control the thickness and film quality, and the productivity is lowered.

【0006】また、注入阻止層が2カ所必要なことは生
産性を低下させコストもアップする。これは注入阻止層
が特性上重要なため2カ所中1カ所でもゴミ等で欠陥が
生じた場合、光センサとしての特性が得られないからで
ある。
Further, the fact that two injection blocking layers are required reduces productivity and increases cost. This is because the injection blocking layer is important in terms of characteristics, and if a defect occurs due to dust or the like even at one of the two locations, the characteristics as an optical sensor cannot be obtained.

【0007】第二の理由を図9を用いて説明する。図9
は薄膜の半導体層で形成した電界効果型トランジスタ
(TFT)の層構成を示している。TFTは光電変換装
置を形成するうえで制御部の一部として利用することが
ある。図中図8と同一なものは同番号で示してある。図
9において、7はゲート絶縁膜であり、60は上部電極
である。形成法を順を追って説明する。絶縁基板1上に
ゲート電極(G)として働く下部電極2、ゲート絶縁膜
7、i層4、n層5、ソース、ドレイン電極(S、D)
として働く上部電極60を順次成膜し、上部電極60を
エッチングしてソース、ドレイン電極を形成し、その後
n層5をエッチングしてチャネル部を構成している。
The second reason will be described with reference to FIG. Figure 9
Shows the layer structure of a field effect transistor (TFT) formed of a thin semiconductor layer. The TFT may be used as part of the control unit in forming a photoelectric conversion device. In the figure, the same parts as those in FIG. 8 are indicated by the same numbers. In FIG. 9, 7 is a gate insulating film, and 60 is an upper electrode. The forming method will be described step by step. The lower electrode 2, which functions as a gate electrode (G), the gate insulating film 7, the i layer 4, the n layer 5, the source and drain electrodes (S, D) on the insulating substrate 1.
An upper electrode 60 serving as a film is sequentially formed, the upper electrode 60 is etched to form source and drain electrodes, and then the n layer 5 is etched to form a channel portion.

【0008】このTFTは、ゲート電極として働く下部
電極2の電位を制御することにより、上部電極60から
なるソース、ドレイン電極間をON,OFFさせるスイ
ッチの動作を可能としているが、このTFTの特性は、
ゲート絶縁膜7とi層4との界面の状態に大きく影響さ
れる。例えば、前述の界面に不純物が多く存在すると、
TFTをONまたはOFFさせるしきい値電圧が設計値
と大きくずれたり、TFTがONの時における抵抗値が
高くなったり、また、TFTがOFFの時の抵抗値が低
くなったりし、TFTの動作特性が良好に得られない。
This TFT enables the operation of a switch for turning on and off between the source and drain electrodes formed of the upper electrode 60 by controlling the potential of the lower electrode 2 which functions as a gate electrode. The characteristics of this TFT Is
It is greatly influenced by the state of the interface between the gate insulating film 7 and the i layer 4. For example, if there are many impurities at the above interface,
The threshold voltage for turning on or off the TFT greatly deviates from the design value, the resistance value when the TFT is on becomes high, and the resistance value when the TFT is off becomes low. Good characteristics cannot be obtained.

【0009】また、初期に所望のTFT特性が得られて
もTFTがON,OFFの動作を繰り返す間に前述のし
きい値電圧が大きく変化し、動作不良を引き起こすとい
う問題も生じる。
Further, even if desired TFT characteristics are obtained in the initial stage, there is a problem that the above-mentioned threshold voltage largely changes while the TFT is repeatedly turned on and off, causing malfunction.

【0010】通常、良好なTFTの動作特性を得る、す
なわちゲート絶縁膜7とi層4との界面を良好に形成す
るには、このTFTのゲート絶縁膜7とi層4を同一真
空内で連続して形成するのが好ましい。
Usually, in order to obtain good TFT operation characteristics, that is, to form a good interface between the gate insulating film 7 and the i layer 4, the gate insulating film 7 and the i layer 4 of this TFT are formed in the same vacuum. It is preferable to form continuously.

【0011】しかし、従来の光センサをこのTFTと同
一基板上に形成する場合この層構成が問題となりコスト
アップや特性の低下を招く。この理由は図8で示した従
来の光センサの下部電極からi層間の構成が、図8
(a)のPIN型が電極/p層/i層、図8(b)のシ
ョットキー型が電極/i層という構成であるのに対しT
FTは電極/絶縁膜/i層という構成で両者が異なり、
従来の光センサのi層を共用化し、TFTを形成するに
は、TFTのゲート絶縁膜7とi層4を同一真空内で連
続して形成することは不可能であり、光センサの特性と
TFTの動作特性の両方を良好に得ることができない。
これは、光センサとTFTの各素子を形成するためのプ
ロセスを各素子ごとに順次進める必要があり、プロセス
の複雑化による歩留りの低下、コストアップを招く。
However, when the conventional photosensor is formed on the same substrate as this TFT, this layer structure poses a problem, resulting in an increase in cost and deterioration in characteristics. The reason is that the structure between the lower electrode and the i layer of the conventional photosensor shown in FIG.
Whereas the PIN type of (a) has an electrode / p layer / i layer and the Schottky type of FIG. 8 (b) has an electrode / i layer, T
FT differs in the structure of electrode / insulating film / i layer,
In order to form the TFT by sharing the i layer of the conventional optical sensor, it is impossible to continuously form the gate insulating film 7 of the TFT and the i layer 4 in the same vacuum. Both of the operating characteristics of the TFT cannot be obtained well.
This requires the process for forming each element of the photosensor and the TFT to be sequentially performed for each element, which leads to a decrease in yield and an increase in cost due to the complicated process.

【0012】また、i層/n層を共通化するにはゲート
絶縁層7やp層3のエッチング工程が必要となり、先に
述べた光センサの重要な層である注入阻止層のp層3と
i層4が同一真空内で成膜できなかったり、TFTの重
要なゲート絶縁膜7とi層4の界面のゲート絶縁膜のエ
ッチングによる汚染が特性の劣化やSN比の低下の原因
になる。
Further, in order to make the i layer / n layer common, an etching process of the gate insulating layer 7 and the p layer 3 is required, and the p layer 3 of the injection blocking layer which is an important layer of the optical sensor described above is required. And the i-layer 4 cannot be formed in the same vacuum, or contamination due to etching of the gate insulating film at the interface between the important gate insulating film 7 of the TFT and the i-layer 4 causes deterioration of the characteristics and the SN ratio. .

【0013】また、前述した図8(b)のショットキー
型の特性を改善するため下部電極2とi層4の間に酸化
膜や窒化膜を形成したものは膜構成の順は同一であるが
先に述べたように酸化膜や窒化膜は100オングストロ
ーム前後である必要がありゲート絶縁膜と共用し、光セ
ンサとTFTの両方の特性を良好に得るのは困難であ
る。図10にゲート絶縁膜とTFTの歩留まりについ
て、我々が実験した結果を示す。ゲート絶縁膜厚が10
00オングストローム以下で歩留まりは急激に低下し、
800オングストロームで歩留まりは約30%、500
オングストロームで歩留まりは0%、250オングスト
ロームではTFTの動作すら確認できなかった。これは
トンネル効果を利用した光センサの酸化膜や窒化膜と電
子、ホールを絶縁しなければならないTFTのゲート絶
縁膜を共用化は困難であることは明らかでありこれをデ
ータが示している。
In order to improve the above-mentioned Schottky type characteristic of FIG. 8B, the oxide film or the nitride film formed between the lower electrode 2 and the i layer 4 has the same film order. However, as described above, the oxide film or the nitride film needs to have a thickness of about 100 Å and is shared with the gate insulating film, and it is difficult to obtain good characteristics of both the optical sensor and the TFT. FIG. 10 shows the results of our experiments on the yields of the gate insulating film and the TFT. Gate insulation film thickness is 10
The yield drops sharply below 00 angstroms,
Yield is about 30% at 800 Å, 500
The yield was 0% at angstrom, and even the operation of the TFT could not be confirmed at 250 angstrom. It is clear that it is difficult to share an oxide film or a nitride film of a photosensor utilizing the tunnel effect with a gate insulating film of a TFT which must insulate electrons and holes, and the data show that.

【0014】このように光電変換装置を構成するうえで
重要な素子であるTFTとプロセス的にまたは特性的に
マッチングが良くないことはシステム全体を構成するう
えで問題になり、低コストで高性能多機能な装置を作る
うえで重大な問題になっていた。
Such poor matching in terms of process or characteristics with the TFT, which is an important element in constructing the photoelectric conversion device, poses a problem in constructing the entire system, and is low in cost and high in performance. It was a serious problem in making a multifunctional device.

【0015】[0015]

【課題を解決するための手段】本発明の光電変換装置
は、第一の電極層、第一導電型のキャリアおよび該第一
導電型と異なる第二導電型のキャリアの通過を阻止する
第一の絶縁層、光電変換半導体層、前記第一導電型のキ
ャリアおよび前記第二導電型のキャリアの通過を阻止す
る第二の絶縁層、および第二の電極層を積層した光電変
換素子と、ゲート電極層、第三の絶縁層、半導体層、こ
の半導体層のチャネル領域となる部分を隔てた一対の第
一および第二の主電極層、およびこれらの主電極層と前
記半導体層との間にオーミックコンタクト層を積層した
スイッチ素子と、前記光電変換素子の前記第一もしくは
第二の電極層と前記スイッチ素子の第一の主電極層とを
電気的に結ぶ配線層と、を同一基板上に有するものであ
る。
A photoelectric conversion device according to the present invention is a first photoelectric conversion device that prevents passage of a first electrode layer, a carrier of a first conductivity type and a carrier of a second conductivity type different from the first conductivity type. An insulating layer, a photoelectric conversion semiconductor layer, a second insulating layer that blocks passage of the first conductivity type carrier and the second conductivity type carrier, and a photoelectric conversion element in which a second electrode layer is laminated, and a gate An electrode layer, a third insulating layer, a semiconductor layer, a pair of first and second main electrode layers that separate a part of the semiconductor layer to be a channel region, and between the main electrode layer and the semiconductor layer. A switch element in which an ohmic contact layer is laminated, and a wiring layer that electrically connects the first or second electrode layer of the photoelectric conversion element and the first main electrode layer of the switch element on the same substrate. I have.

【0016】[0016]

【作用】本発明は、光電変換素子内に注入阻止層を設け
ることなく光の入射量を検出することができ、SN比の
高い低コストの光電変換装置を提供するものである。
The present invention provides a low-cost photoelectric conversion device having a high SN ratio and capable of detecting the amount of incident light without providing an injection blocking layer in the photoelectric conversion element.

【0017】また、同一基板上に光電変換素子の第一の
電極層,第一の絶縁層,光電変換半導体層,および第二
の電極層と、スイッチ素子のゲート電極層,第三の絶縁
層,半導体層,および主電極とを同一プロセスの共通の
膜で構成でき、特性上重要な膜構成を同一真空内で構成
することも可能で、設計の自由度の向上、プロセスの簡
易化により低コストで多機能をもった高性能の応用製品
に展開が可能である。
Further, on the same substrate, the first electrode layer of the photoelectric conversion element, the first insulating layer, the photoelectric conversion semiconductor layer, and the second electrode layer, and the gate electrode layer of the switch element, the third insulating layer. , The semiconductor layer, and the main electrode can be composed of a common film in the same process, and the film structure that is important in terms of characteristics can be formed in the same vacuum, which improves design flexibility and simplifies the process. It can be applied to high-performance application products with multiple functions at a cost.

【0018】なお、同一基板上に容量素子の第三の電極
層,第四の絶縁層を有する中間層,第四の電極層を設け
れば、上記作用に加えて光電変換素子に入射した光量の
積分値を出力する高機能を同一基板に集約した光電変換
装置を提供できる。
If the third electrode layer of the capacitive element, the intermediate layer having the fourth insulating layer, and the fourth electrode layer are provided on the same substrate, the amount of light incident on the photoelectric conversion element can be obtained in addition to the above-mentioned function. It is possible to provide a photoelectric conversion device in which high functions for outputting the integrated value of are integrated on the same substrate.

【0019】[0019]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。 〔実施例1〕図1(a)は本発明の第一の実施例に係る
光電変換装置内の光電変換素子100、TFT200お
よび配線層400の層構成図、図1(b)は光電変換装
置の回路図である。図1(a)において、1はガラスで
形成された絶縁基板、102はAlやCrで形成される
下部電極である。107および117は電子、ホール共
に通過を阻止する窒化シリコンSiNで形成されるそれ
ぞれ下部および上部絶縁層であり、その厚さはトンネル
効果により電子、ホールが移動できないほどの厚さであ
る500オングストローム以上に設定される。104は
水素化アモルファスシリコンa−Siの真性半導体i層
で形成された光電変換半導体層、105および106は
上部電極であり、105はa−Siのn層で形成された
透明電極部、106はAlやCrで形成される不透明電
極部である。本実施例においては、下部電極102およ
び上部電極106を不透明電極で形成し、上部電極は、
不透明電極部106が透明電極部105を完全に覆わな
い2層の構成にし光の入射を可能にしているが、例えば
ITO等の透明電極のみで上部電極を形成することも可
能であり、また、下部電極を透明電極で形成すれば上部
電極の不透明電極部106は透明電極部105を覆う構
成でもよく、また、透明電極部105を設けなくてもよ
い。
Embodiments of the present invention will now be described in detail with reference to the drawings. [Embodiment 1] FIG. 1A is a layer configuration diagram of a photoelectric conversion element 100, a TFT 200 and a wiring layer 400 in a photoelectric conversion device according to a first embodiment of the present invention, and FIG. 1B is a photoelectric conversion device. It is a circuit diagram of. In FIG. 1A, 1 is an insulating substrate made of glass, and 102 is a lower electrode made of Al or Cr. Reference numerals 107 and 117 denote lower and upper insulating layers formed of silicon nitride SiN that prevent passage of both electrons and holes, and have a thickness of 500 angstroms or more, which is a thickness such that electrons and holes cannot move due to a tunnel effect. Is set to. Reference numeral 104 is a photoelectric conversion semiconductor layer formed of an intrinsic semiconductor i layer of hydrogenated amorphous silicon a-Si, 105 and 106 are upper electrodes, 105 is a transparent electrode portion formed of an a-Si n layer, and 106 is a transparent electrode portion. It is an opaque electrode portion formed of Al or Cr. In this embodiment, the lower electrode 102 and the upper electrode 106 are opaque electrodes, and the upper electrode is
The opaque electrode portion 106 has a two-layer structure that does not completely cover the transparent electrode portion 105 and allows light to enter. However, it is also possible to form the upper electrode with only a transparent electrode such as ITO. If the lower electrode is formed of a transparent electrode, the opaque electrode portion 106 of the upper electrode may cover the transparent electrode portion 105, or the transparent electrode portion 105 may not be provided.

【0020】また、202はAlやCr等で形成される
ゲート電極、203は窒化シリコンSiNで形成される
ゲート絶縁層、204は水素化アモルファスシリコンa
−Siの真性半導体i層で形成された半導体層、205
は半導体層204とソース電極206およびドレイン電
極207との間で電子の移動をさせるa−Siのn層で
形成されるオーミックコンタクト層、217は、窒化シ
リコンSiNで形成される半導体層204の表面を覆う
保護層であり、保護層217には、半導体層204とn
層205との接続のためのコンタクトホールが設けられ
ている。ソース電極206およびドレイン電極207は
AlやCrで形成される。また光電変換素子100の上
部電極106とTFT200のソース電極206はAl
やCrの配線406で接続している。図から明らかなよ
うに各素子の層構成は同一であり同一絶縁基板1上に同
一材料で同時に成膜することができる。また、配線層も
各素子の電極と同時に形成することが可能である。図1
(b)において、100は図1(a)で示した光電変換
素子を記号化したものでUが上部電極106側、Bが下
部電極102側の電極を示している。120は検出部、
110は電源部であり、電源部110はU電極に正の電
位を与える正電源111、B電極と同じ電位であるGN
D電位を与えるための結線112で構成される。また、
図中210および211は図1(a)で示したTFTを
記号化したものでg、sおよびdがそれぞれゲート電極
202、ソース電極206およびドレイン電極207を
示している。図1(a)では代表してTFT200とし
1個のみ示しているが実際には図1(b)に示したよう
にTFT210とTFT211共に同一絶縁基板上に形
成している。それぞれのゲート電極は制御部130に接
続されており、この制御部130によりリフレッシュモ
ードではrefesh−TFT210、光電変換モード
ではread−TFT211がONするように制御され
ている。以下、図1,図2により本実施例の動作を説明
する。
Further, 202 is a gate electrode formed of Al, Cr or the like, 203 is a gate insulating layer formed of silicon nitride SiN, and 204 is hydrogenated amorphous silicon a.
A semiconductor layer formed of an intrinsic semiconductor i-layer of —Si, 205
Is an ohmic contact layer formed of an n-layer of a-Si for moving electrons between the semiconductor layer 204 and the source electrode 206 and the drain electrode 207, and 217 is a surface of the semiconductor layer 204 formed of silicon nitride SiN. The protective layer 217 covers the semiconductor layers 204 and n.
Contact holes are provided for connection to layer 205. The source electrode 206 and the drain electrode 207 are formed of Al or Cr. The upper electrode 106 of the photoelectric conversion element 100 and the source electrode 206 of the TFT 200 are made of Al.
And a wiring 406 of Cr. As is clear from the drawing, the layer structure of each element is the same, and the same material can be simultaneously formed on the same insulating substrate 1. Also, the wiring layer can be formed at the same time as the electrodes of each element. FIG.
In FIG. 1B, 100 is a symbolic representation of the photoelectric conversion element shown in FIG. 1A, where U is the upper electrode 106 side and B is the lower electrode 102 side electrode. 120 is a detection unit,
110 is a power supply unit, and the power supply unit 110 is a positive power supply 111 that gives a positive potential to the U electrode, and GN that has the same potential as the B electrode
It is composed of a connection 112 for giving a D potential. Also,
In the figure, 210 and 211 symbolize the TFT shown in FIG. 1A, and g, s and d indicate the gate electrode 202, the source electrode 206 and the drain electrode 207, respectively. Although only one TFT 200 is shown as a representative in FIG. 1A, both the TFT 210 and the TFT 211 are actually formed on the same insulating substrate as shown in FIG. 1B. Each gate electrode is connected to the control unit 130, and the control unit 130 controls the refresh-TFT 210 in the refresh mode and the read-TFT 211 in the photoelectric conversion mode to turn on. The operation of this embodiment will be described below with reference to FIGS.

【0021】図2(a),(b)はそれぞれ本実施例の
リフレッシュモードおよび光電変換モードの動作を示す
光電変換素子のエネルギバンド図で、図1(a)の下部
電極102から上部電極105までの各層の厚さ方向の
状態を表している。リフレッシュモードの図2(a)に
おいてU電極はB電極と同電位であるGND電位が与え
られているため、i層104と下部絶縁層107との界
面にある黒丸で示されたホールは拡散によりi層104
全体に分散する。同時にi層104と上部絶縁層117
との界面にある白丸で示された電子も同様にi層4全体
に分散される。この状態でホールと電子は、i層104
において再結合し、十分に長い時間この状態が続けばi
層104内のホールと電子は、消滅してi層104内に
は熱によって励起される微少な電子とホールのみとな
る。この状態で光電変換モードの図2(b)になるとU
電極はB電極に対して正の電位が与えられるためi層1
04中の微少なホールと電子は瞬時にそれぞれB電極、
U電極側に導かれ、i層104と下部絶縁層107との
界面、i層104と上部絶縁層117との界面に達す
る。しかし、B電極とU電極に存在する電子とホール
は、それぞれ下部絶縁層107と上部絶縁層117を通
過することができないためi層104に導かれることは
ない。この状態でi層104内に光が入射すると、光は
吸収され電子・ホール対が発生する。この電子は電界に
よりi層104内を移動し、上部絶縁層117との界面
に導かれ、同様にホールはi層104内を移動しi層1
04と下部絶縁層107との界面に達する。しかし、ホ
ール及び電子は上部及び下部絶縁層117,107内に
は移動できないため、ホールはi層104と下部絶縁層
107との界面に、また、電子はi層104と上部絶縁
層117との界面に留まるため、素子内の電気的中性を
保つため電流がB電極から検出部120に流れる。この
電流は光により発生した電子・ホール対に対応するた
め、入射した光に比例する。ある期間光電変換モードの
図2(b)を保った後、再びリフレッシュモードの図2
(a)の状態になると、i層104に留まっていたホー
ルと電子は前述のようにi層104内を分散し、同時に
このホールと電子に対応した電流が検出部120に流れ
る。このホールの量は光電変換モード期間に入射した光
の総量に対応し、検出部120に流れる電流は光の総量
に対応する。つまり、本実施例においての光電変換素子
100はリアルタイムに入射する光の量を出力すると同
時に、ある期間に入射した光の総量も出力することもで
きる。このことは本実施例の大きな特徴といえる。検出
部120は目的に応じてどちらか一方、もしくは両方を
検出すればよい。
2 (a) and 2 (b) are energy band diagrams of the photoelectric conversion element showing the operation in the refresh mode and the photoelectric conversion mode of this embodiment, respectively. The lower electrode 102 to the upper electrode 105 in FIG. 1 (a) are shown. Up to the state of each layer in the thickness direction. In FIG. 2A in the refresh mode, the U electrode is supplied with the GND potential which is the same potential as the B electrode, and therefore the holes indicated by black circles at the interface between the i layer 104 and the lower insulating layer 107 are diffused. i layer 104
Disperse throughout. At the same time, i layer 104 and upper insulating layer 117
Electrons indicated by white circles at the interface with and are also dispersed in the entire i layer 4. In this state, holes and electrons are generated in the i layer 104.
Recombine at, and if this condition persists for a long enough time i
The holes and electrons in the layer 104 disappear and only the minute electrons and holes that are thermally excited in the i-layer 104 become. In this state, when the photoelectric conversion mode shown in FIG.
Since the electrode is given a positive potential with respect to the B electrode, i layer 1
The small holes and electrons in 04 are B electrode,
It is guided to the U electrode side and reaches the interface between the i layer 104 and the lower insulating layer 107 and the interface between the i layer 104 and the upper insulating layer 117. However, electrons and holes existing in the B electrode and the U electrode cannot pass through the lower insulating layer 107 and the upper insulating layer 117, respectively, and thus are not guided to the i layer 104. When light enters the i-layer 104 in this state, the light is absorbed and electron-hole pairs are generated. These electrons move in the i-layer 104 by the electric field and are guided to the interface with the upper insulating layer 117, and similarly holes move in the i-layer 104 and move to the i-layer 1.
04 and the lower insulating layer 107. However, since holes and electrons cannot move into the upper and lower insulating layers 117 and 107, holes are at the interface between the i layer 104 and the lower insulating layer 107, and electrons are between the i layer 104 and the upper insulating layer 117. Since it stays at the interface, a current flows from the B electrode to the detection unit 120 in order to maintain electrical neutrality in the element. This current corresponds to the electron-hole pair generated by light and is therefore proportional to the incident light. After maintaining the photoelectric conversion mode of FIG. 2B for a certain period, the refresh mode of FIG.
In the state of (a), the holes and electrons remaining in the i layer 104 are dispersed in the i layer 104 as described above, and at the same time, currents corresponding to the holes and electrons flow to the detection unit 120. The amount of the holes corresponds to the total amount of light incident during the photoelectric conversion mode period, and the current flowing through the detection unit 120 corresponds to the total amount of light. That is, the photoelectric conversion element 100 in this embodiment can output the amount of light that is incident in real time, and at the same time, can output the total amount of light that is incident during a certain period. This can be said to be a major feature of this embodiment. The detection unit 120 may detect either one or both depending on the purpose.

【0022】ここで、図1,図2および図3を用いて、
本実施例の検出部120の動作について説明する。図3
は図1の光電変換装置における動作のタイミングチャー
トである。図3中VUBは光電変換素子100のB電極に
対するU電極の電位であり、Pは光の入射の状態を示
し、ONで光が入射の状態、OFFで光の入射がない、
つまりダーク状態を示している。Isは検出部120に
流れ込む電流を示し、横軸方向は時間の経過を示す。始
めにrefresh−TFT210およびread−T
FT211が共にOFFの状態から制御部130により
refresh−TFT210がONになるとリフレッ
シュモードに入り、VUBはGND電位である0Vとなり
図2(a)のようにi層4内に電子とホールが拡散する
と同時に再結合されるため電荷の動きにともない検出部
120には図3Eで示される負の突入電流Eが流れる。
その後リフレッシュモードは終了しrefresh−T
FT210がOFFと同時にread−TFT211が
ONに制御されるとVUBは正電圧となり光電変換素子内
の等価容量を充電する正の突入電流E′が流れ光電変換
モードにはいる。この時光が入射されているとAで示さ
れる光電流Aが流れる。もし同様な動作でダーク状態で
あればA′で示されるように電流は流れない。よって光
電流Aを直接、もしくは一定の期間光電流Aを積分すれ
ば光の入射を検出できる。また、Aの状態からread
−TFT211をOFFと同時に、refresh−T
FT210がONに制御されると突入電流Bが流れる。
これは直前の光電変換モード期間における光の入射の総
量に反映された量になり、この突入電流Bを積分もしく
は積分相当の値を得れば光の入射を検出できる。直前の
光電変換モードで光が入射していなければ突入電流は
B′のように小さくなり、その差を検出すれば光の入射
を検出できる。また前述の突入電流EやE′はおよそ突
入電流B′と等しいため、突入電流Bからこれを差し引
いてもよい。
Here, referring to FIGS. 1, 2 and 3,
The operation of the detection unit 120 of this embodiment will be described. FIG.
3 is a timing chart of the operation of the photoelectric conversion device of FIG. In FIG. 3, V UB is the potential of the U electrode with respect to the B electrode of the photoelectric conversion element 100, P indicates the state of incident light, ON is the state of incident light, OFF is no incident of light,
That is, it shows a dark state. Is represents the current flowing into the detection unit 120, and the horizontal axis direction represents the passage of time. First, the refresh-TFT 210 and the read-T
When the refresh-TFT 210 is turned ON by the control unit 130 from the state where both FT211 are OFF, the refresh mode is entered, V UB becomes GND potential 0 V, and electrons and holes diffuse in the i layer 4 as shown in FIG. 2 (a). At the same time, since they are recombined, a negative rush current E shown in FIG.
After that, the refresh mode ends and the refresh-T
When the FT 210 is turned off and the read-TFT 211 is turned on at the same time, V UB becomes a positive voltage, and a positive inrush current E ′ that charges the equivalent capacitance in the photoelectric conversion element flows to enter the photoelectric conversion mode. At this time, when light is incident, a photocurrent A indicated by A flows. If the same operation is performed in the dark state, no current flows as indicated by A '. Therefore, the incident light can be detected by directly integrating the photocurrent A or the photocurrent A for a certain period. In addition, read from the state of A
-At the same time as turning off the TFT 211, the refresh-T
When the FT 210 is controlled to be ON, the inrush current B flows.
This is an amount reflected in the total amount of light incident in the immediately preceding photoelectric conversion mode period, and the light incident can be detected by integrating this rush current B or obtaining a value corresponding to the integral. If no light is incident in the immediately preceding photoelectric conversion mode, the inrush current becomes small as indicated by B ', and the incident light can be detected by detecting the difference. Since the inrush currents E and E ′ described above are approximately equal to the inrush current B ′, they may be subtracted from the inrush current B.

【0023】また、さらに同じ光電変換モード期間であ
っても光の入射の状態が変化すれば、C,C′のように
Isは変化する。これを検出しても光の入射状態を検出
できる。つまり、必ずしも検出機会ごとに毎回リフレッ
シュモードにする必要はないことを示している。
Further, if the state of incident light changes even in the same photoelectric conversion mode period, Is changes like C and C '. Even if this is detected, the incident state of light can be detected. That is, it is not always necessary to set the refresh mode for each detection opportunity.

【0024】しかしながら、何らかの理由により光電変
換モードの期間が長くなったり、入射する光の照度が強
い場合、Dのように光の入射があるにもかかわらず電流
が流れないことがある。これは図2(c)のように、i
層104内にホールおよび電子が多数留まり、このホー
ルおよび電子のためi層104内の電界が小さくなり、
発生した電子がi層104と上部絶縁層117との界面
に導かれなくなりi層104内のホールと再結合してし
まうからである。この状態で光の入射の状態が変化する
と、電流が不安定に流れることもあるが、再びリフレッ
シュモードにすればi層104内のホールと電子は消滅
し、次の光電変換モードではA″のようにAと等しい電
流が得られ、これは本実施例の特徴でもある。
However, if the period of the photoelectric conversion mode is long for some reason or the illuminance of the incident light is strong, the current may not flow although the light is incident as in D. This is i, as shown in FIG.
Many holes and electrons are retained in the layer 104, and the electric field in the i layer 104 is reduced due to the holes and electrons.
This is because the generated electrons are not guided to the interface between the i layer 104 and the upper insulating layer 117 and are recombined with the holes in the i layer 104. When the light incident state changes in this state, the current may flow unstablely, but if the refresh mode is set again, the holes and electrons in the i layer 104 disappear, and in the next photoelectric conversion mode, A ″ Thus, a current equal to A is obtained, which is also a feature of this embodiment.

【0025】以上の説明において、入射光は一定で説明
したが、入射光の強弱によりA,B,Cの電流は共に連
続で変化し、入射光の有無の検出に限らず、強弱につい
ても定量的に検出できることは言うまでもない。
In the above description, the incident light was explained as being constant, but the currents A, B, and C all change continuously depending on the intensity of the incident light, and the intensity of the incident light is not limited to the detection, and the intensity is also quantified. Needless to say, it can be detected automatically.

【0026】また、前述の説明において、リフレッシュ
モードでi層104内のホールと電子を消滅させる場
合、全てのホールと電子を消滅させるのが理想である
が、一部のホールを消滅させるだけでも効果はあり、光
電流であるAもしくはCにおいて全てを消滅させた場合
と値は変わらず、問題はない。また、常に一定量が残る
ように消滅させれば、Bの電流によっても光の量を定量
的に検出することができる。つまり、次の光電変換モー
ドでの検出機会において電流値がDの状態、すなわち図
2(c)の状態になっていなければよく、リフレッシュ
モードでのVUBの電圧、リフレッシュモードの期間を決
めればよい。また、さらにリフレッシュモードにおい
て、VUBの電圧は0Vに限定されるものでもない。ホー
ルと電子が多数i層104に留まっている場合には例え
UBが正の電圧であってもi層内の電界はホールをU電
極側また電子をB電極側に導く方向に加わり、電子およ
びホールはi層4内に分散し、消滅させることができ
る。また、VUBを負電圧に適宜設定することにより、電
子とホールのi層4内への分散を促す方向に電界が加わ
り、電子とホールの消滅速度を速くすることもできる。
Further, in the above description, when the holes and electrons in the i layer 104 are to be erased in the refresh mode, it is ideal that all the holes and electrons are eliminated, but even if only some holes are eliminated. There is an effect, and the value is the same as when all of the photocurrents A or C are extinguished, and there is no problem. Further, if the light is made to disappear so that a constant amount always remains, the amount of light can be quantitatively detected also by the current of B. That is, it is sufficient if the current value is not in the state of D, that is, the state of FIG. 2C at the next detection opportunity in the photoelectric conversion mode, and if the voltage of V UB in the refresh mode and the period of the refresh mode are determined. Good. Further, in the refresh mode, the voltage of V UB is not limited to 0V. When a large number of holes and electrons remain in the i layer 104, even if V UB is a positive voltage, the electric field in the i layer is applied in the direction of guiding holes to the U electrode side and electrons to the B electrode side. And the holes can be dispersed in the i-layer 4 and disappear. Further, by appropriately setting V UB to a negative voltage, an electric field is applied in a direction that promotes dispersion of electrons and holes in the i-layer 4, and the annihilation speed of electrons and holes can be increased.

【0027】図7(a)及び図7(b)は、リフレッシ
ュモードにおけるVUBの電圧が正の電圧の場合及び負の
電圧の場合、それぞれについての動作を示す光電変換素
子部のエネルギーバンド図であり、U電極及びB電極に
かかる電位関係を除き図2と同様である。
7 (a) and 7 (b) are energy band diagrams of the photoelectric conversion element section showing the operation when the voltage V UB in the refresh mode is a positive voltage and a negative voltage, respectively. 2 and is the same as FIG. 2 except for the potential relationship applied to the U electrode and the B electrode.

【0028】図2(c)で示した様に、光電変換モード
において、i層104内に電子及びホールが多数留ま
り、i層104内の電界が小さく光の入射があるにもか
かわらず電流が流れない状態で、図7(a)の様にVUB
の電圧を光電変換モードの時よりも小さくする、即ちV
UBの電圧が正の場合のリフレッシュモードにおいて、例
えVUBの電圧が0Vにならなくとも、それぞれの界面に
留まったi層104内の電子とホールは図7(a)中図
示のA部の電子及びB部のホールを除き、i層104の
中央側へ移動する。更にi層104の中央付近では電子
とホールの再結合が行われ、十分に長い時間この状態が
続けばi層104内の電子とホールはA部の電子及びB
部のホールを除き再結合によって消滅する。この状態で
UBの電圧を大きく、即ち、図2(b)のように光電変
換モードにすれば、光の入射に応じた光電流を検出する
ことができることは明らかである。この場合、リフレッ
シュモード及び光電変換モードにおいて、U電極側の上
部絶縁層117とi層104との界面である図7(a)
中図示のA部には電子が常に留まり、又同様にB電極側
の下部絶縁層107とi層104との界面である図7
(a)中図示のB部にはホールが常に留まっている。こ
のことは、リフレッシュモードと光電変換モードの切り
換えにおける遅い過渡応答の原因となる界面準位の状態
変化による悪影響が見られず、光応答の速い光電変換装
置が実現できる効果がある。
As shown in FIG. 2C, in the photoelectric conversion mode, a large number of electrons and holes remain in the i-layer 104, the electric field in the i-layer 104 is small, and the current does not flow even though light is incident. With no flow, V UB as shown in Fig. 7 (a)
Voltage is made smaller than that in the photoelectric conversion mode, that is, V
In the refresh mode when the voltage of UB is positive, even if the voltage of V UB does not become 0V, the electrons and holes in the i layer 104 remaining at the respective interfaces are in the A portion shown in FIG. 7A. It moves to the center side of the i-layer 104 except for the electrons and the holes in the B part. Further, electrons and holes are recombined near the center of the i-layer 104, and if this state continues for a sufficiently long time, the electrons and holes in the i-layer 104 are the electrons in the A portion and the B
Excludes by recombination except for some holes. In this state, if the voltage of V UB is increased, that is, the photoelectric conversion mode is set as shown in FIG. 2B, it is apparent that the photocurrent corresponding to the incident light can be detected. In this case, in the refresh mode and the photoelectric conversion mode, the interface between the upper insulating layer 117 on the U electrode side and the i layer 104 is shown in FIG.
Electrons always stay in the area A in the middle of the figure, and similarly, it is the interface between the lower insulating layer 107 and the i layer 104 on the side of the B electrode.
A hole is always retained in the portion B shown in (a). This has an effect that a photoelectric conversion device having a fast optical response can be realized without adverse effects due to a change in the state of the interface state that causes a slow transient response in switching between the refresh mode and the photoelectric conversion mode.

【0029】また、図7(b)の様にリフレッシュモー
ドにおいて、VUBの電圧を負の電圧となる様に電圧を印
加すると、図7(b)中図示の太矢印A´の示す方向に
ホールと電子がそれぞれ移動する方向に電界がi層10
4内に加わり、電子とホールはより速くi層4全体に分
散し、i層104においてホールと電子を再結合(図7
(b)中の矢印B´)させ消滅させることができる。こ
の場合、i層104内でのホールと電子の移動は熱拡散
のみならず電界によって積極的に行われている為、速く
移動し、ホールと電子の消滅を速くすることができ、リ
フレッシュモードの時間を短縮できる効果がある。
Further, in the refresh mode as shown in FIG. 7B, when a voltage is applied so that the voltage of V UB becomes a negative voltage, in the direction shown by the thick arrow A ′ in FIG. 7B. An electric field is applied to the i-layer 10 in the directions in which holes and electrons move.
4, the electrons and holes disperse more quickly throughout the i-layer 4 and recombine the holes and electrons in the i-layer 104 (FIG.
The arrow B ′ in (b) can be made to disappear. In this case, the movement of holes and electrons in the i-layer 104 is positively performed not only by thermal diffusion but also by an electric field, so that the i-layer 104 can move faster and the holes and electrons can disappear more quickly. This has the effect of shortening the time.

【0030】図4(a),(b),(c),(d)はそ
れぞれ検出部の構成を示したものである。121は電流
Ampで代表される電流計、122は電圧計、123は
抵抗器、124はコンデンサ、125はスイッチ素子、
126はオペアンプである。図4(a)は直接電流を検
出するもので、電流計121の出力は電圧や増幅された
電流である。図4(b)は電流を抵抗器123に流して
電圧を電圧計122で検出している。図4(c)は電荷
をコンデンサ124に蓄積し、その電圧を電圧計122
で検出している。図4(d)はオペアンプ126により
電流の積分値を電圧として検出している。図4(c),
(d)においてスイッチ素子125は毎回の検出に対し
て初期値を与える役割をし、検出の方法によっては高抵
抗の抵抗器に置き換えることも可能である。電流計や電
流計はトランジスタやこれを組み合わせたオペアンプ、
抵抗、コンデンサ等で構成し、高速で動作するものを使
用することができ、これら電流計、電圧計自身に積分機
能や引き算機能を含むこともできる。検出部はこれに4
種に限定するものでなく、電流もしくは電荷を直接もし
くは積分値を検出できればよく、電流もしくは電圧値を
検出する検出器と抵抗器、コンデンサ、スイッチ素子を
組み合わせ、複数の光電変換素子を同時もしくは順次出
力するように構成することもできる。ラインセンサやエ
リアセンサを構成する場合は電源部の配線やスイッチ素
子と組合わせて1000個以上の光電変換素子の電位を
制御し、また検出する。この場合、スイッチ素子やコン
デンサ、抵抗の一部は光電変換素子と同一基板上に構成
するとSN比や、コスト面で有利である。この場合、本
実施例の光電変換素子は代表的なスイッチ素子であるT
FTと下部電極からi層間の層構成が同一膜構成のた
め、簡易なプロセスで同時に形成することが可能であり
低コストの高SN比の光電変換装置が実現できる。 〔実施例2〕図5は本発明の光電変換装置の第二の実施
例を示す回路図である。なお、図1(b)と同一部分に
は同一符号を付している。光電変換素子100およびT
FT220〜222の層構成については図1(a)と同
一である。
4 (a), (b), (c), and (d) show the structure of the detection section, respectively. 121 is an ammeter represented by current Amp, 122 is a voltmeter, 123 is a resistor, 124 is a capacitor, 125 is a switch element,
Reference numeral 126 is an operational amplifier. FIG. 4A is for directly detecting the current, and the output of the ammeter 121 is the voltage or the amplified current. In FIG. 4B, a current is passed through the resistor 123 and the voltage is detected by the voltmeter 122. In FIG. 4C, electric charge is accumulated in the capacitor 124 and the voltage is stored in the voltmeter 122.
Is detected in. In FIG. 4D, the integrated value of the current is detected as a voltage by the operational amplifier 126. FIG. 4 (c),
In (d), the switch element 125 plays a role of giving an initial value to each detection, and it may be replaced with a high resistance resistor depending on the detection method. Ammeters and ammeters are transistors and operational amplifiers that combine them.
It is possible to use a resistor, a capacitor, and the like that operate at high speed, and these ammeters and voltmeters themselves may include an integration function and a subtraction function. The detection unit has 4
It is not limited to the kind, but it is sufficient if current or charge can be detected directly or the integrated value can be detected.A detector for detecting the current or voltage value and a resistor, capacitor, or switch element are combined, and a plurality of photoelectric conversion elements are simultaneously or sequentially arranged. It can also be configured to output. When configuring a line sensor or an area sensor, the potentials of 1000 or more photoelectric conversion elements are controlled and detected in combination with the wiring of the power supply section and the switch elements. In this case, it is advantageous in terms of SN ratio and cost if the switch element, the capacitor, and a part of the resistor are formed on the same substrate as the photoelectric conversion element. In this case, the photoelectric conversion element of this embodiment is a typical switch element T
Since the layer structure between the FT and the lower electrode is the same film structure between the i layers, they can be simultaneously formed by a simple process, and a low cost photoelectric conversion device with a high SN ratio can be realized. [Embodiment 2] FIG. 5 is a circuit diagram showing a second embodiment of the photoelectric conversion device of the present invention. The same parts as those in FIG. 1B are designated by the same reference numerals. Photoelectric conversion element 100 and T
The layer structure of the FTs 220 to 222 is the same as that in FIG.

【0031】図5に示される様に、本実施例において
は、容量素子であるコンデンサ300が光電変換素子1
00のB電極とGND電位との間に接続しており、ま
た、114はU電極に正の電位を与える電源VU 、11
5は光電変換素子のリフレッシュモードにおいてB電極
に所定の電位を与える電源VB である。この時電源11
5は電源114と同等もしくは低電圧に設定されてい
る。各TFT220〜222のゲート電極はそれぞれ制
御部131〜133でON/OFFを制御されている。
破線で囲まれている部分が検出部であり、以下述べるよ
うに光電変換素子100に入射する光を検出している。
As shown in FIG. 5, in this embodiment, the capacitor 300, which is a capacitive element, is the photoelectric conversion element 1.
00 is connected between the B electrode and the GND potential, and 114 is a power supply V U , 11 for applying a positive potential to the U electrode.
Reference numeral 5 is a power source V B that applies a predetermined potential to the B electrode in the refresh mode of the photoelectric conversion element. Power supply 11 at this time
5 is set equal to or lower than the power source 114. The ON / OFF states of the gate electrodes of the TFTs 220 to 222 are controlled by the control units 131 to 133, respectively.
The part surrounded by the broken line is the detection part, and detects the light incident on the photoelectric conversion element 100 as described below.

【0032】本実施例では細かく4つのモードを持ち、
それぞれ光電変換素子リフレッシュモード、B電極
初期化モード、蓄積モード、検出モードである。
の光電変換素子リフレッシュモードは第一の実施例のリ
フレッシュモードと、また、、のB電極初期化モ
ード、蓄積モード、検出モードは第一の実施例の光電変
換モードと対応し、光電変換素子100の各層には同じ
方向に電界が加わっており、光電変換素子100の動作
は基本的に同じである。以下各モードについて順次説明
する。3つのTFT220〜222がOFF後、光電変
換素子リフレッシュモードでは制御部131によりT
FT220がONし、電源115によってB電極には電
位VB が与えられる。U電極には電源114により正の
電位VUが与えられており、つまり、U電極のB電極の
電位に対しての電位VUBは(VU−VB )が与えられた
ことになる。すると光電変換素子100内のホールと電
子は消滅し、リフレッシュされる。次にTFT220が
OFF後、制御部132によりTFT221がONし、
B電極初期化モードに移行し、B電極はGND電位が
与えられる。この時VUBは正の電圧になり、光電変換素
子100は突入電流が流れた後光電変換モードになる。
次にTFT221はOFFし、B電極は直流的にオープ
ンになる。しかし、コンデンサ300により電位は保た
れる。ここで光電変換素子100に光が入射していると
対応する電流がB電極から流れ出し、B電極の電位は上
昇する。つまり、コンデンサ300に光の入射情報が電
荷として蓄積される。一定の蓄積時間後制御部133に
よりTFT222がONし、検出モードに移行する。
この時コンデンサ300に蓄積された電荷はTFT22
2を通してオペアンプ126側に流れるが、この電荷は
蓄積モードで光電変換素子100から流れ出た電流の積
分値に対応し、つまり光の入射の総量としてオペアンプ
126、コンデンサ124およびスイッチ素子125で
構成された積分器により検出される。この積分器は検出
モードに移行する前に図示していない制御部によりス
イッチ素子125をONしコンデンサ124を放電し初
期化しておく。さらに、TFT222がOFF後、制御
部131によりTFT220が再びONし、以下動作が
繰り返される。
This embodiment has four modes in detail,
The photoelectric conversion element refresh mode, the B electrode initialization mode, the accumulation mode, and the detection mode, respectively.
The photoelectric conversion element refresh mode of 1 corresponds to the refresh mode of the first embodiment, and the B electrode initialization mode, storage mode, and detection mode of 2 correspond to the photoelectric conversion mode of the first embodiment. An electric field is applied to each layer in the same direction, and the operation of the photoelectric conversion element 100 is basically the same. Each mode will be sequentially described below. After the three TFTs 220 to 222 are turned off, in the photoelectric conversion element refresh mode, the control unit 131 causes T
The FT 220 is turned on, and the power supply 115 applies the potential V B to the B electrode. A positive potential V U is applied to the U electrode by the power supply 114, that is, the potential V UB of the U electrode with respect to the potential of the B electrode is (V U −V B ). Then, the holes and electrons in the photoelectric conversion element 100 disappear and are refreshed. Next, after the TFT 220 is turned off, the control unit 132 turns on the TFT 221.
The B electrode initialization mode is entered, and the B electrode is given a GND potential. At this time, V UB becomes a positive voltage, and the photoelectric conversion element 100 enters the photoelectric conversion mode after the inrush current flows.
Next, the TFT 221 is turned off and the B electrode is opened in terms of direct current. However, the capacitor 300 maintains the potential. Here, when light is incident on the photoelectric conversion element 100, a corresponding current flows out from the B electrode, and the potential of the B electrode rises. That is, the incident information of light is accumulated in the capacitor 300 as electric charges. After a certain accumulation time, the control unit 133 turns on the TFT 222 to shift to the detection mode.
At this time, the charge accumulated in the capacitor 300 is the TFT 22.
2 flows to the side of the operational amplifier 126 through 2, and this charge corresponds to the integrated value of the current flowing out of the photoelectric conversion element 100 in the accumulation mode, that is, is composed of the operational amplifier 126, the capacitor 124, and the switch element 125 as the total amount of incident light. It is detected by the integrator. This integrator is initialized by switching on the switch element 125 and discharging the capacitor 124 by a control unit (not shown) before shifting to the detection mode. Further, after turning off the TFT 222, the control unit 131 turns on the TFT 220 again, and the following operation is repeated.

【0033】以上本実施例の特徴は簡単な素子の組み合
わせで、一定な長時間の蓄積時間に流れた電流の積分値
が、検出モードの短期間に得られるところにあり、高コ
ストであるオペアンプの負荷が軽く複数の光電変換素子
をもつ高SN比の光電変換装置が低コストで構成できる
ことを示している。本実施例の光電変換素子の動作は基
本的に第一の実施例と等しいが、異なる点は光電変換モ
ード中にB電位の電位が上昇し、VUBが低下することで
ある。このことは少ない光の入射量で図2の(c)で示
す状態になりやすく、正常動作における入射光量の制限
に成り得るが、これはコンデンサ300を十分に大きく
することで改善できる。逆に少ない光の検出でよい場合
は積極的な素子としてコンデンサ300を構成しなくて
も点線で示した光電変換素子100の持つ浮遊容量Cs
が容量素子として働き動作可能である。この浮遊容量C
sは図1(a)で示した光電変換素子100の上部電極
の不透明電極106の面積により調整することができ
る。
As described above, the feature of the present embodiment is a high cost operational amplifier, in which the integrated value of the current flowing during a constant long storage time can be obtained in a short period of the detection mode by a simple combination of elements. It is shown that the photoelectric conversion device having a high SN ratio, which has a light load and a plurality of photoelectric conversion elements, can be constructed at low cost. The operation of the photoelectric conversion element of this embodiment is basically the same as that of the first embodiment, but the difference is that the potential of B potential increases and V UB decreases during the photoelectric conversion mode. This is likely to result in the state shown in FIG. 2C with a small amount of incident light, which may limit the amount of incident light in normal operation, but this can be improved by making the capacitor 300 sufficiently large. On the contrary, when only a small amount of light needs to be detected, the stray capacitance Cs of the photoelectric conversion element 100 indicated by the dotted line does not have to be formed as the capacitor 300 as an active element.
Can operate as a capacitive element. This stray capacitance C
s can be adjusted by the area of the opaque electrode 106 of the upper electrode of the photoelectric conversion element 100 shown in FIG.

【0034】図6(a)に図5で示した光電変換装置の
平面図、図6(b)に図6(a)の平面図で図示したA
−B間の断面図を示す。図6(a)において、詳細に図
示できない部分は図5と同じ記号で示している。100
は光電変換素子、220〜222はTFTであり半導体
層とオーミックコンタクト層を介した主電極との接続は
保護層に形成されたコンタクトホール410を介し結ば
れている。300はコンデンサ、402並びに406は
各素子を電気的に結ぶ配線でありコンタクトホール40
8を介して接続されている。図6(b)において412
並びに416は他の構成部と結ぶ配線である。
6A is a plan view of the photoelectric conversion device shown in FIG. 5, and FIG. 6B is a plan view of FIG. 6A.
The sectional view between -B is shown. In FIG. 6A, parts that cannot be shown in detail are indicated by the same symbols as in FIG. 100
Is a photoelectric conversion element, and 220 to 222 are TFTs, and the connection between the semiconductor layer and the main electrode via the ohmic contact layer is connected through a contact hole 410 formed in the protective layer. Reference numeral 300 is a capacitor, and reference numerals 402 and 406 are wirings that electrically connect the respective elements.
8 are connected. 412 in FIG.
A reference numeral 416 is a wiring connecting to other components.

【0035】尚、光電変換素子100、TFT220〜
222は、第1の実施例の図1(a)と同一の層構成で
ある。また、本実施例に用いたコンデンサ300の層構
成を図6(c)に示す。
The photoelectric conversion element 100 and the TFT 220-
222 has the same layer configuration as that of FIG. 1A of the first embodiment. The layer structure of the capacitor 300 used in this example is shown in FIG.

【0036】本実施例に用いたコンデンサ300は図6
(c)に示す様に、302はAlやCr等で形成される
コンデンサの下部電極、307は窒化シリコンSiNで
形成される下部絶縁層、304は水素化アモルファスシ
リコンa−Siの真性半導体i層で形成された半導体
層、317は、窒化シリコンSiNで形成される上部絶
縁層、305および306は上部電極層であり、305
はa−Siのn層で形成される透明電極部、306はA
lやCrで形成される不透明電極部である。ここで下部
絶縁層307/半導体層304/上部絶縁層317はコ
ンデンサ300の中間層として働き、上部及び下部絶縁
層307,317を含んでいるためリークの少ない良好
なコンデンサが形成されている。また図6(a)および
(b)に示す様に光電変換素子100の下部電極2とコ
ンデンサの下部電極302はAlやCrの配線402で
接続している。
The capacitor 300 used in this embodiment is shown in FIG.
As shown in (c), 302 is a lower electrode of a capacitor formed of Al, Cr or the like, 307 is a lower insulating layer formed of silicon nitride SiN, 304 is an intrinsic semiconductor i layer of hydrogenated amorphous silicon a-Si. , 317 is an upper insulating layer formed of silicon nitride SiN, 305 and 306 are upper electrode layers, and 305 is an upper electrode layer.
Is a transparent electrode portion formed of an n-layer of a-Si, and 306 is A
It is an opaque electrode portion formed of 1 or Cr. Here, the lower insulating layer 307 / semiconductor layer 304 / upper insulating layer 317 acts as an intermediate layer of the capacitor 300 and includes the upper and lower insulating layers 307 and 317, so that a good capacitor with less leakage is formed. Further, as shown in FIGS. 6A and 6B, the lower electrode 2 of the photoelectric conversion element 100 and the lower electrode 302 of the capacitor are connected by the wiring 402 of Al or Cr.

【0037】図6(c)および図1(a)から明らかな
ように本実施例に用いた各素子の層構成は同一であり同
一絶縁基板1上に同一材料で同時に成膜することがで
き、また配線層も各素子の電極と同時に形成することが
可能であり、共通の膜で構成することにより簡易的なプ
ロセスで形成している。
As is apparent from FIGS. 6 (c) and 1 (a), the layer structure of each element used in this embodiment is the same, and the same material can be simultaneously formed on the same insulating substrate 1. Also, the wiring layer can be formed at the same time as the electrodes of the respective elements, and the wiring layer is formed by a simple process by using a common film.

【0038】次に、図6(a),(b)を用いて、本実
施例の各素子の形成方法について説明する。
Next, a method of forming each element of this embodiment will be described with reference to FIGS.

【0039】まず、絶縁材料であるガラス基板1上にス
パッタ等により下部メタル層2としてCrを約500オ
ングストローム堆積させ、その後フォトリソグラフィに
よりパターニングし不必要なエリアをエッチングする。
これにより光電変換素子100の下部電極、TFT22
0〜222のゲート電極、コンデンサ300の下部電
極、および下部電極402と412が形成される。
First, about 500 angstroms of Cr is deposited as the lower metal layer 2 on the glass substrate 1 which is an insulating material by sputtering or the like, and then patterning is performed by photolithography to etch unnecessary areas.
As a result, the lower electrode of the photoelectric conversion element 100, the TFT 22
Gate electrodes 0 to 222, a lower electrode of the capacitor 300, and lower electrodes 402 and 412 are formed.

【0040】次に、CVD法により同一真空内でSiN
(7)/i(4)/SiN(17)層をそれぞれ約20
00/5000/2000オングストローム堆積する。
これら各層は光電変換素子100の下部絶縁層/光電変
換半導体層/上部絶縁層、TFT220〜222のゲー
ト絶縁膜/半導体層/保護層、およびコンデンサ300
の中間層となる。また、上下配線のクロス部絶縁層とし
ても使われる。各層の厚さはこれらに限らず光電変換装
置として使用する電圧、電流、電荷、入射光量等により
最適に設計するが、少なくともSiNは電子とホールが
通過できず、また、TFTのゲート絶縁膜として機能が
できる500オングストローム以上が望ましい。
Next, SiN is formed by the CVD method in the same vacuum.
Each of (7) / i (4) / SiN (17) layers is about 20
00/5000/2000 Angstrom deposited.
These layers are the lower insulating layer / photoelectric conversion semiconductor layer / upper insulating layer of the photoelectric conversion element 100, the gate insulating film / semiconductor layer / protective layer of the TFTs 220 to 222, and the capacitor 300.
Will be the middle layer of. It is also used as a cross insulation layer for upper and lower wiring. The thickness of each layer is not limited to these, and is optimally designed according to the voltage, current, charge, incident light amount, etc. used as a photoelectric conversion device, but at least SiN cannot pass electrons and holes, and as a gate insulating film of a TFT. It is preferable that the thickness is 500 angstroms or more so that it can function.

【0041】各層堆積後、SiN17のコンタクトホー
ル、410になるエリアをエッチングし、その後、CV
D法によりn層5を500オングストローム堆積させ、
続いて、不要な部分のn層5をフォトリソグラフィによ
りパターニングし、エッチング除去し、更にコンタクト
ホール408になるエリアのSiN(7)/i(4)/
SiN(17)をエッチング除去する。これにより、光
電変換素子100の上部の透明電極部、TFT200〜
222のオーミックコンタクト層、コンデンサ300の
中間層・上部電極の透明電極部、およびコンタクトホー
ル408が形成され、TFT220〜222の半導体層
とオーミックコンタクト層はコンタクトホール410を
介して接続される。
After depositing each layer, the contact hole of SiN 17 and the area to be 410 are etched, and then CV is applied.
N layer 5 is deposited to 500 angstrom by D method,
Subsequently, the n layer 5 in the unnecessary portion is patterned by photolithography, removed by etching, and further SiN (7) / i (4) / in the area to be the contact hole 408.
SiN (17) is removed by etching. As a result, the transparent electrode portion on the upper part of the photoelectric conversion element 100, the TFT 200 to.
The ohmic contact layer 222, the transparent electrode portion of the intermediate electrode / upper electrode of the capacitor 300, and the contact hole 408 are formed, and the semiconductor layers of the TFTs 220 to 222 and the ohmic contact layer are connected via the contact hole 410.

【0042】次に上部メタル層6をスパッタ等で約1
0,000オングストローム堆積させる。さらに上部メ
タル層6をフォトリソグラフィによりパターニングし不
必要なエリアをエッチングし光電変換素子100の上部
電極の不透明電極部、TFT220〜222の主電極で
あるソース電極並びにドレイン電極、コンデンサ300
の上部電極である不透明電極部、および上部配線406
と416が形成される。同時にコンタクトホール408
では、下部配線402と上部配線406とが接続されて
いる。
Next, the upper metal layer 6 is sputtered to about 1
Deposit 10,000 Angstroms. Further, the upper metal layer 6 is patterned by photolithography to etch unnecessary areas, and the opaque electrode portion of the upper electrode of the photoelectric conversion element 100, the source and drain electrodes which are the main electrodes of the TFTs 220 to 222, and the capacitor 300.
Opaque electrode portion which is the upper electrode of the
And 416 are formed. Contact hole 408 at the same time
In, the lower wiring 402 and the upper wiring 406 are connected.

【0043】また、さらに不必要なSiN(7)/i
(4)/SiN(17)層をエッチングし各素子が分離
される。これで光電変換素子100、TFT220〜2
22、下部配線402,412、上部配線406,41
6、およびコンタクトホール408,410が完成す
る。また、図示はしていないが耐久性を向上させるため
通常各素子の上部をSiN等のパッシベーション膜で覆
う。
Further, unnecessary SiN (7) / i
The (4) / SiN (17) layer is etched to separate each element. With this, the photoelectric conversion element 100 and the TFTs 220 to 2
22, lower wirings 402 and 412, upper wirings 406 and 41
6 and contact holes 408 and 410 are completed. Although not shown, the upper portion of each element is usually covered with a passivation film such as SiN in order to improve durability.

【0044】以上の説明の通り本実施例では光電変換素
子100、TFT220〜222、コンデンサ300、
および配線部400とが、同時に堆積された共通の下部
メタル層2、SiN(7)/i(4)/SiN(17)
層、n層5および上部メタル層6と各層のエッチングの
みで形成することができる。また光電変換素子100内
に注入阻止層がなく、かつ、同一真空内で形成できる。
さらにTFTの特性上重要なゲート絶縁膜/i層界面も
同一真空内で形成でき、また、本実施例のTFTは、ゲ
ート絶縁膜,半導体層と同一真空内で形成される、光電
変換素子の上部絶縁層と同一材料同一膜厚のSiN17
で保護層を形成することにより、TFTのチャネルに相
当する半導体表面を露出させることなく各素子および配
線の形成ができ、工程途中の種々のダメージや汚染等の
影響を受けることなく、常に安定した特性のTFTが得
られる。
As described above, in this embodiment, the photoelectric conversion element 100, the TFTs 220 to 222, the capacitor 300,
And the wiring part 400, the common lower metal layer 2 and SiN (7) / i (4) / SiN (17) which are simultaneously deposited.
It can be formed only by etching the layers, the n-layer 5, the upper metal layer 6 and each layer. Further, the photoelectric conversion element 100 does not have an injection blocking layer and can be formed in the same vacuum.
Further, the gate insulating film / i layer interface, which is important in the characteristics of the TFT, can be formed in the same vacuum, and the TFT of this embodiment is formed in the same vacuum as the gate insulating film and the semiconductor layer. SiN17 having the same material and thickness as the upper insulating layer
By forming the protective layer with, each element and wiring can be formed without exposing the semiconductor surface corresponding to the channel of the TFT, and it is always stable without being affected by various damages and contamination during the process. A characteristic TFT can be obtained.

【0045】またさらにコンデンサ300の中間層が熱
によるリークの少ない絶縁層を含んでいるため良好な特
性のコンデンサが形成される。このように本実施例は低
コストで高性能の光電変換装置の生産を可能としてい
る。
Furthermore, since the intermediate layer of the capacitor 300 includes an insulating layer which is less likely to leak due to heat, a capacitor having good characteristics is formed. As described above, this embodiment makes it possible to produce a high-performance photoelectric conversion device at low cost.

【0046】以上の説明から明らかなように、光電変換
素子は第一の実施例や第二の実施例で示したものに限定
するものではない。つまり第一の電極層、ホールおよび
電子の移動を阻止する第一の絶縁層、光電変換半導体
層、ホールおよび電子の移動を阻止する第二の絶縁層、
第二の電極層があればよい。さらに光電変換半導体は光
が入射して電子、ホール対を発生する光電変換機能をも
っていればよい。層構成も一層でなく多層で構成してい
てもよく、また連続的に特性が変化していてもよい。
As is clear from the above description, the photoelectric conversion element is not limited to those shown in the first and second embodiments. That is, the first electrode layer, the first insulating layer that blocks the movement of holes and electrons, the photoelectric conversion semiconductor layer, the second insulating layer that blocks the movement of holes and electrons,
It suffices if there is a second electrode layer. Further, the photoelectric conversion semiconductor has only to have a photoelectric conversion function of generating a pair of electrons and holes upon incidence of light. The layer structure may not be a single layer but may be a multilayer structure, and the characteristics may be continuously changed.

【0047】同様にTFTにおいてもゲート電極、ゲー
ト絶縁膜、チャネル形成が可能な半導体層、オーミック
コンタクト層、主電極があればよい。たとえば半導体表
面を覆う保護層を設けない構成や、オーミックコンタク
ト層はp層でもよく、この場合ゲート電極の制御の電圧
を逆にしてホールをチャネルとして使用すればよい。
Similarly, a TFT may have a gate electrode, a gate insulating film, a semiconductor layer capable of forming a channel, an ohmic contact layer, and a main electrode. For example, a structure in which a protective layer covering the semiconductor surface is not provided, or the ohmic contact layer may be a p layer, in which case the holes may be used as channels by reversing the control voltage of the gate electrode.

【0048】また同様にコンデンサにおいても下部電
極、上部または下部の絶縁層を含んだ中間層、および上
部電極があればよく、たとえば上部電極の透明電極部、
上部絶縁層、半導体層を設けず、上部電極(不透明電極
部)、下部絶縁層、下部電極のみで構成したり光電変換
素子やTFTと特別分離しなくとも各素子の電極部と兼
用した構成でも良い。
Similarly, a capacitor may have a lower electrode, an intermediate layer including an upper or lower insulating layer, and an upper electrode. For example, a transparent electrode portion of the upper electrode,
Even if the upper insulating layer and the semiconductor layer are not provided and only the upper electrode (opaque electrode portion), the lower insulating layer, and the lower electrode are used, or the photoelectric conversion element and the TFT are not specially separated from each other, they may also be used as the electrode portion of each element. good.

【0049】またさらに絶縁基板も全て絶縁物である必
要はなく、導体もしくは半導体上に絶縁物が堆積したも
のでもよい。
Furthermore, the insulating substrate does not have to be an insulating material, but may be a conductor or a semiconductor on which an insulating material is deposited.

【0050】[0050]

【発明の効果】以上説明したように、本発明によれば、
光電変換装置内の光電変換素子に注入阻止層を設けるこ
となく光の入射量を検出することができ、プロセスの最
適化が容易かつ、歩留まりの向上かつ、製造コストの低
減が可能で、SN比の高い低コストの光電変換装置を提
供することができる効果がある。
As described above, according to the present invention,
The incident amount of light can be detected without providing an injection blocking layer in the photoelectric conversion element in the photoelectric conversion device, the process can be optimized easily, the yield can be improved, and the manufacturing cost can be reduced. It is possible to provide a high-cost and low-cost photoelectric conversion device.

【0051】また、第一の電極または第二の電極と光電
変換半導体層との間においてトンネル効果や、ショット
キーバリアを利用していないため、電極材料は自由に選
択でき、絶縁層の厚さやその他の制御も自由度が高い。
また同時に形成する電界効果トランジスタ(TFT)等
のスイッチ素子のゲート電極から半導体層、および主電
極は同一膜構成とすることができるため共通な膜として
同時に形成可能でかつ光電変換素子、TFT等のスイッ
チ素子共に重要な膜構成は同一真空内で同時に形成可能
であり、さらに光電変換装置を高SN化、低コスト化す
ることができる効果がある。
Further, since the tunnel effect or the Schottky barrier is not used between the first electrode or the second electrode and the photoelectric conversion semiconductor layer, the electrode material can be freely selected and the thickness of the insulating layer and the Other controls have a high degree of freedom.
Further, since the gate electrode, the semiconductor layer, and the main electrode of the switching element such as a field effect transistor (TFT) formed at the same time can have the same film structure, they can be simultaneously formed as a common film, and the photoelectric conversion element, the TFT, Important film configurations for both switch elements can be formed simultaneously in the same vacuum, and further, there is an effect that the photoelectric conversion device can have high SN and low cost.

【0052】また、光電変換素子自身に光情報をキャリ
アとして蓄え、同時にリアルタイムに電流を流す性質を
持つため簡単な構成で複合的な機能をもつ光電変換装置
を形成できる効果もある。
In addition, since the photoelectric conversion element itself stores optical information as a carrier and has a property of flowing a current in real time at the same time, there is an effect that a photoelectric conversion device having a complex structure and a complex function can be formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は本発明に係る第一の実施例における光
電変換素子およびTFTの層構成図、(b)は全体回路
図である。
1A is a layer configuration diagram of a photoelectric conversion element and a TFT in a first embodiment according to the present invention, and FIG. 1B is an overall circuit diagram.

【図2】(a)〜(c)は光電変換素子の各動作モード
におけるエネルギバンド図である。
2A to 2C are energy band diagrams in each operation mode of the photoelectric conversion element.

【図3】検出器に流れる電流のタイムチャートである。FIG. 3 is a time chart of a current flowing through a detector.

【図4】(a)〜(d)は検出器の構成図である。4A to 4D are configuration diagrams of a detector.

【図5】本発明に係わる第二の実施例の全体回路図であ
る。
FIG. 5 is an overall circuit diagram of a second embodiment according to the present invention.

【図6】(a)は本発明に係わる第二の実施例における
平面図、(b)は断面図、(c)はコンデンサの層構成
図である。
6A is a plan view of a second embodiment according to the present invention, FIG. 6B is a sectional view, and FIG. 6C is a layer configuration diagram of a capacitor.

【図7】(a),(b)はリフレッシュモードにおける
UBの電圧が正の電圧の場合及び負の電圧の場合、それ
ぞれについての動作を示す光電変換素子のエネルギーバ
ンド図である。
7 (a) and 7 (b) are energy band diagrams of the photoelectric conversion element showing an operation for each of a positive voltage and a negative voltage of V UB in the refresh mode.

【図8】(a)〜(c)は従来の光センサの構成図であ
る。
8A to 8C are configuration diagrams of a conventional optical sensor.

【図9】TFTの層構成図である。FIG. 9 is a layer configuration diagram of a TFT.

【図10】ゲート絶縁膜の厚さに対するTFTの歩留ま
りを示すグラフである。
FIG. 10 is a graph showing the yield of TFT with respect to the thickness of a gate insulating film.

【符号の説明】[Explanation of symbols]

1 絶縁基板 100 光電変換素子 102 下部電極 104 光電変換半導体層(i層) 105,106 上部電極 107 下部絶縁層 110 電源部 117 上部絶縁層 120 検出部 130 制御部 200 TFT 202 ゲート電極 203 ゲート絶縁膜 204 半導体層(i層) 205 オーミックコンタクト層(n層) 206 ソース電極 207 ドレイン電極 217 保護層 300 コンデンサ 302 コンデンサ下部電極 304 半導体層 305,306 コンデンサ上部電極 307 下部絶縁層 317 上部絶縁層 400 配線 DESCRIPTION OF SYMBOLS 1 Insulating substrate 100 Photoelectric conversion element 102 Lower electrode 104 Photoelectric conversion semiconductor layer (i layer) 105, 106 Upper electrode 107 Lower insulating layer 110 Power supply section 117 Upper insulating layer 120 Detection section 130 Control section 200 TFT 202 Gate electrode 203 Gate insulating film 204 semiconductor layer (i layer) 205 ohmic contact layer (n layer) 206 source electrode 207 drain electrode 217 protective layer 300 capacitor 302 capacitor lower electrode 304 semiconductor layers 305 and 306 capacitor upper electrode 307 lower insulating layer 317 upper insulating layer 400 wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 水谷 英正 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Hidemasa Mizutani 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 第一の電極層、第一導電型のキャリアお
よび該第一導電型と異なる第二導電型のキャリアの通過
を阻止する第一の絶縁層、光電変換半導体層、前記第一
導電型のキャリアおよび前記第二導電型のキャリアの通
過を阻止する第二の絶縁層、および第二の電極層を積層
した光電変換素子と、 ゲート電極層、第三の絶縁層、半導体層、この半導体層
のチャネル領域となる部分を隔てた一対の第一および第
二の主電極層、およびこれらの主電極層と前記半導体層
との間にオーミックコンタクト層を積層したスイッチ素
子と、 前記光電変換素子の前記第一もしくは第二の電極層と前
記スイッチ素子の第一の主電極層とを電気的に結ぶ配線
層と、 を同一基板上に有する光電変換装置。
1. A first electrode layer, a first conductivity type carrier, and a first insulating layer that blocks passage of a second conductivity type carrier different from the first conductivity type, a photoelectric conversion semiconductor layer, and the first layer. A photoelectric conversion device in which a conductive type carrier and a second insulating layer that blocks passage of the second conductive type carrier, and a second electrode layer are stacked, a gate electrode layer, a third insulating layer, a semiconductor layer, A pair of first and second main electrode layers that separate a part that becomes a channel region of the semiconductor layer, and a switch element in which an ohmic contact layer is laminated between the main electrode layer and the semiconductor layer; A photoelectric conversion device comprising: a wiring layer electrically connecting the first or second electrode layer of the conversion element and the first main electrode layer of the switch element on the same substrate.
【請求項2】 前記スイッチ手段のオン・オフを制御す
る制御手段を有し、 該制御手段は、リフレッシュ・モードにおいては、前記
光電変換半導体層内の前記第一導電型のキャリアと前記
第二導電型のキャリアとの再結合を促すように、前記光
電変換素子の第一の電極層と第二の電極層との間に電位
差を与え又は第一の電極層と第二の電極層とを同電位と
し、 光電変換モードにおいては、前記光電変換半導体層に入
射した光により発生した前記第一及び第二導電型のキャ
リアをそれぞれ、前記第二の絶縁層と前記光電変換半導
体層との界面、前記第一の絶縁層と前記光電変換半導体
層との界面に導くように前記光電変換素子の第一の電極
層と第二の電極層との間に電位差を与え、 前記光電変
換モードにより、前記第一の絶縁層と前記光電変換半導
体層との界面に導かれた前記第二導電型のキャリアもし
くは前記第二の絶縁層と前記光電変換半導体層との界面
に導かれた前記第一導電型のキャリアを検出するよう
に、前記スイッチ素子を制御する手段である請求項1記
載の光電変換装置。
2. A control means for controlling ON / OFF of the switch means, wherein the control means, in the refresh mode, includes the carrier of the first conductivity type and the second carrier in the photoelectric conversion semiconductor layer. In order to promote recombination with a conductive type carrier, a potential difference is applied between the first electrode layer and the second electrode layer of the photoelectric conversion element, or the first electrode layer and the second electrode layer are formed. At the same potential, in the photoelectric conversion mode, the first and second conductivity type carriers generated by the light incident on the photoelectric conversion semiconductor layer are respectively formed at the interface between the second insulating layer and the photoelectric conversion semiconductor layer. , A potential difference is provided between the first electrode layer and the second electrode layer of the photoelectric conversion element so as to be guided to the interface between the first insulating layer and the photoelectric conversion semiconductor layer, and the photoelectric conversion mode, The first insulating layer and the photoelectric conversion In order to detect the carrier of the second conductivity type guided to the interface with the semiconductor layer or the carrier of the first conductivity type guided to the interface between the second insulating layer and the photoelectric conversion semiconductor layer, The photoelectric conversion device according to claim 1, which is a means for controlling the switch element.
【請求項3】 前記光電変換素子と前記スイッチ素子の
前記第一の電極層と前記ゲート電極層、 前記第一の絶縁層と前記第三の絶縁層、 前記光電変換半導体層と前記半導体層、 前記第二の電極層と前記第一及び第二の主電極層、がそ
れぞれ共通の膜で構成されてなる請求項1又は請求項2
に記載の光電変換装置。
3. The first electrode layer and the gate electrode layer of the photoelectric conversion element and the switch element, the first insulating layer and the third insulating layer, the photoelectric conversion semiconductor layer and the semiconductor layer, The said 2nd electrode layer and the said 1st and 2nd main electrode layer are each comprised by the common film | membrane or Claim 2 or Claim 2.
The photoelectric conversion device described in 1.
【請求項4】 第三の電極層、第四の電極層、該第三の
電極層と該第四の電極層との間にあって、少なくとも第
四の絶縁層を有する中間層を備えた容量素子と、前記光
電変換素子の前記第一もしくは第二の電極層と該容量素
子の第三もしくは第四の電極層とを電気的に結ぶ配線層
と、を前記同一基板上に有する請求項1〜請求項3のい
ずれかの請求項に記載の光電変換装置。
4. A capacitive element including a third electrode layer, a fourth electrode layer, and an intermediate layer between the third electrode layer and the fourth electrode layer, the intermediate layer having at least a fourth insulating layer. And a wiring layer electrically connecting the first or second electrode layer of the photoelectric conversion element and the third or fourth electrode layer of the capacitive element on the same substrate. The photoelectric conversion device according to claim 3.
【請求項5】 前記光電変換素子と前記容量素子の前記
第一の電極層と前記第三の電極層、 前記第二の電極層と前記第四の電極層、 前記第一もしくは第二の絶縁層と前記第四の絶縁層、が
それぞれ共通の膜で構成されてなる請求項4記載の光電
変換装置。
5. The first electrode layer and the third electrode layer of the photoelectric conversion element and the capacitor, the second electrode layer and the fourth electrode layer, the first or second insulation The photoelectric conversion device according to claim 4, wherein the layer and the fourth insulating layer are formed of a common film.
【請求項6】 前記光電変換半導体層および前記半導体
層の少なくとも一部が非晶質の水素化アモルアァスシリ
コンである請求項1〜請求項5のいずれかの請求項に記
載の光電変換装置。
6. The photoelectric conversion device according to claim 1, wherein at least a part of the photoelectric conversion semiconductor layer and the semiconductor layer is amorphous hydrogenated amorphous silicon. .
【請求項7】 前記光電変換モードで発生した前記第一
もしくは第二導電型のキャリアの積分値を検出する検出
部を有する請求項1〜請求項6のいずれかの請求項に記
載の光電変換装置。
7. The photoelectric conversion according to claim 1, further comprising a detection unit that detects an integrated value of the first or second conductivity type carriers generated in the photoelectric conversion mode. apparatus.
JP6196646A 1994-08-22 1994-08-22 Photoelectric conversion device Expired - Fee Related JP2921821B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6196646A JP2921821B2 (en) 1994-08-22 1994-08-22 Photoelectric conversion device
US08/512,698 US5591963A (en) 1994-08-22 1995-08-08 Photoelectric conversion device with dual insulating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6196646A JP2921821B2 (en) 1994-08-22 1994-08-22 Photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPH0864793A true JPH0864793A (en) 1996-03-08
JP2921821B2 JP2921821B2 (en) 1999-07-19

Family

ID=16361242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6196646A Expired - Fee Related JP2921821B2 (en) 1994-08-22 1994-08-22 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP2921821B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100201664A1 (en) * 2009-02-11 2010-08-12 Samsung Mobile Display Co., Ltd. Photosensor, photosensor apparatus including the photosensor, and display apparatus including the photosensor apparatus
JP2011216722A (en) * 2010-03-31 2011-10-27 Fujifilm Corp Electromagnetic wave information detection apparatus and electromagnetic wave information detection method
WO2017081831A1 (en) * 2015-11-12 2017-05-18 パナソニックIpマネジメント株式会社 Photosensor
JP2017168812A (en) * 2016-03-10 2017-09-21 パナソニックIpマネジメント株式会社 Imaging device
CN107204335A (en) * 2016-03-17 2017-09-26 松下知识产权经营株式会社 Optical sensor and camera device
JP2017216459A (en) * 2015-11-12 2017-12-07 パナソニックIpマネジメント株式会社 Photodetector
US10276818B2 (en) 2015-11-12 2019-04-30 Panasonic Intellectual Property Management Co., Ltd. Optical sensor

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100201664A1 (en) * 2009-02-11 2010-08-12 Samsung Mobile Display Co., Ltd. Photosensor, photosensor apparatus including the photosensor, and display apparatus including the photosensor apparatus
JP2011119773A (en) * 2009-02-11 2011-06-16 Samsung Mobile Display Co Ltd Photosensor, photosensor apparatus including photosensor, and display apparatus including the same
US8779480B2 (en) 2009-02-11 2014-07-15 Samsung Display Co., Ltd. Photosensor, photosensor apparatus including the photosensor, and display apparatus including the photosensor apparatus
JP2011216722A (en) * 2010-03-31 2011-10-27 Fujifilm Corp Electromagnetic wave information detection apparatus and electromagnetic wave information detection method
JPWO2017081831A1 (en) * 2015-11-12 2017-11-09 パナソニックIpマネジメント株式会社 Optical sensor
JP2018113489A (en) * 2015-11-12 2018-07-19 パナソニックIpマネジメント株式会社 Optical sensor
US11228725B2 (en) 2015-11-12 2022-01-18 Panasonic Intellectual Property Management Co., Ltd. Photosensor
US10866142B2 (en) 2015-11-12 2020-12-15 Panasonic Intellectual Property Management Co., Ltd. Optical sensor
WO2017081831A1 (en) * 2015-11-12 2017-05-18 パナソニックIpマネジメント株式会社 Photosensor
JP2017216459A (en) * 2015-11-12 2017-12-07 パナソニックIpマネジメント株式会社 Photodetector
CN107851652A (en) * 2015-11-12 2018-03-27 松下知识产权经营株式会社 Optical sensor
US10658430B2 (en) 2015-11-12 2020-05-19 Panasonic Intellectual Property Management Co., Ltd. Photosensor
US10276818B2 (en) 2015-11-12 2019-04-30 Panasonic Intellectual Property Management Co., Ltd. Optical sensor
US10317287B2 (en) 2015-11-12 2019-06-11 Panasonic Intellectual Property Management Co., Ltd. Optical sensor
US10535827B2 (en) 2015-11-12 2020-01-14 Panasonic Intellectual Property Management Co., Ltd. Optical sensor
JP2017168812A (en) * 2016-03-10 2017-09-21 パナソニックIpマネジメント株式会社 Imaging device
JP2017175108A (en) * 2016-03-17 2017-09-28 パナソニックIpマネジメント株式会社 Optical sensor and imaging device
CN107204335A (en) * 2016-03-17 2017-09-26 松下知识产权经营株式会社 Optical sensor and camera device

Also Published As

Publication number Publication date
JP2921821B2 (en) 1999-07-19

Similar Documents

Publication Publication Date Title
US4862237A (en) Solid state image sensor
US5591963A (en) Photoelectric conversion device with dual insulating layer
US4631592A (en) Semiconductor image sensor
NL194314C (en) Photoelectric conversion system.
US7265740B2 (en) Suppression of leakage current in image acquisition
JP3579194B2 (en) Driving method of solid-state imaging device
US4866499A (en) Photosensitive diode element and array
JPS59107679A (en) Read-out device using matrix of photodetector element
JPS6149822B2 (en)
US4819082A (en) Manuscript reading device
US4714836A (en) Photosensitive pixel with exposed blocking element
US5235197A (en) High photosensitivity and high speed wide dynamic range ccd image sensor
JP2921821B2 (en) Photoelectric conversion device
JPH07120765B2 (en) Sensor device, photoconductive sensor driving method, and driving device
JP4845247B2 (en) Photoelectric conversion device
JP3484340B2 (en) Image sensor
JPH06296036A (en) Photosensor
US4679089A (en) Solid state image sensor having an anti-blooming isolation electrode
JPH0864856A (en) Photoelectric transfer device
JP3265676B2 (en) Photo sensor system
JP3246062B2 (en) Photo sensor system
JPH0522516A (en) Image sensor
JPS6117150B2 (en)
WO2023100632A1 (en) Image sensor controlling method and camera system
KR960001348B1 (en) Contact image sensor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees