JPH0864616A - Compound semiconductor device - Google Patents

Compound semiconductor device

Info

Publication number
JPH0864616A
JPH0864616A JP19686494A JP19686494A JPH0864616A JP H0864616 A JPH0864616 A JP H0864616A JP 19686494 A JP19686494 A JP 19686494A JP 19686494 A JP19686494 A JP 19686494A JP H0864616 A JPH0864616 A JP H0864616A
Authority
JP
Japan
Prior art keywords
active layer
layer
substrate
mesfet
electrons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19686494A
Other languages
Japanese (ja)
Inventor
Tatsuya Ohori
達也 大堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19686494A priority Critical patent/JPH0864616A/en
Publication of JPH0864616A publication Critical patent/JPH0864616A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE: To inhibit a decrease in mutual conductance, when a gate voltage is in the vicinity of a threshold voltage, by using a material for a first active layer which has a larger degree of electron migration than that for a second active layer as the first and the second active layers, in which electrons move, are formed in that order. CONSTITUTION: An intermediate layer 12 comprising GaAs of 1.5μm and a buffer layer 13 comprising an AlGaAa film, which is 200nm thick, to inhibit electrons from seeping to the substrate side are formed on a Si substrate 11. And an active layer, in which the electrons move, to be formed on the buffer layer 13 is made of a two-layer structure. For a material of a first active layer 14 in contact with the buffer layer 13, InGaAs which has a large degree of electron migration as compared to a second active layer 15 is used. In the vicinity of a threshold voltage, as a result of an expansion of a depletion layer 19 from a gate electrode 16, an electron i runs concentratedly through the first active layer 14 comprising InGaAs. Consequently, a conventional phenomenon where the degree of migration decreases in this vicinity to cause a substantial reduction of mutual conductance can be inhibited.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、化合物半導体装置に関
し、より詳しくは、電界効果トランジスタを有する化合
物半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor device, and more particularly to a compound semiconductor device having a field effect transistor.

【0002】[0002]

【従来の技術】衛星通信や移動体通信のためのマイクロ
波デバイスとして使用されているパワーFETは、使用
周波数が高いこと、寿命が長いこと、電力効率が高いこ
と、小型であることが要求されている。このような要求
を考慮した化合物半導体電界効果トランジスタが製造さ
れ、その1つとして、GaAsMESFET(Metal-Semico
nductor Field Effect Transistor )がある。
2. Description of the Related Art A power FET used as a microwave device for satellite communication or mobile communication is required to have a high operating frequency, a long life, high power efficiency, and a small size. ing. A compound semiconductor field effect transistor was manufactured in consideration of such requirements, and one of them is a GaAs MESFET (Metal-Semico
nductor Field Effect Transistor).

【0003】従来一般的に用いられているGaAsMESF
ETは、図4(a)に示すように、GaAs基板1上に同じ
GaAsからなる中間層2,バッファ層となるAlGaAs層3及
び電子走行層となるSi-GaAs 層4が順次形成され、Si-G
aAs層4上にWSi からなるショットキー接合のゲート電
極5が形成され、その両側にAuGe/Au からなるオーミッ
ク接合のソース/ドレイン電極6,7が形成されてなる
(以下でこの構造をGaAs基板MESFETと称する)。
Conventionally commonly used GaAs MESF
The ET is the same on the GaAs substrate 1 as shown in FIG.
An intermediate layer of GaAs 2, an AlGaAs layer 3 of a buffer layer, and a Si-GaAs layer 4 of an electron transit layer are sequentially formed.
A gate electrode 5 made of WSi made of WSi is formed on the aAs layer 4, and source / drain electrodes 6, 7 made of AuGe / Au made of AuGe / Au are formed on both sides of the gate electrode 5. Referred to as MESFET).

【0004】バッファ層となるAlGaAs層3は電極間に印
加される電圧によって発生する電界によって電子が基板
側に浸み出すのを抑制するために設けられた層である。
このような構造のGaAsMESFETは現在すでに実用化
されているが、近年の需要の高まりによってさらにコス
トを低減する試みがなされている。その一例を図4
(b)に示す。このGaAsMESFETは、構造はほとん
ど図4(a)に示すものと同様であるが、基板の材質と
してGaAs基板の代わりに廉価なSi基板を用いることでコ
ストの大幅な削減を図っているものである(以下でこの
構造をSi基板MESFETと称する)。
The AlGaAs layer 3 serving as a buffer layer is a layer provided to prevent electrons from seeping out to the substrate side due to the electric field generated by the voltage applied between the electrodes.
Although the GaAs MESFET having such a structure has already been put into practical use at present, attempts have been made to further reduce the cost due to the recent increase in demand. An example of this is shown in FIG.
It shows in (b). The structure of this GaAs MESFET is almost the same as that shown in FIG. 4A, but the cost is greatly reduced by using an inexpensive Si substrate instead of the GaAs substrate as the material of the substrate. (Hereinafter, this structure is referred to as Si substrate MESFET).

【0005】[0005]

【発明が解決しようとする課題】しかしながら上記の図
4(b)に示すSi基板MESFETは、GaAs基板MES
FETに比較して廉価ではあるものの素子の特性が低下
している。以下でこの点について説明する。図5はME
SFETにおけるゲート−ソース間電圧Vgs(V)と
相互コンダクタンスGm(mS/mm)との関係をSi基板M
ESFETとGaAs基板MESFETのそれぞれについて
調べてみた実験結果を示すグラフである。
However, the Si substrate MESFET shown in FIG. 4 (b) above is a GaAs substrate MES.
Although it is cheaper than the FET, the device characteristics are deteriorated. This point will be described below. Figure 5 is ME
The relationship between the gate-source voltage Vgs (V) and the mutual conductance Gm (mS / mm) in the SFET is shown in the Si substrate M.
It is a graph which shows the experimental result which examined about each ESFET and GaAs substrate MESFET.

【0006】このグラフによると、Si基板MESFET
は、GaAs基板MESFETに比較して閾値電圧Vth付近
における相互コンダクタンスGmの低下が大きいことが
わかる。従って、相互コンダクタンスGmに依存する遮
断周波数もまた低下するので、Si基板MESFETは、
GaAs基板MESFETに比して動作が低速になるという
問題が生じていた。
According to this graph, Si substrate MESFET
Shows that the transconductance Gm decreases more in the vicinity of the threshold voltage Vth than in the GaAs substrate MESFET. Therefore, since the cutoff frequency depending on the transconductance Gm is also reduced, the Si substrate MESFET is
There is a problem that the operation becomes slower than that of the GaAs substrate MESFET.

【0007】本発明はこのような問題に鑑みてなされた
ものであって、電子デバイスのコストを低減しつつ、従
来のSi基板MESFETに比して高速化が可能になる化
合物半導体装置を提供することを目的とする。
The present invention has been made in view of the above problems, and provides a compound semiconductor device capable of reducing the cost of an electronic device and increasing the speed as compared with a conventional Si substrate MESFET. The purpose is to

【0008】[0008]

【課題を解決するための手段】上記した課題は、図1、
図2に例示するように、シリコン基板上に形成され、電
子の基板への浸み出しを抑制するバッファ層と、前記バ
ッファ層の上に順次形成され、電子が走行する第1の活
性層及び第2の活性層と、前記第2の活性層上に形成さ
れ、該第2の活性層とショットキー接合されたゲート電
極と、前記ゲート電極の両側に形成され、前記第2の活
性層とオーミック接合されたソース/ドレイン電極とを
有し、前記第2の活性層は前記第1の活性層に比して電
子の移動度が大きい材質からなることを特徴とする化合
物半導体装置によって解決する。
[Means for Solving the Problems]
As illustrated in FIG. 2, a buffer layer formed on a silicon substrate to suppress leaching of electrons into the substrate, a first active layer sequentially formed on the buffer layer, and on which electrons travel, A second active layer; a gate electrode formed on the second active layer and in Schottky contact with the second active layer; and a second active layer formed on both sides of the gate electrode. A compound semiconductor device having a source / drain electrode in ohmic contact, wherein the second active layer is made of a material having a higher electron mobility than the first active layer. .

【0009】前記バッファ層の一部又は全部が超格子構
造を有することを特徴とする化合物半導体装置により解
決する。前記第2の活性層はSiがドープされたGaAsであ
り、第1の活性層はSiがドープされたInGaAsであって、
かつInAsの含有率が5%以上20%以下であり、Siの濃
度が5×1016cm-3以上5×1017cm-3以下であること
を特徴とする化合物半導体装置によって解決する。
The compound semiconductor device is characterized in that part or all of the buffer layer has a superlattice structure. The second active layer is Si-doped GaAs, and the first active layer is Si-doped InGaAs;
In addition, the problem is solved by a compound semiconductor device characterized in that the InAs content is 5% or more and 20% or less and the Si concentration is 5 × 10 16 cm −3 or more and 5 × 10 17 cm −3 or less.

【0010】前記第1の活性層は、GaAsSbを有すること
を特徴とする化合物半導体装置によって解決する。
The first active layer is solved by a compound semiconductor device having GaAsSb.

【0011】[0011]

【作 用】本発明の発明者の考察によれば、Si基板上に
成長したGaAsには転位と呼ばれる結晶欠陥が多く発生す
るが、従来生じていた閾値電圧Vth近傍で相互コンダク
タンスGmが大きく低下する現象は、この転位によるも
のと認められた。一般に電子密度nは n=Ncexp {−(Ef−Ec)/kT} という式で示される。ここでNcは状態密度、Efはフェ
ルミエネルギー、Ecは伝導帯のエネルギーである。
[Operation] According to the consideration of the inventor of the present invention, many crystal defects called dislocations are generated in GaAs grown on a Si substrate, but the transconductance Gm is greatly reduced in the vicinity of the threshold voltage Vth which has been conventionally generated. The phenomenon was confirmed to be due to this dislocation. In general, the electron density n is represented by the formula: n = Ncexp {-(Ef-Ec) / kT}. Here, Nc is the density of states, Ef is the Fermi energy, and Ec is the energy of the conduction band.

【0012】MESFETにおいて、ゲート電圧が閾値
電圧Vthの近傍では電子濃度が低下するが、このように
電子密度が低い状態では、上の式から明らかなようにフ
ェルミエネルギーすなわち電子のエネルギーが低くなっ
ている。図2(a)は、転位を有する結晶における電子
のエネルギーすなわち電子密度と移動度との関係につい
てのシミュレーションの結果である。
In the MESFET, the electron concentration decreases near the gate voltage near the threshold voltage Vth, but in such a low electron density state, the Fermi energy, that is, the electron energy becomes low, as is apparent from the above equation. There is. FIG. 2A is a result of a simulation regarding the relationship between electron energy in a crystal having dislocations, that is, electron density and mobility.

【0013】この図2(b)によれば、電子の結晶内の
転位によって生じる電子散乱によって、電子エネルギー
が小さくなるにつれて電子の移動度が低下していること
がわかる。相互コンダクタンスGmは近似的に移動度に
比例している量であるため、この移動度の低下が相互コ
ンダクタンスGmの低下の原因と思われる。
From FIG. 2B, it can be seen that the electron mobility decreases as the electron energy decreases due to electron scattering caused by the dislocation of electrons in the crystal. Since the transconductance Gm is an amount that is approximately proportional to the mobility, it is considered that the decrease in the mobility causes the decrease in the transconductance Gm.

【0014】また、閾値電圧Vth付近では電子は図1に
示すように、走行層であるSi-GaAs層内ではバッファ層
であるAlGaAs層の近傍に集中して流れている。そこで本
発明では、上述したように電子が走行する活性層を2層
設け、バッファ層に接する第1の活性層の材質として、
第2の活性層に比して電子の移動度の大きい材質を用い
ている。
In the vicinity of the threshold voltage Vth, as shown in FIG. 1, electrons are concentrated and flow near the AlGaAs layer which is the buffer layer in the Si-GaAs layer which is the traveling layer. Therefore, in the present invention, as described above, two active layers in which electrons travel are provided, and as the material of the first active layer in contact with the buffer layer,
A material having a higher electron mobility than that of the second active layer is used.

【0015】このため、特にゲート電圧が閾値電圧Vth
の近傍のときには、図1に示すように移動度が高い第2
の活性層を電子が集中的に走行するので、従来のSi基板
MESFETに比して、当該MESFETの相互コンダ
クタンスGmが低下することを抑止することが可能にな
る。これにより、相互コンダクタンスGmに依存するM
ESFETの遮断周波数が低下してその動作速度が低下
することを極力抑止することが可能になる。
Therefore, especially when the gate voltage is the threshold voltage Vth.
In the vicinity of the second, as shown in FIG.
Since electrons travel intensively in the active layer of, the reduction of the mutual conductance Gm of the MESFET can be suppressed as compared with the conventional Si substrate MESFET. As a result, M depending on the mutual conductance Gm
It is possible to prevent the cutoff frequency of the ESFET from decreasing and the operating speed of the ESFET from decreasing.

【0016】なお、本発明において、第1の活性層の一
例としてInGaAsを用いている。このInGaAsはGaAsに比べ
て有効質量が小さいために電子の移動度が大きいので、
第1の活性層の材質として適している。また、本発明に
おいて、図2(a)に示すように、電子の浸み出しを抑
止するバッファ層を超格子構造にしている。
In the present invention, InGaAs is used as an example of the first active layer. Since this InGaAs has a smaller effective mass than GaAs, the mobility of electrons is large, so
It is suitable as a material for the first active layer. Further, in the present invention, as shown in FIG. 2A, the buffer layer for suppressing the seepage of electrons has a superlattice structure.

【0017】これにより、図2(b)に示すように、基
板上で生じる転位が上方に進行することを抑止すること
ができるので、ただ単に活性層を2層構造にして、移動
度の大きい材料をバッファ層に接している第1の活性層
に用いている場合に比して、当該化合物半導体装置内の
転位が少ないので、より一層当該装置の特性を向上させ
ることが可能になる。
As a result, as shown in FIG. 2B, it is possible to prevent dislocations generated on the substrate from advancing upward, so that the active layer is simply made to have a two-layer structure and has a large mobility. Compared with the case where the material is used for the first active layer in contact with the buffer layer, the number of dislocations in the compound semiconductor device is small, so that the characteristics of the device can be further improved.

【0018】[0018]

【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 (第1実施例)図1(a) は、本発明の第1実施例のME
SFETの構造を示す断面図である。図1に示すように
本発明の第1実施例に係るMESFETは、Si基板11
上に膜厚1.5μmのGaAsからなる中間層12、膜厚2
00nmのAlGaAsからなり、電極間に印加される電圧によ
って発生する電界によって電子が基板側に浸み出すのを
抑止するバッファ層13、Siがドープされた膜厚100
nmのInGaAsからなる第1の活性層14、Siがドープされ
た膜厚400nmのGaAsからなる第2の活性層15が順次
形成され、第2の活性層15上にWSi からなるショット
キー接合のゲート電極16が形成され、その両側にAuGe
/Au からなるオーミック接合のソース/ドレイン電極1
7,18が形成されてなるSi基板MESFETである。
Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIG. 1A shows an ME according to the first embodiment of the present invention.
It is sectional drawing which shows the structure of SFET. As shown in FIG. 1, the MESFET according to the first embodiment of the present invention includes a Si substrate 11
An intermediate layer 12 made of GaAs having a thickness of 1.5 μm and a thickness of 2
The buffer layer 13 is made of AlGaAs of 00 nm and prevents the electrons from seeping out to the substrate side by the electric field generated by the voltage applied between the electrodes, and the Si-doped film thickness 100
nm, a first active layer 14 made of InGaAs, and a second active layer 15 made of Si-doped GaAs having a thickness of 400 nm are sequentially formed, and a Schottky junction made of WSi is formed on the second active layer 15. The gate electrode 16 is formed, and AuGe is formed on both sides of the gate electrode 16.
Source / drain electrode 1 of ohmic junction made of / Au
It is a Si substrate MESFET in which 7, 18 are formed.

【0019】本実施例に係るMESFETによれば、図
1に例示するように、バッファ層上に形成される電子が
走行する活性層を2層構造にし、バッファ層に接する第
1の活性層14の材質として、第2の活性層15に比し
て電子の移動度の大きい材質であるInGaAsを用いてい
る。従来著しく相互コンダクタンスGmが低下していた
閾値電圧Vth近傍では、ゲート電極から広がる空乏層1
9の広がりにより、図1に示すように電子iはInGaAsか
らなる第2の活性層15を集中的に流れるので、従来の
ように移動度がこの近傍で低下して相互コンダクタンス
Gmが著しく低下することを極力抑止することが可能に
なる。
According to the MESFET of this embodiment, as shown in FIG. 1, the active layer formed on the buffer layer in which electrons travel has a two-layer structure, and the first active layer 14 in contact with the buffer layer is formed. As the material of InP, InGaAs, which is a material having a higher electron mobility than that of the second active layer 15, is used. In the vicinity of the threshold voltage Vth where the transconductance Gm has been remarkably reduced in the past, the depletion layer 1 spreading from the gate electrode 1
As shown in FIG. 1, the electrons i intensively flow in the second active layer 15 made of InGaAs due to the spread of 9 so that the mobility is reduced in the vicinity and the mutual conductance Gm is significantly reduced as in the conventional case. It is possible to suppress that as much as possible.

【0020】その効果のほどを図2(b)のグラフに示
す。図2(b)は、従来のSi基板MESFET、GaAs基
板MESFET及び本発明の第1実施例に係るMESF
ETの3つのMESFETについて、ゲート−ソース間
電圧Vgsと相互コンダクタンスGmとの関係を示す実
験結果を示すグラフである。図2(b)に示すように、
第1実施例に係るMESFETによれば、閾値電圧近傍
での相互コンダクタンスGmの低下の度合いはGaAs基板
MESFETよりは大きいものの、従来のSi基板MES
FETに比しては小さくなっていることがわかる。
The effect is shown in the graph of FIG. FIG. 2B shows a conventional Si substrate MESFET, GaAs substrate MESFET, and MESF according to the first embodiment of the present invention.
It is a graph which shows the experimental result which shows the relationship between gate-source voltage Vgs and transconductance Gm about three MESFETs of ET. As shown in FIG. 2 (b),
According to the MESFET of the first embodiment, although the degree of decrease in the transconductance Gm near the threshold voltage is larger than that of the GaAs substrate MESFET, the conventional Si substrate MES is used.
It can be seen that it is smaller than the FET.

【0021】よって、従来のSi基板MESFETに比し
て、移動度がこの近傍で低下して相互コンダクタンスG
mの低下の度合いが少なくなっている。これにより、ゲ
ート電圧が閾値電圧Vth近傍のときにも、従来のSi基板
MESFETに比して、相互コンダクタンスGmに依存
する当該素子の遮断周波数が著しく低下することを抑制
できるので、この低下が著しいことで当該MESFET
の動作速度が低下してしまうことを極力抑止することが
可能になる。
Therefore, as compared with the conventional Si substrate MESFET, the mobility decreases in this vicinity and the transconductance G is reduced.
The degree of decrease of m is small. As a result, even when the gate voltage is near the threshold voltage Vth, it is possible to prevent the cut-off frequency of the element depending on the transconductance Gm from being remarkably reduced, as compared with the conventional Si substrate MESFET, so that the reduction is remarkable. The MESFET
It is possible to suppress the decrease in the operating speed of the device as much as possible.

【0022】なお、InGaAsからなる第1の活性層14の
膜厚が余りに薄いとAlGaAsからなるバッファ層13側か
ら広がる空乏層のために、第1の活性層14に電子が流
れずに第2の活性層15にのみ電子が流れるので、上述
の移動度の改善効果がみられなくなる。この空乏層の幅
は本発明の発明者による実験結果によると約500Åで
あるので、この膜厚は500Å以上であることが望まし
い(本実施例では1000Åである)。
If the thickness of the first active layer 14 made of InGaAs is too thin, the depletion layer spreads from the buffer layer 13 side made of AlGaAs so that electrons do not flow into the first active layer 14 and the second active layer 14 does not flow. Since the electrons flow only in the active layer 15 of the above, the above-described effect of improving the mobility cannot be seen. The width of the depletion layer is about 500Å according to the result of the experiment conducted by the inventor of the present invention. Therefore, the film thickness is preferably 500Å or more (1000Å in this embodiment).

【0023】また、第1の活性層14においてInGaAs内
のInAsの含有率が10%以上になると、表面にクロスハ
ッチと称する格子状の転位が発生してしまい、特性が低
下するので、この含有率は10%以下にすることが望ま
しい。また、Siのドーピング濃度については従来の構造
と同一にするためここでは1.5×1018cm-3としてい
る。
When the content of InAs in InGaAs in the first active layer 14 is 10% or more, lattice-like dislocations called crosshatch occur on the surface and the characteristics are deteriorated. The rate is preferably 10% or less. Further, the doping concentration of Si is set to 1.5 × 10 18 cm −3 in order to make it the same as that of the conventional structure.

【0024】(第2実施例)以下で、本発明の第2実施
例に係るMESFETについて説明する。なお、第1の
実施例と共通する事項については、重複のため説明を省
略する。図3(a)は、本発明の第2実施例のMESF
ETの構造を示す断面図である。図3(a)に示すよう
に本発明の第2実施例に係るMESFETは、Si基板2
1上に膜厚1.5μmのGaAsからなる中間層22、電極
間に印加される電圧によって発生する電界によって電子
が基板側に浸み出すのを抑止するバッファ層23、Siが
ドープされた膜厚100nmのInGaAsからなる第1の活性
層24、Siがドープされた膜厚400nmのGaAsからなる
第2の活性層25が順次形成され、第2の活性層25上
にWSiからなるショットキー接合のゲート電極26が形
成され、その両側にAuGe/Au からなるオーミック接合の
ソース/ドレイン電極27,28が形成されてなるSi基
板MESFETである。
(Second Embodiment) A MESFET according to the second embodiment of the present invention will be described below. Note that items common to the first embodiment will not be described because they overlap. FIG. 3A shows the MESF of the second embodiment of the present invention.
It is sectional drawing which shows the structure of ET. As shown in FIG. 3A, the MESFET according to the second embodiment of the present invention is a Si substrate 2
1, an intermediate layer 22 made of GaAs having a film thickness of 1.5 μm, a buffer layer 23 for preventing electrons from seeping out to the substrate side by an electric field generated by a voltage applied between the electrodes, and a Si-doped film A first active layer 24 made of InGaAs having a thickness of 100 nm and a second active layer 25 made of Si-doped GaAs having a thickness of 400 nm are sequentially formed, and a Schottky junction made of WSi is formed on the second active layer 25. Is a Si substrate MESFET having ohmic junction source / drain electrodes 27 and 28 made of AuGe / Au formed on both sides thereof.

【0025】なお、上記のバッファ層23が、膜厚5nm
のInAlGaAsと膜厚5nmのAlGaAsとが、交互に50回積層
されている超格子構造である点が第1実施例のMESF
ETと大きく異なる構造である。本実施例に係るMES
FETによれば、バッファ層23として上述のような超
格子構造をとっているので、図3(b)に示すように、
Si基板21上で生じる転位が上方に進行して、第1、第
2の活性層14,15に達することを極力抑止すること
ができるので、ただ単に活性層を2層構造にして、移動
度の大きい材料をバッファ層に接している第1の活性層
に用いている第1の実施例のMESFETに比して、当
該化合物半導体装置の第1、第2の活性層14,15内
の転位が少ないので、第1の実施例のMESFETに比
して、より一層当該装置の特性を向上させることが可能
になる。
The buffer layer 23 has a film thickness of 5 nm.
Of the first embodiment in that InAlGaAs and AlGaAs having a film thickness of 5 nm are alternately laminated 50 times.
The structure is significantly different from ET. MES according to the present embodiment
According to the FET, since the buffer layer 23 has the superlattice structure as described above, as shown in FIG.
It is possible to prevent dislocations generated on the Si substrate 21 from traveling upward and reaching the first and second active layers 14 and 15 as much as possible. Of the dislocations in the first and second active layers 14 and 15 of the compound semiconductor device, as compared with the MESFET of the first embodiment in which a material having a large size is used for the first active layer in contact with the buffer layer. Therefore, the characteristics of the device can be further improved as compared with the MESFET of the first embodiment.

【0026】(その他の実施例)なお、上述の第1、第
2の実施例において、第1の活性層14の材質としてIn
GaAsを用いているが、本発明はこれに限らず、GaAsに比
して移動度が高い材質であれば同様の効果を奏し、例え
ばGaAsSbでも同様の効果を奏する。また、上述の目的を
達成する方法として、活性層を2層構造にせずに、活性
層全体をInGaAsとすることも考えられるが、InGaAsはGa
Asよりも大きな格子定数を持つため膜厚が厚くなると新
たにこの動作層で転位が発生したり、3次元的成長が発
生して表面が荒れて特性が低下してしまうので、本発明
ではそのようにせずに、活性層を2層構造にして、第1
の活性層14に移動度の高い材質を用いている。
(Other Embodiments) In the first and second embodiments described above, In is used as the material of the first active layer 14.
Although GaAs is used, the present invention is not limited to this, and if the material has a higher mobility than GaAs, the same effect is obtained, and GaAsSb, for example, also exhibits the same effect. Further, as a method of achieving the above-mentioned object, it is possible to use InGaAs for the entire active layer without forming the active layer into a two-layer structure.
Since the lattice constant is larger than As, if the film thickness becomes thicker, dislocations are newly generated in this operating layer, or three-dimensional growth occurs and the surface is roughened to deteriorate the characteristics. Without doing so, the active layer has a two-layer structure and the first
The active layer 14 is made of a material having high mobility.

【0027】[0027]

【発明の効果】以上述べたように本発明によれば、上述
したように電子が走行する活性層を2層設け、バッファ
層に接する第1の活性層の材質として、第2の活性層に
比して電子の移動度の大きい材質を用いているので、特
にゲート電圧が閾値電圧Vthの近傍のときには、従来の
Si基板MESFETに比して、当該MESFETの相互
コンダクタンスGmが低下することを抑止することが可
能になる。
As described above, according to the present invention, two active layers in which electrons travel are provided as described above, and the second active layer is used as a material of the first active layer in contact with the buffer layer. Since a material having a higher electron mobility is used, the conventional gate voltage is close to the threshold voltage Vth.
It becomes possible to suppress the reduction of the mutual conductance Gm of the MESFET as compared with the Si substrate MESFET.

【0028】これにより、相互コンダクタンスGmに依
存するMESFETの遮断周波数が低下してその動作速
度が低下することを極力抑止することが可能になる。
As a result, it is possible to prevent the cutoff frequency of the MESFET depending on the transconductance Gm from decreasing and the operating speed of the MESFET from decreasing.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例に係るMESFETの構造
を示す断面図である。
FIG. 1 is a sectional view showing a structure of a MESFET according to a first embodiment of the present invention.

【図2】本発明の第1実施例のMESFETの作用効果
を説明するグラフである。
FIG. 2 is a graph illustrating the function and effect of the MESFET according to the first embodiment of the present invention.

【図3】本発明の第2実施例のMESFETの構造を説
明する断面図である。
FIG. 3 is a sectional view illustrating a structure of a MESFET according to a second embodiment of the present invention.

【図4】従来のMESFETを説明する断面図である。FIG. 4 is a sectional view illustrating a conventional MESFET.

【図5】従来のMESFETの問題点を説明するグラフ
である。
FIG. 5 is a graph illustrating a problem of a conventional MESFET.

【符号の説明】[Explanation of symbols]

11 Si基板 12 中間層 13 バッファ層 14 第1の活性層 15 第2の活性層 16 ゲート電極 17 ソース/ドレイン電極 18 ソース/ドレイン電極 19 空乏層 21 Si基板 22 中間層 23 バッファ層 24 第1の活性層 25 第2の活性層 26 ゲート電極 27 ソース/ドレイン電極 28 ソース/ドレイン電極 29 空乏層 11 Si Substrate 12 Intermediate Layer 13 Buffer Layer 14 First Active Layer 15 Second Active Layer 16 Gate Electrode 17 Source / Drain Electrode 18 Source / Drain Electrode 19 Depletion Layer 21 Si Substrate 22 Intermediate Layer 23 Buffer Layer 24 First Active layer 25 Second active layer 26 Gate electrode 27 Source / drain electrode 28 Source / drain electrode 29 Depletion layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板上に形成され、電子の基板
への浸み出しを抑制するバッファ層と、 前記バッファ層の上に順次形成され、電子が走行する第
1の活性層及び第2の活性層と、 前記第2の活性層上に形成され、該第2の活性層とショ
ットキー接合されたゲート電極と、 前記ゲート電極の両側に形成され、前記第2の活性層と
オーミック接合されたソース/ドレイン電極とを有し、 前記第2の活性層は前記第1の活性層に比して電子の移
動度が大きい材質からなることを特徴とする化合物半導
体装置。
1. A buffer layer formed on a silicon substrate for suppressing leaching of electrons into the substrate; a first active layer and a second active layer sequentially formed on the buffer layer, through which electrons travel. An active layer, a gate electrode formed on the second active layer and in Schottky contact with the second active layer, formed on both sides of the gate electrode and in ohmic contact with the second active layer. And a source / drain electrode, and the second active layer is made of a material having a higher electron mobility than the first active layer.
【請求項2】 前記バッファ層の一部又は全部が超格子
構造を有することを特徴とする請求項1記載の化合物半
導体装置。
2. The compound semiconductor device according to claim 1, wherein a part or all of the buffer layer has a superlattice structure.
【請求項3】 前記第2の活性層はSiがドープされたGa
Asであり、第1の活性層はSiがドープされたInGaAsであ
って、かつInAsの含有率が5%以上20%以下であり、
Siの濃度が5×1016cm-3以上5×1017cm-3以下であ
ることを特徴とする請求項1,請求項2記載の化合物半
導体装置。
3. The second active layer is Ga doped with Si.
As, the first active layer is Si-doped InGaAs, and the InAs content is 5% or more and 20% or less,
3. The compound semiconductor device according to claim 1, wherein the concentration of Si is 5 × 10 16 cm −3 or more and 5 × 10 17 cm −3 or less.
【請求項4】前記第1の活性層は、GaAsSbを有すること
を特徴とする請求項1,請求項2記載の化合物半導体装
置。
4. The compound semiconductor device according to claim 1, wherein the first active layer contains GaAsSb.
JP19686494A 1994-08-22 1994-08-22 Compound semiconductor device Withdrawn JPH0864616A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19686494A JPH0864616A (en) 1994-08-22 1994-08-22 Compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19686494A JPH0864616A (en) 1994-08-22 1994-08-22 Compound semiconductor device

Publications (1)

Publication Number Publication Date
JPH0864616A true JPH0864616A (en) 1996-03-08

Family

ID=16364926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19686494A Withdrawn JPH0864616A (en) 1994-08-22 1994-08-22 Compound semiconductor device

Country Status (1)

Country Link
JP (1) JPH0864616A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068483A (en) * 1999-08-30 2001-03-16 Kyocera Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068483A (en) * 1999-08-30 2001-03-16 Kyocera Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US4471366A (en) Field effect transistor with high cut-off frequency and process for forming same
JP2676442B2 (en) Heterojunction field effect transistor and manufacturing method thereof
US4605945A (en) Semiconductor device
JPH0324782B2 (en)
JP2758803B2 (en) Field effect transistor
US6049097A (en) Reliable HEMT with small parasitic resistance
US5900641A (en) Field effect semiconductor device having a reduced leakage current
JPS6242569A (en) Field effect transistor
US5945695A (en) Semiconductor device with InGaP channel layer
JPH0864616A (en) Compound semiconductor device
JPH11214676A (en) Semiconductor device
JP3493205B2 (en) Field effect transistor and method of manufacturing the same
JP2616634B2 (en) Field effect transistor
JP3054216B2 (en) Semiconductor device
JP2553673B2 (en) Field effect transistor
JPH0328821B2 (en)
JP3653652B2 (en) Semiconductor device
JPS60136380A (en) Semiconductor device
JP2728765B2 (en) Compound semiconductor field effect transistor
JPH04369842A (en) Heterojunction field-effect transistor
JP3481554B2 (en) Heterostructure type field effect transistor
JPH06302625A (en) Field effect transistor and manufacture thereof
JPH0992818A (en) Field-effect transistor
JPH05102190A (en) Compound-semiconductor heterojunction-gate field-effect transistor
JPH0513462A (en) Compound semiconductor structure

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011106