JPH0855834A - 上層パターン形成方法 - Google Patents

上層パターン形成方法

Info

Publication number
JPH0855834A
JPH0855834A JP19035894A JP19035894A JPH0855834A JP H0855834 A JPH0855834 A JP H0855834A JP 19035894 A JP19035894 A JP 19035894A JP 19035894 A JP19035894 A JP 19035894A JP H0855834 A JPH0855834 A JP H0855834A
Authority
JP
Japan
Prior art keywords
film
etching
sio
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19035894A
Other languages
English (en)
Inventor
Masanori Tsukamoto
雅則 塚本
Akira Mizumura
章 水村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19035894A priority Critical patent/JPH0855834A/ja
Publication of JPH0855834A publication Critical patent/JPH0855834A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 段差を有する基板上で反射防止膜として用い
られたSiOx y :H膜を十分に除去することで、こ
の膜の残渣のマスク効果による上層パターンのストリン
ガ発生を抑制し、配線間ショートを防止する。 【構成】 段差を有する基板1上で配線層2をパターニ
ングするに際し、フォトレジスト・パターン4を形成し
た後、該配線層2を被覆するSiOx y :H膜3の表
出部にリンをイオン注入してエッチングされ易い改質層
3mに変化させる。これを希フッ酸溶液で除去し、さら
に配線層2を異方性エッチングにより除去する。あるい
は、まずSiOx y :H膜3を異方性エッチングによ
り除去し、段差部に残存した残渣を斜め回転イオン注入
で改質した後に、配線層2と一括してエッチング除去し
ても良い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体デバイス製造等の
微細加工に適用される上層パターン形成方法に関し、特
に段差を有する所定の材料層上でフォトリソグラフィ用
反射防止膜としてSiON(酸化窒化シリコン)系材料
膜を用い、しかる後にこの材料層をエッチングする場合
に、該段差近傍の反射防止膜を容易に除去して良好なエ
ッチングを行う方法に関する。
【0002】
【従来の技術】半導体装置の高集積化が加速度的に進行
するに伴い、その最小加工寸法も急速に縮小されてい
る。たとえば、量産ラインに移行されている現世代の1
6MDRAMの最小加工寸法は約0.5μmであるが、
次世代の64MDRAMでは0.35μm以下、次々世
代の256MDRAMでは0.25μm以下に縮小され
るとみられている。
【0003】この微細化度は、マスク・パターンを形成
するフォトリソグラフィ工程の解像度に大きく依存して
いる。0.35μm〜0.25μm(ディープ・サブミ
クロン)クラスの加工では、KrFエキシマ・レーザ光
(波長248nm)等の遠紫外光源が必要となる。しか
し、このような単色光を用いるプロセスではハレーショ
ンや定在波効果によるコントラストや解像度の低下が顕
著に現れるため、下地材料膜からの反射光を弱める目的
で反射防止膜を用いることが不可欠になると考えられて
いる。
【0004】この反射防止膜の構成材料として近年、S
iON系材料が提案されている。それは、この材料がエ
キシマ・レーザ・リソグラフィの行われる遠紫外領域に
おいて良好な光学定数n,k(ただし、n,kは複素屈
折率の実数部と虚数部係数とをそれぞれ表す。)を有す
るからである。しかも、このSiON系材料の光学定数
は、CVD成膜時のガス組成の制御を通じて広範囲に変
化させることが可能である。したがって、下地材料膜の
光学定数に応じて該SiON反射防止膜の光学定数や膜
厚を最適化すれば、極めて良好な解像度をもってフォト
レジスト・パターンを形成することができる。
【0005】しかも、このSiON系材料はCVDによ
ってコンフォーマルに堆積させることができるため、D
RAMやSRAM等のメモリ素子のように多層配線に起
因する大きな段差を有する基板上でこれを反射防止膜と
して利用することは、フォトリソグラフィの解像度を向
上させる上で非常に有効である。
【0006】なお、このSiON系反射防止膜は通常、
成膜ガスの成分に起因して若干の水素を含有しているた
め、以下の明細書中ではこれをSiOx y :H膜と表
記する。
【0007】
【発明が解決しようとする課題】ところが、上述のよう
にして形成されたフォトレジスト・パターンを用いてS
iOx y :H膜および所定の材料膜をエッチングする
場合、エッチング条件によっては段差部のSiO
x y :H膜が十分に除去されず、残渣が所定の材料膜
のエッチング・マスクとして機能してしまうことがあ
る。この問題を、図1、図5および図8を参照しながら
説明する。
【0008】まず、図1に示されるように、段差を有す
る基板1上に所定の材料膜である配線層2、およびSi
x y :H膜3をほぼコンフォーマルに順次積層し、
さらに段差上部にレジスト・パターン4を形成した状態
を想定する。ここで、上記配線層2はたとえば不純物を
含有するポリシリコン層とし、上記基板1の少なくとも
表層部はこれよりさらに下層側の配線パターンを被覆す
るSiOx 系層間絶縁膜とする。
【0009】いま、このSiOx y :H膜3および配
線層2を、たとえばHBr/O2 混合ガスのように下地
の層間絶縁膜に対して高選択比を達成可能なガス系を用
いて異方的にドライエッチングする。すると、段差部で
はイオンの垂直入射方向に沿ったSiOx y :H膜3
の見掛けの膜厚が大きくなるために、図5に示されるよ
うに段差の側壁面上に残渣3rが残存する。
【0010】この状態で下層側の配線層2をエッチング
すると、残渣3sが新たなエッチング・マスクとして働
き、図8に示されるように配線層2の残渣、すなわちス
トリンガ2sが発生する。これは、上記のガス系がSi
ON中に含まれるO原子を効率良く引き抜く化学種を持
たないために、SiONのエッチング速度が極端に低下
するからである。かかるストリンガ2sが残存すると、
配線間ショートの原因となり、好ましくない。
【0011】そこで、上記の残渣3rの発生を防止する
対策として、SiOx y :H膜3をSiOx 用の一般
的なエッチング・ガスであるフルオロカーボン系ガスを
用いてドライエッチングすることが考えられる。しか
し、SiONの組成はSiOxよりもSiリッチであ
り、C原子の除去を進行させるに十分な量のO原子を供
給することないため、カーボン系ポリマーの堆積が過剰
となる。したがって、SiOx y :H膜3のエッチン
グ速度はやはり大幅に低下してしまう。
【0012】さらに別の対策として、自然酸化膜(Si
x )の除去に広く用いられる希フッ酸溶液を用い、段
差部に残存したSiONの残渣3rをウェットエッチン
グすることも考えられる。しかし、本願出願人の実験に
よると、SiOx y :H膜のエッチング速度はSiO
x 膜のそれに比べて低下することがわかった。
【0013】図9に、この実験結果を示す。この図は、
W(タングステン)−ポリサイド膜上の反射防止膜とし
て最適化された組成を有するSiOx y :H膜と、熱
酸化法により形成され、ほぼ化学量論的組成を有するS
iOx 膜とをH2 O:HF=100:5のフッ酸溶液を
用いてウェットエッチングした場合のエッチング速度を
比較して示すグラフであり、横軸はエッチング時間
(分)、縦軸はエッチング残膜厚(nm)である。上記
SiOx y :H膜の原子組成比は、おおよそSi:
O:N=1:0.75:0.25である。SiOx 膜の
エッチング速度は約15nm/分であるが、SiOx
y :H膜のエッチング速度は、ウェハ上の測定位置1
(中央)、位置3(オリエンテーション・フラットと反
対側の外周部)、位置5(オリエンテーション・フラッ
ト側の外周部)により若干の差異はあるものの、おおよ
そその1/3〜1/5に低下している。これでは、効率
良い残渣3rの除去を望むことはできない。
【0014】そこで本発明は、段差を有する基板上にお
いてもフォトリソグラフィ用反射防止膜として用いたS
iOx y :H膜を完全に除去し、ストリンガの発生を
防止しながら上層パターンを形成可能な方法を提供する
ことを目的とする。
【0015】
【課題を解決するための手段】本発明は、段差を有する
基板上に該段差を反映して形成された所定の材料層の上
にSiON系材料膜を成膜し、さらにこの上にフォトレ
ジスト・パターンを形成する工程と、前記フォトレジス
ト・パターンをマスクとして少なくとも前記SiOx
y :H膜の前記段差を被覆する領域にイオン注入を施す
工程と、前記SiOx y :H膜を等方的にエッチング
する工程と、前記所定の材料層をエッチングして上層パ
ターンを形成する工程とを有する上層パターン形成方法
により、上述の目的を達成するものである。
【0016】ここで、上記SiOx y :H膜の等方的
なエッチングの少なくとも一部は、ウェットエッチング
により行うことができる。すなわち、全体をウェットエ
ッチングにより除去しても、あるいはジャストエッチン
グをRIEで行った後、オーバーエッチングをウェット
エッチングで行っても良い。このウェットエッチング
は、希フッ酸溶液あるいはフッ酸/アンモニア混合溶液
等、SiOx 膜のエッチング溶液として従来公知のエッ
チング溶液を用いて行うことができる。
【0017】あるいは、上記SiOx y :H膜の等方
的なエッチングを、フルオロカーボン系ガスを用いたド
ライエッチングにより行っても良い。かかるエッチング
は、イオン入射エネルギーを弱め、ラジカル・モードが
優先するようなエッチング条件を設定することにより可
能となる。
【0018】あるいは、本発明の目的を達するための別
の方法として、段差を有する基板上に形成された所定の
材料層の上にSiOx y :H膜を成膜し、さらにこの
上にフォトレジスト・パターンを形成する工程と、前記
フォトレジスト・パターンをマスクとして前記SiON
系材料膜を異方的にエッチングする工程と、前記段差の
近傍に残存する前記SiOx y :H膜の残渣にイオン
注入を施す工程と、前記残渣と前記所定の材料層とをエ
ッチングして上層パターンを形成する工程とを有する上
層パターン形成方法を採用することもできる。
【0019】このように、本発明の上層パターン形成方
法には、SiOx y :H膜のエッチングとイオン注入
とのタイミングが異なる2種類の方法があるが、いずれ
の方法においても前記イオン注入として斜め回転イオン
注入を行うことが極めて効果的である。なお、このイオ
ン注入におけるドーパントの飛程は、必ずしもSiOx
y :H膜の膜厚の範囲内に収まっている必要はなく、
上記所定の材料層に一部達していても良い。
【0020】なお、イオン注入には一般に、注入の対象
となる膜をアモルファス化させてそのエッチングを増速
させる効果があるため、あらゆる種類のドーパントを用
いることができる。しかし、特定の種類のドーパントを
選択することにより、エッチャントとの相互作用による
エッチング増速効果を得ることができる。たとえば、リ
ンはポリシリコンへ導入されることによりエッチング増
速をもたらすことが良く知られているが、SiO
x y :H膜についても同様の効果をもたらす。ホウ素
やヒ素も同様である。また、酸素を導入するとSiOx
y :H膜の組成がSiOx 膜に近づくため、SiOx
用のエッチング条件によるエッチングが容易となる。逆
に珪素を導入すると、SiOx y :H膜の組成がSi
系材料膜に近づくため、Si用のエッチング条件による
エッチングが容易となる。
【0021】
【作用】本発明では、フォトリソグラフィ用反射防止膜
としての役割を終了したSiOx y :H膜をエッチン
グ除去するに際し、この膜に対してイオン注入を行うた
め、膜がエッチングされ易い膜に改質される。このイオ
ン注入をエッチング前に行えばSiOx y :H膜のフ
ォトレジスト・パターンに被覆されていない部分の全体
が、また異方性エッチング後に行えば段差部に残存する
残渣のみが改質される。いずれの方法によっても、段差
を有する基板上においてSiOx y :H膜の残渣を残
すことなくこれを容易に除去することができるようにな
るため、その下層側の所定の材料層のエッチングも、ス
トリンガを発生させることなく良好に行うことができ
る。したがって、配線間ショート等の不良発生を防止す
ることができる。
【0022】上記SiOx y :H膜のエッチングの一
部にフッ酸を用いたウェットエッチングを採り入れる
と、ダメージ抑制を図ることができる。
【0023】また、上記イオン注入として斜め回転イオ
ン注入を行うと、段差部の側壁面上においても比較的少
ないイオン加速エネルギーにてSiOx y :H膜の膜
厚方向にほぼ均一な量のドーパントを導入することがで
きるため、改質効果が向上する。
【0024】
【実施例】以下、本発明の好適な実施例について説明す
る。
【0025】実施例1 本実施例は、段差を有する基板上でアモルファス・シリ
コン(a−Si)層からなる配線層をパターニングする
際に、反射防止膜として用いたSiOx y :H膜をイ
オン注入後にウェットエッチングすることにより、続く
配線層のドライエッチング時のストリンガ発生を防止し
た例である。本実施例のプロセスを、図1ないし図4を
参照しながら説明する。
【0026】まず、図1に示されるように、段差を有す
る基板1上に所定の材料膜である配線層2、およびSi
x y :H膜3をほぼコンフォーマルに順次積層し、
さらに段差上部にレジスト・パターン4を形成した。
【0027】ここで、上記配線層2はたとえばリンを含
有するa−Si膜をプラズマCVDにより約50nmの
厚さに堆積させたものである。上記基板1の少なくとも
表層部は、この下の下層配線パターン(図示せず。)を
被覆するSiOx 系層間絶縁膜である。上記SiOx
y :H膜3は、SiN4 /N2 O混合ガスを用いたプラ
ズマCVD法により厚さ29nmに堆積されたものであ
り、その光学定数は、n=2.12,k=0.65であ
る。
【0028】さらに、上記フォトレジスト・パターン
は、たとえばポジ型化学増幅系フォトレジストを使用
し、KrFエキシマ・レーザ・ステッパによる露光工程
と現像工程とを経て形成されたものである。その断面形
状は、上記SiOx y :H膜によりハレーションや定
在波効果が抑制されたことから、極めて良好である。
【0029】次に、図2に示されるように、上記SiO
x y :H膜3にリンをイオン注入した。このときの注
入条件は、たとえばイオン加速エネルギー20keV,
ドース量1〜10×1015/cm2 とした。このイオン
注入により、SiOx y :H膜3のフォトレジスト・
パターン4に被覆されていない領域が改質され(添字m
で示す。)、改質層3mとなった。なお、改質層3mの
光学定数はSiOx y :H膜3の当初の光学定数とは
相違するが、フォトリソグラフィを終了した後であるた
め、何ら差し支えない。
【0030】なお、上記イオン注入として斜め回転イオ
ン注入を行っても構わない。
【0031】次に、H2 O/HF=100:5の希フッ
酸溶液を用いてウェットエッチングを行ったところ、図
3に示されるように、改質層3mは速やかに除去され
た。このとき、段差部に何ら残渣が残ることはなかっ
た。ただし、このエッチングは等方性であるため、フォ
トレジスト・パターン4に被覆されたSiOx y :H
膜3uには若干のアンダカット(添字uで示す。)が生
じた。
【0032】なお、このウェットエッチングの代わり
に、たとえばマグネトロン型RIE装置とフルオロカー
ボン系ガスを用いた等方的なドライエッチングを行って
も良い。
【0033】次に、有磁場マイクロ波プラズマ・エッチ
ング装置とHBr/O2 混合ガスを用いて異方的な条件
で配線層2をエッチングし、図4に示されるように異方
性形状を有する(添字aで示す。)上層配線パターン2
aを形成した。上記のガス系は下地のSiOx 層間絶縁
膜に対して極めて高い選択比を達成するガス系であり、
SiONに対してもある程度の選択性を示す。しかし、
本実施例では段差部にSiOx y :H膜3の残渣が何
ら残されていないため、従来プロセスのように配線層2
のストリンガが発生することはなかった。
【0034】この後、常法にしたがってフォトレジスト
・パターン4をアッシングし、1050℃,10秒間の
条件でRTA(急速熱処理)を行って上層配線パターン
2a中の不純物の活性化を行い、低抵抗な配線を形成し
た。このようにした作製されたデバイスは、配線間ショ
ートを生じず、良好な電気特性を示した。
【0035】実施例2 本実施例では、まずSiOx y :H膜3を異方的にエ
ッチングし、段差部に残った残渣をリンの斜め回転イオ
ン注入により改質した後、この残渣を配線層2の異方性
ドライエッチングを行う際に同時に除去した。本実施例
のプロセスを図1および図5〜図7を参照しながら説明
する。
【0036】まず、前出の図1に示したSiOx y
H膜3の表出部を、マグネトロンRIE装置とフルオロ
カーボン系ガスを用いた異方性エッチングにより除去し
た。このとき、オーバーエッチングは最小限に止めたた
め、段差部には図5に示されるような残渣3rが残っ
た。
【0037】次に、図6に示されるように、斜め回転イ
オン注入を行って上記残渣3rにリンを導入した。イオ
ン加速エネルギーは一例として20keV,ドース量は
1〜10×1015/cm2 とした。このイオン注入によ
り、残渣3rは残渣3mrに改質された。
【0038】次に、有磁場マイクロ波プラズマ・エッチ
ング装置とHBr/O2 混合ガスを用いて異方的な条件
で配線層2をエッチングし、図7に示されるように異方
性形状を有する上層配線パターン2aを形成した。本実
施例では、ウェットエッチングで事前に残渣3mrを除
去することは行っていないが、残渣3mrが改質されて
エッチングされ易くなっていることから、ドライエッチ
ングで十分に除去することができた。
【0039】この後、実施例1と同様にデバイスを完成
させ、同様に良好な特性を得ることができた。
【0040】以上、本発明を2例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、被エッチング基板の構成、ドライエッチ
ング装置の種類、エッチング・ガスの種類、イオン注入
条件、ドーパントの種類等は、いずれも適宜変更可能で
ある。
【0041】
【発明の効果】以上の説明からも明らかなように、本発
明の上層パターン形成方法によれば、段差部のSiOx
y :H膜を容易に除去することができるため、この下
側の所定の材料層のエッチング時にストリンガ発生を防
止することができる。したがって、作製されるデバイス
の配線間ショートを防止し、信頼性および歩留りを改善
することができる。またこれにより、段差上でフォトリ
ソグラフィ解像度の向上を図るための反射防止膜として
のSiOx y :H膜の利用価値が著しく上昇する。
【図面の簡単な説明】
【図1】本発明の一実施例において、段差を被覆する配
線層とSiOx y :H膜の上にフォトレジスト・パタ
ーンを形成した状態を示す模式的断面図である。
【図2】図1のSiOx y :H膜の表出部をイオン注
入により改質した状態を示す模式的断面図てある。
【図3】図2の改質されたSiOx y :H膜をウェッ
トエッチングにより除去した状態を示す模式的断面図で
ある。
【図4】図3のフォトレジスト・パターンを除去した状
態を示す模式的断面図である。
【図5】本発明の他の実施例あるいは従来のプロセスに
おいて、図1のSiOx y :H膜の表出部を異方的に
エッチングし、残渣が残った状態を示す模式的断面図で
ある。
【図6】図5の残渣を斜め回転イオン注入により改質し
た状態を示す模式的断面図である。
【図7】図6の残渣と配線層の表出部とを異方性エッチ
ングにより同時に除去した状態を示す模式的断面図であ
る。
【図8】従来のプロセスにおいて、ストリンガが発生し
た状態を示す模式的断面図である。
【図9】W−ポリサイド膜上の反射防止膜として最適化
されたSiOx y :H膜と、熱酸化法により形成され
たSiOx 膜の希フッ酸溶液に対するエッチング特性を
比較して示すグラフである。
【符号の説明】
1 基板 2 配線層 2a 上層配線パターン 3 SiOx y :H膜 3m (改質された)SiOx y :H膜 3u (アンダカットを生じた)SiOx y :H膜 3a (異方性加工された)SiOx y :H膜 3r (SiOx y :H膜の)残渣 3mr (改質されたSiOx y :H膜の)残渣 4 フォトレジスト・パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3213 H01L 21/30 574 21/88 D

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 段差を有する基板上に該段差を反映して
    形成された所定の材料層の上にSiON系材料膜を成膜
    し、さらにこの上にフォトレジスト・パターンを形成す
    る工程と、 前記フォトレジスト・パターンをマスクとして少なくと
    も前記SiON系材料膜の前記段差を被覆する領域にイ
    オン注入を施す工程と、 前記SiON系材料膜を等方的にエッチングする工程
    と、 前記所定の材料層をエッチングして上層パターンを形成
    する工程とを有する上層パターン形成方法。
  2. 【請求項2】 前記SiON系材料膜の等方的なエッチ
    ングの少なくとも一部をウェットエッチングにより行う
    請求項1記載の上層パターン形成方法。
  3. 【請求項3】 前記SiON系材料膜の等方的なエッチ
    ングをフルオロカーボン系ガスを用いたドライエッチン
    グにより行う請求項1記載の上層パターン形成方法。
  4. 【請求項4】 段差を有する基板上に該段差を反映して
    形成された所定の材料層の上にSiON系反射防止膜を
    成膜し、さらにこの上にフォトレジスト・パターンを形
    成する工程と、 前記フォトレジスト・パターンをマスクとして前記Si
    ON系材料膜を異方的にエッチングする工程と、 前記段差の近傍に残存する前記SiON系材料膜の残渣
    にイオン注入を施す工程と、 前記残渣と前記所定の材料層とをエッチングして上層パ
    ターンを形成する工程とを有する上層パターン形成方
    法。
  5. 【請求項5】 前記イオン注入は斜め回転イオン注入に
    より行うことを特徴とする請求項1ないし請求項4のい
    ずれか1項に記載の上層パターン形成方法。
JP19035894A 1994-08-12 1994-08-12 上層パターン形成方法 Withdrawn JPH0855834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19035894A JPH0855834A (ja) 1994-08-12 1994-08-12 上層パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19035894A JPH0855834A (ja) 1994-08-12 1994-08-12 上層パターン形成方法

Publications (1)

Publication Number Publication Date
JPH0855834A true JPH0855834A (ja) 1996-02-27

Family

ID=16256865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19035894A Withdrawn JPH0855834A (ja) 1994-08-12 1994-08-12 上層パターン形成方法

Country Status (1)

Country Link
JP (1) JPH0855834A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118403A (ja) * 2013-02-26 2013-06-13 Hitachi High-Technologies Corp プラズマ処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118403A (ja) * 2013-02-26 2013-06-13 Hitachi High-Technologies Corp プラズマ処理方法

Similar Documents

Publication Publication Date Title
US6255022B1 (en) Dry development process for a bi-layer resist system utilized to reduce microloading
US6794313B1 (en) Oxidation process to improve polysilicon sidewall roughness
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
JPH06140396A (ja) 半導体装置とその製法
JP2003077900A (ja) 半導体装置の製造方法
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
JP2004031944A (ja) 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
JP2001308076A (ja) 半導体装置の製造方法
JP2002543586A (ja) 反射防止コーティング及びそれに関連する方法
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
JP4201646B2 (ja) 半導体デバイスの製造方法
JP3248072B2 (ja) 酸化膜エッチング方法
JPH11186225A (ja) テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ
JP3700231B2 (ja) 接続孔の形成方法
JP3279016B2 (ja) ドライエッチング方法
JPH0855834A (ja) 上層パターン形成方法
JP3109059B2 (ja) ドライエッチング方法
KR100511907B1 (ko) 반도체 소자의 제조방법
KR0151014B1 (ko) 반도체 소자 미세패턴 형성방법
JP3289480B2 (ja) 半導体装置の製造方法
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
US20010009792A1 (en) Reduced gate length transistor structures and methods for fabricating the same
JPH09232233A (ja) 上部層を縮小する中間層リソグラフィ法
JP3499796B2 (ja) 半導体装置の製造方法
KR100265849B1 (ko) 전계효과트랜지스터제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011106