JPH08512185A - 伝送時にビデオ信号を処理するための整列法及びその装置 - Google Patents

伝送時にビデオ信号を処理するための整列法及びその装置

Info

Publication number
JPH08512185A
JPH08512185A JP7526779A JP52677995A JPH08512185A JP H08512185 A JPH08512185 A JP H08512185A JP 7526779 A JP7526779 A JP 7526779A JP 52677995 A JP52677995 A JP 52677995A JP H08512185 A JPH08512185 A JP H08512185A
Authority
JP
Japan
Prior art keywords
signal
pulse
circuit
clock
sync pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7526779A
Other languages
English (en)
Other versions
JP3765104B2 (ja
Inventor
シャペル クロード
Original Assignee
トムソン−セーエスエフ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トムソン−セーエスエフ filed Critical トムソン−セーエスエフ
Publication of JPH08512185A publication Critical patent/JPH08512185A/ja
Application granted granted Critical
Publication of JP3765104B2 publication Critical patent/JP3765104B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/16Analogue secrecy systems; Analogue subscription systems
    • H04N7/167Systems rendering the television signal unintelligible and subsequently intelligible
    • H04N7/171Systems operating in the amplitude domain of the television signal
    • H04N7/1713Systems operating in the amplitude domain of the television signal by modifying synchronisation signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 本発明の方法は、クロック周波数を制御する位相ロックループを通して、ライン同期パルスの立ち下がり端に比較信号を使用し、ループ内に組み込まれクロックにより制御されているドットカウンタ(7)の出力で、一方では比較信号(9)にトリガーをかけ、ライン同期パルス内で立ち下がり端に対する特別な位置に対応している値Nと、他方ではカウンタ(7)を再度ゼロにすることをクロックに同期した時間信号(8)にトリガーをかけ、クロック周波数でサンプリングされたビデオ信号のデジタル処理のクロックを定める値を復号することから成る。応用分野はスクランブラーである。

Description

【発明の詳細な説明】 伝送時にビデオ信号を処理するための整列法 及びその装置 技術分野 本発明は伝送時にビデオ信号を処理するための整列法及びその装置に関する。 本発明は、より詳細にはテレビジョンシステムで行われるコンポジットビデオ 信号のデジタル化処理に必要なサンプリング信号及び時間信号をライン同期信号 に対し整列することに関する。該デジタル化処理は例えばスクランブル信号を伝 送し加入申し込み制テレビジョンシステムを提供するためコンポジットビデオ信 号をスクランブルすることである。 背景技術 同期信号に高い安定性を必要とするプロ用の装置であり、伝送時にビデオ信号 をデジタル処理するための回路は、慣例的にコンポジットビデオ信号の水平同期 用のパルスすなわちライン同期の立ち下がり端を利用している。現在、特に雑音 である妨害に対し送信された信号がより影響されないようにするため、一般に市 販されている受信機のライン同期復元装置は、パルスを積分し、それから一般に は中央のパルスである同期パルスの時間基準 を取り出している。伝送時にデジタル処理を行うため回路に使用されている基準 、すなわちライン同期の立ち下がり端は受信時に失われる。 前述のようなデジタル処理が伝送時にビデオ信号に対して行われる時良好な品 質の受信を行うには、この処理のクロックを定め、送受信時に使用される時間信 号のドット内、すなわち画素内に正確性を有することが一般に必要である。これ は例えば、それぞれがアクティブビデオラインを有したカットポイントをランダ ムに発生することからなるラインカットローテイト符号化に対する場合であり、 このようにして発生した2個のセグメントが反転される:カットポイントはドッ ト内で基準となり復号器が受信時に高品質の画像を復元できるようにする必要が ある。 現在、従来の同期すなわち遅延回路を使用することにより受信時にこの新しい 同期に対する時間信号の画素内に正確性を保ちながら、伝送時にライン同期に対 し単純で柔軟性のある整列を行うことができない。 これらのタイプの受信機の同期復元回路を使用することから成る方法は十分で ない。 実際には、十分に設計することにより受信機に完全に受け入れられるこれらの 回路の出力で得られる同期信号内のジッターにより、ビデオ信号は伝送時に伝送 される情報の品質が損なわれないように十分な正確性を有して処理することはで きない;これは例えば20ナノ秒未満 のジッターによりカラーサブキャリアの位相回転が生ずる問題である。 更に、同期パルスの幅は装置の上手から下手に向かい変化するので、許容誤差 は標準により示され、受信回路からとり出された同期信号は使用している上手の 装置により左右される同期パルスの立ち下がり端に対し種々の位置を有している 。伝送回路内で同期信号を整列することは、それ故それぞれ取りつけること、動 作を行うのに必要なコストが上昇すること、代替性がないため保守するコストが 上昇することに対し特別に行う必要がある。 本発明の目的は前述の欠点を軽減することである。 発明の開示 本発明のテーマは伝送時にビデオ信号を処理するためのクロック信号及び時間 信号を整列する方法であり、クロック周波数を制御する位相ロックループを通し てライン同期パルスの立ち下がり端に比較信号を使用し、ループ内に組み込まれ たクロックにより制御されているカウンタの出力で、一方では比較信号にトリガ ーをかけ、ライン同期パルス内で立ち下がり端に対する特別な位置に対応してい る値Nと、他方ではカウンタを再度ゼロにすることとクロックに同期した時間信 号にトリガーをかけ、クロック周波数でサンプリングされたビデオ信号のデジタ ル処理のクロックを定める値を復号することを特徴としている。 本発明のテーマは更に整列化装置を提示することでもある。 本発明の主な利点は、一般に市販されたタイプの受信機に組み込まれた抽出回 路により得られた同期信号に対し伝送時の処理に必要なサンプリング信号と時間 信号の整列を簡単にしかも柔軟性を有して正確に行うことである。これによりい わゆる伝送時に処理されない、例えばスクランブルされない標準的なテレビジョ ンの画像に比較できる品質の画像を得ることができる。 同期パルス内で所定のパルスを自動的に計算すれば、本発明を変更することに より一般に市販されている受信機に適合できる、すなわちコンポジットビデオ信 号を出力する上手にある装置により定まる調整を行うことなく自動的に整列する ことができる。それ故、装置を動作状態にすることが容易になる。 本発明の二番目の変更は、一番目の変形が装置の上手に置かれている時新しい 調整法を避けることができるようにする合成パルスによりライン同期パルスを置 き換えることからなる。更に、画像の品質がかなり大きい時画像の品質を下げる ことができる同期パルスの幅にわたりあらゆる“ジッター”を避けることができ る。更に、HF変調器、シンクロナイザー、タイムベースコレクタのように下手 にある伝送装置により、例えば幅のように一定の方法でこのライン同期パルスの 特性が変更される時、修正がこの方法により行われ、受信された画像に関す る欠点がなくなり信号の論理的でない誤りが直される。 図面の簡単な説明 本発明の特徴と利点は例として与えた以下に記載及び示した図を参考により明ら かになるであろう。 図1は自動的な整列装置のブロック図である。 図2は同期パルスの入れ替えを行う整列装置のブロック図である。 発明を実施するための最良の形態 本発明による方法は図1及び図2に記載した装置のブロック図を手助けとして 以下に記載する。 図1は、ビデオ信号デジタル処理系列にまとめられた自動的な整列装置である 。 装置の入力に現れるアナログコンポジットビデオ信号は、一方ではコンポジッ トビデオ信号にある同期パルスの立ち下がり端と同期した信号を出力する同期分 離回路1と、他方ではクロックHと同期したビデオ信号、すなわち以下に更に示 すようにライン周波数と同期しており、本装置から発生する標本化信号に対しア ナログデジタル変換を行うビデオ獲得回路2に同時に送られている。該ビデオ獲 得回路は例えば“ラインカットローテイト”タイプのスクランブラーであるデジ タルビデオ処理回路3と以下に記載するメモリに接続されている。該デジタルビ デオ処理回路3はシステムのクロックがビデオ処理 を制御するクロック信号Hと該クロックに同期した時間信号によりクロックが定 められ、特別な時間で整列され、更に本発明による回路により同期信号に対して 定められている。 デジタルビデオ処理回路3のデジタル符号化出力は装置のクロック信号Hによ り同期が取られている復元回路4に送られ、受信ビデオからアナログ信号が変換 される。復元回路の出力はスクランブルされたアナログビデオ信号である。送信 機を通り、空間、同軸または光媒体のルートにより一般に市販されている受信機 に接続されるのはこのビデオ信号である。回路2、3及び4によりビデオ信号の デジタル処理系列が構成されている。 位相比較器5は一方の入力で同期分離回路1により送られた信号と、二番目の 入力で比較信号を受ける。該位相比較器は同期パルスの立ち下がり端と比較パル スの立ち下がりの間の位相差を利用し、大きさが位相差に比例した連続誤差信号 を出力する。該信号はオシレータを駆動しクロックHの周波数を制御する。実際 には、該出力は電圧制御オシレータすなわちVCO6の入力に接続されている。 VCOの出力は装置のシステムクロックHに対応しており、ビデオ獲得回路2、 デジタルビデオ処理回路3、及び復元回路4に供給されている。この出力は、計 数回路が画像ドットの走査の期間に対応しているので、“ドットカウンタ”と呼 ばれているカウンタ7のクロック入力を駆動している。該カウンタの出力は固定 復 号化回路8と調整可能な復号化回路9に同時に送られている。 固定復号化回路8は一番目の出力としてラインの期間に対応した、即ちライン 期間を掛けたクロックHの公称周波数に等しい値Mを復号する。該一番目の出力 は値Mがカウンタの出力で検出される時パルスをカウンタの“再度ゼロ”にする 入力に送る。ドットカウンタはライン周波数に対応したサイクルを有している。 復号化回路8の他の出力はデジタルビデオ処理回路3に接続されデジタル処理に クロックを与えるための信号である時間信号を送る。復号された値は該回路の特 別な要件に対応している。625ラインのフランス標準の場合、クロックHは例 えば14MHzの周波数であり、Mは64μsのライン期間に対応した896の 値である。固定復号回路は種々の出力に一方ではこの数Mに対するパルスを、他 方ではデジタルビデオ処理回路3にクロックを与えるため使用される他の所定の 数に対するパルスを与えるように構成されている。 調整可能な復号化回路9は同期パルスの立ち下がり端を基準に所要の整列に対 応した値Nを復号する。それ故該回路の出力により、カウンタが内容Nに到達し た時、比較パルスが与えられる。このパルスは位相比較器の二番目の入力に送ら れる。回路5、6、7、9はPLL、即ち位相ロックループを示している。電源 投入時に、過渡期間中比較パルスはクロック周波数を変えることによ りライン同期パルスの立ち下がり端にロックされる。 PLLループによりカウンタ7の開始はカウンタがライン同期パルスの立ち下 がり端で内容Nに到達する時間と並べられる。Nの設定を定める時間に固定復号 回路に対する種々の出力によりパルスが出る。デジタルビデオ処理回路3のクロ ックを定める働きをするのはこれらのクロックであり、それ故このクロックを定 めることはNに対し選択された値により定まる。 復号された値Nは同期パルスを記憶することによりマイクロプロセッサ11に より計算される。これを行うため、獲得回路2の出力は更にデジタル化された同 期パルスの形を記憶するメモリ10にも接続されている。FIFOタイプのメモ リの出力は調整可能な復号化回路9に送られ復号される値Nから導かれるマイク ロプロセッサ11の入力に接続されている。この値Nはマイクロプロセッサのソ フトウエアにより定められる;該値はテレビジョン受信設備の関数として選択さ れることが必要であり、立ち下がり端及び同期パルスの幅に対し受信回路を同期 させる基準に対応している。このように、一般に市販されている受信機の場合、 デスクランブル回路の基準点は一般にパルスの中央に対応しており、Nの値はラ イン期間を掛けたクロック周波数から同期パルスの期間の半分を引いた値である 。このパルスはコンポジットビデオ信号を作る上手の装置により与えられており 、装置に接続された上手の装置により左右される。 この値は所定の上手の装置に対し一般に一定であり、この値によりメモリ及び マイクロプロセッサの代わりに調整可能な復号回路に容易に接続されており、復 号用の値Nに対する例えば小型のスイッチタイプの手動の選択回路を含む簡単な 装置を形成することが考えられる。該回路は上手の装置の機能として有線で接続 されている装置に適合できるが、この適合性が無ければ他の装置に交換すること ができない。 一般に、この値Nは種々の試みを通しビデオ発生器、送信機、受信機のシステ ム全体のレベルで、受信時に画像を置き換えることにより、即ちより詳細には、 一般に復号器のような処理回路にまとめられた受信側の測定回路により行われる 位相差測定を基にして、要求時に例えばスクリーン上の値を置き換えることによ り決定される。該測定は一般にフレーム帰線の間送られるデータを基にして行わ れる。 該装置の変形は図2に示してあり、同期パルスによりライン同期パルスが置き 換えられている。この装置の変形には部分的に記載された装置が再度使用されて おり、共通部分は再度記載していない。 ビデオ獲得回路2の出力はデジタルビデオ処理回路3に接続される前に多重化 回路12を通っている。多重化回路12は復号化回路8から得られる瞬時の制御 信号により動作されている。ライン同期信号の期間中、及び値が少なくとも等し い間、多重化回路はビデオ獲得回路2 の出力の上ではなく、ライン同期をレベルに対するデジタル符号化の形でパルス により周知の固定の特徴と入れ替えるパルス発生器13の出力の上で切り替えら れる。該パルス発生器13はVCO6から発生するクロックHと固定復号化回路 8から発生する時間信号を受ける。実際に同期パルス幅が修正され、必要があれ ば装置の下手の伝送系列により該パルス内に生じた劣化がある合成パルスに置き 換えられる。このパルスはカウンタの2つの内容により定められる時間で開始と 伝送が行われ、該開始は図1のように、調整可能な復号器9の調整の関数として 決定される。 この装置は標準外、即ちパルス幅がかなり大きく変化した同期信号を与える上 手にある装置に特に適合させることができる。 調整可能な復号化回路9の復号用の値Nは使われた上手にある装置に無関係で ある:例えば装置の回路を取り除く時設定される。この設定の後、この値は固定 されたままである。

Claims (1)

  1. 【特許請求の範囲】 1.クロック周波数を制御する位相ロックループを通してライン同期パルスの立 ち下がり端に比較信号を使用し、ループ内に組み込まれクロックにより制御され ているカウンタ(7)の出力で、一方では比較信号(9)にトリガーをかけ、ラ イン同期パルス内で立ち下がり端に対する特別な位置に対応している値Nと、他 方ではライン期間に関係しカウンタ(7)を再度ゼロにするトリガーをかける値 Mと、クロックに同期した時間信号(8)にトリガーをかけ、クロック周波数で サンプリングされたビデオ信号のデジタル処理のクロックを定める値を復号する ことを特徴とし、伝送時にビデオ信号をデジタル処理(3)するためクロック信 号と時間信号を整列する方法。 2.復号用の値Nがライン同期パルスの形を記憶することにより自動的に決定さ れ、計算には例えばパルスの中央であるライン同期パルスの中の所要の基準点を 考慮していることを特徴とする請求項1に記載の方法。 3.所要基準点が送信されたビデオ信号を受けるための装置に関して定められ、 該装置のライン同期基準から成ることを特徴とする請求項2に記載の方法。 4.コンポジットビデオ信号のデジタル化、即ち該ビデオ信号のデジタルビデオ 処理(3)を有し、合成同期パルスがデジタル化されたビデオ信号の同期パルス と置き換えられデジタルビデオ処理が該合成同期パルスを有したデジタル信号に 行われることを特徴とする前述の請求項のいずれか1つに記載の方法。 5.テレビジョン信号の処理が該信号のスクランブルであることを特徴とする前 述の請求項のいずれか1つに記載の方法。 6.ライン同期信号を取り出すための同期分離回路(1)と、 同期分離回路(1)から発生するライン同期パルスの立ち下がりの位相と比較 信号の位相とを比較するための位相比較器(5)と、 位相比較器(5)の出力から発生する電圧により定まるクロック周波数Hを与 える電圧制御発振器(6)と、 クロックHを受けるカウンタ(7)と、 比較信号を与えるためカウンタ(7)の出力で値Nを復号する一番目の復号化 回路(9)と、 カウンタを再度ゼロにする信号と、ビデオ信号を処理するため必要な時間信号 を与えるためカウンタ(7)の出力に接続されている二番目の固定復号化回路( 8)、を備えていることを特徴とし、伝送時にビデオ信号を処 理(3)するためクロック信号と時間信号を整列する装置。 7.一番目の復号化回路(9)が調整可能であることを特徴とする請求項6に記 載の装置。 8.ビデオ信号をデジタル化するためビデオ獲得回路(2)の出力に接続され同 期パルスの特徴を記憶するためのメモリ(10)を含み、計算回路(11)がパ ルスの該特徴を受け同期パルス内の所要の時間基準点の関数として該特徴から値 Nを計算することを特徴とする請求項7に記載の装置。 9.多重化回路(12)がビデオ信号をデジタル化するビデオ獲得回路(2)と デジタルビデオ処理回路(3)との間に挿入され、デジタル信号の形で、ライン 同期パルスが、クロック信号及び時間信号に同期されたパルス発生器(13)に より与えられる幅が固定された合成同期パルスと置き換えられることを特徴とす る請求項6または7のいずれかに記載の装置。 10.Nの値を、比較信号がライン同期パルスに同期している時、カウンタ(7 )が合成同期パルス内の特定の基準点、特に該パルスの中央に対し再度ゼロにさ れるように選択することを特徴とする請求項9に記載の装置。
JP52677995A 1994-04-19 1995-04-18 伝送時にビデオ信号を処理するためのクロック信号と時間信号をライン同期信号に関して整列させる整列装置 Expired - Fee Related JP3765104B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR94/04638 1994-04-19
FR9404638A FR2718915B1 (fr) 1994-04-19 1994-04-19 Procédé et dispositif de calage pour traitement de signaux vidéo à l'émission.
PCT/FR1995/000506 WO1995028805A1 (fr) 1994-04-19 1995-04-18 Procede et dispositif de calage pour traitement de signaux video a l'emission

Publications (2)

Publication Number Publication Date
JPH08512185A true JPH08512185A (ja) 1996-12-17
JP3765104B2 JP3765104B2 (ja) 2006-04-12

Family

ID=9462238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52677995A Expired - Fee Related JP3765104B2 (ja) 1994-04-19 1995-04-18 伝送時にビデオ信号を処理するためのクロック信号と時間信号をライン同期信号に関して整列させる整列装置

Country Status (7)

Country Link
US (1) US5764301A (ja)
EP (1) EP0704136B1 (ja)
JP (1) JP3765104B2 (ja)
DE (1) DE69523710T2 (ja)
ES (1) ES2167432T3 (ja)
FR (1) FR2718915B1 (ja)
WO (1) WO1995028805A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339620B2 (ja) * 1998-01-29 2002-10-28 日本ビクター株式会社 同期パルス発生装置
US6449017B1 (en) * 1998-12-04 2002-09-10 Ching-Chyi Thomas Chen RGB self-alignment and intelligent clock recovery
US8325757B2 (en) * 2009-12-17 2012-12-04 Silicon Image, Inc. De-encapsulation of data streams into multiple links

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176993B1 (en) * 1984-09-28 1990-03-14 Kabushiki Kaisha Toshiba Reference signal reproduction apparatus
GB9004901D0 (en) * 1990-03-05 1990-05-02 Space Communications Sat Tel L Television scrambler
JPH03284087A (ja) * 1990-03-30 1991-12-13 Matsushita Electric Ind Co Ltd ペイ・テレビ装置
GB2246262B (en) * 1990-05-10 1994-03-02 Pioneer Electronic Corp Television signal scrambling method and apparatus
US5528307A (en) * 1991-07-18 1996-06-18 Canon Kabushiki Kaisha Clock generator
US5600379A (en) * 1994-10-13 1997-02-04 Yves C. Faroudia Television digital signal processing apparatus employing time-base correction

Also Published As

Publication number Publication date
JP3765104B2 (ja) 2006-04-12
EP0704136A1 (fr) 1996-04-03
DE69523710T2 (de) 2002-08-01
DE69523710D1 (de) 2001-12-13
WO1995028805A1 (fr) 1995-10-26
FR2718915A1 (fr) 1995-10-20
US5764301A (en) 1998-06-09
FR2718915B1 (fr) 1996-05-15
EP0704136B1 (fr) 2001-11-07
ES2167432T3 (es) 2002-05-16

Similar Documents

Publication Publication Date Title
KR100230646B1 (ko) 메인 비디오 신호와 보조 비디오 신호의 동기 장치
US5946049A (en) Apparatus and method for synchronizing multiple asynchronous signals
US5579348A (en) Method and apparatus for improving the apparent accuracy of a data receiver clock circuit
US7436456B2 (en) Video device and method for synchronising time bases of video devices
EP0181189A2 (en) Video signal processing system
US6038276A (en) Digital phase lock loop for non-continuous reference signal
JPH0750660A (ja) 非同期的データ送受信システム
KR0152040B1 (ko) 심볼타이밍복구 및 동기신호검출을 이용한 고선명텔레비젼/엔티에스씨 공용수신방법 및 그 장치
US5148276A (en) Synchronous signal generator for the muse signal
JPH08512185A (ja) 伝送時にビデオ信号を処理するための整列法及びその装置
US6043848A (en) Television system for recovering digital data encoded in a television signal
US6130718A (en) Method and device for correcting errors in the opening of time windows for recovering data with horizontal synchronization pulses
KR100843682B1 (ko) 텔레비젼 신호를 처리하기 위한 장치 및 방법
CA1099403A (en) Vertical synchronizing signal detector for television video signal reception
JPH04234278A (ja) 信号分離器
KR0176785B1 (ko) 라인-록 피엘엘을 이용한 클럭신호 발생장치
JPH1056582A (ja) デジタル・テレビジョン信号のフロー調整
JP3278006B2 (ja) データ復調装置
JP2005080026A (ja) サンプリングクロック生成回路
WO2009030740A1 (en) Reduction in the acquisition duration of a phase-locked loop able to reconstitute a synchronisation signal transmitted over an ip network
JPH08289261A (ja) 文字放送受信回路
JPH08275023A (ja) 同期信号検出回路
JPH08182018A (ja) テレビジョン信号送信装置及び受信装置
JPH07101947B2 (ja) 標本化クロック再生回路
JPH0771198B2 (ja) 基準信号再生回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041029

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050812

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees