JPH0851004A - Chip thermister - Google Patents

Chip thermister

Info

Publication number
JPH0851004A
JPH0851004A JP20600794A JP20600794A JPH0851004A JP H0851004 A JPH0851004 A JP H0851004A JP 20600794 A JP20600794 A JP 20600794A JP 20600794 A JP20600794 A JP 20600794A JP H0851004 A JPH0851004 A JP H0851004A
Authority
JP
Japan
Prior art keywords
pair
green sheet
thermistor
ceramic
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20600794A
Other languages
Japanese (ja)
Inventor
Nobuyuki Nishimura
信幸 西村
Kazuhiko Oyama
和彦 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP20600794A priority Critical patent/JPH0851004A/en
Publication of JPH0851004A publication Critical patent/JPH0851004A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

PURPOSE:To obtain a ceramic thermister in which the interlayer exfoliation, i.e., delamination, is prevented while sustaining a low resistance for B constant inherent to the material of thermister and thereby sustaining a large area for a pair of inner electrodes. CONSTITUTION:A green sheet 12 principally comprising a ceramic and provided with a conductor layer for forming one 13 of a pair of inner electrodes is laminated alternately with a green sheet 15 provided with a conductor layer for forming the other 14 of the pair of inner electrodes to obtain a chip ceramic thermister where the pair of inner electrodes are formed alternately on the opposite sides of the green sheet 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、温度変化による半導体
の抵抗変化を利用するサーミスタに関し、とくに半導体
セラミックを主体としたチップ型のセラミック・サーミ
スタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thermistor which utilizes a resistance change of a semiconductor due to a temperature change, and more particularly to a chip type ceramic thermistor mainly composed of a semiconductor ceramic.

【0002】[0002]

【従来の技術】サーミスタは、電子機器の温度補償、電
流制御、温度検出などの用途に広く用いられている。
2. Description of the Related Art Thermistors are widely used for temperature compensation of electronic equipment, current control, temperature detection and the like.

【0003】近年、電子部品の高集積化がさらに進み、
面実装ができる小形の部品が要望されている。サーミス
タも、抵抗、コンデンサ、インダクタなどの、他の電子
部品と同様に、面実装のためのチップ化が進んでいる。
In recent years, the degree of integration of electronic parts has further increased,
There is a demand for small parts that can be surface-mounted. Thermistors, like other electronic components such as resistors, capacitors, and inductors, are becoming chips for surface mounting.

【0004】チップ化されたサーミスタの多くは、外形
が、積層セラミックのチップ・コンデンサと同様に、角
柱形あるいは角板形からなり、これらの両端面に、接続
用の端子となる外部電極がそれぞれ設けられている。
Most of the thermistors formed into chips have a prismatic shape or a rectangular plate shape as in the case of a multilayer ceramic chip capacitor, and external electrodes serving as terminals for connection are respectively provided on both end faces of these. It is provided.

【0005】さらに最近のチップ型サーミスタは、添付
の図2に示すように、内部構造をも、積層セラミック・
コンデンサと同様の構造にしたものが発表されている。
A more recent chip-type thermistor has an internal structure, as shown in FIG.
It has been announced that it has the same structure as a capacitor.

【0006】ここに、積層セラミック電子部品とは、セ
ラミックを主成分とするグリーンシートの上に導体層を
形成して、これらグリーンシートを積層、圧着、焼成す
ることによって、セラミック素体内に、電子素子、電子
回路などを構成したものである。また、グリーンシート
とは、主としてアルミナ粉末に、溶剤、バインダ、可塑
剤などを加えた懸濁液を、シート状に成形して乾燥させ
た、可撓性のあるセラミックの生シートをいう。
Here, the monolithic ceramic electronic component means that a conductor layer is formed on a green sheet containing ceramic as a main component, and the green sheets are laminated, pressure-bonded, and fired to form an electronic component in the ceramic body. The device and the electronic circuit are configured. The green sheet refers to a flexible green ceramic sheet obtained by molding a suspension obtained by adding a solvent, a binder, a plasticizer, etc., mainly to alumina powder, and drying the suspension.

【0007】ここで、図2を概略説明すると、図2はチ
ップ型セラミック・サーミスタの従来例を示す断面端面
図で、図中の(a)は、第1の従来例を平面からみた断
面端面図、図中の(b)は、この第1の従来例を正面か
らみた断面端面図であり、図中の(c)は、第2の従来
例を正面からみた断面端面図である。
Here, FIG. 2 will be briefly described. FIG. 2 is a sectional end view showing a conventional example of a chip-type ceramic thermistor. In FIG. 2, (a) is a sectional end view of the first conventional example viewed from above. FIG. 1B is a sectional end view of the first conventional example seen from the front, and FIG. 7C is a sectional end view of the second conventional example seen from the front.

【0008】なお、図2の(c)を平面からみた断面端
面図は、図2の(a)と同じになるため、図示を省略し
た。
The cross-sectional end view of FIG. 2 (c) seen from the plane is the same as that of FIG. 2 (a), and is not shown.

【0009】図2の21は、サーミスタを構成する矩形
板状の積層セラミック体で、この積層セラミック体21
は、たとえば、やや厚みのあるグリーンシート22の上
面両方の端部ほぼ全体に、一対の内部電極23、24と
なる導体層をそれぞれ形成し、さらに、このグリーンシ
ート22の上面に、別のやや厚みのあるグリーンシート
25を積層して、作製したものである。
Reference numeral 21 in FIG. 2 is a rectangular plate-shaped laminated ceramic body which constitutes a thermistor.
For example, a conductor layer to be a pair of internal electrodes 23, 24 is formed on substantially the entire end portions of both upper surfaces of a slightly thick green sheet 22, respectively, and another slightly slightly thicker surface is formed on the upper surface of the green sheet 22. It is manufactured by stacking thick green sheets 25.

【0010】図2の26は、他の従来例である矩形箱形
の積層セラミック体で、この積層セラミック体26は、
たとえば、左右で一対となる内部電極23、24用の導
体層を同一平面上にもつグリーンシート22を、3層積
み重ねて、もっとも上のグリーンシート22の上面に、
さらに別のグリーンシート25を積層して、作製したも
のである。
Reference numeral 26 in FIG. 2 is a rectangular box-shaped laminated ceramic body which is another conventional example.
For example, three green sheets 22 having conductor layers for the internal electrodes 23 and 24 that are paired on the left and right on the same plane are stacked, and three layers are stacked on the top surface of the uppermost green sheet 22.
It is manufactured by stacking another green sheet 25.

【0011】したがって、1対の内部電極23、24を
形成する導体層は、グリーンシート22の上面中央を除
く、両方の端部ほぼ全体に形成されることになって、所
定のB定数に対する抵抗値の低抵抗化が行なわれること
になった。なお、定数Bは、サーミスタの特性をあらわ
す抵抗値と温度との関係式に使用されるもので、サーミ
スタの材料固有のものである。
Therefore, the conductor layers forming the pair of internal electrodes 23, 24 are formed on almost both ends of the green sheet 22 except for the center of the upper surface thereof, and the resistance for a predetermined B constant is obtained. It was decided that the resistance would be lowered. The constant B is used in the relational expression between the resistance value and the temperature, which expresses the characteristics of the thermistor, and is specific to the material of the thermistor.

【0012】これら従来例は、しかしながら、ひとつの
層のグリーンシート22に対し、1対の内部電極23、
24となる導体層が塗布されるため、その塗布面積が大
になって、結果として、セラミック・サーミスタの素地
となる積層セラミック体21または26自体に、積層間
の剥離、すなわち、デラミネーション(delamination)不
良が起きやすいという欠点があった。
However, in these conventional examples, a pair of internal electrodes 23,
Since the conductor layer 24 is coated, the coating area becomes large, and as a result, the laminated ceramic body 21 or 26, which is the base material of the ceramic thermistor, is delaminated, that is, delaminated. ) There was a drawback that defects were likely to occur.

【0013】[0013]

【発明が解決しようとする課題】上述したように、対と
なる内部電極の面積を大きくして、所定のB定数に対す
る抵抗値の低抵抗化を行なうと、層間剥離であるデラミ
ネーションが生じ易くなる問題点があった。
As described above, if the area of the pair of internal electrodes is increased to reduce the resistance value with respect to a predetermined B constant, delamination, which is delamination, is likely to occur. There was a problem.

【0014】本発明は、サーミスタ材料に固有であるB
定数に対する抵抗値を低くすると共に、なおかつ、デラ
ミネーション不良が起きないセラミック・サーミスタの
提供を目的に開発されたものである。
The present invention is unique to B thermistor materials.
It was developed for the purpose of providing a ceramic thermistor which lowers the resistance value with respect to a constant and at the same time does not cause delamination failure.

【0015】言い換えると、本発明は、対となる内部電
極の面積を大きくすると共に、層間剥離が生じないセラ
ミック・サーミスタを目的に開発されたものである。
In other words, the present invention was developed for the purpose of increasing the area of the pair of internal electrodes and preventing the delamination of the ceramic thermistor.

【0016】[0016]

【課題を解決するための手段】本発明のセラミック・サ
ーミスタは、主成分がセラミックであるグリーンシート
が積層されて作製されるチップ型セラミック・サーミス
タであって、対の一方の内部電極となる導体層の形成さ
れているグリーンシートと対の他方の内部電極となる導
体層の形成されているグリーンシートとが、互い違いに
積層され、それら対となる内部電極が、前記グリーンシ
ート積層体内において、同一層の少なくとも一層ずつず
れた状態に形成されるようにしたことを特徴とする。
A ceramic thermistor of the present invention is a chip-type ceramic thermistor produced by laminating green sheets whose main component is ceramic, and is a conductor which becomes one internal electrode of a pair. The green sheets on which the layers are formed and the green sheets on which the conductor layers to be the other internal electrodes of the pair are formed are laminated alternately, and the internal electrodes forming the pairs are the same in the green sheet laminate. It is characterized in that the layers are formed so as to be offset from each other by at least one layer.

【0017】すなわち本発明は第一に、角柱または角板
状セラミック素体の対向する1対の鉛直な端面にそれぞ
れ接続端子となる外部電極を有し、かつ左右それぞれの
外部電極に一端が接続され、他端が素体内中心部に向か
って中央に達しない位置まで水平に張り出している左右
合わせて1対の内部電極導体層を有しているチップ・サ
ーミスタであって、これら1対の導体層は互いに平行な
異なる平面上に違い棚状に配置されていることを特徴と
するチップ・サーミスタを、第二に、角柱または角板状
セラミック素体の対向する1対の鉛直な端面にそれぞれ
接続端子となる外部電極を有し、かつ左右それぞれの外
部電極に一端が接続され、他端が素体内中心部に向かっ
て中央に達しない位置まで水平に張り出している左右合
わせて1対となる複数対の内部電極導体層を有している
チップ・サーミスタであって、各対の導体層はそれぞれ
互いに平行な異なる平面上に違い棚状に配置されている
ことを特徴とするチップ・サーミスタを提供することに
よって上記の課題を解決した。
That is, according to the present invention, first, external electrodes serving as connection terminals are provided on a pair of opposed vertical end faces of a prism or a rectangular plate-shaped ceramic body, and one end is connected to each of the left and right external electrodes. A chip thermistor having a pair of left and right inner electrode conductor layers that horizontally extend to the position where the other end does not reach the center toward the center of the body. Secondly, a chip thermistor, characterized in that the layers are arranged in different shelves on different planes parallel to each other, secondly, is connected to a pair of opposed vertical end faces of a prismatic or rectangular plate-shaped ceramic body, respectively. It has an external electrode that serves as a terminal, one end is connected to each of the left and right external electrodes, and the other end extends horizontally toward the center of the body to a position where it does not reach the center. A chip thermistor having several pairs of internal electrode conductor layers, characterized in that the conductor layers of each pair are arranged in different shelves on different planes parallel to each other. By doing so, the above problem was solved.

【0018】[0018]

【作用】グリーンシートと導体層とでは膨脹係数が異な
るため、導体層の塗布された部分の面積が大きいほど膨
脹あるいは収縮に際しての熱応力による歪が大きくな
る。
Since the green sheet and the conductor layer have different expansion coefficients, the larger the area of the coated portion of the conductor layer, the greater the strain due to thermal stress during expansion or contraction.

【0019】本発明では、対となる内部電極が、グリー
ンシートの層違いの層内に形成されているため、言い換
えると、グリーンシートの層を変えて1対の内部電極を
構成するため、グリーンシート1層についての内部電極
用の導体層の塗布面積を小にできるので、デラミネーシ
ョン不良を大幅に低減できることになる。
In the present invention, since the pair of internal electrodes are formed in different layers of the green sheet, in other words, the layers of the green sheet are changed to form a pair of internal electrodes. Since the coating area of the conductor layer for the internal electrode for one sheet layer can be made small, the delamination failure can be significantly reduced.

【0020】[0020]

【実施例】以下に本発明を、その実施例について、添付
の図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the accompanying drawings with reference to its embodiments.

【0021】図1は、本発明による実施例を示す断面端
面図で、図中の(a)は、第1の実施例であるチップ・
サーミスタを平面からみた断面端面図、図中の(b)
は、第1の実施例を正面からみた断面端面図であり、図
中の(c)は、第2の実施例であるチップ・サーミスタ
を正面からみた断面端面図である。
FIG. 1 is a sectional end view showing an embodiment according to the present invention, in which FIG. 1 (a) shows a chip according to the first embodiment.
Sectional end view of the thermistor seen from above, (b) in the figure
[FIG. 3] is a sectional end view of the first embodiment as seen from the front, and (c) in the drawing is a sectional end view of the chip thermistor as the second embodiment as seen from the front.

【0022】なお、図1の(c)を平面からみた断面端
面図は、図1の(a)と同じであるため、図示を省略し
た。
The sectional end view of FIG. 1 (c) viewed from the plane is the same as FIG. 1 (a), and is not shown.

【0023】図1の11は、本発明のチップ・サーミス
タを構成する矩形板状の積層セラミック体で、この積層
セラミック体11は、たとえば、やや薄手のグリーンシ
ート12の上面一方の端部ほぼ全体に、一方の内部電極
13となる導体層を形成し、さらに、このグリーンシー
ト12の上面に、他方の内部電極14となる導体層を形
成したやや薄手のグリーンシート15を積層し、さら
に、グリーンシート15の上面に別のやや厚手のグリー
ンシート16を積み重ねると共に、グリーンシート12
の下面に、別のやや薄手のグリーンシート18を積み重
ねて、形成したものである。図における仮想線(1点鎖
線)はグリーンシート同士の界面を表わす。
Reference numeral 11 in FIG. 1 is a rectangular plate-shaped laminated ceramic body which constitutes the chip thermistor of the present invention. The laminated ceramic body 11 is, for example, almost entirely on one end of the upper surface of a slightly thin green sheet 12. , A conductor layer to be one internal electrode 13 is formed, and a slightly thin green sheet 15 having a conductor layer to be the other internal electrode 14 is further laminated on the upper surface of the green sheet 12, and the green sheet While stacking another slightly thick green sheet 16 on the upper surface of the sheet 15, the green sheet 12
It is formed by stacking another slightly thin green sheet 18 on the lower surface of. The phantom line (one-dot chain line) in the figure represents the interface between the green sheets.

【0024】図1の17は、本発明による他の実施例で
ある矩形箱形の積層セラミック体で、この積層セラミッ
ク体17は、たとえば、一方の内部電極13となる導体
層を形成したやや薄手のグリーンシート12の上面に、
他方の内部電極14となる導体層を形成したやや薄手の
グリーンシート15を積み重ねるようにして、3対の内
部電極13、14が各対毎に右と左の電極がグリーンシ
ート1層分ずれた違い棚状の配置となるように3組積層
し、もっとも上のグリーンシート15の上面に、別のや
や厚手のグリーンシート16を積み重ねると共に、もっ
とも下のグリーンシート12の下面に、別のやや薄手の
グリーンシート18を積み重ねて、形成したものであ
る。
Reference numeral 17 in FIG. 1 is a rectangular box-shaped laminated ceramic body according to another embodiment of the present invention. The laminated ceramic body 17 is, for example, slightly thin in which a conductor layer to be the internal electrode 13 is formed. On the upper surface of the green sheet 12 of
By stacking the slightly thin green sheets 15 on which the conductor layers to be the other internal electrodes 14 are formed, the three pairs of internal electrodes 13 and 14 are displaced by one green sheet layer between the right and left electrodes for each pair. 3 sets are stacked in a different shelf-like arrangement, and another slightly thick green sheet 16 is stacked on the upper surface of the uppermost green sheet 15, and another slightly thin sheet is formed on the lower surface of the lowermost green sheet 12. It is formed by stacking the green sheets 18.

【0025】一方、従来例のチップ・サーミスタとし
て、図2に示す構造のものを作製した。
On the other hand, a conventional chip thermistor having the structure shown in FIG. 2 was manufactured.

【0026】従来例と実施例とを比較するため、出来る
だけ同じ条件にして、上記それぞれのサンプルを形成し
て比較した。
In order to compare the conventional example and the example, the above-mentioned respective samples were formed and compared under the same conditions as much as possible.

【0027】まず、所定量の酸化マンガンおよび酸化コ
バルトに、原子価制御剤および焼結助剤を加えて、湿式
ボールミルにて攪拌ののち、脱水、乾燥をおこなって仮
焼きをし、さらに再度、湿式ボールミルにて攪拌のの
ち、脱水、乾燥をおこない、チップ型セラミック・サー
ミスタ(NTC特性)を作製するための粉末材料を得
た。
First, a valence control agent and a sintering aid are added to predetermined amounts of manganese oxide and cobalt oxide, and the mixture is stirred in a wet ball mill, dehydrated, dried, calcined, and then again. After stirring with a wet ball mill, dehydration and drying were performed to obtain a powder material for producing a chip-type ceramic thermistor (NTC characteristic).

【0028】このセラミックが主成分の粉体に、所定量
のポリビニルブチラール系のバインダーと、可塑剤と、
トルエン系の溶剤とを加えて、湿式ボールミルにて攪拌
のち、得られた懸濁液を脱泡すると共に、ドクターブレ
ードによる塗工をおこなって、シート状に成形し、厚さ
100μmの生シートであるグリーンシートを得た。
A powder containing this ceramic as a main component, a predetermined amount of a polyvinyl butyral binder, and a plasticizer,
After adding a toluene-based solvent and stirring with a wet ball mill, the resulting suspension is degassed, and the resulting solution is coated with a doctor blade to form a sheet, which is a 100 μm-thick green sheet. I got a green sheet.

【0029】こののち、スクリーン印刷により、Ag−
Pd系の内部電極を、グリーンシートに印刷し、圧着、
カットを経て、400℃で2時間の脱バインダーをおこ
なった後、大気中にて1,200℃で2時間の焼成をお
こない、図1ならびに図2に示されるチップ形のセラミ
ック・サーミスタの素地である積層セラミックス体1
1、17、21、26を得た。
After that, by screen printing, Ag-
Print the Pd-based internal electrodes on the green sheet, press-fit,
After cutting and debinding at 400 ° C for 2 hours, firing is performed at 1200 ° C for 2 hours in the air, and the chip-shaped ceramic thermistor substrate shown in Figs. 1 and 2 is used. A certain laminated ceramic body 1
1, 17, 21, and 26 were obtained.

【0030】当該サンプル素地について、おのおの10
0個ずつ、デラミネーションの確認を行なった結果を、
以下に示す。
For each of the sample bases, 10
The result of checking delamination by 0
It is shown below.

【0031】第1の従来例の場合、すなわち、図2の
(b)にもとづく積層セラミックス体21構造の場合、
100個のサンプル素地を調べたところ、デラミネーシ
ョンは、2個であった。
In the case of the first conventional example, that is, in the case of the laminated ceramic body 21 structure based on FIG. 2B,
When 100 sample base materials were examined, the delamination was 2.

【0032】第2の従来例の場合、すなわち、図2の
(c)にもとづく積層セラミックス体26構造の場合、
100個のサンプル素地を調べたところ、デラミネーシ
ョンは、5個であった。
In the case of the second conventional example, that is, in the case of the laminated ceramic body 26 structure based on FIG.
When 100 sample base materials were examined, the delamination was 5.

【0033】これに対して、第1の実施例の場合、すな
わち、図1の(b)にもとづく積層セラミックス体11
構造の場合、100個のサンプル素地を調べたところ、
デラミネーションは、0個であった。
On the other hand, in the case of the first embodiment, that is, the laminated ceramics body 11 based on FIG.
In the case of the structure, when 100 sample base materials were examined,
The delamination was 0.

【0034】第2の実施例の場合、すなわち、図1の
(c)にもとづく積層セラミックス体17構造の場合、
100個のサンプル素地を調べたところ、デラミネーシ
ョンは、0個であった。
In the case of the second embodiment, that is, in the case of the laminated ceramic body 17 structure based on FIG.
When 100 sample base materials were examined, the delamination was 0.

【0035】上述の比較からも明らかな如く、対となる
内部電極13、14を、グリーンシートの層違いの電極
構造にすると、サーミスタ材料に固有であるB定数に対
する抵抗値を低く維持できると共に、デラミネーション
不良を大幅に低減できることが判明した。
As is clear from the above comparison, when the internal electrodes 13 and 14 forming a pair have different electrode structures of the green sheets, the resistance value with respect to the B constant peculiar to the thermistor material can be kept low, and It has been found that delamination defects can be significantly reduced.

【0036】言い換えると、グリーンシート12、15
の層を互い違いに重ねて、対となる内部電極13、14
を層違いに構成するから、ひとつのグリーンシート1
2、15層における内部電極用の導体層の塗布面積を小
にできることになるため、結果として、B定数に対する
抵抗値を低くでき、かつデラミネーション不良を、大き
く低減できることになる。
In other words, the green sheets 12, 15
Of the internal electrodes 13 and 14 forming a pair by alternately stacking the layers of
Because it is composed of different layers, one green sheet 1
Since the coating area of the conductor layers for the internal electrodes in the 2 and 15 layers can be made small, as a result, the resistance value with respect to the B constant can be lowered, and the delamination failure can be greatly reduced.

【0037】[0037]

【発明の効果】以上のごとくなる本発明は、主成分がセ
ラミックであるグリーンシートが積層されて作製される
セラミック・サーミスタにおいて、対の一方の内部電極
になる導体層が一部分に形成されている前記グリーンシ
ートを、互い違いに積層して、前記対となる内部電極
が、前記グリーンシートの層違いに形成されるようにし
たから、サーミスタの材料固有のものであるB定数に対
する抵抗値を低く維持できると共に、デラミネーション
不良のないセラミック・サーミスタを供給することがで
き、結果として、電子機器の信頼性の向上ならびにコス
トダウンに、大きく寄与することができるという効果が
ある。
As described above, according to the present invention, in a ceramic thermistor manufactured by laminating green sheets whose main component is ceramic, a conductor layer to be one internal electrode of a pair is partially formed. Since the green sheets are alternately stacked and the internal electrodes forming the pair are formed in different layers of the green sheets, the resistance value for the B constant, which is unique to the material of the thermistor, is kept low. At the same time, it is possible to supply a ceramic thermistor having no delamination defect, and as a result, it is possible to greatly contribute to the improvement of the reliability of the electronic device and the cost reduction.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による実施例を示す断面端面図で、図中
の(a)は、実施例を平面からみた断面端面図であり、
図中の(b)は、第1の実施例を正面からみた断面端面
図であり、図中の(c)は、第2の実施例を正面からみ
た断面端面図である。
FIG. 1 is a cross-sectional end view showing an embodiment according to the present invention, in which (a) is a cross-sectional end view of the embodiment as seen from a plane,
(B) in the drawing is a sectional end view of the first embodiment as seen from the front, and (c) in the drawing is a sectional end view of the second embodiment as seen from the front.

【図2】従来例を示す断面端面図で、図中の(a)は、
従来例を平面からみた断面端面図であり、図中の(b)
は、第1の従来例を正面からみた断面端面図であり、図
中の(c)は、第2の従来例を正面からみた断面端面図
である。
FIG. 2 is a sectional end view showing a conventional example, in which (a) is
It is the cross-sectional end view which looked at the prior art example from the plane, and (b) in the figure
[Fig. 3] is a sectional end view of the first conventional example as viewed from the front, and (c) in the figure is a sectional end view of the second conventional example as viewed from the front.

【符号の説明】[Explanation of symbols]

11 積層セラミック体 12 グリーンシート 13 内部電極 14 内部電極 15 グリーンシート 16 グリーンシート 17 積層セラミック体 18 グリーンシート 11 laminated ceramic body 12 green sheet 13 internal electrode 14 internal electrode 15 green sheet 16 green sheet 17 laminated ceramic body 18 green sheet

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 角柱または角板状セラミック素体の対向
する1対の鉛直な端面にそれぞれ接続端子となる外部電
極を有し、かつ左右それぞれの外部電極に一端が接続さ
れ、他端が素体内中心部に向かって中央に達しない位置
まで水平に張り出している左右合わせて1対の内部電極
導体層を有しているチップ・サーミスタであって、これ
ら1対の導体層は互いに平行な異なる平面上に違い棚状
に配置されていることを特徴とするチップ・サーミス
タ。
1. A prism or a rectangular plate-shaped ceramic body has a pair of opposing vertical end faces each having an external electrode serving as a connection terminal, and one end is connected to each of the left and right external electrodes, and the other end is A chip thermistor having a pair of left and right inner electrode conductor layers that horizontally extend to a position that does not reach the center toward the center of the body, and the pair of conductor layers are different from each other in parallel. A chip thermistor characterized by being arranged like a shelf on a flat surface.
【請求項2】 角柱または角板状セラミック素体の対向
する1対の鉛直な端面にそれぞれ接続端子となる外部電
極を有し、かつ左右それぞれの外部電極に一端が接続さ
れ、他端が素体内中心部に向かって中央に達しない位置
まで水平に張り出している左右合わせて1対となる複数
対の内部電極導体層を有しているチップ・サーミスタで
あって、各対の導体層はそれぞれ互いに平行な異なる平
面上に違い棚状に配置されていることを特徴とするチッ
プ・サーミスタ。
2. A prism or a rectangular plate-shaped ceramic body has external electrodes serving as connection terminals on a pair of opposing vertical end faces, and one end is connected to each of the left and right external electrodes, and the other end is A chip thermistor having a plurality of pairs of left and right inner electrode conductor layers that horizontally extend to a position that does not reach the center toward the center of the body. A chip thermistor characterized by being arranged in different shelves on different planes parallel to each other.
JP20600794A 1994-08-08 1994-08-08 Chip thermister Pending JPH0851004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20600794A JPH0851004A (en) 1994-08-08 1994-08-08 Chip thermister

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20600794A JPH0851004A (en) 1994-08-08 1994-08-08 Chip thermister

Publications (1)

Publication Number Publication Date
JPH0851004A true JPH0851004A (en) 1996-02-20

Family

ID=16516369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20600794A Pending JPH0851004A (en) 1994-08-08 1994-08-08 Chip thermister

Country Status (1)

Country Link
JP (1) JPH0851004A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049126A3 (en) * 2001-12-04 2003-12-31 Epcos Ag Electrical component with a negative temperature coefficient

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049126A3 (en) * 2001-12-04 2003-12-31 Epcos Ag Electrical component with a negative temperature coefficient
US7135955B2 (en) 2001-12-04 2006-11-14 Epcos Ag Electrical component with a negative temperature coefficient

Similar Documents

Publication Publication Date Title
KR101983129B1 (en) Multi-layered ceramic electronic parts and method of manufacturing the same
US9627142B2 (en) Multilayer ceramic capacitor and board for mounting of the same
JP4859593B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2007035848A (en) Stacked ceramic capacitor and its manufacturing method
JP2022119088A (en) Ceramic electronic component and manufacturing method of the same
KR100271910B1 (en) Laminate ceramic electronic parts
JP4809173B2 (en) Multilayer ceramic capacitor
JP3514117B2 (en) Multilayer ceramic electronic component, method of manufacturing multilayer ceramic electronic component, and conductive paste for forming internal electrode
KR20170112381A (en) Ceramic Composition and Multilayered Capacitor Having the Same
JP2001102243A (en) Coaxial capacitor
JP2000021679A (en) Layered ceramic capacitor
JP2002015941A (en) Chip-type electronic component
KR102018310B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JPH1050545A (en) Multilayer ceramic capacitor
JP2002033236A (en) Chip-type electronic component
JP7209072B2 (en) Multilayer ceramic capacitor
JPH11354370A (en) Layered ceramic electronic parts
JPH0851004A (en) Chip thermister
JP2005303029A (en) Method of manufacturing laminated ceramic electronic part
JP3085596B2 (en) Multilayer ceramic capacitors
JPH07297073A (en) Multilayered ceramic capacitor and its manufacture
JPH0756850B2 (en) Ceramic multilayer capacitor and manufacturing method thereof
KR101973452B1 (en) Multilayer ceramic capacitor
JPH11135357A (en) Multilayered ceramic capacitor
JP2007180322A (en) Laminated ceramic electronic component

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020806