JPH08507906A - 単一のポリシリコン層を含むe▲上2▼promセル - Google Patents
単一のポリシリコン層を含むe▲上2▼promセルInfo
- Publication number
- JPH08507906A JPH08507906A JP6521086A JP52108694A JPH08507906A JP H08507906 A JPH08507906 A JP H08507906A JP 6521086 A JP6521086 A JP 6521086A JP 52108694 A JP52108694 A JP 52108694A JP H08507906 A JPH08507906 A JP H08507906A
- Authority
- JP
- Japan
- Prior art keywords
- region
- cell
- conductivity type
- substrate
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000011888 foil Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
E2PROMセルは、ある導電型の基板(200)を含んでおり、この基板(200)には、その表面に沿って、逆の導電型のソース及びドレイン領域(210、212)が配置され、更に、ソースとドレインの間にチャネル領域(216)が形成されている。チャネル領域の上には酸化物層が形成されており、この酸化物層は、チャネル領域上に位置する比較的厚い部分と、ソース及びドレインのそれぞれの一部の上に位置する第1及び第2の比較的薄い部分とを含んでいる。セルのプログラミングは、デバイスのフローティングゲート(222)から酸化物の薄い部分を通過する電子、ドレインから酸化物の薄い部分を介してフローティングゲートへと流れる電子によってなされる。本セルは、ポリシリコン層を一層しか含まず、フローティングゲートもそれから形成される。
Description
【発明の詳細な説明】
単一のポリシリコン層を含むE2PROMセル発明の背景
本発明は、メモリセルに関する。特に、ポリシリコン含有層を1層しか含まな
いE2PROMセルに関する。従来の技術
Stewart Logieによって発明され、1990年5月8日に特許さ
れた米国特許第4,924,278号(名称“EEPROM USING A
MERGED SOURCE AND CONTROL GATE”)明細書を
参照すると、この特許明細書には、その発明の背景として、E2PROMメモリ
デバイスの動作について概略的に記載されている。特に、その第1A図(本出願
中に従来技術として第1図として掲載)では、そこに図示されたセルの典型的な
プログラム及び消去方法が説明されている。そこで図示され説明されているよう
に、従来の典型的なE2PROMメモリセルは、シリコン基板99中に形成され
基板99とは反対の導電型を有するソース101及びドレイン102と、それら
の間に形成されたチャネル領域103とを有するトランジスタ100を含む。ゲ
ート絶縁体104は、多結晶シリコンフローティングゲート105をチャネル1
03及びドレイン102から電気的に絶縁する。非常に薄いトンネル酸化物領域
106は、フローティングゲート105の一部をドレイン102から絶縁してお
り、領
域104A(厚い酸化物領域104Bと薄い酸化物領域106との接続部分)は
、ドレイン102のチャネル領域103に隣接するエッジ102Aから横方向に
比較的遠くに間隔を置いて位置している。
このセルのプログラム及び消去は、前記特許明細書中に記載されているように
、電子のファウラー−ノルトハイム(Fowler−Nordheim)トンネ
ル効果を利用してなされる。
チャネル領域103から比較的離れた位置に薄い酸化物領域106が配置され
ていることによって、デバイスは必要以上に大きくなっているが、知られている
ように、半導体デバイスではセルの高密度実装が望まれている。
次に、1992年12月13日に刊行されたKumeらによる論文“A 1.
28μm2 Contactless Memory Cell Techno
logy for a 3 V−Only 64Mbit EEPROM”を参
照すると、この論文中には、特に本出願中に第2図として示されているように構
成されたセルの、ファウラー−ノルトハイム電子トンネル効果を用いたプログラ
ム及び消去について述べられている。この論文中に記載されているように、第2
図のメモリセルは、フローティングゲートからのトンネル効果による電子の放出
によってドレインを通してプログラムされ、チャネル領域全体からフローティン
グゲートへのトンネル効果による電子の放出よって消去
される。
この方法では、電子がフローティングゲートへ向かって、またはフローティン
グゲートから放出されるときに通過しなければならない酸化物が、比較的短時間
の間に劣化することが分かっている。更に、この酸化物層は、比較的少ないプロ
グラム及び消去サイクルの後に、相当量の電子を捕捉する。これらの欠点によっ
て、時間の経過とともにデバイスのプログラムは徐々に困難になるため、このよ
うなデバイスの寿命は短いものと考えなければならない。更に、前述した特許明
細書及び論文には、2層以上のポリシリコン層を含むデバイスが開示されている
が、このようなデバイスは製造が難しく、製造工程のちょっとした変更にも影響
される。発明の要約
特にE2PROMセルとして用いられる本発明によるメモリセルは、セルのプ
ログラムまたは消去の際に、チャネル領域全体から、酸化物層を通ってフローテ
ィングゲート内に電子が通過するという問題を避けると共に、それに伴う電子の
捕捉及び酸化物層の劣化を避けている。それと同時に、このセルは非常に小さい
構造となっており、セルの極めて高密度な実装が可能となっている。更に、本発
明によるデバイスは、ポリシリコン層を1層しか含まず、製造工程も簡単になっ
ている。
これらの特徴は、デバイスのゲート酸化物がチャネル領
域の上では比較的厚く、ソース及びドレイン領域の一部の上では比較的薄くなっ
ており、更に、厚い部分と薄い部分との接続部分が、ソース及びドレイン領域の
チャネル領域に隣接する内側エッジと概ね整合するようになっていることによっ
て達成される。更に、本デバイスはポリシリコン層を1層しか含まない。図面の簡単な説明
第1図は、従来のE2PROMメモリセルの断面図である。
第2図は、別のE2PROMメモリセルの断面図である。
第3図は、本発明によるE2PROMセルの図である。
第4図は、第3図のライン4−4に沿った断面図であり、セルのプログラムを
表している。
第5図は、第4図に示されたのと似ているが、セルの消去を表している。
第6図乃至第9図は、第3図乃至第5図に示されたデバイスの製造方法を表す
図である。好適実施例
第3図に示されているように、P型基板200には、その表面201に沿って
延在するN領域202、204とN領域206とが、その中に形成されている。
N領域202、204は、P領域208によって分離されている。N領域202
、204は、それぞれ、E2PROMセル214のソース210、ドレイン21
2を形成し、P領域208はチャネル領域216を形成している。チャネル領域
216の
上には、酸化物層218(第3図に於いては見やすさのために除去しているが、
その一部は第4図に示されている)が配置されている(第4図)。実際には、比
較的厚い部分218Aがチャネル領域216上に配置され、この厚い部分218
Aとつながっている第1の比較的薄い部分218Bがソース領域210の上に配
置され、更に、厚い部分218Aとつながった第2の比較的薄い部分218Cが
ドレイン領域212の上に配置されている。酸化物層210の薄い部分218B
と厚い部分218Aとの間の移行部218D(階段構造を形成)は、ソース領域
210のチャネル領域216に隣接するエッジ210Aと概ね整合されており、
酸化物層218の厚い部分218Aと薄い部分218Cとの間の移行部218E
(階段構造を形成)は、ドレイン領域212のチャネル領域216に隣接するエ
ッジ212Aと概ね整合されている。
“概ね整合されている”という表現は、本明細書中では、酸化物層218の幾
分か下のソース領域210及びドレイン領域212の拡散による若干の不整合を
含むと共に、第4図の酸化物層218の完成時に酸化物層218の移行部218
D及び218Eの位置が幾分かずれるような状況も含むことを理解されたい。
ポリシリコン層220は、その一部として、デバイス214のフローティング
ゲート222を含んでおり、酸化物層218上に配置されている。
ポリシリコン層220の一部222は、N領域206上に位置するポリシリコ
ン層220の一部224とつながっている。ポリシリコン層の一部222、22
4は、デバイス214の単一のポリシリコン層220の一部をなしている。
基板表面201のN領域206は、デバイス214の制御ゲートであり、ポリ
シリコン層の一部224とN領域206は、その間に酸化物層を含み、第4図に
示されているようなコンデンサ226を形成しており、それによってポリシリコ
ン層の一部222が、デバイス214のフローティングゲートとして働くように
なっている。
セルをプログラムする際は、制御ゲート206はグラウンドに保持され、一方
ソース領域210には、例えば+12V乃至15Vの電圧が供給され、ドレイン
領域212は浮いた状態に保たれる。これによって、フローティングゲート22
2からソース領域210に、酸化物層の薄い部分218Bを通してファウラー−
ノルトハイムトンネル効果によって電子が流れる。
このセル216の消去は、制御ゲート206に+12V乃至15Vの電圧を加
える一方、ドレイン212をグラウンドに保持し、ソース210を浮いた状態に
保つことによってなされる。ここでもまた、電子のファウラー−ノルトハイムト
ンネル効果によって、ドレイン領域204から酸化物層の薄い領域218Cを通
してフローティングゲート
222に電子が移動する。
第6図乃至第9図を参照されたい。第3図乃至第5図に示したデバイスは、例
えば、まずP型基板300を用意し、その表面301上に酸化物層302を成長
させることによって製造される。酸化物層302上にフォトレジスト304を施
した後、エッチング処理し、フォトレジスト304によって覆われていない酸化
物302を除去する。これに、N型ドーピング剤を注入し、基板300内にソー
ス306とドレイン308とを形成する(第7図)。
その後、フォトレジスト304は除去し、比較的厚い酸化物領域302Aが形
成され、比較的薄い酸化物領域302B、302Cがその両端に形成されるよう
に酸化物層302を再度成長させる。最後に、ポリシリコンフローティングゲー
ト310を形成し、酸化物層302上で形状を整える。
電子のファウラー−ノルトハイムトンネル効果を利用するため、通常のフラッ
シュE2PROMセルに於いて必要であるホットエレクトロンを生成する必要が
ないことに注意されたい。従って、本発明では、そのようなホットエレクトロン
を生成するのに必要な大電流は不要であり、それによって、3Vの供給電圧を元
に、12V乃至15Vの電圧を得るのに、チャージポンプ(charge pu
mp)を用いることができる。このようなチャージポンプは、ホットエレクサロ
ンが生成されるような場合、非常に大きな
電流が流れるために使用することができない。
更に、ホットエレクトロンが生成されるようなフラッシュE2PROMセルで
は、通常、ホットエレクトロンを生成するため必要なチャネル領域へのボロンの
注入がなされる。このようなボロンの注入は、本発明に於いては排除することが
できる。チャネル領域へのボロンの注入を排除することにより、閾値電圧がより
低くなり、それに応じてデバイスのゲインもより高くすることができる。閾値電
圧がより低くなることにより、信頼性も向上する。
必要とされる電流が小さいため、チャージポンプと3Vの供給電圧とによって
、セルをまとめて消去するのに十分な12V乃至15Vの電圧を得ることができ
る。
酸化物層を通してチャネル領域全体からフローティングゲート内へ電子が移動
するのを防ぎ、上述したように、電子がソースまたはドレイン上の比較的薄い部
分を通してのみ移動するようにすることによって、酸化物層の劣化または酸化物
層への電子の捕捉といった問題が、大幅に軽減または排除されている。
更に、上述したように、背景技術として挙げた資料に記述されているセルは、
どちらも、少なくとも2層のポリシリコン層を含んでいるため、このようなデバ
イスは製造が難しく、製造工程のわずかな変更によっても影響を受け、所望の動
作をしないかまたは全く動作しないようになってしまう。これらの問題は、本発
明では、ポリシリコン層を
1層しか含まないことによって解決されている。
【手続補正書】特許法第184条の8
【提出日】1994年10月18日
【補正内容】
請求の範囲
1.E2PROMセルであって、
第1導電型の基板であって、該基板の表面に沿って配置されると共に該基板中
に入り込んでいる第2導電型のソース領域とドレイン領域と制御領域とを有し、
第2導電型の前記ソース領域と前記ドレイン領域とによってその間にチャネル領
域が該基板の表面に沿って両定され、前記制御領域が前記ソース領域及び前記ド
レイン領域から分離されている該基板と、
前記チャネル領域の上及び第2導電型の前記ソース領域と前記ドレイン領域と
前記制御領域の一部の上に形成されたゲート酸化物と、
前記ゲート酸化物の上に形成され、前記ソース領域及び前記ドレイン領域から
前記制御領域へと延在する、当該セルの単一のポリシリコン層の一部であるフロ
ーティングゲートとを含み、
前記ゲート酸化物は、前記チャネル領域の上に位置する比較的厚い第1部分と
、第2導電型の前記ソース領域の前記一部の上に位置する比較的薄い第2部分と
、第2導電型の前記ドレイン領域の前記一部の上に位置する比較的薄い第3部分
とを含み、前記薄い第2部分と第3部分とは同じ厚さを有し、
前記ゲート酸化物の前記第1部分と前記第2部分との間の接続部が、第2導電
型の前記ソース領域の前記チャネル
領域に隣接するエッジと概ね整合しており、前記ゲート酸化物の前記第1部分と
前記第3部分との間の接続部が、第2導電型の前記ドレイン領域の前記チャネル
領域に隣接するエッジと概ね整合していることを特徴とするE2PROMセル。
2.前記比較的厚い部分、比較的薄い部分、及び前記ゲート酸化物の前記第1部
分と前記第2部分との接続部とによって、階段構造が形成されていることを特徴
とする請求項1に記載のセル。
3.E2PROMセルであって、
第1導電型の基板であって、該基板の表面に沿って配置されると共に該基板中
に入り込んでいる第2導電型のソース領域とドレイン領域と制御領域とを有し、
第2導電型の前記ソース領域と前記ドレイン領域とによってその間にチャネル領
域が該基板の表面に沿って画定され、前記制御領域が前記ソース領域及び前記ド
レイン領域から分離されている該基板と、
前記チャネル領域の上及び第2導電型の前記ソース領域の一部の上に形成され
たゲート酸化物部分を含む、第2導電型の前記ソース領域、前記ドレイン領域、
及び前記制御領域の上に形成された酸化物層と、
前記ソース領域及び前記ドレイン領域から前記制御領域へと延在するように前
記酸化物層上に形成されたフローティングゲートとを含み、
当該セルのプログラムでは、電子が、前記フローティングゲートから、前記ゲ
ート酸化物を通って、第2導電型の前記ソース領域と前記ドレイン領域の一方に
流れ、
当該セルの消去では、電子が、第2導電型の前記ソース領域と前記ドレイン領
域の他方から、前記ゲート酸化物を通って、前記フローティングゲートへ流れ、
前記フローティングゲートは、当該セルの唯一のポリシリコン層の一部である
ことを特徴とするE2PROMセル。
4.前記基板の表面に於ける領域によって画定された制御ゲートを更に含むこと
を特徴とする請求項3に記載のセル。
5.前記ゲート酸化物が、前記チャネル領域の上に位置する比較的厚い第1部分
と、第2導電型の前記ソース領域の前記一部の上に位置する比較的薄い第2部分
とを有し、
前記ゲート酸化物の前記第1部分と前記第2部分との間の接続部が、第2導電
型の前記ソース領域の前記チャネル領域に隣接するエッジと概ね整合しているこ
とを特徴とする請求項4に記載のセル。
6.前記ゲート酸化物が、第2導電型の前記ドレイン領域の上に位置する比較的
薄い第3部分を含み、
前記ゲート酸化物の前記第1部分と前記第3部分との間の接続部が、第2導電
型の前記ドレイン領域の前記チャネル領域に隣接するエッジと概ね整合している
ことを特徴とする請求項4に記載のセル。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.6 識別記号 庁内整理番号 FI
H01L 29/792
Claims (1)
- 【特許請求の範囲】 1.E2PROMセルであって、 第1導電型の基板であって、該基板の表面に沿って配置されると共に該基板中 に入り込んでいる第2導電型の第1領域と第2領域とを有し、第2導電型の前記 第1領域と前記第2領域とによってその間にチャネル領域が該基板の表面に沿っ て画定されている該基板と、 前記チャネル領域の上及び第2導電型の前記第1領域と前記第2領域の一部の 上に形成されたゲート酸化物とを含み、 前記ゲート酸化物は、前記チャネル領域の上に位置する比較的厚い第1部分と 、第2導電型の前記第1領域の前記一部の上に位置する比較的薄い第2部分と、 第2導電型の前記第2領域の前記一部の上に位置する比較的薄い第3部分とを有 し、前記薄い第2部分と第3部分とは同じ厚さを有し、 前記ゲート酸化物の前記第1部分と前記第2部分との間の接続部分が、第2導 電型の前記第1領域の前記チャネル領域に隣接するエッジと概ね整合しており、 前記ゲート酸化物の前記第1部分と前記第3部分との間の接続部分が、第2導電 型の前記第2領域の前記チャネル領域に隣接するエッジと概ね整合していること を特徴とするE2PROMセル。 2.前記セルの単一のポリシリコン層の一部として、前記 ゲート酸化物上に形成されたフローティングゲートを更に含むことを特徴とする 請求項1に記載のセル。 3.前記比較的厚い部分、比較的薄い部分、及び前記ゲート酸化物の前記第1部 分と前記第2部分との接続部分とによって、階段構造が形成されていることを特 徴とする請求項1に記載のセル。 4.E2PROMセルであって、 第1導電型の基板であって、該基板の表面に沿って配置されると共に該基板中 に入り込んでいる第2導電型の第1領域と第2領域とを有し、第2導電型の前記 第1領域と前記第2領域とによってその間にチャネル領域が該基板の表面に沿っ て画定されている該基板と、 前記チャネル領域の上及び第2導電型の前記第1領域の一部の上に形成された ゲート酸化物と 前記ゲート酸化物上に形成されたフローティングゲートとを含み、 当該セルのプログラムでは、電子が、前記フローティングゲートから、前記ゲ ート酸化物を通って、第2導電型の前記第1領域と前記第2領域の一方に流れ、 当該セルの消去では、電子が、第2導電型の前記第1領域と前記第2領域の他 方から、前記ゲート酸化物を通って、前記フローティングゲートへ流れ、 前記フローティングゲートは、当該セルの唯一のポリシリコン層の一部である ことを特徴とするE2PROMセル。 5.前記基板の表面に於ける領域によって画定された制御ゲートを更に含むこと を特徴とする請求項4に記載のセル。 6.前記ゲート酸化物が、前記チャネル領域の上に位置する比較的厚い第1部分 と、第2導電型の前記第1領域の前記一部の上に位置する比較的薄い第2部分と を有し、 前記ゲート酸化物の前記第1部分と前記第2部分との間の接続部分が、第2導 電型の前記第1領域の前記チャネル領域に隣接するエッジと概ね整合しているこ とを特徴とする請求項5に記載のセル。 7.前記ゲート酸化物が、第2導電型の前記第2領域の上に位置する比較的薄い 第3部分を含み、 前記ゲート酸化物の前記第1部分と前記第3部分との間の接続部分が、第2導 電型の前記第2領域の前記チャネル領域に隣接するエッジと概ね整合しているこ とを特徴とする請求項5に記載のセル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US033,934 | 1993-03-19 | ||
US08/033,934 US5418390A (en) | 1993-03-19 | 1993-03-19 | Single polysilicon layer E2 PROM cell |
PCT/US1994/002462 WO1994022171A1 (en) | 1993-03-19 | 1994-03-15 | Single polysilicon layer e2prom cell |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08507906A true JPH08507906A (ja) | 1996-08-20 |
Family
ID=21873302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6521086A Pending JPH08507906A (ja) | 1993-03-19 | 1994-03-15 | 単一のポリシリコン層を含むe▲上2▼promセル |
Country Status (5)
Country | Link |
---|---|
US (1) | US5418390A (ja) |
JP (1) | JPH08507906A (ja) |
KR (1) | KR960701475A (ja) |
DE (1) | DE4491725T1 (ja) |
WO (1) | WO1994022171A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3878681B2 (ja) | 1995-06-15 | 2007-02-07 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US5777361A (en) * | 1996-06-03 | 1998-07-07 | Motorola, Inc. | Single gate nonvolatile memory cell and method for accessing the same |
US5918125A (en) * | 1996-09-19 | 1999-06-29 | Macronix International Co., Ltd. | Process for manufacturing a dual floating gate oxide flash memory cell |
US6201732B1 (en) * | 1997-01-02 | 2001-03-13 | John M. Caywood | Low voltage single CMOS electrically erasable read-only memory |
US5986931A (en) | 1997-01-02 | 1999-11-16 | Caywood; John M. | Low voltage single CMOS electrically erasable read-only memory |
US6044018A (en) * | 1998-06-17 | 2000-03-28 | Mosel Vitelic, Inc. | Single-poly flash memory cell for embedded application and related methods |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1392599A (en) * | 1971-07-28 | 1975-04-30 | Mullard Ltd | Semiconductor memory elements |
NL7500550A (nl) * | 1975-01-17 | 1976-07-20 | Philips Nv | Halfgeleider-geheugeninrichting. |
DE3029539A1 (de) * | 1980-08-04 | 1982-03-11 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle |
JPS6037778A (ja) * | 1983-08-10 | 1985-02-27 | Seiko Epson Corp | Mos不輝発性メモリセル |
US4924278A (en) * | 1987-06-19 | 1990-05-08 | Advanced Micro Devices, Inc. | EEPROM using a merged source and control gate |
US5023680A (en) * | 1988-11-10 | 1991-06-11 | Texas Instruments Incorporated | Floating-gate memory array with silicided buried bitlines and with single-step-defined floating gates |
US5019879A (en) * | 1990-03-15 | 1991-05-28 | Chiu Te Long | Electrically-flash-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area |
-
1993
- 1993-03-19 US US08/033,934 patent/US5418390A/en not_active Expired - Fee Related
-
1994
- 1994-03-15 KR KR1019950703819A patent/KR960701475A/ko not_active Application Discontinuation
- 1994-03-15 JP JP6521086A patent/JPH08507906A/ja active Pending
- 1994-03-15 WO PCT/US1994/002462 patent/WO1994022171A1/en active Application Filing
- 1994-03-15 DE DE4491725T patent/DE4491725T1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US5418390A (en) | 1995-05-23 |
KR960701475A (ko) | 1996-02-24 |
DE4491725T1 (de) | 1996-02-22 |
WO1994022171A1 (en) | 1994-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6760258B2 (en) | Means to erase a low voltage programmable and erasable flash EEPROM | |
EP0360504B1 (en) | One transistor flash eprom cell | |
US4701776A (en) | MOS floating gate memory cell and process for fabricating same | |
EP1244112A2 (en) | Nonvolatile memory | |
KR100397048B1 (ko) | 자기정렬매몰채널/접합적층게이트플래시메모리셀 | |
JP2817393B2 (ja) | 半導体記憶装置の製造方法 | |
JPH09120998A (ja) | フラッシュeepromセル、その製造方法、プログラム方法及び読出方法 | |
WO2000028597A1 (en) | Nonvolatile memory | |
KR100192546B1 (ko) | 플래쉬 메모리 및 이의 제조방법 | |
US20020045320A1 (en) | Nonvolatile memory device and method for manufacturing the same | |
JP2939537B2 (ja) | フラッシュメモリ及びその製造方法 | |
JPH09191057A (ja) | ポリシリコン浮遊ゲートにpn接合を形成した不揮発性メモリ・セル及びそのメモリ・セルを製造する方法 | |
US6180977B1 (en) | Self-aligned edge implanted cell to reduce leakage current and improve program speed in split-gate flash | |
US5828099A (en) | Semiconductor device having a nonvolatile memory cell in which the floating gate is charged with hot charge carriers at the source side | |
EP0700097B1 (en) | A self-aligned buried channel/junction stacked gate flash memory cell | |
JPH08507906A (ja) | 単一のポリシリコン層を含むe▲上2▼promセル | |
JP4083835B2 (ja) | 不揮発性メモリ・セルおよびプログラミング方法 | |
US6835979B1 (en) | Nonvolatle memory | |
US4894802A (en) | Nonvolatile memory cell for eeprom including a floating gate to drain tunnel area positioned away from the channel region to prevent trapping of electrons in the gate oxide during cell erase | |
US5278787A (en) | Semiconductor device and method of manufacturing the same | |
KR940702645A (ko) | 개선된 터널링 특성들을 갖는 이이피롬 셀(eeprom cell with improved tunneling properties) | |
US5633186A (en) | Process for fabricating a non-volatile memory cell in a semiconductor device | |
JPH08107156A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPS5974680A (ja) | 半導体不揮発性メモリ装置およびその製造方法 | |
US6455375B1 (en) | Eeprom tunnel window for program injection via P+ contacted inversion |