JPH0850303A - Array substrate for liquid crystal display device - Google Patents

Array substrate for liquid crystal display device

Info

Publication number
JPH0850303A
JPH0850303A JP18500294A JP18500294A JPH0850303A JP H0850303 A JPH0850303 A JP H0850303A JP 18500294 A JP18500294 A JP 18500294A JP 18500294 A JP18500294 A JP 18500294A JP H0850303 A JPH0850303 A JP H0850303A
Authority
JP
Japan
Prior art keywords
liquid crystal
array substrate
crystal display
display device
transparent pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18500294A
Other languages
Japanese (ja)
Inventor
Masayuki Dojiro
政幸 堂城
Nobuki Ibaraki
伸樹 茨木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18500294A priority Critical patent/JPH0850303A/en
Publication of JPH0850303A publication Critical patent/JPH0850303A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide an array substrate for a liquid crystal display device in which the opening ratio can be improved and the consumption of power can be reduced. CONSTITUTION:The array substrate 21 is produced by the following method. Address wiring 27 and auxiliary capacitance wiring 28 are formed on a glass substrate 22. Then a thin film transistor 41 including the address wiring 27 as a part is formed in such a manner that the source electrode 39 of this the film transistor 41 faces the auxiliary capacitance wiring 28. Thus, an auxiliary capacitor 43 is formed between the source electrode 39 and the auxiliary capacitance wiring 28. The thin film transistor 41 and a transparent pixel electrode 42 are formed in layers different from each other. It is not necessary to form a space between the transparent pixel electrode 42 and data wiring 38 in this array substrate compared to a structure having a thin film transistor 41 and a transparent pixel electrode 42 in a same layer, and thereby, the opening ratio can be increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリクス
の液晶表示装置用アレイ基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an array substrate for an active matrix liquid crystal display device.

【0002】[0002]

【従来の技術】従来、アクティブマトリクスの液晶表示
装置用アレイ基板は、図4および図5に示すように、ア
レイ基板1が絶縁性基板であるガラス基板2上にアルミ
ニウム(Al)膜またはSID 90 DIGEST
p408に記載されているアルミニウム(Al)を含む
多層配線で構成されたゲート電極となるアドレス電極を
含むアドレス配線3の材料をスパッタ法などの成膜法に
より堆積して成膜し、ドライエッチング法などの方法に
よりパターニングして形成する。その後、ゲート絶縁膜
4を堆積し、このゲート絶縁膜4上にドレイン側のオー
ミックコンタクト層6およびソース側のオーミックコン
タクト層7を形成し、ゲート絶縁膜4上にITO(Indi
um Tin Oxide)の透明画素電極8を形成する。
2. Description of the Related Art Conventionally, as shown in FIGS. 4 and 5, an active matrix array substrate for a liquid crystal display device has an aluminum (Al) film or SID 90 on a glass substrate 2 where the array substrate 1 is an insulating substrate. DIGEST
The material of the address wiring 3 including the address electrode to be the gate electrode composed of the multilayer wiring containing aluminum (Al) described in p408 is deposited by a film forming method such as a sputtering method to form a film, and the dry etching method is used. And the like. After that, a gate insulating film 4 is deposited, an ohmic contact layer 6 on the drain side and an ohmic contact layer 7 on the source side are formed on the gate insulating film 4, and an ITO (Indi
um Tin Oxide) transparent pixel electrode 8 is formed.

【0003】また、ドレイン側のオーミックコンタクト
層6上にはドレイン電極9が形成され、このドレイン電
極9は、図5に示すように、アドレス配線3に交差する
データ配線10が形成されている。さらに、ソース側のオ
ーミックコンタクト層7上には透明画素電極8に接続さ
れたソース電極11が形成され、これらにてスイッチング
素子となる薄膜トランジスタ12が形成されている。ま
た、ドレイン電極9およびソース電極11などには保護膜
14が形成されている。さらに、図5に示すように、透明
画素電極8の位置に対応して補助容量電極15が形成され
ている。
A drain electrode 9 is formed on the ohmic contact layer 6 on the drain side, and a data line 10 intersecting with the address line 3 is formed on the drain electrode 9 as shown in FIG. Furthermore, a source electrode 11 connected to the transparent pixel electrode 8 is formed on the ohmic contact layer 7 on the source side, and a thin film transistor 12 serving as a switching element is formed by these. Further, a protective film is formed on the drain electrode 9 and the source electrode 11, etc.
14 are formed. Further, as shown in FIG. 5, an auxiliary capacitance electrode 15 is formed corresponding to the position of the transparent pixel electrode 8.

【0004】そして、このアレイ基板1に図示しない対
向基板を対向させて配設し、アレイ基板1および対向基
板間に液晶を挟持し、液晶表示装置を構成している。
A counter substrate (not shown) is disposed so as to face the array substrate 1, and liquid crystal is sandwiched between the array substrate 1 and the counter substrate to form a liquid crystal display device.

【0005】また、上記構成のアレイ基板を用いること
により、画面対角12インチで画素数1024(横)×
768(縦)、開口率40%の液晶表示装置が得られ、
良好な表示特性を示している。すなわち、これはアドレ
ス配線の材料にアルミニウム膜を用いたことにより、ア
ドレス配線の抵抗値を低減したことが最も大きな理由で
ある。
Further, by using the array substrate having the above-mentioned structure, the screen diagonal is 12 inches and the number of pixels is 1024 (width) ×
768 (vertical), a liquid crystal display device having an aperture ratio of 40% is obtained,
It shows good display characteristics. That is, this is because the resistance value of the address wiring is reduced by using the aluminum film as the material of the address wiring.

【0006】一方、液晶表示装置の表示部分が大面積化
や高精細化になるに従い、アドレス配線の長さが長くな
り、アドレス配線の抵抗値の高抵抗値化が起こり、アド
レス配線に流れるアドレス信号の波形が歪み、アドレス
信号の伝播遅延が起こるので、画像の不均一化となって
現れ、画質低下を招くことになる。
On the other hand, as the display area of the liquid crystal display device becomes larger and finer, the length of the address wiring becomes longer and the resistance value of the address wiring becomes higher. Since the waveform of the signal is distorted and the propagation delay of the address signal occurs, the image becomes non-uniform and the image quality is deteriorated.

【0007】そして、アドレス配線の抵抗値を低減する
必要がでてくるので、アドレス配線の線幅が太くなり、
画素開口率が小さくなり、透明画素電極の画像表示のコ
ントラスト比を下げ、表示品位を低下させる。
Since it becomes necessary to reduce the resistance value of the address wiring, the line width of the address wiring becomes thicker,
The pixel aperture ratio becomes small, the contrast ratio of the image display of the transparent pixel electrode is lowered, and the display quality is lowered.

【0008】また、透明画素電極の画素表示のコントラ
スト比を維持するためには、液晶表示装置の背面に配設
するバックライトの輝度を大きくする必要があり、消費
電力を増大することになる。そして、消費電力を低下す
るには、開口率を大きくまたは40%程度に維持する必
要がある。
Further, in order to maintain the contrast ratio of the pixel display of the transparent pixel electrode, it is necessary to increase the brightness of the backlight provided on the back surface of the liquid crystal display device, which increases power consumption. Then, in order to reduce the power consumption, it is necessary to maintain the aperture ratio large or about 40%.

【0009】[0009]

【発明が解決しようとする課題】上述のように、従来の
液晶表示装置用アレイ基板では、開口率が低下し消費電
力が増大するおそれがある問題を有している。
As described above, the conventional array substrate for a liquid crystal display device has a problem that the aperture ratio may decrease and power consumption may increase.

【0010】本発明は、上記問題点に鑑みなされたもの
で、開口率を向上し消費電力を低下させることができる
液晶表示装置用アレイ基板を提供することを目的とす
る。
The present invention has been made in view of the above problems, and an object of the present invention is to provide an array substrate for a liquid crystal display device capable of improving the aperture ratio and reducing the power consumption.

【0011】[0011]

【課題を解決するための手段】請求項1記載の液晶表示
装置用アレイ基板は、アドレス配線、このアドレス配線
に交差して配置されるデータ配線、これらデータ配線か
らドレイン電極を介して接続される薄膜トランジスタ、
この薄膜トランジスタのソース電極を介して駆動される
透明画素電極、前記透明画素電極の電位を保持するため
の補助容量を形成する補助容量配線が絶縁性基板上に形
成された液晶表示装置用アレイ基板において、前記補助
容量は、前記ソース電極および前記補助容量配線の間で
形成されたものである。
According to another aspect of the present invention, there is provided an array substrate for a liquid crystal display device, wherein address wirings, data wirings intersecting with the address wirings, and the data wirings are connected via drain electrodes. Thin film transistor,
In an array substrate for a liquid crystal display device, in which a transparent pixel electrode driven through a source electrode of the thin film transistor and an auxiliary capacitance line that forms an auxiliary capacitance for holding the potential of the transparent pixel electrode are formed on an insulating substrate. The auxiliary capacitance is formed between the source electrode and the auxiliary capacitance line.

【0012】請求項2記載の液晶表示装置用アレイ基板
は、請求項1記載の液晶表示装置用アレイ基板におい
て、透明画素電極およびアドレス配線は薄膜トランジス
タのゲート絶縁膜材料および保護絶縁膜を含む少なくと
も2種類以上の絶縁膜で隔てられたものである。
An array substrate for a liquid crystal display device according to a second aspect is the array substrate for a liquid crystal display device according to the first aspect, wherein the transparent pixel electrode and the address wiring include at least a gate insulating film material and a protective insulating film of a thin film transistor. They are separated by more than one type of insulating film.

【0013】請求項3記載の液晶表示装置用アレイ基板
は、請求項1または2記載の液晶表示装置用アレイ基板
において、透明画素電極とデータ配線とは、異なる材料
で形成されたものである。
An array substrate for a liquid crystal display device according to a third aspect of the present invention is the array substrate for a liquid crystal display device according to the first or second aspect, wherein the transparent pixel electrodes and the data lines are formed of different materials.

【0014】請求項4記載の液晶表示装置用アレイ基板
は、請求項2記載の液晶表示装置用アレイ基板におい
て、保護絶縁膜は、炭素およびふっ素を含む化合物であ
るものである。
The array substrate for a liquid crystal display device according to a fourth aspect is the same as the array substrate for a liquid crystal display device according to the second aspect, wherein the protective insulating film is a compound containing carbon and fluorine.

【0015】請求項5記載の液晶表示装置用アレイ基板
は、請求項2または4記載の液晶表示装置用アレイ基板
において、保護絶縁膜は、液体原料からの塗布および印
刷のいずれかにより形成されたものである。
An array substrate for a liquid crystal display device according to a fifth aspect is the array substrate for a liquid crystal display device according to the second or fourth aspect, in which the protective insulating film is formed by either coating or printing from a liquid material. It is a thing.

【0016】[0016]

【作用】請求項1記載の液晶表示装置用アレイ基板は、
補助容量は、薄膜トランジスタのソース電極およびこの
ソース電極に対向して形成された補助容量配線の間で形
成されたため、補助容量配線により狭くなる部分を減少
できるので、開口率が向上する。
The array substrate for a liquid crystal display device according to claim 1 is
Since the auxiliary capacitance is formed between the source electrode of the thin film transistor and the auxiliary capacitance line formed so as to face the source electrode, the area narrowed by the auxiliary capacitance line can be reduced, so that the aperture ratio is improved.

【0017】請求項2記載の液晶表示装置用アレイ基板
は、請求項1記載の液晶表示装置用アレイ基板におい
て、透明画素電極およびアドレス配線は薄膜トランジス
タのゲート絶縁膜材料および保護絶縁膜を含む少なくと
も2種類以上の絶縁膜で隔てられたため、確実に絶縁で
き、必要以上に距離を離すことがないため、小型化す
る。
An array substrate for a liquid crystal display device according to a second aspect is the array substrate for a liquid crystal display device according to the first aspect, wherein the transparent pixel electrode and the address wiring include at least a gate insulating film material of a thin film transistor and a protective insulating film. Since it is separated by more than one kind of insulating film, it can be surely insulated, and the distance is not unnecessarily increased.

【0018】請求項3記載の液晶表示装置用アレイ基板
は、請求項1または2記載の液晶表示装置用アレイ基板
において、透明画素電極とデータ配線とは、異なる材料
で形成されたため、同一層で形成された場合に比べて透
明画素電極およびデータ配線の距離を開ける必要がなく
なるため、開口率が向上する。
An array substrate for a liquid crystal display device according to a third aspect is the same as the array substrate for a liquid crystal display device according to the first or second aspect, in which the transparent pixel electrodes and the data wirings are formed of different materials, and thus are formed of the same layer. Since it is not necessary to increase the distance between the transparent pixel electrode and the data wiring as compared with the case where it is formed, the aperture ratio is improved.

【0019】請求項4記載の液晶表示装置用アレイ基板
は、請求項2記載の液晶表示装置用アレイ基板におい
て、保護絶縁膜は炭素およびふっ素を含む化合物である
ため、平坦性に優れ膜厚を薄くでき、小型化する。
An array substrate for a liquid crystal display device according to a fourth aspect is the same as the array substrate for a liquid crystal display device according to the second aspect, in which the protective insulating film is a compound containing carbon and fluorine, and therefore has excellent flatness and a film thickness. Can be made thinner and smaller.

【0020】請求項5記載の液晶表示装置用アレイ基板
は、請求項2または4記載の液晶表示装置用アレイ基板
において、保護絶縁膜は、液体原料からの塗布および印
刷のいずれかにより形成されたため、簡単に形成でき
る。
The array substrate for a liquid crystal display device according to claim 5 is the array substrate for a liquid crystal display device according to claim 2 or 4, wherein the protective insulating film is formed by either coating or printing from a liquid material. , Easy to form.

【0021】[0021]

【実施例】以下、本発明の液晶表示装置用アレイ基板の
一実施例を図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an array substrate for a liquid crystal display device of the present invention will be described below with reference to the drawings.

【0022】図1および図2に示すように、アレイ基板
21は、表面に酸化シリコン(SiOx )膜が設けられた
透明絶縁性基板であるガラス基板22上にアルミニウム
(Al)のゲート電極となるアドレス電極を含む下部ア
ドレス配線23および下部補助容量配線24が形成され、下
部アドレス配線23の上部にはモリブデン(Mo)・タン
タル(Ta)の上部アドレス配線25が形成され、下部補
助容量配線24の上部には同様に上部補助容量配線26が形
成され、下部アドレス配線23および上部アドレス配線25
にてアドレス配線27を形成し、下部補助容量配線24およ
び上部補助容量配線26にて補助容量配線28を形成してい
る。そして、これらの上方には酸化シリコン(Si
x )の絶縁膜29が形成されている。
As shown in FIGS. 1 and 2, the array substrate
Reference numeral 21 denotes a lower address wiring 23 and a lower auxiliary capacitance wiring 24 including an address electrode serving as a gate electrode of aluminum (Al) on a glass substrate 22 which is a transparent insulating substrate provided with a silicon oxide (SiO x ) film on the surface. Is formed, an upper address wiring 25 of molybdenum (Mo) / tantalum (Ta) is formed above the lower address wiring 23, and an upper auxiliary capacitance wiring 26 is similarly formed above the lower auxiliary capacitance wiring 24. Lower address wiring 23 and upper address wiring 25
And the lower auxiliary capacitance wiring 24 and the upper auxiliary capacitance wiring 26 form an auxiliary capacitance wiring 28. And above these, silicon oxide (Si
An insulating film 29 of O x ) is formed.

【0023】また、アドレス配線27の上方の絶縁膜29上
に、窒化シリコン(SiNx )の第1の半導体層31およ
びアモルファスシリコン(a−Si)の第2の半導体層
32が積層形成され、さらに、この第2の半導体層32の中
央上に、窒化シリコン(SiNx )のエッチングストッ
パ層33が形成される。
A first semiconductor layer 31 of silicon nitride (SiN x ) and a second semiconductor layer of amorphous silicon (a-Si) are formed on the insulating film 29 above the address wiring 27.
32 is stacked and formed, and an etching stopper layer 33 of silicon nitride (SiN x ) is further formed on the center of the second semiconductor layer 32.

【0024】さらに、エッチングストッパ層33の一端側
にはnドープトアモルファスシリコン(n+a−Si)
のドレイン側のオーミックコンタクト層34が形成され、
他端側には同様にソース側のオーミックコンタクト層35
が形成されている。
Further, n-doped amorphous silicon (n + a-Si) is formed on one end side of the etching stopper layer 33.
An ohmic contact layer 34 on the drain side of
Similarly, on the other end side, the ohmic contact layer 35 on the source side is formed.
Are formed.

【0025】また、ドレイン側のオーミックコンタクト
層34上にはクロム(Cr)、アルミニウム(Al)、ク
ロム(Cr)の三層が積層されたドレイン電極37が形成
され、このドレイン電極37は、図2に示すように、アド
レス配線27に交差するデータ配線38が形成されている。
さらに、ソース側のオーミックコンタクト層35上には補
助容量配線28に対向して同様にソース電極39が形成さ
れ、これらにてスイッチング素子となる逆スタガー型の
薄膜トランジスタ(TFT)41が形成されている。ま
た、絶縁膜29上には炭素およびふっ素を含むふっ素樹脂
の絶縁膜40が形成され、この絶縁膜40上にはソース電極
39に接続されたITO(Indium Tin Oxide)の透明画素
電極42が形成されている。
Further, a drain electrode 37 in which three layers of chromium (Cr), aluminum (Al) and chromium (Cr) are laminated is formed on the drain side ohmic contact layer 34. As shown in FIG. 2, the data wiring 38 intersecting the address wiring 27 is formed.
Further, a source electrode 39 is similarly formed on the source-side ohmic contact layer 35 so as to face the auxiliary capacitance line 28, and an inverted stagger type thin film transistor (TFT) 41 serving as a switching element is formed by these. . Further, an insulating film 40 made of a fluorine resin containing carbon and fluorine is formed on the insulating film 29, and the source electrode is formed on the insulating film 40.
An ITO (Indium Tin Oxide) transparent pixel electrode 42 connected to 39 is formed.

【0026】そして、補助容量配線28およびソース電極
39間に補助容量43が形成され、薄膜トランジスタ41およ
び補助容量43上には、ふっ素樹脂の絶縁膜40が形成され
ている。
Then, the auxiliary capacitance line 28 and the source electrode
An auxiliary capacitance 43 is formed between 39, and a fluororesin insulating film 40 is formed on the thin film transistor 41 and the auxiliary capacitance 43.

【0027】そして、このアレイ基板21に図示しない対
向基板を対向させて配設し、アレイ基板21および対向基
板間に液晶を挟持し、液晶表示装置を構成している。
A counter substrate (not shown) is arranged so as to face the array substrate 21, and liquid crystal is sandwiched between the array substrate 21 and the counter substrate to form a liquid crystal display device.

【0028】また、回路構成は図3に示すように、アド
レス配線27およびデータ配線38が格子状に配設され、こ
れらアドレス配線27とデータ配線38との交差部にマトリ
クス状に薄膜トランジスタ41が形成されている。
In the circuit configuration, as shown in FIG. 3, the address wirings 27 and the data wirings 38 are arranged in a grid pattern, and the thin film transistors 41 are formed in a matrix at the intersections of the address wirings 27 and the data wirings 38. Has been done.

【0029】そして、薄膜トランジスタ41のゲートがア
ドレス配線27に、ドレインがデータ配線38に接続され、
ソースには透明画素電極42が接続されている。さらに、
液晶容量45および補助容量43を有している。
The gate of the thin film transistor 41 is connected to the address wiring 27 and the drain thereof is connected to the data wiring 38,
The transparent pixel electrode 42 is connected to the source. further,
It has a liquid crystal capacitance 45 and an auxiliary capacitance 43.

【0030】次に、上記実施例の製造工程について説明
する。
Next, the manufacturing process of the above embodiment will be described.

【0031】まず、ガラス基板22上にプラズマCVD法
により酸化シリコン(SiOx )膜を形成し、このガラ
ス基板22上に、スパッタ法によりアルミニウム膜を10
0nm、続いて連続的にモリブデン・タンタル膜を20
0nm堆積させる。なお、アルミニウムはアルミ合金た
とえば、銅1原子パーセント、シリコン0.5パーセン
トを含むアルミニウムでも可能である。そして、この積
層膜上に、フォトリソグラフィを用いてアドレス配線27
のパターンを形成し、四ふっ化炭素(CF4 )+酸素
(O2 )、六ふっ化硫黄(SF6 )+酸素(O2 )また
はそれらの混合ガスを用いたドライエッチングにより、
モリブデン・タンタル膜の上部アドレス配線25および上
部補助容量配線26を30°以下のテーパができるように
エッチングする。次に、燐酸+硝酸+酢酸の混酸を用い
てアルミニウムのエッチングを行ない下部アドレス配線
23および下部補助容量配線24を形成し、アドレス配線27
および補助容量配線28のパターンを完成させる。
First, a silicon oxide (SiO x ) film is formed on the glass substrate 22 by the plasma CVD method, and an aluminum film 10 is formed on the glass substrate 22 by the sputtering method.
0 nm, then 20 molybdenum / tantalum films continuously.
Deposit 0 nm. The aluminum can be an aluminum alloy, for example, aluminum containing 1 atomic percent of copper and 0.5 percent of silicon. Then, the address wiring 27 is formed on the laminated film by photolithography.
Pattern is formed by dry etching using carbon tetrafluoride (CF 4 ) + oxygen (O 2 ), sulfur hexafluoride (SF 6 ) + oxygen (O 2 ), or a mixed gas thereof.
The upper address wiring 25 and the upper auxiliary capacitance wiring 26 of the molybdenum / tantalum film are etched so that a taper of 30 ° or less is formed. Next, aluminum is etched using a mixed acid of phosphoric acid + nitric acid + acetic acid to form the lower address wiring.
23 and lower auxiliary capacitance wiring 24 are formed, and address wiring 27
And the pattern of the auxiliary capacitance wiring 28 is completed.

【0032】続いて、熱CVD法により酸化シリコン
(SiOx )膜、プラズマCVD法により窒化シリコン
(SiNx )膜、アモルファスシリコン(a−Si)膜
および窒化シリコン(SiNx )膜の4層を順次堆積す
る。そして、上層のSiNx 膜をパターニングしてエッ
チングストッパ層33を形成し、前処理後にnドープトア
モルファスシリコン(n+a−Si)膜をプラズマCV
D法により堆積する。
Subsequently, four layers of a silicon oxide (SiO x ) film by a thermal CVD method, a silicon nitride (SiN x ) film, an amorphous silicon (a-Si) film and a silicon nitride (SiN x ) film are formed by a plasma CVD method. Deposit one after another. Then, the upper SiN x film is patterned to form the etching stopper layer 33, and after the pretreatment, the n-doped amorphous silicon (n + a-Si) film is subjected to plasma CV.
Deposit by the D method.

【0033】さらに、スパッタ法によりクロム、アルミ
ニウム、クロムの3層を堆積させた後パターン形成し
て、データ配線38、ドレイン電極37、ソース電極39を形
成する。この後、RIE(Reactive Ion Eching )によ
り、エッチングストッパ層33上となるバックチャネル上
のnドープトアモルファスシリコン(n+a−Si)膜
を除去し、ドレイン側のオーミックコンタクト層34およ
びソース側のオーミックコンタクト層35を形成する。
Further, three layers of chromium, aluminum and chromium are deposited by the sputtering method and then patterned to form a data wiring 38, a drain electrode 37 and a source electrode 39. After that, the n-doped amorphous silicon (n + a-Si) film on the back channel which becomes the etching stopper layer 33 is removed by RIE (Reactive Ion Eching), and the ohmic contact layer 34 on the drain side and the ohmic contact on the source side are removed. Form layer 35.

【0034】またさらに、ふっ素樹脂の液体を膜厚50
0nm塗布し、180℃、1時間の熱処理により絶縁膜
40,44を形成する。なお、絶縁膜44は薄膜トランジスタ
41のパッシベーションの役目も兼ねている。また、絶縁
膜44は吸湿性がほとんどなく薄膜トランジスタ41の信頼
性についても、従来のシリコン窒化膜と同程度の特性で
あった。
Furthermore, a liquid of fluororesin is added to a film thickness of 50.
Insulating film with 0 nm coating and heat treatment at 180 ℃ for 1 hour
Form 40 and 44. The insulating film 44 is a thin film transistor.
It also serves as a passivation for 41. Further, the insulating film 44 has almost no hygroscopic property, and the reliability of the thin film transistor 41 is similar to that of the conventional silicon nitride film.

【0035】続いてスパッタ法により、透明画素電極と
してITO(Indium Tin Oxide)膜の透明画素電極42を
形成し、アレイ基板21が完成する。
Subsequently, a transparent pixel electrode 42 of an ITO (Indium Tin Oxide) film is formed as a transparent pixel electrode by a sputtering method, and the array substrate 21 is completed.

【0036】上記実施例の構成によれば、対角12イン
チで1024×768画素数の液晶表示装置で開口率を
従来の20〜25%大きくできた。
According to the structure of the above embodiment, the liquid crystal display device having a diagonal of 12 inches and a number of 1024.times.768 pixels can increase the aperture ratio by 20 to 25% of the conventional one.

【0037】また、透明画素電極42の下面にふっ素樹脂
系の絶縁膜40を設けたことにより、透明画素電極42の下
部を平坦化でき、段差被膜性、平坦化性に優れる。
Further, since the fluororesin-based insulating film 40 is provided on the lower surface of the transparent pixel electrode 42, the lower portion of the transparent pixel electrode 42 can be flattened, and the step coating property and the flattening property are excellent.

【0038】さらに、薄膜トランジスタ41および透明画
素電極42とは異なる層に配設されているため、薄膜トラ
ンジスタ41と透明画素電極42を同一層に形成する構造と
比べて透明画素電極42とデータ配線38との間隔を空ける
必要がなく、開口率を大きくすることができる。
Further, since the thin film transistor 41 and the transparent pixel electrode 42 are arranged in different layers, the transparent pixel electrode 42 and the data wiring 38 are different from the structure in which the thin film transistor 41 and the transparent pixel electrode 42 are formed in the same layer. The aperture ratio can be increased without the need to provide a space.

【0039】またさらに、液晶と接する部分の段差が小
さく、横方向電界によるエッジリバースが起こらず、よ
り開口率を大きくすることが可能となる。
Furthermore, the step difference in the portion in contact with the liquid crystal is small, the edge reverse due to the lateral electric field does not occur, and the aperture ratio can be further increased.

【0040】また、従来のTEOS(Tetra-ethyl-orth
o-silicate)によるCVD法での酸化膜では、絶縁膜40
の膜厚が、平坦化のためには、1μm以上と厚く必要と
されたが、ふっ素樹脂系の絶縁膜40であれば、より平坦
性に優れているため膜厚を薄くすることができ、このた
めソース電極39と透明画素電極42との電気的接続も大き
な段差を介して接続することはなく、接続部の開放不良
が起こりにくい。
Further, the conventional TEOS (Tetra-ethyl-orth
In the case of an oxide film formed by a CVD method using o-silicate), the insulating film 40
The film thickness of 1 is required to be as thick as 1 μm or more for the flattening, but if the insulating film 40 of the fluororesin is superior in flatness, the film thickness can be reduced. Therefore, the source electrode 39 and the transparent pixel electrode 42 are not electrically connected to each other through a large step, and the open defect of the connection portion is unlikely to occur.

【0041】さらに、従来のように、補助容量をアドレ
ス配線と同一の層を一方の電極とし、他方をITOの透
明画素電極とした場合には、ゲート絶縁膜とパッシベー
ション膜の積層膜で形成されるため、同一面積では電気
容量が小さくなり、同一の容量とすると開口率を減少さ
せてしまう。しかしながら、上述のように、透明画素電
極に代えて、信号線配線と同一のソース電極39を用いて
補助容量43を形成すれば、開口率は向上する。
Further, as in the prior art, when the auxiliary capacitor has the same layer as the address wiring as one electrode and the other as the transparent pixel electrode of ITO, it is formed of a laminated film of a gate insulating film and a passivation film. Therefore, the electric capacity becomes small in the same area, and if the capacity becomes the same, the aperture ratio will decrease. However, as described above, if the auxiliary capacitance 43 is formed using the same source electrode 39 as the signal line wiring, instead of the transparent pixel electrode, the aperture ratio is improved.

【0042】なお、絶縁膜40,44は、液体を塗布するも
のに限らず、印刷して形成するものでもよい。
The insulating films 40 and 44 are not limited to those coated with a liquid, and may be formed by printing.

【0043】[0043]

【発明の効果】請求項1記載の液晶表示装置用アレイ基
板によれば、補助容量は、薄膜トランジスタのソース電
極およびこのソース電極に対向して形成された補助容量
配線の間で形成されたため、補助容量配線により狭くな
る部分を減少できるので、開口率を向上できる。
According to the array substrate for a liquid crystal display device of the first aspect, the auxiliary capacitance is formed between the source electrode of the thin film transistor and the auxiliary capacitance line formed facing the source electrode. Since the area narrowed by the capacity wiring can be reduced, the aperture ratio can be improved.

【0044】請求項2記載の液晶表示装置用アレイ基板
によれば、請求項1記載の液晶表示装置用アレイ基板に
加え、透明画素電極およびアドレス配線は薄膜トランジ
スタのゲート絶縁膜材料および保護絶縁膜を含む少なく
とも2種類以上の絶縁膜で隔てられたため、確実に絶縁
でき、必要以上に距離を離すことがないため、小型化で
きる。
According to the array substrate for a liquid crystal display device described in claim 2, in addition to the array substrate for a liquid crystal display device according to claim 1, the transparent pixel electrodes and the address wirings are made of a gate insulating film material and a protective insulating film of a thin film transistor. Since they are separated by at least two types of insulating films including them, they can be surely insulated and the distance is not unnecessarily increased, so that the size can be reduced.

【0045】請求項3記載の液晶表示装置用アレイ基板
によれば、請求項1または2記載の液晶表示装置用アレ
イ基板に加え、透明画素電極とデータ配線とは、異なる
材料で形成されたため、同一層で形成された場合に比べ
て透明画素電極およびデータ配線の距離を開ける必要が
なくなるため、開口率を向上できる。
According to the liquid crystal display device array substrate of the third aspect, in addition to the liquid crystal display device array substrate of the first or second aspect, the transparent pixel electrodes and the data lines are made of different materials. Since it is not necessary to increase the distance between the transparent pixel electrode and the data line as compared with the case where they are formed in the same layer, the aperture ratio can be improved.

【0046】請求項4記載の液晶表示装置用アレイ基板
によれば、請求項2記載の液晶表示装置用アレイ基板に
加え、保護絶縁膜は炭素およびふっ素を含む化合物であ
るため、平坦性に優れ膜厚を薄くでき、小型化できる。
According to the array substrate for a liquid crystal display device of the fourth aspect, in addition to the array substrate for the liquid crystal display device of the second aspect, the protective insulating film is a compound containing carbon and fluorine, and therefore has excellent flatness. The film thickness can be made thinner and the size can be reduced.

【0047】請求項5記載の液晶表示装置用アレイ基板
によれば、請求項2または4記載の液晶表示装置用アレ
イ基板に加え、保護絶縁膜は、液体原料からの塗布およ
び印刷のいずれかにより形成されたため、簡単に形成で
きる。
According to the liquid crystal display array substrate of the fifth aspect, in addition to the liquid crystal display array substrate of the second or fourth aspect, the protective insulating film is formed by applying or printing from a liquid material. Since it is formed, it can be easily formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の液晶表示装置用アレイ基板の一実施例
を示す断面図である。
FIG. 1 is a sectional view showing an embodiment of an array substrate for a liquid crystal display device of the present invention.

【図2】同上平面図である。FIG. 2 is a plan view of the same.

【図3】同上等価回路図である。FIG. 3 is an equivalent circuit diagram of the above.

【図4】従来例の液晶表示装置用アレイ基板を示す断面
図である。
FIG. 4 is a cross-sectional view showing a conventional array substrate for a liquid crystal display device.

【図5】同上平面図である。FIG. 5 is a plan view of the same.

【符号の説明】[Explanation of symbols]

22 絶縁性基板としてのガラス基板 27 アドレス配線 28 補助容量配線 29,40 絶縁膜 38 データ配線 39 ソース電極 41 薄膜トランジスタ 42 透明画素電極 43 補助容量 22 Glass substrate as insulating substrate 27 Address wiring 28 Auxiliary capacitance wiring 29, 40 Insulating film 38 Data wiring 39 Source electrode 41 Thin film transistor 42 Transparent pixel electrode 43 Auxiliary capacitance

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 アドレス配線、このアドレス配線に交差
して配置されるデータ配線、これらデータ配線からドレ
イン電極を介して接続される薄膜トランジスタ、この薄
膜トランジスタのソース電極を介して駆動される透明画
素電極、前記透明画素電極の電位を保持するための補助
容量を形成する補助容量配線が絶縁性基板上に形成され
た液晶表示装置用アレイ基板において、 前記補助容量は、前記ソース電極および前記補助容量配
線の間で形成されたことを特徴とする液晶表示装置用ア
レイ基板。
1. An address wire, a data wire arranged to intersect with the address wire, a thin film transistor connected from the data wire via a drain electrode, a transparent pixel electrode driven via a source electrode of the thin film transistor, In an array substrate for a liquid crystal display device, in which an auxiliary capacitance line that forms an auxiliary capacitance for holding the potential of the transparent pixel electrode is formed on an insulating substrate, the auxiliary capacitance is the source electrode and the auxiliary capacitance line. An array substrate for a liquid crystal display device, which is formed between the two.
【請求項2】 透明画素電極およびアドレス配線は薄膜
トランジスタのゲート絶縁膜材料および保護絶縁膜を含
む少なくとも2種類以上の絶縁膜で隔てられたことを特
徴とする請求項1記載の液晶表示装置用アレイ基板。
2. The liquid crystal display array according to claim 1, wherein the transparent pixel electrode and the address wiring are separated by at least two kinds of insulating films including a gate insulating film material and a protective insulating film of a thin film transistor. substrate.
【請求項3】 透明画素電極とデータ配線とは、異なる
材料で形成されたことを特徴とする請求項1または2記
載の液晶表示装置用アレイ基板。
3. The array substrate for a liquid crystal display device according to claim 1, wherein the transparent pixel electrode and the data line are made of different materials.
【請求項4】 保護絶縁膜は、炭素およびふっ素を含む
化合物であることを特徴とする請求項2記載の液晶表示
装置用アレイ基板。
4. The array substrate for a liquid crystal display device according to claim 2, wherein the protective insulating film is a compound containing carbon and fluorine.
【請求項5】 保護絶縁膜は、液体原料からの塗布およ
び印刷のいずれかにより形成されたことを特徴とする請
求項2または4記載の液晶表示装置用アレイ基板。
5. The array substrate for a liquid crystal display device according to claim 2, wherein the protective insulating film is formed by applying or printing from a liquid material.
JP18500294A 1994-08-05 1994-08-05 Array substrate for liquid crystal display device Pending JPH0850303A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18500294A JPH0850303A (en) 1994-08-05 1994-08-05 Array substrate for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18500294A JPH0850303A (en) 1994-08-05 1994-08-05 Array substrate for liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0850303A true JPH0850303A (en) 1996-02-20

Family

ID=16163064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18500294A Pending JPH0850303A (en) 1994-08-05 1994-08-05 Array substrate for liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0850303A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI426334B (en) * 2010-12-27 2014-02-11 Au Optronics Corp Thin film transistor array substrate and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI426334B (en) * 2010-12-27 2014-02-11 Au Optronics Corp Thin film transistor array substrate and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6566686B2 (en) Thin-film transistor display devices
JPH0814669B2 (en) Matrix type display device
JP3765203B2 (en) Liquid crystal display
US6486934B2 (en) Method for manufacturing fringe field switching mode liquid crystal display device
JP2003107523A (en) Liquid crystal display device
KR100673331B1 (en) Liquid crystal display and method for fabricating the same
US6724453B2 (en) Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device
JPH06208137A (en) Manufacture of thin film transistor matrix
KR100654158B1 (en) Liquid crystal display and method for fabricating the same
JPH04336530A (en) Liquid crystal display
KR100632216B1 (en) Array substrate for liquid crystal display device and manufacturing method thereof
JP2000305104A (en) Liquid crystal display device and manufacture thereof
KR20010066244A (en) Liquid crystal display device and method for fabricating the same
KR100309210B1 (en) Liquid crystal display and method for fabricating the same
JP3192813B2 (en) Liquid crystal display
JPH0850303A (en) Array substrate for liquid crystal display device
KR100333270B1 (en) Liquid crystal display and method for fabricating the same
JPH052189A (en) Liquid crystal display device
JPH05323378A (en) Array substrate for liquid crystal display device
JPH0933947A (en) Active matrix substrate and its manufacture
JP2656555B2 (en) Thin film transistor, active matrix circuit substrate using the same, and image display device
JP2001188255A (en) Liquid crystal display element and manufacturing method therefor
JPH07114043A (en) Liquid crystal display device and its production
JP2770807B2 (en) Terminal structure
JPH0854648A (en) Liquid crystal display device