JPH08502845A

JPH08502845A - ポリゴンのラスタ化

Info

Publication number: JPH08502845A
Application number: JP6511097A
Authority: JP
Inventors: デレクジェイレンツ; デビッドアールコズモル; グレンシープール
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-10-30
Filing date: 1993-10-12
Publication date: 1996-03-26
Anticipated expiration: 2017-12-16
Also published as: EP0667018A1; EP0667018B1; DE69312505T2; JP3356779B2; WO1994010647A1; US5446836A; KR950704750A; DE69312505D1

Abstract

(57)【要約】本発明はポリゴンのラスタ化のためのシステム並びに方法を提供するものである。ポリゴン（例えば、三角形）の各エッジは、ポリゴンの面内に存在する各画素を分類する一次エッジ関数で表される。具体的には、正の値を有する画素はエッジの片側に、負ならその反対側にある。ポリゴン面内の各画素は、画素とポリゴンのそれぞれのエッジとの間の符号付きの水平距離を表すエッジ変数集合と関係するようになっている。画素は、エッジ関数により生成される画素のエッジ変数の値に基づいて表示される。本発明によりエッジ関数が画素の線形スパンに適用できるようになる。先ず最初に、三角形内の与えられた画素に対するエッジ変数集合の値を、その三角形に関する３つのエッジ関数を評価することによって、確定する。どの画素を表示するかを確定するために、本発明ではこれらのエッジ変数値に基づきＷビットのレンダ・マスクを生成する。本発明により、スパン内の残りの画素に対して余分の計算をせずに、これらの値を画素のスパンに適用することができるようになる。

Description

【発明の詳細な説明】発明の名称ポリゴンのラスタ化（Polygon Rasterization）発明の背景１．産業上の利用分野本発明は、一般的にはコンピュータ・グラフィックスに関し、より具体的にはポリゴンをラスタ化するためにどの画素（pixel）を三角形の部分として表示するかを確定するためのシステム並びに方法に関する。２．関連技術コンピュータ・グラフィックス・システムではラスタ・ディスプレーが普通に使われている。これらのディスプレーは、グラフィックス画像を、ディスプレー・バッファに格納されている各画素を表すデータを有する画素もしくは「ピクセル」（ＰＥＬとも呼ばれる）のマトリックスとして格納する。このデータは画素の輝度及び色といった表示画面上の各画素の属性を指定する。画像全体は、ディスプレー・バッファから読み出され、画素データの水平の行もしくは「スキャン・ライン」を順次走査し、またこのデータを使って１個以上の電子ビーム（もちろんＬＣＤなど他のディスプレー技術を用いることができる）を制御することによって、表示画面上に描かれる。ディスプレー・バッファから画素データを一行ずつ走査する、この処理はリフレッシュ・サイクル毎に繰り返される。ラスタ表示システムでは、より複雑な画像を描くための基本のビルディング・ブロック又は「プリミティブ」として普通ポリゴンが使われる。三角形は最も単純なポリゴンで、且つより複雑なポリゴンは常に三角形の集合として表すことができるから、三角形がポリゴン作図システム用の一般的な基本プリミティブである。画面上での三角形や他のジオメトリック・プリミティブ作図処理は「ラスタ化（rasterization）」として知られる。ポリゴンのラスタ化は、２次元及び３次元の両グラフィックス・システムにとって基本的な問題である。三角形のラスタ化に適用されるほとんどの技法は、任意の数の辺を有する多面体のポリゴン用に汎用化することができる。ラスタ化の重要な問題として、どの画素がある与えられた三角形内に入るのかを確定することがある。ラスタ化のシステムは普通、画素から画素に進み、各画素を三角形の部分に「表示する」（即ち、フレーム・バッファ又は画素マップの中に描画する）か否かを確定する。次に、これによって各画素を表すディスプレー・バッファのデータの設定方法が決まる。三角形内の全ての画素がカバーされるような方法で画素から画素に進むように、様々なトラバーサル・アルゴリズムが開発されてきている。ラスタ化のシステムでは三角形が３つのエッジ関数（three edge-function ）の集合として表されることがある。エッジ関数は直線を表す一次方程式で、２次元の平面を再分割するために使われる。エッジ関数は平面内の各点が３つの領域の１つに入るように区分する。つまり、線の「左」側の領域、線の「右」側の領域、又は線それ自身を表す領域である。以下に説明するタイプのエッジ関数は、線の「左」側の点は正の値を、「右」側の点は負の値を、そしてぴったり線上に位置する点はゼロの値を有する（第１図を参照）という特性を有している。ラスタ化システムに当てはめると、２次元の平面はグラフィックス・スクリーンによって表され、点は個々の画素によって表され、さらにエッジ関数でグラフィックス・スクリーンは分割される。三角形は３つのエッジを結合して作られ、その各々はエッジ関数で指定される。４つ以上のエッジの論理結合を用いることによってより複雑なポリゴンを定義することが可能である。三角形のラスタ化にはどの画素を表示するかを確定することが係わってくるため、普通いずれかのエッジ上にぴったり位置する画素にタイ・ブレーカ規則を適用して、画素が三角形の内側にあるか又は外側にあるかを確定する。第２図に示すように、各画素にはエッジ変数の集合（e0,e1,e2）が対応しており、エッジ変数は画素と３つのそれぞれのエッジとの間の符号付き距離を表すものである。画素の位置に対して３個のエッジ関数、f0(x,y)、fl(x,y)そしてf2 (x,y)の数値を求めることによって任意の三角形に対する各エッジ変数の値が決定される。１つのエッジは２つの隣接する画素と画素の間に陥る場合があるから、エッジ変数は小数値を有する可能性がある。従って、エッジ変数を固定少数点２の補数整数形で表すのが都合がよい。各エッジが三角形の「左」のエッジになるのか又は「右」のエッジになるのか分かっている場合、e₀、e₁、e₂の符号を調べることによって画素が三角形内に入るか否かを確定することができる。エッジの符号は必要に応じて逆にすることができる。どの画素が三角形内に表示されるかを確定する際、典型的なラスタ化システムでは、３つのエッジ関数の集合と任意の画素位置に対するエッジ変数の値（e₀ ,e₁,e₂）を計算し、次に増分値集合（Δe_left，Δe_right，etc.）を用いて隣接する画素のエッジ変数値を確定する。ラスタ化システムでは、三角形を横切って、トラバーサル・アルゴリズムが画素から画素に進むに伴って、現時点の値に増分値を加算していく。画素の３つのエッジ変数値（及びタイ・ブレーカ規則）に従って三角形の境界内にある画素が表示される。単純なハードウエアのシステムでは通常、これらの計算は各画素に対して個別に行なわれるのに対し、より多くの算術演算装置を備えたより複雑なシステムでは、複数の画素の値が同時に計算される。並列で複数の画素のエッジ変数の数値を求めると、より高速なラスタ化が行なえるが、トラバースされる画素毎に別々にエッジ変数を確定しなければならないため、処理が限定されることには変わりがない。三角形をラスタ化するために使われるエッジ関数や三角形をトラバースするための様々なアルゴリズムを詳しく調べれば、先に説明した処理をよりよく理解することができるだろう。エッジ関数やトラバーサル・アルゴリズムを用いることについては、Computer Graphics Vol.22 No.4（1988年）の17〜20頁に掲載のJ．Pineda著の記事「ポリゴン・ラスタ化のための並列アルゴリズム（A Parallel Algorithm for PolygonRastcrization）」に詳しく述べられている。同記事は参照することにより本明細書に組み込まれているものとする。本明細書を読む人のために、以下にPinedaの記事の要点を転載する。第３図に示すように、(X,Y)と(X+dX，Y+dY)の２点によって定義されているベクトルと、両点を通る線を考察してみよう。先に述べたように、このベクトルと線は、２次元の空間を３つの領域、つまり、線の「左」側に位置する全ての点、「右」側に位置する全ての点と、ぴったり線上に位置する全ての点、に分けるために使われる。エッジf(x,y)は次のように定義される。 f(x,y)＝(x-X)dY-(y-Y)dX この関数の点(x,y)の値は、(X,Y)と(X+dX，Y+dY)で定義するエッジに対するその点の相対的な位置で決まるという有益な特性を有している。 (x,y)が「右」側にある場合、f(x,y)＞０ (x,y)がぴったり線上にある場合、f(x,y)＝０ (x,y)が「左」側にある場合、f(x,y)＜０これが真であることをみるには、当業者は、式f(x,y)が、(X,Y)から(X+dX， Y+dY)へのベクトルと(X,Y)から(X,Y)へのベクトルの間の外積の大きさを表す式と同じになることに気がつけば十分であろう。外積のよく知られている特性によって、ベクトルが同一直線上にある場合大きさはゼロで、ベクトルが一方から他方に横切ると符号が変化する。単純な加算で増分的に計算できるため、既存のラスタ化システムでは普通この関数が用いられる。 f(x+1,y)＝f(x,y)+dY f(x,y+l)＝f(x,y)+dX エッジ関数は、IBM Systems Journal Vol．4 No．1 （1965年）の25〜30頁に掲載のJ．Bresenham著「デジタル・プロッタのコンピュータ制御のためのアルゴリズム（ Algorithm for Computer Control of a Digital Plotter）」に記述されているB resenhamの線描画アルゴリズムのエラー値又は「作図制御変数（ＤＣＶ：draw c ontrol variable）」に関連する。違いは、Brescnhamの線描画アルゴリズムは直線から１/２（二分の一）画素以内にある画素に対してしかＤＣＶ値を保持しないのに対し、f(x,y)は平面上の全画素に対して定義されることである。さらに、任意の点におけるＤＣＶ値が定数オフセットの分だけf(x,y)と異なる。いずれにしても、両アルゴリズムが機能する理由は基本的に同じである。 f(x,y)のこの同じ特性は、VLSI Design（第３四半期）Vol．20 No．28（198 1年）に掲載のFuchs他による「PIXEL-PLANES」グラフィックス・システムに記述されている。そのシステムで、この関数はフレーム・バッファ内の全ての画素に対して並列でツリー構造の乗算器によって計算される。様々に異なるトラバーサル・アルゴリズムが現在、レンダリング処理の様々なラスタ化システムによって使われている。三角形内の画素全てを確実にカバーする限りどんなアルゴリズムを用いてもよい。第４図にトラバーサル・アルゴリズムの２つの簡単なインプリメンテーションを示す。第４（a）図に示すように、方形の境界をトラバースすることは恐らく最も単純な戦略であるが、普通最も効率的であるとはいえない。第４（b）図に示した、よりスマートなアルゴリズムは三角形のエッジを「通り」すぎると、次のトラバーサル・ラインに進むものである。よりスマートなアルゴリズムで一つ面倒なことは、次のラインに進む時、それが三角形の内側の点に進む場合があることである。その場合、次のスキャン・ラインが開始される前に、アルゴリズムはエッジの外側を探さなければならない。この問題の一例を表すのが、第５図の三角形の右上の隅に示されている。さらに一層スマートなアルゴリズムの実現を第６図に示す。即ち開始点から下に進み、中心線から外に向かう。このアルゴリズムが単純なアルゴリズムより優れている点は、エッジを探す必要がなく、さらに折り返さなくてよいところである。補間回路は中心線で再開始されなければならないから、トレードオフは、外側の点を走査している間、中心線用の補間回路の状態を保存してなければならないことである。図面の下の部分を見ればわかるように、三角形の外側に出てしまったら、「中心」線が移動（shift over）する。三角形内の画素をトラバースするには数多くの異なる方法がある。各方法の効率は、表示対象となる特定の三角形いかんによって異なる。多くのシステムでは、メモリ内の画素を長方形のブロック状にして編成している。こうしたシステムの中には、ＣＰＵがデータや命令をキャッシュするのと同じように、高速メモリのこれらのブロックをキャッシュする場合がある。適切なトラバーサル・アルゴリズムと共に用いると、この編成はメモリ・アクセスを最少限に抑えることによって性能を向上させることができる。ハードウエアの使用量や三角形内の画素をトラバースする方法いかんに係わらず、上述の画素単位の方法を用いる場合、画素毎に少なくとも３つの加算演算が行なわれなければならない。これらの３つの加算は、上述のように、隣接する画素の個々の値を確定するために、エッジ変数e₀、e₁及びe₂の値に加算されなければならない３つの増分値に対応する。従って、現在のラスタ化の技法では、画素が三角形内に入るか否かを確定するのに必要な画素当たりの計算数によって効率が限定されてしまう。この効率が限定されるということは、グラフィックス表示システムが遅くなるということである。画素当たり必要とする計算数を減らす、三角形を表示するための方法がそのために求められるのである。発明の概要本発明はポリゴンのラスタ化のためのシステム並びに方法を提供するものである。ポリゴンの各エッジ（例えば、三角形）は、各画素をポリゴンの平面内に区分けする一次エッジ関数で表される。具体的には、正の値を有する画素はエッジの片側にあり、負の値を有する画素はその反対側にある。ポリゴンの平面内にある各画素は、その画素とポリゴンの個々のエッジとの間の符号付き水平距離を表すエッジ変数集合を有している。画素は、エッジ関数との関連で生成されるエッジ変数の値に基づいて表示される。本発明によってエッジ関数を画素の線形スパンに適用することができるようになる。先ず初めに、三角形に付随した３個のエッジ関数の数値を求めることによって、その三角形内の任意の画素に対するエッジ関数集合の値を確定する。どの画素を表示するかを確定するために、本発明ではこれら３個の変数の値に基づいてＷビットの表示マスクを生成する。本発明によって、スパン内の残りの画素に対してさらに計算をしなくても、これらの値を画素のスパンに適用することができるようになる。図面の簡単な説明本発明の上述の、さらに他の利点については、添付の図面と共に、以下に述べる説明を参照することにより、よりよく理解することができるであろう。第１図は、平面内各点が入る３つの領域の区分けを示す。第２図は、エッジ変数集合の、ある特定の画素との関連を示す。第３図は、２次元空間を３つの領域に分割するために用いられるエッジ関数を表すベクトル及び直線をグラフに表したものである。第４（a）図及び第４（b）図は、任意の三角形内の画素をトラバースする２つの単純なアルゴリズムを示す。第５図は、第４（b）図に示す問題の解決法を表す。第６図に示すのは、任意の三角形内の画素をトラバースするための（第４図に示したものと比較して）高性能なアルゴリズムである。第７図に示すのは、本発明において用いられるスキャン・ハードウエアのブロック図である。第８図に示すのは、３つのビット・フィールドに分割されたエッジ変数である。第９図に、表示されるべき三角形の例を示す。第10図に示すのは、左エッジに対するマスク生成例である。第11ａ図及び11ｂ図は、ポリゴンのラスタ化方法のフローチャートを示す。第12図は、ウィンドウの外にはみ出した三角形の例を示す。図面においては、同じ参照香号は全く同一か又は機能的に類似した素子を表す。さらに、参照番号の左端の数字は、その参照番号が最初に登場した図面を示す。発明の詳細な説明本発明はポリゴンのラスタ化のためのシステム並びに方法を提供するものである。本発明では、従来の画素毎の方法の比べポリゴン内に画素を表示するための計算が少なくてすむ。ポリゴン（例えば、三角形）の各エッジは、エッジの片側が正の値でその反対側が負の値を有する、一次エッジ関数で表される。本発明によって、スパンの画素の一つに対してエッジ関数の加算演算を行なうだけで、エッジ関数を画素の一次スパンに適用できるようになる。本発明においてラスタ化のために用いられる初期計算値（即ち、単一の線形スパンを使うラスタ化）は画素単位のラスタ化に必要な値に類似している。それらは以下の通りである：・トラバーサル・アルゴリズムの現在のスキャン位置（即ち、事前に決められた画素）は座標(x,y)で表される。・固定少数点２の補数整数形で表された、エッジ変数集合e0、e1、e2は３個の個々のエッジ関数f0、f1、f2に対応する（例えば、e0=f0(y)-x）。各エッジ変数は整数フィールド（符号ビットを含む）と小数フィールドから成り立つ。・エッジが三角形の「右エッジ」又は「左エッジ」として取り扱われるべきかを指定する各エッジに対する１ビットのエッジ・フラグ。セット・フラグは右エッジを指定する。エッジの右側に入り、従って、それに対応するエッジ変数値が正の画素は三角形内にないということである。右エッジに対して負の値を有する画素は三角形内に入ることがある。クリアされたフラグは左エッジを示し、且つ正の値を有する画素だけが三角形内に入り得ることを示す。従って、フラグは、任意のエッジに対する値をどのように解釈すべきかを定める。エッジ変数がゼロの値を有する場合、三角形の内側ととらえるか又は外側ととらえるかは自由である（但し、一貫性のある決定がなされなければならない）。一つのフラグだけでエッジ変数の解釈ができるように、エッジ変数を編成することが可能である。この場合、セット・フラグは三角形が右寄りであることを示し、e₁が左エッジ、e₀とe₂が右エッジであることを意味する。フラグがセットされていなければ、三角形は左寄りで、エッジは逆になる。全ての三角形がこの２つのケースのどちらか一つに当てはまる。・各エッジ変数に対する「ステップ値」の集合（Deleft、Deright、etc）：ステップ値は、隣接する画素の値を確定するために、エッジ変数の値に加算されたり又は除算されたりする。各エッジ変数は、トラバーサルがスキャンしていくどの方向に対しても増分値を有する。それらも固定小数点２の補数整数値である。本発明はＷ画素幅の画素スパンで機能する。Ｗは２の何らかのべき乗であればよい。普通、メモリのバンド幅の使用を減らすことになるけれども、スパンの次元は必ずしもメモリ・システムがアクセスするデータ・ブロックに対応している必要はない。第７図において、本発明で用いるスキャン・ハードウエアは、（１）単純な整数データパス710、（２）画素マスク生成ユニット720、及び（３）レンダリング・ユニット730、の３つの部分に分けられる。整数データパス710は、計算値用のレジスタ、１個以上の加算器／除算器ユニット、及びしかるべき制御ユニットを含む単純で簡単なユニットである。具体的には、整数データパス710は表示しようとしている三角形の各エッジに対してエッジ変数を生成するためのハードウエアを含んでいる。画素マスク生成ユニット720は、整数データパス710が提供するエッジ変数に基づいて画素マスクを生成することにより、ｗ画素スパン内のどの画素が表示されようとしているかを確定する。このユニットは、レンダリング・マスクと呼ばれる、個別のマスクを各エッジ変数に対して生成し、最終出力として３個のマスクの論理積を生みだす（即ち、レンダリング・マスク725）。以下に説明するように、好適な実施例においてはレンダリング・マスク725を作るために２個のマスクだけが使用される。レンダリング・マスクの各ビットは画面上の個々の画素を表す。レンダリング・ユニツト730は、マスク生成ユニット720からレンダリング・マスク725を取り入れ、各画素が表示されるべきか否かのコマンド735をメモリ・システムに対して出す。どの画素が表示されるべきかを確定するために、システムは単一の画素（即ち、画素スパン内の第１画素）に対するエッジ変数値に基づきＷビットのレンダリング・マスク725を生成する。レンダリング・マスクにセットされているビットからどの画素が三角形の部分として表示されようとしているかを知ることができる。任意の画素に対するそれぞれのレンダリング・マスク・ビットを確定するために、（発明の背景の項で説明したように）３個のエッジ・マスク・ビットが生成され、その各々は、画素が３個のそれぞれのエッジの一つの三角形の側に入いるかどうかを示す。次にその３個のエッジ・マスク・ビットを論理積にすることによってレンダリング・マスク・ビットが生成される。結果としてのレンダリング・マスク・ビットは、その画素が三角形の部分として表示される場合「１」で、そうでない場合「０」になる。Ｗビットのストリングから成る各レンダリング・マスクは、位置(x,y)における画素に対するレンダリング・マスク・ビットと、水平の行における次のＷ_-1画素に対するレンダリング・マスク・ビットとから成る。水平距離に代わって、画素と三角形のエッジの間の垂直距離を用いて、本発明を容易に適用できることが分かるはずである。各エッジ変数については、エッジ・マスク生成において、それに関係する３つのビット・フィールドがある。その第１のフィールドは符号ビットである。第２フィールドは、エッジ変数ビットの整数部分の最下位のＮビットであるサブ・スパン位置ビットから成る。この場合、Ｗ=2Nである。第３フィールドは、エッジ変数の整数部分の残りのビットであるスパン位置ビットから成る。第８図は、４ビットのスパンに対するこれらのフィールドを示す。結果としてのエッジ変数は、８ビットの整数部分と８ビットの小数部分を有する16ビットである。W＝4の場合、サブ・スパン・フィールドのサイズはN=W/2=2である。小数部分はマスク生成では使用されない。むしろ、エッジ変数を増分する際、正確さを維持するために用いられる。エッジ変数値の３つのビット・フィールドは、対応する画素がエッジの三角形側に入るか否かを確定するために使用される。その上、これら同じ３つのフィールドは、水平スパンの他のＷ-1画素の各々がエッジの三角形側に入るかどうか確定するために使用される。勿論、エッジ変数値は左エッジと右エッジでは異なる解釈がなされるが、一般的な考え方としては両方同じである。表１及び２に左エッジ及び右エッジに対して生成されたマスクを示す。この表は２のべき乗のスパン・サイズならどれに対しても簡単に一般法則化できるが、この例においてはスパン・サイズ４（ｗ＝４）が使われている。この２つの表においては、三角形のエッジ上の画素は左エッジに対しては三角形の内側に入り、右エッジに対しては三角形の外側に来ると仮定している。これらの表の生成については第９図及び第１０図において説明する。第９図に示すのは、表示されるべき三角形を含めた画素グリッドの一例である。頂点が（５，２）、（２，15）、（14，11）の３点である。これらの３つの頂点は、図においてe₀、e₁、e₂で表されたエッジを形成する。e₀及びe₂の２つのエッジが三角形の右側の境界を形成し、１つのエッジだけが左側の境界を形成するから、この特定の例は右寄りの三角形である。左寄りの三角形は２つの左エッジと１つの右エッジを有する。画素グリッドは４ピクセル幅のスパンに分割される。しかし、ここでも、２のべき乗であればどんな幅のスパンでも、以下に説明するピクセル・スパン・メカニズムに用いることができる。表１及び２は画素とエッジの間の水平距離としてのエッジ変数の定義に基づいている。第10図は左エッジに対するエッジ変数の様々な画素位置における異なる値を示す。左エッジについて、負の値は、現時点の画素とその右側の全ての画素がエッジの境界内（スパンａ）にあることを示す。スパンａと関連するエッジ変数は-2.1（２値１．．．1110）に等しい。負の値を有する全ての左エッジ変数に対するマスクは1111である。言い換えれば、このマスクは、スパン内の全ての画素が表示されるべきことを示す。左エッジが負でない場合、２つのケースが考えられる。第１のケースは、エッジ変数の値がｗ末満（スパンｂ）の時である。この場合、スパン・ビットは全てゼロになり、サブ・スパン・ビットはマスクのどのビットがセットされているか確定するために用いられる。サブ・スパン・ビツトは00、01、10、又は11のいずれかになる。マスクには４個の画素が表されているから、４つの可能性がある。各可能性は表示されなければならない画素のいろいろ異なる集合を表している。示した例において、ｂに対するエッジ変数は1.4（バイナリ０．．．0001）になる。サブ・スパン位置ビットは01であり、従って、マスクは0011である。言い換えれば、このマスクはマスクの最も右端の２個の画素が表示されるという事実を表している。エッジ変数が負でない値を有する第２のケースは、その値がｗ以下（スパンｃ）になる時である。この場合、スパン位置ビットはゼロでなくなる。スパン内の画素は全てエッジの左側にあるから、結果としてのマスクは、従って、マスクに表されている画素は全て表示されるべきでないことを示しているはずである。例において、スパンｃに対するエッジ変数は5.1（バイナリ０．．．0101）になる。その結果、マスクの全ビットがゼロ（即ち、0000）になる。右エッジに対するマスク生成テーブルは同じように確定することができる。第11図に、画素スパン技法による動作のフローチャートを示す。表示の対象となる三角形があると仮定して、ステップ1110に示すように、スタートの画素を選択する。ステップ1115に示すように、３つのエッジ変数が選択された画素に対応して生成される。画素が表示されるべきか確定するためには、３つのエッジのうち２つだけが使用されなければならない。つまり、右のエッジ１つと左のエッジ１つである。例えば、ここで対象となっている三角形が２つの右エッジを有する（つまり、右寄りの三角形）場合、右の境界として使われるエッジはｙの値によって異なる。ｙが右の２つのエッジが接する頂点より上にある場合は、２つのエッジのうち上の方の右エッジが使われる。それ以外の場合は、下の方の右エッジが使われる。ステップ1120に示すように、レンダリング・マスクを生成するために必要な２つのエッジが選択される。ステップの1125から1170までは表１及び２を使用することを表している。これらのステップは使用しているスパンの大きさによって異なる。ステップ1125に示すように、右エッジに対するエッジ変数の符号が調べられる。ステップ1130に示すように、それが負（そのスパンは三角形の外にあるを示す）の場合、マスクは0000にセットされる。次に、ステップ1135に示すように、スパン位置ビットが調べられる。ステップ1140に示すように、スパン位置ビットがゼロでない（そのスパンは三角形内にあることを示す）場合、マスクは1111にセットされる。それ以外の場合は、ステップ1145に示すように、サブ・スパン・ビットが調べられ、適正マスクがこれらのビットの値に基づいて選択される。ステツプの1150から1170までは左エッジに対するマスク生成のステップを表す。このステップは右エッジについて先に説明したステップと同じである。ステップ1175に示すように、どの画素を表示するかを確定する結果としてのマスクは、単に、２つのエッジ（つまり、右エッジと左エッジ）に対して作成されたマスクの論理積である。ステップ1185に示すように、レンダリング画素マスクはレンダリング・ユニット730に引き渡され、そこで、表示の対象となる各画素に対する適正な制御信号がメモリ・システムに送られる。ステップ1185と並行して、増分値がエッジ変数に加算され、ステップ1120で次の画素に対してプロシジャが開始される。その時点で次の画素は、使用されている特定のトラバーサル・アルゴリズムの経路内に入っているスパン以後最初の画素である。三角形のトラバーサルは、先に述べた従来のラスタ化の技法に類似した多くの方法で行なうことができる。水平方向にトラバースする場合、データパスは(x ±w，ｙ)にある画素に対するエッジ値を計算しなければならない。この計算はｎビットだけ左にシフトした単一の画素に対する水平ステップ値を使って行なうことができる。その場合、ｗ＝２ⁿである。この計算にはシフタのハードウエアは要らず、シフト済みの値か未だシフトしていない値のいずれかを選択するマルチプレクサが必要なだけである。往々にして、表示の対象となる三角形が水平のエッジを有することがある。こうした場合、本発明では、画素スパン内のどの画素を表示すべきか確定するために、先に概要を説明したプロシジャと共に、残る２つのエッジ（水平のエッジではない）を使用する。言い換えれば、画素が表示されるべきか確定するために２つのエッジだけが使われ、さらに右エッジ、左エッジともに１つしかないから、右または左の２つのエッジが交わる頂点より上方にあるか下方にあるか確定するためにｙの値を調べる必要はない。水平エッジを有する三角形の場合、頂点は最初のスパン（例えば、水平エッジが三角形のトップ・エッジである時）又は最後のスパン（例えば、水平エッジが三角形のボトム・エッジである時）のいずれかにある。従って、残る２つのエッジだけが画素マスクの生成に必要である。本発明は従来の三角形のラスタ化技法より優れた、いくつかの利点を提供する。先ず、画素当たりの計算数が従来の技法より少なくてすむ。トラバース中にエッジ変数を維持するために必要な算術演算数は１画素スパンにつき１セットである。これは各画素に対して余分の加算器／除算器のハードウエアを使わずに行なえる。その二は、本発明はパイプライン式の演算になっていることである。整数データパス710、マスク生成ユニツト720、そしてレンダリング・ユニット730 はパイプライン式に構成することによって独立に動作させることができる。これにより余分のハードウエアを使わずに並列処理が可能になる。第三に、本発明は効率的なメモリ・アーキテクチャと一貫性を保つている。水平スパンの画素をレンダリングすることによって、ブロック編成の画素メモリと互換性のあるトラバーサル・アルゴリズムを容易に実現することができるようになる。以下に、グラフィックス・ハードウエア・システムにおける三角形のラスタ化のための２つのメカニズムを説明する。単一画素メカニズムと呼ばれる、第一のメカニズムは、従来から使われている技法の一つである。これについてここで説明するのは、そのすぐ後に説明する本発明による性能が向上した動作との相違点がはっきりわかるようにするためである。その二は、画素スパン方式と呼ばれるものである。画素スパン技法では１画素につき行なう演算がより少なくて、三角形の表示が可能である。単一画素方式三角形の表示には、三角形内の画素のスーパ集合をトラバースするルーチンを利用し、表示されるべきか確定するために画素毎にテストを行なう。トラバーサルの順序を決めるための方法についてはここでは説明しないが、その代わり例を述べる時に、トラバーサル・アルゴリズムに関する単純な仮定をたてる。画素表示をするか否かの決定は通常、画素毎に更新されるエッジ変数の集合に基づいている。エッジ変数はe₀、e₁、e₂で表される。この説明において、エッジ変数は、スキャンにおける現時点での画素位置から三角形のエッジによって形成される直線までの水平距離として定義されている。エッジ変数の定義方法は様々であるが、全てが概ねこの一般的なコンセプトから派生したものである。あるｙに対してエッジのｘ位置に対する関数とすれば、画素(x,y)におけるエッジ変数ｅの値はe=f(y)-xと定義される。f(y)はそのエッジに対するエッジ関数と呼ばれ、基本的な代数を用いて三角形の座標から容易に求められる。ここで述べる例において、３つのエッジに対するエッジ関数を次のようにする。 f0(y)=y+3 f1(y)=-0.231y+5.46 f2(y)=3y+47 エッジ変数に対する我々の定義を使うと、その値に関して以下の解釈があてはまる。即ち、エッジ変数が正ならば、画素(x,y）はエッジの左側にあり、負ならばエッジの右になり、そしてゼロならばエッジ上にある。画素が三角形の境界内にあるかどうかを確定するために、エッジ変数の２つ、即ち、左の境界を定義するエッジ変数と右の境界を定義するエッジ変数を使用する。画素に関連するエッジ変数が負でなければ、画素は三角形の境界内にある。与えられた画素に対するエッジ変数がゼロの時、その画素がエッジの境界内にあるとみなすか否かは自由である。しかしながら、エッジ変数の値がゼロのケースは左エッジと右エッジに対してはそれぞれに異なった取り扱いがなされる（例えば、右エッジでは内側、左エッジでは外側）とすれば、それは隣接する三角形を表示するのに有益である。例においては、右寄りの三角形のため、右の境界を定義するエッジが２つある。ここで取り上げている三角形は右寄りの三角形であり、それゆえ２つの右エッジを有している。ｙがその２つのエッジが接する頂点より上にあるから、２つのうち上の方が使われる。トラバーサル・アルゴリズムは画素のどれかからスキャンを開始し、上述の関数に基づいてエッジ変数の値を確定する。例を挙げれば、単一画素走査アルゴリズムは開始点として画素（５，２）、つまり、トップの頂点を選ぶ。従って、エッジ変数の初期値は次のようになる。 ^e0=0 ^e1=0 ^e2=36 スキャンの垂直位置は（14，11）、つまり、２つの右エッジが合う点より上にあるから、^e0が最初の画素に対して考慮される右のエッジ変数である。変数^e1 は唯一の左エッジ変数であるがために、画素のテスト全てに使われる。最初の画素については、左のエッジ変数が負でないから、この画素は表示されない。単一画素方式において、トラバーサル・アルゴリズムは、別の画素に行き、そこでその画素のエッジ変数値を計算して、それが三角形の境界内にあるかどうか調べるためのテストを行なう。トラバーサル中画素から画素に移動することは「ステッピング」と呼ばれる。トラバーサル中の次の画素は普通、その直前の画素に隣接しており、そのためにエッジ変数の評価が簡単になる。エッジ関数は一次であるから、隣接する画素のエッジ変数値を確定するということは、定数を現時点での値に加算することである。これらの定数は増分値又はステップ値と呼ばれる。エッジ変数は画素とエッジ間の水平距離と定義されているから、水平方向のステップに対する増分値は常に±１である。エッジ関数が先に使われている形式、つまり、f(y)＝my+cの時、垂直方向のステップに対する増分値は±ｍになる。例として挙げた三角形では、各エッジ変数に対する増分値は次のようになる。我々の例において、トラバーサル・アルゴリズムのステップ（５，３）は現時点の画素より下にある画素と仮定する。エッジ変数の新規の値は以下のようになる。 ^e0=^e0+Δ^ｅ _0down=1 ^e1=^e1+Δ^e _1down=-0.231 ^e2=^e2+Δ^e _2down=66 画素（５，３）については、左エッジ変数^e1は負で、右の変数^e0は負ではない。このことは、その画素が三角形の境界内に入っており、表示されることを意味する。トラバーサルは、画素から画素に進み、適正増分値をエッジ変数に加算し、左右の境界の値をテストして、続けられていく。この過程は三角形の少なくとも全ての画素に対して行なわれなければならない。トラバースされた画素の総数は使用する特定のトラバーサル・アルゴリズムの性能によって異なってくる。画素スパン方式画素スパン方式は、エッジ変数の一つの評価に基づいて複数の画素に対してレンダリング・テストが行なえる点を除けば、単一画素方式によく似ている。この方法ではｗビット幅の水平スパンにグループ化されている画素に対して演算を行なう（例ではｗ＝４を使用）。この技法は、トラバーサル・アルゴリズムがｗの単位で水平に進む点を除いて、単一画素方式と同じようにエッジ変数並びに増分値を解釈するため、左右の増分値は±１ではなく、±ｗになる。どの画素が表示されるべきか確定する際、スパン内のどの画素が表示されるかを示すためにマスク生成ユニット720が使用される。この情報はｗビットのマスクで表される。つまり、１は画素が表示されるべきことを示し、０（ゼロ）は表示されるべきでないことを示す。マスクは(w,y)から(x+w-1,y)までの画素を表す。上述のように、レンダリング・マスクの計算は現時点の画素に適用される左右のエッジに対して生成されたマスクの論理積の結果である。マスク生成は、先の表１及び２に示したエッジ変数のバイナリ表現である。その表で、サブ・スパン位置ビットは、エッジ変数の整数部分のバイナリ表現による最下位ｎビットである。この場合、Ｗ＝2ⁿである。スパン位置ビットは符号ビットを除いた残りのビットである。符号は、２の補数式で定義される最上位ビットである。画素スパン方式に対してトラバーサル・アルゴリズムは、単一画素方式を用いる時と基本的に同じように動作する。相違点は２つあり、それは画素スパンのトラバーサル・アルゴリスムはｗ画素の単位で水平に移動することと、開始のｘ位置がｗの倍数でなければならないことである。このことを念頭において、第９図に示した三角形の例を再び考察する。４はｗの倍数だから、トラバーサル・アルゴリズムは（第９図にＸで示したように）画素（４，２）からスタートする。エッジ変数の値は以下の通りである。 ^e0 =1 ^e1 =1 ^e2 =37 表１及び２を使って、左のエッジ変数^e0に対するマスクは0011で、右エッジ^e 1は1100と確定する。これら２つの論理積は0000であり、従って、画素は表示されない。トラバーサル・アルゴリズムは１スパン下に降りて画素（４，３）に来る。ここで関与してくるエッジ変数に対する新規の値は、^e0＝２及び^e1＝0.769になる。ここから左右のマスク1110及び0111を夫々得る。これらのマスクの論理積は 0110となり、よって、マスクでこれらの画素に対する値はゼロだから、画素（４，３）及び（７，３）は表示されない。しかしながら、画素（５，３）及び（６，３）は、これらの画素に対するマスクの値が１になるから、表示される。表示される画素当たりの算術演算がより少なくて済むため、画素スパン方式は単一画素技法に比べて利点がある。上述の単一画素技法は、トラバーサル・アルゴリズムが進むにつれて、１画素につき３つの加算が必要である。（トラバーサル・アルゴリズムが、画素右エッジ（三角形の「下半分」）として^e2を用いるどんな画素でも表示する前に、右エッジとして^e0を用いる全ての画素を表示するものである場合、画素によってはこの演算数を減らすことは可能である。その下半分を表示する場合、e0はもう更新する必要がないから、１画素につき２つの演算だけ行なえばよい。しかしながら、効率の向上を図るためにグラフィックス・ハードウエアの実際のインプリメンテーションをこのようにさらに一層複雑にするだけの価値が必ずしもあるとは限らない。）画素スパン方式を用いると、エッジ変数はいずれのｗ画素に対しても一度だけ更新される。これは、画素スパンを表すマスク値を生みだすマスク生成ユニット720の支援を得て達成される。当業者には容易に明確になるであろうが、単純な組み合わせ論理を用いて、この機能ユニットは簡単に実現できる。本発明ではまた、ウィンドウ・クリッピングのルーチンを上述のポリゴン・ラスタ化技法に組み込むことができる。第12図に、ウィンドウ・バウンドのマスク生成ルーチンを用いるウィンドウ1210及び三角形1220の例を示す。この例において、三角形1220の一部はウインドウ1210の外にはみ出し、従って三角形のウィンドウ内に収まる部分だけが表示されなければならない。画素スパン1230がウィンドウ1210内に入るかどうかを確定するために、ウィンドウ 1210のエッジに対して別途にマスクが生成される。第12図に示されている例においては、エッジ1240及び1250に対してそれぞれマスクが生成される。これらのマスクは次に、三角形1220に対して生成されたレンダリング・マスクとの論理積がとられる。その結果できたウィンドウ・バウンドのマスクは、スパン1230内にあるどの画素が表示されるかを示す。最後に、より複雑なポリゴンに対応するためにハードウエアを汎用化することができる。複雑なポリゴンはより単純なポリゴンか三角形に分けられる。複数のエッジ集合を使ってポリゴンをラスタ化することができる。具体的には、ポリゴンの各エッジに対してマスクが追加で生成され、その生成されたマスクを合わせて一つの論理積がとられる。別の方法としては、複雑なポリゴンを複数の三角形に分けてポリゴン・ラスタ化のハードウエアを通らないように迂回するやり方がある。本発明をその好適な実施例において示し説明してきたが、本発明の精神並びに範囲から逸脱することなく、形状並びに詳細において様々な変更が可能なことが当業者には理解されるであろう。

【手続補正書】特許法第１８４条の８【提出日】１９９４年１０月２８日【補正内容】特許請求の範囲１．ポリゴンをラスタ化するためにどの画素を三角形の一部として表示するかを決定するコンピュータ・ベースの方法で、その方法は、 (1) 三角形の３つのエッジに対して、第１の画素が三角形の内側に入るか外側に出るかを個々に示す３つのエッジ変数を生成し、前記３つのエッジ変数はそれぞれ、前記第１画素と三角形の３つのエッジの各々との間の符号付き距離を表す、エッジ変数生成のステップと、 (2) 前記エッジ変数の値に基づき３つのマスクを生成し、前記マスクは画素スパンを表し、前記第１画素を前記画素スパン内の最初の画素とする、マスク生成のステップと、そして (3) 前記画素スパン内のどの画素が表示されるべきかを表すレンダ・マスクを得るために前記の３つのマスクの論理積をとるステップと、から成ることを特徴とする方法。２．前記画素スパンの後に位置する次の画素までその三角形をトラバースするステップと、前記エッジ変数の各々に１つの増分値を加算するステップと、上記のステップ(2)及び(3)を繰り返すステップとからさらに成ることを特徴とする請求項１記載の方法。３．Ｗビットの文字列で構成される前記レンダ・マスクが、(x,y)位置の画素に対するレンダ・マスクと、横の行における次のＷ-１の画素に対するレンダ・マスクとを有することを特徴とする請求項１もしくは２に記載の方法。４．前記エッジ変数の各々が符号ビット、スパン位置ビット、及びサブ・スパン位置ビットを包含することを特徴とする請求項１〜３の少なくとも一つに記載の方法。５．前記画素スパンにおける画素数が２のべき乗であることを特徴とする請求項１〜４の少なくとも一つに記載の方法。６．ポリゴンをラスタ化するためにどの画素を三角形の一部として表示するかを決定するコンピュータ・ベースのシステムで、そのシステムが、 (a) 複数のレジスタと少なくとも１つ以上の加算／減算器とを有する整数データパス（710）で、前記整数データパスは第１画素が三角形の内側に入るのか外側に出るのかを個々に示す３つのエッジ変数を生成するように構成され、前記の３つのエッジ変数はそれぞれ、前記第１画素と三角形の３つのエッジの各々との間の符号付き距離を表す、整数データパス（710）と、 (b) 前記整数データパス（710）から前記の３つのエッジ変数を受け取るように適性化された画素マスク生成ユニット（720）で、前記画素マスク生成ユニットは前記の３つのエッジ変数から３つのマスクを生成するようにさらに適性化され、前記の３つのマスクは画素スパンを表し、前記第１画素を前記画素スパンにおける最初の画素とし、画素スパン内のどの画素が三角形の一部として表示されるかを示すレンダ・マスクを得るために前記３つのマスクは論理積をとられる、画素マスク生成ユニット（720）と、そして (c) 前記画素マスク生成ユニット（720）から前記レンダ・マスクを取り込み、メモリ・システムに対して各両素を表示するか否かのコマンドを発するレンダリング・ユニット（730）と、から成ることを特徴とするシステム。７．前記画素マスク生成ユニット（720）が、前記エッジ変数値に基づき３つのマスクを生成し、前記マスクは画素スパンを表す、マスク手段と、さらに前記画素スパン内のどの画素が表示されるべきかを表すレンダ・マスクを得るために前記の３つのマスクの論理積をとる手段（730）とから成ることを特徴とする請求項６記載のシステム。８．前記マスク手段（720）が、前記エッジ変数の値により異なるマスクを提供するルックアップ・テーブルから成ることを特徴とする請求項７記載のシステム。９．前記画素スパンが前記メモリ・システムによってアクセスされるデータのブロックに対応することを特徴とする請求項６〜８の少なくとも一つに記載のシステム。 10．前記エッジ変数が与えられた１画素と三角形のエッジの１つとの間の符号付きの水平距離を表すことを特徴とする請求項６〜１０の少なくともーつに記載のシステム。

───────────────────────────────────────────────────── フロントページの続き (72)発明者プールグレンシーアメリカ合衆国カリフォルニア州 94555 フリーモント，ウェブフットループ 34039

Claims

【特許請求の範囲】特許請求の範囲は以下の通りである。１．ポリゴンをラスタ化するためにどの画素を三角形の一部として表示するかを決定するコンピュータ・ベースの方法で、その方法が、（１）三角形の３つのエッジに対して、第１の画素が三角形の内側に入るか外側に出るかを個々に示す３つのエッジ変数を生成するステップと、（２）前記エッジ変数の値に基づき、画素スパン内の第１画素を前記の第１画素とする、画素のスパンを表す３つのマスクを生成するステップと、（３）前記画素スパン内のどの画素が表示されるべきかを表すレンダ・マスクを作るために前記の３つのマスクの論理積をとるステップと、から成ることを特徴とするコンピュータ・ベースの方法。２．前記画素スパンの後に位置する次の画素までその三角形をトラバースするステップと、前記エッジ変数に１つの増分値を加算するステップと、上記のステップ（２）及び（３）を繰り返すステップとからさらに成ることを特徴とする請求項１記載のコンピュータ・ベースの方法。３．Ｗビットの文字列で構成される前記レンダ・マスクが、（ｘ，ｙ）位置の画素に対するレンダ・マスク・ビットと、横の行における次のＷ-１の画素に対するレンダ・マスク・ビットとを有することを特徴とする請求項１記載のコンピュータ・ベースの方法。４．前記エッジ変数の各々が符号ビット、スパン位置ビット、及びサブ・スパン位置ビットを包含し、さらに上記（２）の生成のステップが、前記符号ビットが負ならば、前記スパン内の全ての画素が表示されるべきでないことを示すマスクを提供するステップから成ることを特徴とする請求項１記載のコンピュータ・ベースの方法。５．前記エッジ変数の各々が符号ビット、スパン位置ビツト、及びサブ・スパン位置ビットを包含し、さらに上記（２）の生成のステップが、前記スパン位置ビットが全てゼロでなければ、前記スパン内の全ての画素が表示されるべきことを示すマスクを提供するステップから成ることを特徴とする請求項１記載のコンピュータ・ベースの方法。６．前記画素スパンが２のべき乗であることを特徴とする請求項１記載のコンピュータ・ベースの方法。７．ポリゴンをラスタ化するためにどの両素を三角形の一部として表示するかを決定するコンピュータ・ベースのシステムで、そのシステムが、（ａ）第１画素が三角形の内側に入るのか外側に出るのかを個々に示す３つのエッジ変数を生成するよう構成されており、複数のレジスタと少なくとも１つ以上の加算／減算器とを有する整数データパスと、（ｂ）前記整数データパスから前記の３つのエッジ変数を受け取るように適性化され、そして画素スパン内のどの両素が三角形の一部として表示されるかを示すレンダ・マスクを生成するようにさらに適性化されている画素マスク生成ユニットと、（ｃ）前記画素マスク生成ユニツトから前記レンガ・マスクを取り込み、メモリ・システムに対して各画素を表示するか否かのコマンドを発するレンダリング・ユニットと、から成ることを特徴とするコンピュータ・ベース・システム。８．前記画素マスク生成ユニットが、前記エッジ変数値に基づき画素スパンを表す３つのマスクを生成するマスク手段と、さらに前記画素スパン内のどの画素が表示されるべきかを表すレンダ・マスクを作るために前記の３つのマスクの論理積をとる手段とから成ることを特徴とする請求項７記載のコンピュータ・ベース・システム。９．前記マスク手段が、前記エッジ変数値により異なるマスクを提供するルックアップ・テーブルから成ることを特徴とする請求項８記載のコンピュータ・ベース・システム。 10．前記画素スパンが前記メモリ・システムによってアクセスされるデータのブロックに対応することを特徴とする請求項７記載のコンピュータ・ベース・システム。 11．前記エッジ変数が与えられた１画素と三角形のエッジの１つとの間の符号付きの水平距離を表すことを特徴とする請求項７記載のコンピュータ・ベース・システム。