JPH0846651A - Fsk modulation system - Google Patents

Fsk modulation system

Info

Publication number
JPH0846651A
JPH0846651A JP17517394A JP17517394A JPH0846651A JP H0846651 A JPH0846651 A JP H0846651A JP 17517394 A JP17517394 A JP 17517394A JP 17517394 A JP17517394 A JP 17517394A JP H0846651 A JPH0846651 A JP H0846651A
Authority
JP
Japan
Prior art keywords
output
frequency
oscillator
divider
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17517394A
Other languages
Japanese (ja)
Inventor
Koki Beppu
幸喜 別府
Ryoichi Akiyama
亮一 秋山
Shinichi Seki
真一 関
Hideyuki Kamiyama
英之 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP17517394A priority Critical patent/JPH0846651A/en
Publication of JPH0846651A publication Critical patent/JPH0846651A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

PURPOSE:To eliminate the occurrence of harmonics at signal switching and to make a data output stable after demodulation by providing a frequency- divider whose frequency division ratio is set and frequency-dividing an output of an oscillator depending on a base band signal. CONSTITUTION:This system is provided with an oscillator 1 outputting a signal with a prescribed frequency and a 1/N frequency divider 2 whose frequency division ratio 1/N (N is an integer) is set with respect to an oscillated output, and the frequency divider 2 is constituted of a 4-bit conventional binary counter in this embodiment and has an overflow(OVF) output terminal, setting terminals (n0-n3) to count up the count from an optional count and an input terminal (LOAD) used to receive the count. Then digital data to be transmitted are received as a setting value of the 1/n frequency divider 2 from an OVF output generated by the 1/N frequency divider 2. When the level of the data is '0', an output (clock) of the oscillator 1 is subject to 1/9 frequency division and when the level of the data is '1', an output (clock) of the oscillator 1 is subject to 1/8 frequency division, and then the OVF output is waveform-shaped by a 1/2 frequency divider 3 or the like, from which a modulation output is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばデータ伝送用の
変調回路に使用されるFSK(frequency shift keyin
g)変調方式に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an FSK (frequency shift keyin) used, for example, in a modulation circuit for data transmission.
g) Concerning the modulation method.

【0002】[0002]

【従来の技術】図3は一般的なFSK変調方式の回路構
成を示すブロック図である。同図中、11,12はそれ
ぞれ異なる周波数f1,f2の信号を出力する発振器、
13はデジタルベースバンド信号に応じてそれらの発振
出力を切換えるスイッチである。
2. Description of the Related Art FIG. 3 is a block diagram showing a circuit configuration of a general FSK modulation system. In the figure, 11 and 12 are oscillators that output signals of different frequencies f1 and f2, respectively.
Reference numeral 13 is a switch for switching those oscillation outputs according to the digital baseband signal.

【0003】通常のFSK変調は、伝送すべきデジタル
ベースバンド信号の“0”,“1”に応じた二つの周波
数f1,f2を電気的に切換える方法となっている。図
3の例では、スイッチ13に入力されるデジタルデータ
が“0”のときは発振器11の周波数f1、“1”のと
きは発振器12の周波数f2を出力させている。
Normal FSK modulation is a method of electrically switching between two frequencies f1 and f2 corresponding to "0" and "1" of a digital baseband signal to be transmitted. In the example of FIG. 3, when the digital data input to the switch 13 is “0”, the frequency f1 of the oscillator 11 is output, and when the digital data is “1”, the frequency f2 of the oscillator 12 is output.

【0004】図4は上記ベースバンド信号とFSK変調
出力との関係を示したものである。図示のように、ベー
スバンド信号が切換わる毎に変調出力の周波数が切換わ
る。また図5はベースバンド信号が“0”から“1”に
切換わるときの変調出力部分イをFSK復調した出力波
形を拡大して示したものである。
FIG. 4 shows the relationship between the baseband signal and the FSK modulation output. As shown in the figure, the frequency of the modulation output changes every time the baseband signal changes. Further, FIG. 5 is an enlarged view of an output waveform obtained by FSK demodulating the modulated output portion B when the baseband signal is switched from "0" to "1".

【0005】[0005]

【発明が解決しようとする課題】ところで、上記のよう
な従来のFSK変調方式にあっては、入力されるデジタ
ルデータに対し単純に周波数f1,f2を切換える場
合、デジタルデータが“0”から“1”及び“1”から
“0”に変化したとき周波数f1とf2の位相が合って
いないため、変調出力に多くの高調成分、つまり周波数
f1とf2に関係のない成分が含まれることになる。
By the way, in the conventional FSK modulation method as described above, when the frequencies f1 and f2 are simply switched to the input digital data, the digital data is changed from "0" to "0". Since the frequencies f1 and f2 are out of phase when changing from "1" and "1" to "0", many modulated components, that is, components unrelated to the frequencies f1 and f2, are included in the modulation output. .

【0006】したがって、その変調出力を復調した場
合、上記の切換え時の出力部分は図5に示すように不定
領域ロとなってしまい、出力にジッタなどが現れて不安
定になる。特に、この現象は伝送レートが高く、デジタ
ルデータの変化が短くなったときに顕著になり、場合に
よっては全く復調できないこともある。
Therefore, when the modulated output is demodulated, the output portion at the time of the above switching becomes an indefinite area B as shown in FIG. 5, and jitter or the like appears in the output and becomes unstable. In particular, this phenomenon becomes remarkable when the transmission rate is high and the change in digital data becomes short, and in some cases, demodulation cannot be performed at all.

【0007】また、FSK復調方式にはいろいろな方式
が提案されているが、いずれの方式においても変調側か
ら発生した高周波成分は悪影響を及ぼす。
Although various methods have been proposed for the FSK demodulation method, in any method, the high frequency component generated from the modulation side has an adverse effect.

【0008】本発明は、上記のような問題点に着目して
なされたもので、信号切換え時の高調波成分の発生をな
くすことができ、復調後のデータ出力が安定し、またコ
ストも低減可能なFSK変調方式を提供することを目的
としている。
The present invention has been made by paying attention to the problems as described above. It is possible to eliminate the generation of harmonic components at the time of signal switching, stabilize the data output after demodulation, and reduce the cost. The aim is to provide a possible FSK modulation scheme.

【0009】[0009]

【課題を解決するための手段】本発明のFSK変調方式
は、発振器と、その発振出力の分周値を設定可能な分周
器とを備え、周波数偏移させるためのベースバンド信号
に応じて前記分周器の分周値を設定することにより異な
る周波数出力を生成するように構成したものである。
The FSK modulation system of the present invention comprises an oscillator and a frequency divider capable of setting a frequency division value of its oscillation output, and responds to a baseband signal for frequency shifting. It is configured to generate different frequency outputs by setting the frequency division value of the frequency divider.

【0010】[0010]

【作用】本発明のFSK変調方式においては、ベースバ
ンド信号に応じて分周器の分周値が設定され、発振器か
ら入力された信号がその設定された分周値で分周され
て、異なる周波数出力が生成される。
In the FSK modulation system of the present invention, the frequency division value of the frequency divider is set in accordance with the baseband signal, and the signal input from the oscillator is divided by the set frequency division value to make it different. A frequency output is produced.

【0011】[0011]

【実施例】図1は本発明の一実施例のシステム回路構成
を示すブロック図である。図において、1は所定周波数
の信号を出力する発振器、2はその発振出力の分周値1
/N(Nは整数)を設定可能な1/N分周器で、この例
では4ビットの通常のバイナリカウンタで構成されてお
り、オーバーフロー出力(OVF)と任意のカウント値
からカウントアップできるようにするために、設定端子
(n0〜n3)とその値を取り込む入力端子(LOA
D)とを有している。
1 is a block diagram showing the system circuit configuration of an embodiment of the present invention. In the figure, 1 is an oscillator that outputs a signal of a predetermined frequency, and 2 is a frequency division value 1 of the oscillation output.
/ N (N is an integer) is a 1 / N frequency divider, and in this example, it is composed of a 4-bit normal binary counter so that it can count up from the overflow output (OVF) and any count value. Setting terminals (n0 to n3) and an input terminal (LOA
D) and.

【0012】3はフリップ・フロップ回路で構成された
1/2分周回路、4はローパスフィルタ(LPF)5は
D形フリップ・フロップからなるラッチで、周波数偏移
させるためのデジタルベースバンド信号が入力され、Q
及び反転Q出力は上記分周器2の設定端子(n0〜n
3)に入力される(n0:LSB,n3:MSB)。ま
たこのラッチ5のクロック端子は分周器2の出力端子
(OVF)と接続されている。
Reference numeral 3 is a 1/2 frequency divider circuit composed of flip-flop circuits, 4 is a low-pass filter (LPF), 5 is a latch composed of D-type flip-flops, and a digital baseband signal for frequency shifting is provided. Entered, Q
And the inverted Q output are set terminals (n0 to n) of the frequency divider 2.
3) is input (n0: LSB, n3: MSB). The clock terminal of the latch 5 is connected to the output terminal (OVF) of the frequency divider 2.

【0013】上記のように構成された回路においては、
1/N分周器2が発生するオーバーフロー出力により、
伝送すべきデジタルデータが1/N分周器2の設定値と
して取り込まれる。そしてここではデータが“0”のと
きは発振器1の出力(クロック)を9分周、“1”のと
きは8分周し、そのオーバーフロー出力を1/2分周回
路3等で波形成形し、目的とする変調出力を得る。
In the circuit configured as described above,
By the overflow output generated by the 1 / N frequency divider 2,
The digital data to be transmitted is taken in as the setting value of the 1 / N frequency divider 2. Here, when the data is "0", the output (clock) of the oscillator 1 is divided by 9, and when it is "1", it is divided by 8, and the overflow output is waveform-shaped by the 1/2 divider circuit 3 or the like. , Obtain the target modulation output.

【0014】図2は図1の各部A〜Eの信号波形を示す
タイミング図であり、(a)はA〜D部の波形を拡大し
て示してあり(b)はD部のベースバンド信号に対する
C,E部の変調出力を示している。
FIG. 2 is a timing chart showing the signal waveforms of the respective portions A to E in FIG. 1. FIG. 2A is an enlarged waveform of the portions A to D, and FIG. 2B is a baseband signal of the portion D. The modulation outputs of the C and E parts for the are shown.

【0015】図1のC部での出力はデジタル出力である
ので、正弦波出力が必要な場合はローパスフィルタ4な
どを通す。また変調出力の周波数f1,f2は、もとに
なる発振器1の出力周波数をfとすると、f1=f/
(2×9),f2=f/(2×8)となる。
Since the output at the portion C in FIG. 1 is a digital output, if a sine wave output is required, it is passed through the low pass filter 4 or the like. Further, the frequencies f1 and f2 of the modulation output are f1 = f /, where f is the output frequency of the original oscillator 1.
(2 × 9), f2 = f / (2 × 8).

【0016】ここで、伝送するデータのビットレート
(1ビット当りの伝送時間)をS(bps)とすると、
S×f1=n1,S×f2=n2(n1,n2は整数)
とするのが理想的である。このとき、S時間内にf1も
f2も整数個の同期で生成される。
Here, if the bit rate of the data to be transmitted (transmission time per bit) is S (bps),
S × f1 = n1, S × f2 = n2 (n1 and n2 are integers)
Is ideal. At this time, f1 and f2 are generated in synchronization with an integer number of times within S time.

【0017】したがって、これらの条件によりもとにな
る発振周波数f,周波数f1を生成するために必要とさ
れる分周比N1、及び周波数f2を生成するために必要
とされる分周比N2を決定すればよい。
Therefore, the frequency division ratio N1 required to generate the original oscillation frequency f and the frequency f1 and the frequency division ratio N2 required to generate the frequency f2 are defined by these conditions. Just decide.

【0018】このように、一つの発振器1を使用し、ま
た一つの分周器2を使用することにより、デジタル信号
に対応した二つのキャリア周波数f1,f2を生成する
ようにしているので、伝送データの変化時における高い
周波数の高調波成分を全くなくすことができ、復調後の
データ出力が安定する。また、発振素子一つで二つの周
波数を発生させているので、コストを低減させることも
可能である。
As described above, since one oscillator 1 and one frequency divider 2 are used to generate two carrier frequencies f1 and f2 corresponding to a digital signal, the transmission is performed. It is possible to completely eliminate high-frequency harmonic components when the data changes, and the data output after demodulation becomes stable. Moreover, since two frequencies are generated by one oscillating element, it is possible to reduce the cost.

【0019】[0019]

【発明の効果】以上のように、本発明によれば、分周値
を設定可能な分周器を備え、発振器の出力をベースバン
ド信号に応じて分周することにより異なる周波数出力を
生成するようにしたため、信号切換え時の高調波成分の
発生をなくすことができ、復調後のデータ出力が安定
し、またコストも低減可能になるという効果がある。
As described above, according to the present invention, a frequency divider capable of setting a frequency division value is provided and frequency outputs are generated by dividing the output of an oscillator according to a baseband signal. Therefore, it is possible to eliminate the generation of harmonic components at the time of signal switching, stabilize the data output after demodulation, and reduce the cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例の回路構成を示すブロック
FIG. 1 is a block diagram showing a circuit configuration of an embodiment of the present invention.

【図2】 図1の各部の信号波形を示すタイミング図FIG. 2 is a timing chart showing signal waveforms of various parts shown in FIG.

【図3】 従来例の回路構成を示すブロック図FIG. 3 is a block diagram showing a circuit configuration of a conventional example.

【図4】 図3の回路のベースバンド信号と変調出力と
の関係を示すタイミング図
4 is a timing diagram showing the relationship between the baseband signal and the modulation output of the circuit of FIG.

【図5】 図4のイの部分の復調出力を拡大して示す説
明図
5 is an explanatory diagram showing an enlarged demodulation output of the portion A in FIG.

【符号の説明】[Explanation of symbols]

1 発振器 2 1/N分周器 3 1/2分周回路 4 ローパスフィルタ 5 ラッチ 1 Oscillator 2 1 / N divider 3 1/2 divider circuit 4 Low-pass filter 5 Latch

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 発振器と、その発振出力の分周値を設定
可能な分周器とを備え、周波数偏移させるためのベース
バンド信号に応じて前記分周器の分周値を設定すること
により異なる周波数出力を生成することを特徴とするF
SK変調方式。
1. An oscillator and a frequency divider capable of setting a frequency division value of its oscillation output, wherein the frequency division value of the frequency divider is set according to a baseband signal for frequency shifting. To generate different frequency outputs according to
SK modulation method.
JP17517394A 1994-07-27 1994-07-27 Fsk modulation system Pending JPH0846651A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17517394A JPH0846651A (en) 1994-07-27 1994-07-27 Fsk modulation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17517394A JPH0846651A (en) 1994-07-27 1994-07-27 Fsk modulation system

Publications (1)

Publication Number Publication Date
JPH0846651A true JPH0846651A (en) 1996-02-16

Family

ID=15991552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17517394A Pending JPH0846651A (en) 1994-07-27 1994-07-27 Fsk modulation system

Country Status (1)

Country Link
JP (1) JPH0846651A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274853A (en) * 1986-05-22 1987-11-28 Yagi Antenna Co Ltd Data modulation system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274853A (en) * 1986-05-22 1987-11-28 Yagi Antenna Co Ltd Data modulation system

Similar Documents

Publication Publication Date Title
KR970009902B1 (en) Radio selective calling receiver having synthesizers
JPS6084052A (en) Frequency deviation signal demodulating logic device
JP3088368B2 (en) Direct conversion receiver
JP3319931B2 (en) FSK modulation circuit
US5727019A (en) Digital modem
KR960005051B1 (en) Quadrature modulation circuit
JPH0846651A (en) Fsk modulation system
US7916813B2 (en) Receiver device
JPH09116582A (en) Frequency synthesizer
JP3518582B2 (en) PLL circuit and FSK demodulator using the same
JP2000078212A (en) Fsk modulator
JP2905503B2 (en) Digital clock generator
JPH08125704A (en) Multi-mode phase modulator
JPS60153249A (en) Fs modulating system
JPH0927828A (en) Modulator
JPS5840387B2 (en) Digital FM modulator
JP2829548B2 (en) Local signal generation circuit
JPH08139767A (en) Fsk modulation system
JPS62149225A (en) Fsk demodulator
JP2780529B2 (en) FSK modulator
JPH10173714A (en) Fsk modulator
JPH09224057A (en) Fsk modulation circuit
JPH10224149A (en) Signal generator
JPH0652254U (en) Frequency shift keying circuit
JPS5829030B2 (en) MSK modulator

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980616