JPH0846449A - Current amplifier circuit - Google Patents

Current amplifier circuit

Info

Publication number
JPH0846449A
JPH0846449A JP6194892A JP19489294A JPH0846449A JP H0846449 A JPH0846449 A JP H0846449A JP 6194892 A JP6194892 A JP 6194892A JP 19489294 A JP19489294 A JP 19489294A JP H0846449 A JPH0846449 A JP H0846449A
Authority
JP
Japan
Prior art keywords
circuit
level shift
transistor
output
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6194892A
Other languages
Japanese (ja)
Inventor
Masatoshi Maeda
正利 前田
Masahiro Yukita
昌裕 雪田
Masanori Ienaka
正憲 家中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP6194892A priority Critical patent/JPH0846449A/en
Publication of JPH0846449A publication Critical patent/JPH0846449A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To increase maximum output power without increasing the size of an output transistor by providing a second level shift means on a level shift loop circuit equalizing input voltage with output voltage. CONSTITUTION:Input voltage Vin is supplied to the input of an inverted Darlington circuit 1 via a first level shift means D 3. By providing a second level shift means D4 corresponding to the first level shift means D3 on a level shift loop circuit equalizing input voltage Vin with output voltage Vout, the base potential of the driving transistor of the inverted Darlington circuit can be made high even when the input voltage lowers down to the same potential as the ground potential of the circuit. As a result, because a saturation opeartion is hardly generated, the base current required for an NPN output transistor Q1 is sufficiently supplied and the transisitor Q1 an be operated in a saturation area, the amplitude of output voltage can be made large on the ground potential side of the circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、電流増幅回路に関
し、特にインバーティッド・ダーリントン回路とノーマ
ル・ダーリントン回路からなるプッシュプル出力回路を
用いたものにに利用して有効な技術に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current amplifier circuit, and more particularly to a technique effective for use in a circuit using a push-pull output circuit composed of an inverted Darlington circuit and a normal Darlington circuit.

【0002】[0002]

【従来の技術】自動車搭載用の音響増幅回路では、高出
力仕様への要求が強いが、その電源が車載用バッテリー
の12Vから取るために、通常の電流増幅回路では十分
な高出力を得ることができない。そこで、図4に示すよ
うに、出力段にインバーティッド・ダーリントン回路1
とノーマル・ダーリントン回路2が多用されている。こ
の回路では、インバーティッド・ダーリントン回路1の
NPN出力トランジスタQ1とPNP駆動トランジスタ
Q2のベース,エミッタ間電圧が互いに反対電位方向に
生じるために相殺される。そして、ノーマル・ダーリン
トン回路1とインバーティッド・ダーリントン回路1の
それぞれの非常に大きな電流増幅率により、出力電圧V
out の振幅範囲を大きく確保することができる。このよ
うなインバーティンド・ダーリントン回路に関しては、
例えばCQ出版社、1989年11月1日発行『トラン
ジスタ技術スペシャル』No18、頁12〜頁29があ
る。
2. Description of the Related Art In an audio amplifier circuit mounted on an automobile, there is a strong demand for a high output specification, but since the power source is taken from 12V of an on-vehicle battery, an ordinary current amplifier circuit must obtain a sufficiently high output. I can't. Therefore, as shown in FIG. 4, the inverted Darlington circuit 1 is provided in the output stage.
And the normal Darlington circuit 2 is often used. In this circuit, the base-emitter voltages of the NPN output transistor Q1 and the PNP drive transistor Q2 of the inverted Darlington circuit 1 are offset in the opposite potential directions. The output voltage V is increased by the extremely large current amplification factors of the normal Darlington circuit 1 and the inverted Darlington circuit 1.
A large amplitude range of out can be secured. Regarding such an Inverted Darlington circuit,
For example, CQ publisher, "Transistor Technology Special" No. 18, page 12 to page 29, issued November 1, 1989.

【0003】[0003]

【発明が解決しようとする課題】上記のような電流増幅
回路において、プル駆動側(回路の接地電位側)の出力
電圧範囲を広くするためには、NPN出力トランジスタ
Q1を飽和動作させてコレクタ、エミッタ間電圧を小さ
くする必要がある。しかしながら、入力電圧Vinを回路
の接地電位側に下げたとき、PNP駆動トランジスタQ
2のエミッタ,コレクタ間電圧が減少して飽和動作とな
って、電流増幅率hFEが低下してしまうために、NPN
出力トランジスタQ1が必要とするベース電流の供給が
できなくなるという問題が生じる。
In order to widen the output voltage range on the pull drive side (ground potential side of the circuit) in the current amplification circuit as described above, the NPN output transistor Q1 is operated in a saturated operation, and the collector, It is necessary to reduce the voltage between the emitters. However, when the input voltage Vin is lowered to the ground potential side of the circuit, the PNP drive transistor Q
Since the voltage between the emitter and collector of No. 2 becomes saturated and the current amplification factor h FE decreases, the NPN
There is a problem that the base current required by the output transistor Q1 cannot be supplied.

【0004】このため、従来の電流増幅回路において
は、NPN出力トランジスタQ1のコレクタ,エミッタ
間電圧が十分に小さくなる動作領域まで動作させること
ができず、出力電圧Vout の振幅範囲(ダイナミックレ
ンジ)がその分狭くなるものである。より広い出力電圧
Vout の振幅範囲を得ようとした場合には、NPN出力
トランジスタQ1あるいはPNP駆動トランジスタQ2
のトランジスタサイズを大きくする方法が考えられる
が、半導体集積回路装置においてはチップサイズの大型
化を招き、1つの半導体ウェハから形成できる電流増幅
回路を構成するチップ数が減ることになるため量産性の
点で不利となる。
Therefore, in the conventional current amplifier circuit, it is impossible to operate up to the operating region where the collector-emitter voltage of the NPN output transistor Q1 becomes sufficiently small, and the amplitude range (dynamic range) of the output voltage Vout is increased. That is what makes it narrower. When trying to obtain a wider amplitude range of the output voltage Vout, the NPN output transistor Q1 or the PNP drive transistor Q2 is used.
Although it is conceivable to increase the transistor size of the semiconductor integrated circuit device, the chip size is increased in the semiconductor integrated circuit device, and the number of chips constituting a current amplifier circuit that can be formed from one semiconductor wafer is reduced, which leads to mass productivity. It is disadvantageous in terms.

【0005】この発明の目的は、出力トランジスタのサ
イズを大きくすることなく、最大出力電力を大きくでき
る電流増幅回路を供することにある。この発明の前記な
らびにそのほかの目的と新規な特徴は、本明細書の記述
および添付図面から明らかになるであろう。
An object of the present invention is to provide a current amplification circuit which can increase the maximum output power without increasing the size of the output transistor. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0006】[0006]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ノーマル・ダーリントン回
路とインバーティッド・ダーリントン回路とがプッシュ
プル接続されてなる出力回路において、インバーティッ
ド・ダーリントン回路の入力には第1のレベルシフト手
段を介して入力電圧を供給するとともに、入力電圧と出
力電圧とを等しくするレベルシフト・ループ回路に上記
第1のレベルシフト手段に対応した第2のレベルシフト
手段を設ける。
The outline of a typical one of the inventions disclosed in the present application will be briefly described as follows. That is, in the output circuit in which the normal Darlington circuit and the inverted Darlington circuit are push-pull connected, the input voltage is supplied to the input of the inverted Darlington circuit through the first level shift means, and The level shift loop circuit for equalizing the voltage and the output voltage is provided with the second level shift means corresponding to the first level shift means.

【0007】[0007]

【作用】上記した手段によれば、入力電圧が回路の接地
電位と同電位になるように低下したときでも、インバー
ティッド・ダーリントン回路の駆動トランジスタのベー
ス電位が高くできることにより飽和動作になりにくく、
NPN出力トランジスタに必要なベース電流が十分に供
給されてそれを飽和領域で動作させることができるため
に出力電圧の振幅を回路の接地電位側に大きくできる。
According to the above-mentioned means, even when the input voltage is lowered to the same potential as the ground potential of the circuit, the base potential of the drive transistor of the inverted Darlington circuit can be increased, so that the saturation operation is less likely to occur,
Since the base current required for the NPN output transistor is sufficiently supplied and can be operated in the saturation region, the amplitude of the output voltage can be increased to the ground potential side of the circuit.

【0008】[0008]

【実施例】図1には、この発明に係る電流増幅回路を用
いたオーディオ・アンプの一実施例の要部回路図が示さ
れている。同図の各回路素子は、後述するような前段に
設けられる増幅回路とともに公知の半導体製造技術によ
って単結晶シリコンのような1つの半導体基板上におい
て形成される。この実施例では、2つの電流増幅回路を
BTL(バランスド・トランスフォーマー・レス)接続
して負荷を駆動する例が示されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a circuit diagram of essential parts of an embodiment of an audio amplifier using a current amplifier circuit according to the present invention. Each circuit element in the figure is formed on one semiconductor substrate such as single crystal silicon by a known semiconductor manufacturing technique together with an amplifier circuit provided in a preceding stage as described later. In this embodiment, an example in which two current amplifier circuits are connected by BTL (balanced transformerless) to drive a load is shown.

【0009】BTL出力回路は、互いに同じ構成にされ
た2つの電流増幅回路AMP1とAMP2から構成され
る。上記2つの電流増幅回路AMP1とAMP2には、
互いに逆位相にされた入力電圧VinとVin’とが供給さ
れる。上記電流増幅回路AMP1とAMP2から得られ
る出力電圧Vout とVout ’とはスピーカーSPに供給
される。
The BTL output circuit is composed of two current amplifier circuits AMP1 and AMP2 having the same structure. The two current amplifier circuits AMP1 and AMP2 are
Input voltages Vin and Vin 'that are in opposite phase to each other are supplied. The output voltages Vout and Vout 'obtained from the current amplifier circuits AMP1 and AMP2 are supplied to the speaker SP.

【0010】代表として例示的に示されている一方の電
流増幅回路AMP1は、スピーカーSPをプッシュ駆動
するノーマル・ダーリントン回路2と、プル駆動するイ
ンバーティッド・ダーリントン回路1、及びレベルシフ
ト・ループ回路を含むバイアス回路から構成される。ブ
ラックボックスとして示された他方の電流増幅回路AM
P2も同様な回路から構成される。
One of the current amplification circuits AMP1 shown as a representative example includes a normal Darlington circuit 2 for push-driving the speaker SP, an inverted Darlington circuit 1 for pull-driving, and a level shift loop circuit. Bias circuit including. The other current amplifier circuit AM shown as a black box
P2 is also composed of a similar circuit.

【0011】上記一方の電流増幅回路AMP1におい
て、スピーカーSPをプッシュ駆動するノーマル・ダー
リントン回路1は、NPN駆動トランジスタQ6とNP
N出力トランジスタQ7から構成される。上記トランジ
スタQ6のベースには、入力電圧VinがダイオードD1
とD2を通してレベルシフトされて供給される。上記ダ
イオードD1とD2には定電流源I2からバイアス電流
が供給される。
In the one current amplifier circuit AMP1 described above, the normal Darlington circuit 1 that push-drives the speaker SP includes an NPN drive transistor Q6 and an NP.
It is composed of an N output transistor Q7. The input voltage Vin is applied to the diode D1 at the base of the transistor Q6.
And D2 are level-shifted and supplied. A bias current is supplied from the constant current source I2 to the diodes D1 and D2.

【0012】上記一方の電流増幅回路AMP1におい
て、スピーカーSPをプル駆動するインバーティッド・
ダーリントン回路1は、PNP駆動トランジスタQ2と
NPN出力トランジスタQ1から構成される。上記NP
NトランジスタQ2のベースには、その飽和領域での動
作を防ぐために入力電圧Vinがレベルシフト用のダイオ
ードD3を通して供給される。
In the one current amplifier circuit AMP1 described above, an inverted inverter for pull-driving the speaker SP is used.
The Darlington circuit 1 comprises a PNP drive transistor Q2 and an NPN output transistor Q1. Above NP
The input voltage Vin is supplied to the base of the N-transistor Q2 through the level shifting diode D3 in order to prevent the operation in the saturation region.

【0013】上記出力電圧Vout と入力電圧Vinとを等
しくするために、言い換えるならば、上記ダーリントン
回路1と2にアイドリング電流が流れるようにするため
に、レベルシフト・ループ回路が設けられる。レベルシ
フト・ループ回路は、上記トランジスタQ2を含めて構
成される。つまり、トランジスタQ2のエミッタには、
NPNトランジスタQ3のエミッタが接続され、かかる
トランジスタQ3のベースには定電流源I1からバイア
ス電流が流れるようにされ、コレクタは電源電圧VCC
に接続される。
A level shift loop circuit is provided for equalizing the output voltage Vout and the input voltage Vin, in other words, for allowing an idling current to flow through the Darlington circuits 1 and 2. The level shift loop circuit is configured to include the transistor Q2. That is, the emitter of the transistor Q2 is
The emitter of the NPN transistor Q3 is connected, a bias current is made to flow from the constant current source I1 to the base of the transistor Q3, and the collector is the power supply voltage VCC.
Connected to.

【0014】そして、上記トランジスタQ3のベースと
出力端子との間には、上記トランジスタQ2とQ3に対
応されたダイオード形態にされたNPNトランジスタQ
4とPNPトランジスタQ5が設けられる。また、上記
のようにトランジスタQ2のベースには、レベルシフト
ダイオードD3を通して入力電圧Vinがレベルシフトさ
れて供給されることに対応して、上記トランジスタQ4
のコレクタとベースとの間にはレベルシフト用のダイオ
ードD4が設けられる。つまり、ダイオード形態にされ
るトランジスタQ4は、上記ダイオードD4を介してベ
ースとコレクタが接続される。
A diode-shaped NPN transistor Q corresponding to the transistors Q2 and Q3 is provided between the base of the transistor Q3 and the output terminal.
4 and a PNP transistor Q5 are provided. Further, as described above, the input voltage Vin is level-shifted and supplied to the base of the transistor Q2 through the level shift diode D3.
A diode D4 for level shifting is provided between the collector and the base of the. That is, the diode-type transistor Q4 has a base and a collector connected through the diode D4.

【0015】このような電流増幅回路AMP1,AMP
2においては、高周波領域において発振が生じ易いこと
から高周波特性が良好なコンデンサと小抵抗からなるス
ナバ回路3がそれぞれの出力端子に接続される。このよ
うなスナバ回路3による発振防止対策においては、発振
動作を確実に防止するためにはコンデンサの容量値をあ
る程度大きくする必要があり、半導体集積回路に内蔵で
きないために外付部品により構成される。
Such current amplifier circuits AMP1 and AMP
In No. 2, the snubber circuit 3 including a capacitor having a good high frequency characteristic and a small resistance is connected to each output terminal because oscillation easily occurs in the high frequency region. In such an oscillation prevention measure by the snubber circuit 3, it is necessary to increase the capacitance value of the capacitor to some extent in order to surely prevent the oscillation operation, and since it cannot be built in the semiconductor integrated circuit, it is constituted by an external component. .

【0016】この実施例回路において、出力電圧Vout
はトランジスタQ5とQ4及びダイオードD4によって
2VBE(VBEはトランジスタのベース,エミッタ間電
圧)+VF(VFはダイオードの順方向電圧)だけ電源
電圧VCC側にレベルシフトされてトランジスタQ3の
ベースに伝えられる。そして、かかるトランジスタQ3
とトランジスタQ2及びダイオードD3により2VBE+
VFだけ回路の接地電位側にレベルシフトされて入力端
子(入力電圧Vin)に帰還される。これにより、出力電
圧Vout は入力電圧Vinに等しくさせられる。
In the circuit of this embodiment, the output voltage Vout
Is level-shifted by the transistors Q5 and Q4 and the diode D4 by 2VBE (VBE is the voltage between the base and emitter of the transistor) + VF (VF is the forward voltage of the diode) to the power supply voltage VCC side and transmitted to the base of the transistor Q3. And such a transistor Q3
2VBE + with transistor Q2 and diode D3
Only VF is level-shifted to the ground potential side of the circuit and fed back to the input terminal (input voltage Vin). As a result, the output voltage Vout is made equal to the input voltage Vin.

【0017】ここで、PNPトランジスタQ2のコレク
タ,エミッタ間電圧VCE(Q2)は、次の式(1)により求
められる。 VCE(Q2)=VBE(Q1)−〔Vin+VF(D3)+VBE(Q2)〕 =−Vin−VF(D3) ・・・・・・・・・・・・(1)
Here, the collector-emitter voltage VCE (Q2) of the PNP transistor Q2 is obtained by the following equation (1). VCE (Q2) = VBE (Q1)-[Vin + VF (D3) + VBE (Q2)] = -Vin-VF (D3) ..... (1)

【0018】上記式(1)により、Vin=0のときで
も、VCE(Q2)=−VF(D3)が残るために、トランジスタ
Q2は飽和動作することがない。そして、トランジスタ
Q2は、NPNトランジスタQ1に対してベース電流を
十分に供給することが可能となる。これにより、出力ト
ランジスタQ1は飽和動作することによってコレクタ,
エミッタ間電圧VCEが小さくなり、出力電圧Vout の振
幅範囲が広がるために最大出力電圧を増加させることが
できる。
According to the above equation (1), since VCE (Q2) =-VF (D3) remains even when Vin = 0, the transistor Q2 does not operate in saturation. Then, the transistor Q2 can sufficiently supply the base current to the NPN transistor Q1. As a result, the output transistor Q1 is saturated and the collector,
Since the emitter-to-emitter voltage VCE is reduced and the amplitude range of the output voltage Vout is widened, the maximum output voltage can be increased.

【0019】図2には、この発明に係る電流増幅回路の
他の一実施例の回路図が示されている。この実施例で
は、入力電圧Vinをインバーティッド・ダーリントン回
路1のトランジスタQ2のベースに供給するレベルシフ
ト用のダイオードD3に抵抗R1が直列に挿入されてい
いる。これに対応して、レベルシフト・ループ回路にお
いてもダイオードD4に同様な抵抗R2が直列に接続さ
れる。このようなレベルシフト・ループ回路のインピー
ダンス上昇が、レベルシフト・ループ回路とインバーテ
ィッド・ダーリントン回路にて構成される負帰還ループ
の発振安定性を悪化させる可能性がある。このため、こ
の実施例ではダイオードD4と直列抵抗R2に対して並
列にキャパシタC1を接続して高周波成分をバイパスさ
せて位相補償を行うようにし、高周波数領域での発振防
止を行うようにされる。
FIG. 2 shows a circuit diagram of another embodiment of the current amplifier circuit according to the present invention. In this embodiment, a resistor R1 is inserted in series with a level shifting diode D3 that supplies the input voltage Vin to the base of the transistor Q2 of the inverted Darlington circuit 1. Corresponding to this, also in the level shift loop circuit, a similar resistor R2 is connected in series to the diode D4. Such an increase in the impedance of the level shift loop circuit may deteriorate the oscillation stability of the negative feedback loop composed of the level shift loop circuit and the inverted Darlington circuit. For this reason, in this embodiment, the capacitor C1 is connected in parallel with the diode D4 and the series resistor R2 to bypass the high frequency component and perform phase compensation, thereby preventing oscillation in the high frequency region. .

【0020】他の構成は、前記図1の実施例と同様であ
るので、その説明を省略するものである。なお、上記の
ようなレベルシフト・ループ回路に発振防止用のキャパ
シタC1が設けられることにより、確実な発振防止が可
能なら外部部品で構成されるスナバ回路3を省略するこ
とができる。これにより、外部部品点数を削減すること
ができる。
Since the other structure is the same as that of the embodiment shown in FIG. 1, the description thereof will be omitted. By providing the oscillation preventing capacitor C1 in the level shift loop circuit as described above, the snubber circuit 3 constituted by an external component can be omitted if the oscillation can be reliably prevented. As a result, the number of external parts can be reduced.

【0021】図3には、この発明が適用される4チャン
ネルのBTL増幅回路の一実施例のブロック図が示され
ている。同図の各回路ブロックは、公知の半導体集積回
路の製造技術により、1個の単結晶シリコンのような半
導体基板上において形成される。
FIG. 3 shows a block diagram of an embodiment of a 4-channel BTL amplifier circuit to which the present invention is applied. Each circuit block in the figure is formed on a single semiconductor substrate such as single crystal silicon by a known semiconductor integrated circuit manufacturing technique.

【0022】半導体集積回路装置ICにおいて、同じB
TL増幅回路がチャンネルCH1ないしチャンネルCH
4のように4回路分設けられる。1つの回路は、駆動増
幅回路DAと前記のような電流増幅回路AMP1とAM
P2から構成される。駆動増幅回路DAは、入力電圧v
inを電圧増幅し、互いに逆相の入力電圧VinとVin’を
形成する。具体的には、各電流増幅回路AMP1とAM
P2に対応された電圧増幅を行う差動増幅回路からな
り、その帰還入力には利得設定のための帰還回路を通し
て出力電圧Vout とVout ’がそれぞれ帰還される。そ
して、上記差動増幅回路の入力電圧vinと同相の信号と
逆相の入力電圧VinとVin’をそれぞれ供給する初段回
路が設けられる。
In the semiconductor integrated circuit device IC, the same B
TL amplifier circuit is channel CH1 to channel CH
4 circuits are provided like 4. One circuit is the drive amplifier circuit DA and the current amplifier circuits AMP1 and AM as described above.
It is composed of P2. The drive amplifier circuit DA has an input voltage v
In is voltage-amplified to form input voltages Vin and Vin ′ having opposite phases. Specifically, each current amplifier circuit AMP1 and AM
It is composed of a differential amplifier circuit for amplifying the voltage corresponding to P2, and the output voltages Vout and Vout 'are fed back to the feedback input through a feedback circuit for gain setting. Then, a first-stage circuit for supplying a signal having the same phase as the input voltage vin of the differential amplifier circuit and the input voltages Vin and Vin 'having the opposite phase is provided.

【0023】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 (1) ノーマル・ダーリントン回路とインバーティッ
ド・ダーリントン回路とがプッシュプル接続されてなる
出力回路において、インバーティッド・ダーリントン回
路の入力には第1のレベルシフト手段を介して入力電圧
を供給するとともに、入力電圧と出力電圧とを等しくす
るレベルシフト・ループ回路に上記第1のレベルシフト
手段に対応した第2のレベルシフト手段を設けることに
より、入力電圧が回路の接地電位と同電位になるように
低下したときでも、インバーティッド・ダーリントン回
路の駆動トランジスタのベース電位が高くできることに
より飽和動作になりにくく、NPN出力トランジスタに
必要なベース電流が十分に供給されてそれを飽和領域で
動作させることができるために出力電圧の振幅を回路の
接地電位側に大きくできるという効果が得られる。
The operation and effect obtained from the above embodiment are as follows. That is, (1) In the output circuit in which the normal Darlington circuit and the inverted Darlington circuit are push-pull connected, the input voltage is supplied to the input of the inverted Darlington circuit via the first level shift means. At the same time, by providing the level shift loop circuit for equalizing the input voltage and the output voltage with the second level shift means corresponding to the first level shift means, the input voltage becomes the same potential as the ground potential of the circuit. Even if it drops like this, the base potential of the drive transistor of the inverted Darlington circuit can be made high, so that the saturation operation is unlikely to occur, and the base current necessary for the NPN output transistor is sufficiently supplied to operate it in the saturation region. The output voltage amplitude can be Effect that can be increased to the side is obtained.

【0024】(2) 上記(1)においては、BTL接
続して負荷を駆動することにより低い電源電圧でも大き
な電力出力を得ることができるという効果が得られる。
(2) In the above (1), it is possible to obtain a large power output even at a low power supply voltage by driving the load by connecting the BTL.

【0025】(3) レベルシフト・ループ回路に設け
られたレベルシフト回路に並列にキャパシタを接続して
高周波成分をバイパスさせるようにすることにより、動
作の安定化を実現することができるという効果が得られ
る。
(3) By connecting a capacitor in parallel with the level shift circuit provided in the level shift loop circuit so as to bypass the high frequency component, it is possible to realize the stabilization of the operation. can get.

【0026】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、この
発明に係る電流増幅回路は、前記のようなBTL接続し
て用いるもの他、シングルエンドの電流増幅回路等とし
て用いるものであってもよい。レベルシフト用のダイオ
ードは、ダイオード接続されたトランジスタを用いるも
のであっても良いことはいうまでもない。この発明は、
電流増幅回路として広く利用できるものである。
Although the invention made by the present inventor has been specifically described based on the embodiments, the invention of the present application is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say. For example, the current amplification circuit according to the present invention may be used as a single-ended current amplification circuit or the like, in addition to the BTL connection used as described above. It goes without saying that the level shift diode may use a diode-connected transistor. The present invention
It can be widely used as a current amplifier circuit.

【0027】[0027]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ノーマル・ダーリントン回
路とインバーティッド・ダーリントン回路とがプッシュ
プル接続されてなる出力回路において、インバーティッ
ド・ダーリントン回路の入力には第1のレベルシフト手
段を介して入力電圧を供給するとともに、入力電圧と出
力電圧とを等しくするレベルシフト・ループ回路に上記
第1のレベルシフト手段に対応した第2のレベルシフト
手段を設けることにより、入力電圧が回路の接地電位と
同電位になるように低下したときでも、インバーティッ
ド・ダーリントン回路の駆動トランジスタのベース電位
が高くできることにより飽和動作になりにくく、NPN
出力トランジスタに必要なベース電流が十分に供給され
てそれを飽和領域で動作させることができるために出力
電圧の振幅を回路の接地電位側に大きくできる。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. That is, in the output circuit in which the normal Darlington circuit and the inverted Darlington circuit are push-pull connected, the input voltage is supplied to the input of the inverted Darlington circuit through the first level shift means, and By providing the level shift loop circuit for equalizing the voltage and the output voltage with the second level shift means corresponding to the first level shift means, the input voltage is lowered to the same potential as the ground potential of the circuit. Even when the NPN is used, the base potential of the drive transistor of the inverted Darlington circuit can be made high, which makes it difficult for the saturation operation to occur.
Since the base current required for the output transistor is sufficiently supplied and can be operated in the saturation region, the amplitude of the output voltage can be increased to the ground potential side of the circuit.

【0028】上記の電流増幅回路をBTL接続して負荷
を駆動することにより低い電源電圧でも大きな電力出力
を得ることができるという効果が得られる。
By driving the load by connecting the above current amplifier circuit to the BTL, it is possible to obtain a large power output even at a low power supply voltage.

【0029】レベルシフト・ループ回路に設けられたレ
ベルシフト回路に並列にキャパシタを接続して高周波成
分をバイパスさせるようにすることにより、動作の安定
化を実現することができる。
Stabilization of the operation can be realized by connecting a capacitor in parallel with the level shift circuit provided in the level shift loop circuit to bypass the high frequency component.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係る電流増幅回路の一実施例を示す
回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a current amplifier circuit according to the present invention.

【図2】この発明に係る電流増幅回路の他の一実施例を
示す回路図である。
FIG. 2 is a circuit diagram showing another embodiment of the current amplifier circuit according to the present invention.

【図3】この発明が適用される4チャンネルのBTL増
幅回路の一実施例を示すブロック図である。
FIG. 3 is a block diagram showing an embodiment of a 4-channel BTL amplifier circuit to which the present invention is applied.

【図4】従来の電流増幅回路の一例を示す回路図であ
る。
FIG. 4 is a circuit diagram showing an example of a conventional current amplifier circuit.

【符号の説明】[Explanation of symbols]

AMP1,AMP2…電流増幅回路、1…インバーティ
ッド・ダーリントン回路、2…ノーマル・ダーリントン
回路、3…スナバ回路、Q1〜Q17…トランジスタ、
I1〜I2…定電流源、D1〜D4…ダイオード、SP
…スピーカー、DA…駆動増幅回路。
AMP1, AMP2 ... Current amplification circuit, 1 ... Inverted Darlington circuit, 2 ... Normal Darlington circuit, 3 ... Snubber circuit, Q1-Q17 ... Transistor,
I1 to I2 ... Constant current source, D1 to D4 ... Diode, SP
… Speaker, DA… Drive amplifier circuit.

フロントページの続き (72)発明者 家中 正憲 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内Front Page Continuation (72) Inventor Masanori Iechu 5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Hitachi, Ltd. Semiconductor Division

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力電圧がそのベース,エミッタ間電圧
に対応してレベルシフトされてベースに供給される電源
電圧側の第1導電型の第1の出力トランジスタと、かか
る第1の出力トランジスタと同じ第1導電型とされ、直
列形態に接続されて回路の接地電位側に設けられた第2
の出力トランジスタと、上記入力電圧が第1のレベルシ
フト手段を介してベースに供給され、そのコレクタ出力
を第2の出力トランジスタのベースに伝える第2導電型
の駆動トランジスタと、上記駆動トランジスタのエミッ
タと上記第1と第2の出力トランジスタの接続点に接続
され、上記駆動トランジスタのベース,エミッタと上記
第1のレベルシフト手段に対応された第2のレベルシフ
ト手段を含めて入力電圧と出力電圧とを等しくするレベ
ルシフト・ループ回路とを備えてなることを特徴とする
電流増幅回路。
1. A first-conductivity-type first output transistor on a power supply voltage side, in which an input voltage is level-shifted corresponding to a voltage between its base and emitter and supplied to the base, and such a first output transistor. The same first conductivity type, the second connected to the ground potential side of the circuit connected in series
Output transistor, the input voltage is supplied to the base through the first level shift means, and the second conductivity type drive transistor for transmitting the collector output to the base of the second output transistor, and the emitter of the drive transistor And an input voltage and an output voltage including a base and an emitter of the drive transistor and a second level shift means corresponding to the first level shift means, which are connected to a connection point of the first and second output transistors. And a level shift loop circuit that equalizes and, and a current amplification circuit.
【請求項2】 上記第1の出力トランジスタのベースに
はダーリントン形態に接続されてなる第1導電型の駆動
トランジスタが設けられるものであることを特徴とする
請求項1の電流増幅回路。
2. The current amplifying circuit according to claim 1, wherein a drive transistor of a first conductivity type connected in a Darlington form is provided at the base of the first output transistor.
【請求項3】 上記第2導電型の駆動トランジスタのベ
ースに設けられたレベルシフト手段はダイオードを含む
ものであり、レベルシフト・ループに設けられたレベル
シフト手段はそれに対応されたレベルシフトを行うダイ
オードの他に位相補償用のキャパシタが並列形態に設け
られるものであることを特徴とする請求項1又は請求項
2の電流増幅回路。
3. The level shift means provided at the base of the drive transistor of the second conductivity type includes a diode, and the level shift means provided in the level shift loop performs the level shift corresponding thereto. 3. The current amplifier circuit according to claim 1, wherein a phase compensation capacitor is provided in parallel with the diode in addition to the diode.
JP6194892A 1994-07-27 1994-07-27 Current amplifier circuit Pending JPH0846449A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6194892A JPH0846449A (en) 1994-07-27 1994-07-27 Current amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6194892A JPH0846449A (en) 1994-07-27 1994-07-27 Current amplifier circuit

Publications (1)

Publication Number Publication Date
JPH0846449A true JPH0846449A (en) 1996-02-16

Family

ID=16332071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6194892A Pending JPH0846449A (en) 1994-07-27 1994-07-27 Current amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0846449A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069346A (en) * 2001-08-29 2003-03-07 Fujitsu Ltd Operational amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069346A (en) * 2001-08-29 2003-03-07 Fujitsu Ltd Operational amplifier

Similar Documents

Publication Publication Date Title
US4059808A (en) Differential amplifier
US7113041B2 (en) Operational amplifier
US4254379A (en) Push-pull amplifier circuit
US4333059A (en) Power amplifying circuit
US6657496B2 (en) Amplifier circuit with regenerative biasing
US4587494A (en) Quasi-complementary class B IC output stage
JPH05206751A (en) Dynamic bias for class-a amplifier use
US4122401A (en) High efficiency power amplifier circuit
US6417733B1 (en) High output voltage swing class AB operational amplifier output stage
JPH0846449A (en) Current amplifier circuit
KR100325900B1 (en) Semiconductor amplifier
JP3442872B2 (en) BTL output circuit
JP3253573B2 (en) BTL amplifier circuit
JP3091047B2 (en) Optical signal amplifier circuit
JP3469639B2 (en) Amplifier circuit
EP0613248A1 (en) Integrated circuit amplifiers
US4990863A (en) Amplifier output stage
JP2776318B2 (en) Operational amplifier circuit
US20060033577A1 (en) Amplifier circuit
JP3438959B2 (en) Amplifier ground fault protection circuit
US6466062B2 (en) Operational amplifier output stage
JPH08222974A (en) Audio power amplifier
JPH1032437A (en) Power amplifier
JPS6231523B2 (en)
JPS6123851Y2 (en)