JPH0844441A - Constant voltage circuit - Google Patents

Constant voltage circuit

Info

Publication number
JPH0844441A
JPH0844441A JP6179328A JP17932894A JPH0844441A JP H0844441 A JPH0844441 A JP H0844441A JP 6179328 A JP6179328 A JP 6179328A JP 17932894 A JP17932894 A JP 17932894A JP H0844441 A JPH0844441 A JP H0844441A
Authority
JP
Japan
Prior art keywords
transistor
current
output
collector
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6179328A
Other languages
Japanese (ja)
Inventor
Masayuki Suzuki
雅之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP6179328A priority Critical patent/JPH0844441A/en
Publication of JPH0844441A publication Critical patent/JPH0844441A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

PURPOSE:To sufficiently suppress the base current when an output transistor(TR) is in a saturated area and to reduce the input current. CONSTITUTION:This constant voltage circuit has a TR Q1a connected to an output TR Q1 so that their bases and emitters are connected in common and having an emitter area ratio of N1:1, a current mirror circuit Q4, Q4a connecting the TR Q4 to the collector of the TR Q1a and havinq an emitter area ratio of N1:1, a TR Q3 for generating a collector current corresponding to 1/N2 of the base current of the TR Q1 in accordance with an output from an error amplifier A1, a TR Q3a connected to the TR Q3 so that their bases and emitters are connected in common, connecting its collector to the TR Q4a and having an emitter area ratio of N3:1 with the TR Q3, and a diode D1 connected between the collector of the TR Q3a and the input terminal of the amplifier A1 and capable of supplying a drive current controlling current when the TR Q1 is saturated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は定電圧回路に係り、特
に、集積回路にて構成される定電圧回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant voltage circuit, and more particularly to a constant voltage circuit composed of an integrated circuit.

【0002】[0002]

【従来の技術】図6は、従来の一例の定電圧回路31の
回路図を示す。定電圧回路31は、入力電圧Vinを供給
されて、規定の定電圧Vout =VOCを生成し、負荷回路
に供給する回路である。基準電圧VZ を生成する定電圧
ダイオードDZ のアノードは接地され、カソードには、
定電流源21から定電流IZ が供給される。基準電圧V
Z は、誤差増幅器A1 の反転入力端子に供給される。
2. Description of the Related Art FIG. 6 shows a conventional constant voltage circuit 31 as an example.
A circuit diagram is shown. The constant voltage circuit 31 has an input voltage VinSupply
The specified constant voltage Vout= VOCGenerate a load circuit
It is a circuit to supply to. Reference voltage VZConstant voltage to generate
Diode DZThe anode is grounded and the cathode is
Constant current I from constant current source 21ZIs supplied. Reference voltage V
ZIs the error amplifier A1It is supplied to the inverting input terminal of.

【0003】誤差増幅器A1 の非反転入力端子には、出
力電圧Vout を抵抗R1 ,R2 で分圧した電圧VS が供
給される。抵抗R1 ,R2 の比は、出力電圧Vout が規
定値VOCであるときに、電圧VS =VZ となるように設
定してある。
The voltage V S obtained by dividing the output voltage V out by the resistors R 1 and R 2 is supplied to the non-inverting input terminal of the error amplifier A 1 . The ratio of the resistors R 1 and R 2 is set so that the voltage V S = V Z when the output voltage V out has the specified value V OC .

【0004】誤差増幅器A1 は、例えば差動増幅器で構
成され、出力電圧がPNP型トランジスタQ12のベース
に供給される。誤差増幅器A1 の出力電流は、トランジ
スタQ12のベース電流として、出力端子に流入する。ト
ランジスタQ12のエミッタは、入力電圧Vinが供給され
る入力端子T1 に接続されている。
The error amplifier A 1 is composed of, for example, a differential amplifier, and the output voltage is supplied to the base of the PNP transistor Q 12 . The output current of the error amplifier A 1 flows into the output terminal as the base current of the transistor Q 12 . The emitter of the transistor Q 12 is connected to the input terminal T 1 to which the input voltage V in is supplied.

【0005】ダイオード接続のNPN型トランジスタQ
13は、エミッタが接地され、コレクタがトランジスタQ
12のコレクタに接続されている。NPN型トランジスタ
14,Q15は、トランジスタQ13とミラー接続であり、
ベース及びエミッタがトランジスタQ13と共通に接続さ
れている。
Diode connected NPN transistor Q
13 , the emitter is grounded, the collector is a transistor Q
Connected to 12 collectors. The NPN type transistors Q 14 and Q 15 are mirror-connected to the transistor Q 13 ,
The base and the emitter are commonly connected to the transistor Q 13 .

【0006】PNP型の出力トランジスタQ11は、エミ
ッタが入力電圧Vinが供給される入力端子T1 に接続さ
れ、コレクタが出力端子T2 に接続されている。PNP
型のトランジスタQ11a は、トランジスタQ11とミラー
接続であり、エミッタ及びベースがトランジスタQ11
共通接続されている。また、トランジスタQ11のベース
エミッタ間には、抵抗R3 が接続されている。
In the PNP type output transistor Q 11 , the emitter is connected to the input terminal T 1 supplied with the input voltage V in , and the collector is connected to the output terminal T 2 . PNP
The type transistor Q 11a is mirror-connected to the transistor Q 11 , and the emitter and the base are commonly connected to the transistor Q 11 . Further, between the base and the emitter of the transistor Q 11 is the resistance R 3 is connected.

【0007】トランジスタQ11のベースは、トランジス
タQ14のコレクタに接続されており、トランジスタQ
11a のコレクタは、トランジスタQ15のコレクタに接続
されている。
The base of the transistor Q 11 is connected to the collector of the transistor Q 14 , and
The collector of 11a is connected to the collector of the transistor Q 15.

【0008】また、ダイオードD11のアノードはトラン
ジスタQ12のコレクタに接続され、カソードはトランジ
スタQ15のコレクタに接続されている。
The anode of the diode D 11 is connected to the collector of the transistor Q 12 , and the cathode is connected to the collector of the transistor Q 15 .

【0009】トランジスタQ11a ,Q15、ダイオードD
11は、トランジスタQ11のベース電流IB11 の制御回路
であり、後述するように、入力電圧Vinが小さく、トラ
ンジスタQ11が飽和領域にあるときのトランジスタQ11
のベース電流IB11 を抑えるために設けてある。
Transistors Q 11a and Q 15 , diode D
11 is a control circuit of the base current I B11 of the transistor Q 11, as described later, the input voltage V in is small, the transistor Q 11 when the transistor Q 11 is in the saturation region
It is provided to suppress the base current I B11 of.

【0010】ミラー接続のトランジスタQ11とトランジ
スタQ11a は、エミッタ面積比をm 11:n11に設定して
ある。また、ミラー接続のトランジスタQ14とトランジ
スタQ15は、エミッタ面積比をm12:n12に設定してあ
る。
Mirror-connected transistor Q11And Transi
Star Q11aIs the emitter area ratio m 11: N11Set to
is there. In addition, a mirror-connected transistor Q14And Transi
Star QFifteenIs the emitter area ratio m12: N12Set to
It

【0011】また、トランジスタQ13とトランジスタQ
14は、エミッタ面積比を例えば1:m12に設定してあ
る。
Further, the transistor Q 13 and the transistor Q
14 , the emitter area ratio is set to, for example, 1: m 12 .

【0012】図7(A)は、入力電圧Vinとトランジス
タQ11のhfe11の関係の説明図を示す。入力電圧Vin
が小さく、出力電圧の規定値VOC以下であるとき、トラ
ンジスタQ11は飽和領域にある。この場合、トランジス
タQ11のhfe11は、通常動作時の値hfe11S に比べ
て小さくなる。
FIG. 7A is an explanatory diagram showing the relationship between the input voltage V in and the hfe 11 of the transistor Q 11 . Input voltage V in
Is small and equal to or less than the specified value V OC of the output voltage, the transistor Q 11 is in the saturation region. In this case, the hfe 11 of the transistor Q 11 becomes smaller than the value hfe 11S in the normal operation.

【0013】図7(A)では、入力電圧VinがVin0
上のとき、トランジスタQ11が飽和領域を抜けて、hf
11は、通常動作時の値hfe11S にほぼ一致してい
る。入力電圧VinがVin0 以下では、トランジスタQ11
が飽和領域に入り、hfe11が低下している。
In FIG. 7A, when the input voltage V in is V in0 or more, the transistor Q 11 goes out of the saturation region and hf
e 11 substantially matches the value hfe 11S during normal operation. When the input voltage V in is V in0 or less, the transistor Q 11
Enters the saturated region, and hfe 11 is lowered.

【0014】まず、入力電圧Vinが出力電圧の規定値V
OCに対して十分大きい、定常動作時について説明する。
トランジスタQ12のコレクタ電流I12は、そのまま、ト
ランジスタQ13のコレクタ電流I13となる。トランジス
タQ14には、トランジスタQ 13のコレクタ電流I13のm
12倍の値のコレクタ電流I14が流れる。このコレクタ電
流I14が、トランジスタQ11のベース電流IB11 とな
る。なお、m11>>n11に設定してあるため、トランジ
スタQ11a のベース電流IB11aは、IB11 に比べて十分
小さくなるため、無視できる。トランジスタQ11には、
ベース電流IB11のhfe11倍のコレクタ電流IC11
流れる。コレクタ電流IC11 は、出力端子T1 に接続さ
れた負荷回路と、抵抗R1 ,R2 の直列回路に流れる。
First, the input voltage VinIs the specified value V of the output voltage
OCIn the normal operation, which is sufficiently large,
Transistor Q12Collector current I12Is as it is
Langista Q13Collector current I13Becomes Transis
Q14Has a transistor Q 13Collector current I13M
12Double the collector current I14Flows. This collector
Flow I14But transistor Q11Base current ofB11Tona
It Note that m11>> n11Since it is set to
Star Q11aBase current ofB11aIs IB11Enough compared to
It becomes smaller and can be ignored. Transistor Q11Has
Base current IB11Hfe11Double collector current IC11But
Flowing. Collector current IC11Is the output terminal T1Connected to
Load circuit and resistor R1, R2Flowing in the series circuit.

【0015】負荷の変動等によらず、出力電圧Vout
規定の電圧VOCを維持するように、誤差増幅器A1 の働
きにより、トランジスタQ12のベース電流が制御され
る。
The base current of the transistor Q 12 is controlled by the operation of the error amplifier A 1 so that the output voltage V out maintains the specified voltage V OC irrespective of load fluctuations and the like.

【0016】トランジスタQ15のコレクタ電流I15は、
15=I14・(n12/m12)なる値となる。この電流I
15が、トランジスタQ11a のコレクタ電流I11a とな
る。
[0016] The collector current I 15 of the transistor Q 15 is,
The value is I 15 = I 14 · (n 12 / m 12 ). This current I
15 becomes the collector current I 11a of the transistor Q 11a .

【0017】定常動作時における、トランジスタQ11
hfe11S =IC11 /IB11 の値は、大きな値、例え
ば、100〜200程度の値となる。後述するように、
エミッタ面積比m11/n11は、hfe11S よりは小さな
値、例えば100に設定し、また、エミッタ面積比m12
/n12は、1より大きな値、例えば2に設定してある。
During normal operation, the value of hfe 11S = I C11 / I B11 of the transistor Q 11 becomes a large value, for example, a value of about 100 to 200. As described below,
The emitter area ratio m 11 / n 11 is set to a value smaller than hfe 11S , for example, 100, and the emitter area ratio m 12
/ N 12 is set to a value larger than 1, for example, 2.

【0018】トランジスタQ11a には、エミッタ面積比
11:n11により決まる電流I11a=IC11 ・(n11
11)なる値の電流が流れようとするが、トランジスタ
15からは、IC11 ・(n11/m11)よりも、かなり小
さな電流I15=I14・(n12/m12)=(IC11 /hf
11S )・(n12/m12) しか供給されない。このた
め、トランジスタQ11a は、定常動作時には、飽和状態
となっている。このとき、トランジスタQ15のコレクタ
電圧は、入力電圧Vinに近い値となっており、ダイオー
ドD11は、オフとなっている。
[0018] transistor Q 11a, the emitter area ratio m 11: current determined by n 11 I 11a = I C11 · (n 11 /
m 11) becomes the value of the current tends to flow, from the transistor Q 15, than I C11 · (n 11 / m 11), much smaller current I 15 = I 14 · (n 12 / m 12) = (I C11 / hf
Only e 11S ). (n 12 / m 12 ) is supplied. Therefore, the transistor Q 11a is in a saturated state during steady operation. At this time, the collector voltage of the transistor Q 15 has a value close to the input voltage V in, the diode D 11 are turned off.

【0019】次に、入力電圧Vinが規定の出力電圧VOC
以下となり、トランジスタQ11が飽和領域にあるときの
動作について説明する。
Next, the input voltage V in is the specified output voltage V OC
The operation when the transistor Q 11 is in the saturation region will be described below.

【0020】入力電圧VinがトランジスタQ11が飽和領
域に入る電圧Vin0 以下となり(図7(A)参照)、h
fe11がある程度小さくなったときに、トランジスタQ
11aのコレクタ・エミッタ間電圧が大きくなり、トラン
ジスタQ11a が能動領域に入る。このとき、トランジス
タQ11a のコレクタ電流I11a については、下記(1)式
が成立する。
The input voltage V in falls below the voltage V in0 at which the transistor Q 11 enters the saturation region (see FIG. 7A), h
When fe 11 becomes small to some extent, the transistor Q
Collector-emitter voltage of 11a becomes large, the transistor Q 11a enters the active region. At this time, as for the collector current I 11a of the transistor Q 11a, the following expression (1) is established.

【0021】 I11a =IC11 ・(n11/m11)=IC11 /N11 (1) また、トランジスタQ14のコレクタ電流I14とトランジ
スタQ15のコレクタ電流I15には、下記(2) 式が成立す
る。
[0021] I 11a = I C11 · (n 11 / m 11) = I C11 / N 11 (1) In addition, the collector current I 15 of the collector current I 14 and the transistor Q 15 of the transistor Q 14 is represented by the following (2 ) The formula holds.

【0022】 I15=I14・(n12/m12)=I14/N12 (2) ダイオードD11がオフで、ダイオードD11の電流ID11
=0とすると、電流I 11a =I15であるので、式(1) ,
(2) から、下記(3) 式が成立する。
IFifteen= I14・ (N12/ M12) = I14/ N12 (2) Diode D11Is off, diode D11Current ID11
= 0, the current I 11a= IFifteenTherefore, equation (1),
From (2), the following equation (3) is established.

【0023】 IC11 /N11 =I14/N12 (3) ここで、m11>>n11に設定するので、トランジスタQ
11a のベース電流IB1 1aは、トランジスタQ11のベース
電流IB11 に比べて十分小さくなる。このため、I14
B11 +IB11a≒IB11 となる。従って、式(3) は、下
記(4) 式のようになる。
I C11 / N 11 = I 14 / N 12 (3) Here, since m 11 >> n 11 is set, the transistor Q
The base current I B1 1a of 11a is sufficiently smaller than the base current I B11 of the transistor Q 11 . Therefore, I 14 =
I B11 + I B11a ≈I B11 . Therefore, equation (3) becomes the following equation (4).

【0024】 IC11 /N11 =IB11 /N12 (4) 従って、このときの、トランジスタQ11のhfe11は、
下記(5) 式のように表せる。
I C11 / N 11 = I B11 / N 12 (4) Therefore, the hfe 11 of the transistor Q 11 at this time is
It can be expressed as in equation (5) below.

【0025】 hfe11=IC11 /IB11 =N11/N12=hfe11L (5) トランジスタQ11のhfe11が低下して、hfe11L
なったときに、以下のようにして、ダイオードD11がオ
フからオンに切り換わる。ダイオードD11のアノードの
電圧は、トランジスタQ13の順方向電圧VF (約0.6
V)である。一方、hfe11が低下して、hfe11L
下になろうとすると、トランジスタQ15が飽和して、ト
ランジスタQ15のコレクタ電圧がほぼ接地電位となる。
このため、ダイオードD11がオンとなる。
The hfe 11 of hfe 11 = I C11 / I B11 = N 11 / N 12 = hfe 11L (5) transistor Q 11 is reduced, when it becomes a hfe 11L, as follows, the diode D 11 switches from off to on. The voltage of the anode of the diode D 11 is equal to the forward voltage V F (about 0.6) of the transistor Q 13.
V). On the other hand, when hfe 11 decreases and becomes about hfe 11L or less, the transistor Q 15 is saturated and the collector voltage of the transistor Q 15 becomes almost the ground potential.
Therefore, the diode D 11 is turned on.

【0026】このように、ダイオードD11がオンとなる
と、電流ID11 がトランジスタQ12のコレクタからトラ
ンジスタQ15のコレクタに流れ込み、トランジスタQ13
のコレクタ電流I13が減少し、これに伴い、トランジス
タQ14のコレクタ電流I14,即ち、トランジスタQ11
ベース電流IB11 が減少する。
As described above, when the diode D 11 is turned on, the current I D11 flows from the collector of the transistor Q 12 to the collector of the transistor Q 15 , and the transistor Q 13
Collector current I 13 of the transistor Q 14 decreases, and accordingly, the collector current I 14 of the transistor Q 14 , that is, the base current I B11 of the transistor Q 11 decreases.

【0027】このようにして、トランジスタQ11が飽和
領域に入り、hfe11が hfe11 L =N11/N12に低
下したときに、ダイオードD11に電流ID11 が流れて、
トランジスタQ11のベース電流IB11 が抑制される。
In this way, when the transistor Q 11 enters the saturation region and hfe 11 drops to hfe 11 L = N 11 / N 12 , a current I D11 flows through the diode D 11 ,
The base current I B11 of the transistor Q 11 is suppressed.

【0028】図7(B)は、入力電圧Vinとダイオード
11の電流ID11 の関係を示す図である。なお、入力電
圧Vinは、図7(A)と同じスケールである。図7
(B)に示すように、入力電圧VinがVin0 以下でトラ
ンジスタQ11が飽和領域に入り、hfe11がN11/N12
に低下したところで、ダイオードD11に電流ID11 が流
れ始めており、Vin1 の電圧で、ピーク値に達してい
る。
FIG. 7B shows the relationship between the input voltage V in and the current I D11 of the diode D 11 . Note that the input voltage V in has the same scale as that in FIG. Figure 7
As shown in (B), when the input voltage V in is V in0 or less, the transistor Q 11 enters the saturation region, and hfe 11 is N 11 / N 12
The current I D11 has started to flow in the diode D 11 when the voltage drops to, and the peak value is reached at the voltage of V in1 .

【0029】N11/N12の値は、トランジスタQ11のh
fe特性に合わせて設定する。例えば、通常動作時のh
fe11が100〜200程度の場合、例えばN11/N12
=50に設定して、hfe11が50に低下したところ
で、ベース電流IB11 の制御回路が動作開始するように
設定する。
The value of N 11 / N 12 is the value of h of transistor Q 11 .
Set according to the fe characteristic. For example, h during normal operation
When fe 11 is about 100 to 200, for example, N 11 / N 12
= 50, and when hfe 11 drops to 50, the control circuit for the base current I B11 starts to operate.

【0030】図8は、図6の回路における、入力電圧V
inと入力電流Iinの関係の説明図である。図8は、負荷
回路の負荷電流が0(無負荷時)のときの、入力電圧V
inと入力電流Iinの関係を示す。
FIG. 8 shows the input voltage V in the circuit of FIG.
It is an explanatory diagram of the relationship in the input current I in. FIG. 8 shows the input voltage V when the load current of the load circuit is 0 (no load).
The relationship between in and the input current I in is shown.

【0031】トランジスタQ11が飽和領域にあるとき、
トランジスタQ11のコレクタ・エミッタ間電圧VCE11
極めて小さく、hfe11が小さくなるため、トランジス
タQ 11のエミッタ電流は、ほとんどベース側に抜けてし
まう。これにより、トランジスタQ14のドライブ能力分
のコレクタ電流I14がトランジスタQ11のベースに流れ
てしまう。
Transistor Q11Is in the saturation region,
Transistor Q11Collector-emitter voltage VCE11But
Extremely small, hfe11Becomes smaller, so
Q 11Most of the emitter current of the
I will As a result, the transistor Q14Drive capacity of
Collector current I14Is transistor Q11Flow to the base of
Would.

【0032】このため、ベース電流IB11 の制御回路が
無い場合は、Vin1 におけるベース電流IB11 のピーク
値が極めて大きな値となり、これに伴い、定電圧回路3
1の入力電流Iinも図中破線で示すように、ピーク値が
極めて大きな値となる。これに対して、ベース電流I
B11 の制御回路を設けていることにより、ベース電流I
B11 のピーク値を抑えることができ、図8中、実線で示
すように、入力電流Iinも抑えることができる。
Therefore, the base current IB11Control circuit
If not, Vin1Base current I atB11The peak of
The value becomes extremely large, and the constant voltage circuit 3
Input current I of 1inAlso shows that the peak value is
It will be an extremely large value. On the other hand, the base current I
B11By providing the control circuit of
B11The peak value of can be suppressed and is shown by the solid line in Fig. 8.
Input current IinCan also be suppressed.

【0033】例えば、ベース電流IB11 の制御回路が無
い場合は、ベース電流IB11 のピーク値が数mAになる
のに対して、ベース電流IB11 の制御回路を設けている
ことにより、ベース電流IB11 のピーク値を数百μAに
抑えることができる。
For example, when the control circuit for the base current I B11 is not provided, the peak value of the base current I B11 is several mA, whereas the control circuit for the base current I B11 is provided. The peak value of I B11 can be suppressed to several hundred μA.

【0034】図9(A)は、飽和領域におけるトランジ
スタQ11のコレクタ電流Ic11 とhfe11の関係図を示
す。図9(B)は、飽和領域におけるトランジスタQ11
のコレクタ電流Ic11 とダイオードD11の電流ID11
関係図を示す。コレクタ電流Ic11 が大きくなると、h
fe11は、設定されているhfe11L =N1 /N2 の値
に近づき、コレクタ電流Ic11 が小さくなると、hfe
11の値は、理論値N1/N2 よりも減少してしまう。
FIG. 9A shows a relational diagram between the collector current I c11 and hfe 11 of the transistor Q 11 in the saturation region. FIG. 9B shows the transistor Q 11 in the saturation region.
A relational diagram of the collector current I c11 of the above and the current I D11 of the diode D 11 is shown. When the collector current I c11 increases, h
When fe 11 approaches the set value of hfe 11L = N 1 / N 2 and the collector current I c11 decreases, hfe 11
The value of 11 is smaller than the theoretical value N 1 / N 2 .

【0035】図6の回路での具体例として、通常動作時
でのトランジスタQ11のhfe11が100〜200程度
の場合に、m11=100,n11=1(N11=100)、
12=8,n12=4(N12=2)に設定した例について
説明する。この場合、N1 /N2 =50に設定される。
As a concrete example of the circuit of FIG. 6, when the hfe 11 of the transistor Q 11 in the normal operation is about 100 to 200, m 11 = 100, n 11 = 1 (N 11 = 100),
An example in which m 12 = 8 and n 12 = 4 (N 12 = 2) are set will be described. In this case, N 1 / N 2 = 50 is set.

【0036】Vinが規定の出力電圧VOC(例えば5V)
よりも大きい通常動作時において、コレクタ電流IC11
=5mAの条件で、下記の実測値が得られている。
V in is a specified output voltage V OC (for example, 5 V)
Collector current I C11
The following measured values are obtained under the condition of = 5 mA.

【0037】IB11 =I14=42μA I15=I11a =22μA トランジスタQ11のhfe11=5mA/42μA=11
9 このとき、ダイオードD11はオフである。また、トラン
ジスタQ11a は、飽和状態であり、IC11 /I11a の値
は、N11よりも大きな値となっている。
I B11 = I 14 = 42 μA I 15 = I 11a = 22 μA Transistor Q 11 hfe 11 = 5 mA / 42 μA = 11
9 At this time, the diode D 11 is off. Further, the transistor Q 11a is in a saturated state, and the value of I C11 / I 11a is larger than N 11 .

【0038】Vinが規定の出力電圧Vout 以下であり、
トランジスタQ11が飽和領域にあるときにおいて、コレ
クタ電流IC11 =5mAの条件で、下記の実測値が得ら
れている。
V in is less than or equal to the specified output voltage V out ,
When transistor Q 11 is in the saturation region, the following measured value is obtained under the condition of collector current I C11 = 5 mA.

【0039】IB11 =I14=200μA I15=100μA I11a =60μA ID11 =40μA トランジスタQ11のhfe11=5mA/200μA=2
5 このように、トランジスタQ11が飽和領域にあるとき、
トランジスタQ15がダイオードD11を介して、トランジ
スタQ12から電流ID11 を引き込むことで、ベース電流
B11 が抑制される。しかし、ダイオードD11がオフか
らオンになるときの電流I15に比べて、ベース電流I
B11 を制御するためのID11 の値が大きくなる。結果と
して、ベース電流IB11 の抑制が不十分となり、hfe
11の実測値は、理論値N1 /N2 =50よりも小さな値
となっている。
The hfe of I B11 = I 14 = 200μA I 15 = 100μA I 11a = 60μA I D11 = 40μA transistor Q 11 11 = 5mA / 200μA = 2
5 Thus, when the transistor Q 11 is in the saturation region,
The base current I B11 is suppressed by the transistor Q 15 drawing the current I D11 from the transistor Q 12 via the diode D 11 . However, compared with the current I 15 when the diode D 11 is turned from OFF to ON, the base current I
The value of I D11 for controlling B11 increases. As a result, the suppression of the base current I B11 becomes insufficient, and hfe
The measured value of 11 is smaller than the theoretical value N 1 / N 2 = 50.

【0040】また、ベース電流IB11 を制御するための
電流I15は、100μAと大きな値となる。
Further, the current I 15 for controlling the base current I B11 has a large value of 100 μA.

【0041】また、コレクタ電流IC11 が小さくなった
場合、ベース電流IB11 を制御する能力が不十分で、無
負荷の場合でも、ベース電流IB11 は200μA程度、
電流I15は100μA程度流れてしまう。
When the collector current I C11 becomes small, the ability to control the base current I B11 is insufficient, and the base current I B11 is about 200 μA even when there is no load.
The current I 15 flows about 100 μA.

【0042】[0042]

【発明が解決しようとする課題】前記のように、図6の
従来回路では、出力トランジスタQ11が飽和領域にある
ときのベース電流IB11 を抑えることができるものの、
まだその抑制が不十分であり、ベース電流IB11 の制御
回路の電流も大きいという問題がある。
As described above, although the conventional circuit of FIG. 6 can suppress the base current I B11 when the output transistor Q 11 is in the saturation region,
The suppression is still insufficient, and there is a problem that the current of the control circuit of the base current I B11 is large.

【0043】本発明は、上記の点に鑑みてなされたもの
で、出力トランジスタが飽和領域にあるときの出力トラ
ンジスタのベース電流を十分抑えることができ、ベース
電流の制御に要する電流も小さくでき、入力電流を小さ
くできる、定電圧回路を提供することを目的とする。
The present invention has been made in view of the above points, and it is possible to sufficiently suppress the base current of the output transistor when the output transistor is in the saturation region, and to reduce the current required for controlling the base current. An object is to provide a constant voltage circuit that can reduce the input current.

【0044】[0044]

【課題を解決するための手段】請求項1の発明の定電圧
回路は、出力電圧を負荷に供給する出力トランジスタ
と、前記出力電圧と規定電圧との差に応じた出力信号を
生成する誤差増幅器と、前記誤差増幅器の出力信号に応
じて、前記出力トランジスタのベース側ドライブ電流を
供給するドライブ電流供給回路を有する定電圧回路にお
いて、前記出力トランジスタとベース及びエミッタが共
通接続されており、前記出力トランジスタとのエミッタ
面積比がN1 :1に設定された第1のトランジスタと、
前記第1のトランジスタのコレクタに入力側トランジス
タのコレクタが接続されており、前記入力側トランジス
タと出力側トランジスタのエミッタ面積比がN 4 :1に
設定された第1のカレントミラー回路と、前記ドライブ
電流供給回路内に設けられ、前記誤差増幅器の出力信号
に応じて、前記出力トランジスタのドライブ電流の1/
2 倍のコレクタ電流を生成する第2のトランジスタ
と、前記第2のトランジスタとベース及びエミッタが共
通接続され、かつ、コレクタが前記第1のカレントミラ
ー回路の出力側トランジスタのコレクタに接続されてお
り、前記第2のトランジスタとのエミッタ面積比が
3 :1に設定された第3のトランジスタと、前記第1
のカレントミラー回路の出力側トランジスタと前記第3
のトランジスタの接続点と前記誤差増幅器の入力端子と
の間に接続されており、前記出力トランジスタが飽和領
域にあるときに、前記誤差増幅器の入力端子にドライブ
電流制御電流を供給するスイッチ素子とを有する構成と
する。
A constant voltage according to the invention of claim 1
The circuit is an output transistor that supplies the output voltage to the load.
And an output signal according to the difference between the output voltage and the specified voltage.
Depending on the error amplifier to be generated and the output signal of the error amplifier,
The base side drive current of the output transistor
In a constant voltage circuit that has a drive current supply circuit to supply
The output transistor and the base and emitter are
Connected to the output transistor and the emitter of the output transistor
Area ratio is N1A first transistor set to: 1;
The input side transistor is connected to the collector of the first transistor.
The input side transistor is connected.
The emitter area ratio of the output transistor to the output transistor is N Four: 1
The set first current mirror circuit and the drive
Output signal of the error amplifier provided in the current supply circuit
According to 1 / of the drive current of the output transistor
N2Second transistor that produces double collector current
And the second transistor and the base and emitter are
And a collector connected to the first current mirror.
-Connected to the collector of the output transistor of the circuit
And the emitter area ratio with the second transistor is
N3The third transistor set to: 1 and the first transistor
The output side transistor of the current mirror circuit and the third
Connection point of the transistor and the input terminal of the error amplifier
Connected between the output transistor and the output transistor
Drive to the input terminal of the error amplifier
A structure having a switch element for supplying a current control current;
I do.

【0045】請求項2の発明では、前記ドライブ電流供
給回路は、前記出力トランジスタのベース側ドライブ電
流を供給する出力側トランジスタと入力側トランジスタ
のエミッタ面積比がN2 :1に設定された第2のカレン
トミラー回路と、前記第2のカレントミラー回路の入力
側トランジスタのコレクタにコレクタが接続されてお
り、前記誤差増幅器の出力信号に応じて、前記出力トラ
ンジスタのドライブ電流の1/N2 倍のコレクタ電流を
生成する第2のトランジスタとから構成される。
According to a second aspect of the present invention, in the drive current supply circuit, the emitter area ratio of the output side transistor and the input side transistor for supplying the base side drive current of the output transistor is set to N 2 : 1. Of the current mirror circuit and the collector of the input side transistor of the second current mirror circuit are connected to each other, and the collector current of the output transistor is 1 / N 2 times the drive current of the output transistor according to the output signal of the error amplifier. And a second transistor that generates a collector current.

【0046】請求項3の発明は、請求項2の定電圧回路
において、前記第2のカレントミラー回路の入力側トラ
ンジスタのエミッタと電源端子間に抵抗を設けた構成と
する。
According to a third aspect of the invention, in the constant voltage circuit according to the second aspect, a resistor is provided between the emitter of the input side transistor of the second current mirror circuit and the power supply terminal.

【0047】[0047]

【作用】請求項1の発明では、出力トランジスタが飽和
領域にあり、電流増幅率が通常動作時に比べて低下し
て、(N1 ・N4 )/(N2 ・N3 )なる値になると、
スイッチ素子を介して、ドライブ電流制御電流が、前記
誤差増幅器の入力端子に流入する。これにより、出力ト
ランジスタのベース側ドライブ電流が抑制される。
According to the first aspect of the present invention, when the output transistor is in the saturation region and the current amplification factor is lower than that in the normal operation, the value becomes (N 1 · N 4 ) / (N 2 · N 3 ). ,
The drive current control current flows into the input terminal of the error amplifier via the switch element. As a result, the base side drive current of the output transistor is suppressed.

【0048】N1 ・N4 の値、及びN2 ・N3 の値を大
きく設定することができ、第1のカレントミラー回路と
第3のトランジスタに流れる電流の値を小さくすること
ができるため、ドライブ電流を制御するために要する電
流を小さくできる。かつ、スイッチ素子には、極僅かな
値のドライブ電流制御電流を流すだけで、誤差増幅器の
出力信号を大きく変えて、出力トランジスタのドライブ
電流を充分抑制することができる。
The values of N 1 · N 4 and N 2 · N 3 can be set large, and the values of the currents flowing through the first current mirror circuit and the third transistor can be reduced. The current required to control the drive current can be reduced. Moreover, the output signal of the error amplifier can be greatly changed and the drive current of the output transistor can be sufficiently suppressed by passing a drive current control current of a very small value through the switch element.

【0049】このように、ドライブ電流の制御に要する
電流を小さくでき、かつ、ドライブ電流を充分抑制する
ことができるため、従来回路に比べて、出力トランジス
タが飽和領域にあるときの回路の入力電流を小さくする
ことを可能とする。
As described above, since the current required for controlling the drive current can be reduced and the drive current can be sufficiently suppressed, the input current of the circuit when the output transistor is in the saturation region as compared with the conventional circuit. It is possible to reduce.

【0050】請求項2の発明では、出力トランジスタが
飽和領域にあるときに小さな入力電流でドライブ電流を
抑制できる定電圧回路を、簡単な回路構成で、実現する
ことを可能とする。
According to the second aspect of the present invention, it is possible to realize, with a simple circuit configuration, a constant voltage circuit capable of suppressing the drive current with a small input current when the output transistor is in the saturation region.

【0051】請求項3の発明では、出力トランジスタが
飽和領域にあるときの出力トランジスタの電流増幅率の
変化を小さくでき、回路設計をより容易にすることを可
能とする。
According to the third aspect of the invention, the change in the current amplification factor of the output transistor when the output transistor is in the saturation region can be reduced, and the circuit design can be made easier.

【0052】[0052]

【実施例】図1は本発明の第1実施例の定電圧回路11
の回路図を示す。図1において、図6と同一構成部分に
は、同一符号を付し、適宜説明を省略する。
1 is a circuit diagram of a constant voltage circuit 11 according to a first embodiment of the present invention.
The circuit diagram of is shown. In FIG. 1, the same components as those in FIG. 6 are designated by the same reference numerals, and description thereof will be omitted as appropriate.

【0053】定電圧回路11は、入力電圧Vinを供給さ
れて、規定の定電圧Vout =VOCを生成し、負荷回路に
供給する回路である。基準電圧VZ を生成する定電圧ダ
イオードDZ のアノードは接地され、カソードには、定
電流源21から定電流IZ が供給される。基準電圧VZ
は、誤差増幅器A1 の反転入力端子に供給される。
The constant voltage circuit 11 is a circuit which is supplied with an input voltage V in , generates a prescribed constant voltage V out = V OC , and supplies the voltage to a load circuit. The anode of the constant voltage diode D Z that generates a reference voltage V Z is grounded, the cathode, constant-current I Z is supplied from the constant current source 21. Reference voltage V Z
Is supplied to the inverting input terminal of the error amplifier A 1 .

【0054】誤差増幅器A1 の非反転入力端子には、出
力電圧Vout を抵抗R1 ,R2 で分圧した電圧VS が供
給される。抵抗R1 ,R2 の比は、出力電圧Vout が規
定値VOCであるときに、電圧VS =VZ となるように設
定してある。
The voltage V S obtained by dividing the output voltage V out by the resistors R 1 and R 2 is supplied to the non-inverting input terminal of the error amplifier A 1 . The ratio of the resistors R 1 and R 2 is set so that the voltage V S = V Z when the output voltage V out has the specified value V OC .

【0055】誤差増幅器A1 は、例えば差動増幅器で構
成され、出力電圧がPNP型トランジスタQ3 (第2の
トランジスタ)のベースに供給される。誤差増幅器A1
の出力電流は、トランジスタQ3 ,Q3aのベース電流と
して、出力端子に流入する。トランジスタQ3 のエミッ
タは、入力電圧Vinが供給される入力端子T11に接続さ
れている。トランジスタQ3a(第3のトランジスタ)
は、トランジスタQ3 とミラー接続であり、ベース及び
エミッタが共通に接続されている。
The error amplifier A 1 is composed of, for example, a differential amplifier, and the output voltage is supplied to the base of the PNP transistor Q 3 (second transistor). Error amplifier A 1
Output current flows into the output terminal as the base current of the transistors Q 3 and Q 3a . The emitter of the transistor Q 3 is connected to the input terminal T 11 to which the input voltage V in is supplied. Transistor Q 3a (third transistor)
Is a mirror connection with the transistor Q 3 , and its base and emitter are connected in common.

【0056】ダイオード接続のNPN型トランジスタQ
2aは、エミッタが接地され、コレクタがトランジスタQ
3 のコレクタに接続されている。NPN型トランジスタ
2は、トランジスタQ2aとミラー接続であり、ベース
及びエミッタが共通に接続されている。トランジスタQ
2a,Q2 により第2のカレントミラー回路を構成してい
る。
Diode connected NPN transistor Q
In 2a , the emitter is grounded and the collector is a transistor Q.
Connected to 3 collectors. The NPN transistor Q 2 is mirror-connected to the transistor Q 2a , and its base and emitter are commonly connected. Transistor Q
2a, constitutes a second current mirror circuit by Q 2.

【0057】PNP型の出力トランジスタQ1 は、エミ
ッタが入力電圧Vinが供給される入力端子T11に接続さ
れ、コレクタが出力端子T12に接続されている。PNP
型のトランジスタQ1a(第1のトランジスタ)は、トラ
ンジスタQ1 とミラー接続であり、エミッタ及びベース
がトランジスタQ1 と共通接続されている。また、トラ
ンジスタQ1 のベースエミッタ間には、抵抗R3 が接続
されている。
In the PNP type output transistor Q 1 , the emitter is connected to the input terminal T 11 to which the input voltage V in is supplied, and the collector is connected to the output terminal T 12 . PNP
The type transistor Q 1a (first transistor) is mirror-connected to the transistor Q 1 , and the emitter and base are commonly connected to the transistor Q 1 . Further, between the base and the emitter of the transistor Q 1 is, the resistance R 3 is connected.

【0058】トランジスタQ1 のベースは、トランジス
タQ2aのコレクタに接続されている。ダイオード接続の
NPN型トランジスタQ4 は、エミッタが接地され、コ
レクタがトランジスタQ1aのコレクタに接続されてい
る。NPN型トランジスタQ4aは、トランジスタQ4
ミラー接続であり、ベース及びエミッタが共通に接続さ
れている。トランジスタQ4 ,Q4aにより第1のカレン
トミラー回路を構成している。
The base of the transistor Q 1 is connected to the collector of the transistor Q 2a . The diode-connected NPN transistor Q 4 has an emitter grounded and a collector connected to the collector of the transistor Q 1a . The NPN transistor Q 4a is mirror-connected to the transistor Q 4 , and its base and emitter are commonly connected. The transistors Q 4 and Q 4a form a first current mirror circuit.

【0059】トランジスタQ4aのコレクタは、トランジ
スタQ3aのコレクタに接続されている。
The collector of the transistor Q 4a is connected to the collector of the transistor Q 3a .

【0060】また、ダイオードD1 (スイッチ素子)の
アノードはトランジスタQ3aのコレクタに接続され、カ
ソードは誤差増幅器A1 の非反転入力端子に接続されて
いる。
The anode of the diode D 1 (switch element) is connected to the collector of the transistor Q 3a , and the cathode is connected to the non-inverting input terminal of the error amplifier A 1 .

【0061】トランジスタQ3 ,Q2a,Q2 は、トラン
ジスタQ1 のベース電流IB1を供給するドライブ電流供
給回路を構成する。
Transistors Q 3 , Q 2a and Q 2 form a drive current supply circuit for supplying base current I B1 of transistor Q 1 .

【0062】トランジスタQ1a,Q4 ,Q4a,Q3a、ダ
イオードD1 は、トランジスタQ1のベース電流IB1
制御回路を構成する。このベース電流IB1の制御回路に
より、後述するように、入力電圧Vinが小さく、トラン
ジスタQ1 が飽和領域にあるときのトランジスタQ1
ベース電流IB1を抑える。
The transistors Q 1a , Q 4 , Q 4a , Q 3a and the diode D 1 form a control circuit for the base current I B1 of the transistor Q 1 . The control circuit of the base current I B1, as described later, the input voltage V in is small, suppress the base current I B1 of the transistor to Q 1 when the transistor Q 1 is in the saturation region.

【0063】ミラー接続のトランジスタQ1 とトランジ
スタQ1aは、エミッタ面積比をm1:n1 =N1 :1に
設定してある。また、ミラー接続のトランジスタQ2
トランジスタQ2aは、エミッタ面積比をm2 :n2 =N
2 :1に設定してある。また、ミラー接続のトランジス
タQ3 とトランジスタQ3aは、エミッタ面積比をm3
3 =N3 :1に設定してある。また、ミラー接続のト
ランジスタQ4 とトランジスタQ4aは、エミッタ面積比
をm4 :n4 =N4 :1に設定してある。
The emitter area ratio of the mirror-connected transistor Q 1 and transistor Q 1a is set to m 1 : n 1 = N 1 : 1. The mirror-connected transistor Q 2 and transistor Q 2a have an emitter area ratio of m 2 : n 2 = N
It is set to 2 : 1. The transistor Q 3 and the transistor Q 3a of the mirror connection, the emitter area ratio m 3:
The setting is n 3 = N 3 : 1. The transistor Q 4 and the transistor Q 4a of the mirror connection, the emitter area ratio m 4: n 4 = N 4 : is set to 1.

【0064】図2(A)は、入力電圧Vinとトランジス
タQ1 のhfe1 の関係の説明図を示す。入力電圧Vin
が小さく、出力電圧の規定値VOC以下であるとき、トラ
ンジスタQ1 は飽和領域にある。この場合、トランジス
タQ1 のhfe1 は、通常動作時の値hfe1Sに比べて
小さくなる。
FIG. 2A is an explanatory diagram showing the relationship between the input voltage V in and the hfe 1 of the transistor Q 1 . Input voltage V in
Is smaller than the specified value V OC of the output voltage, the transistor Q 1 is in the saturation region. In this case, the hfe 1 of the transistor Q 1 becomes smaller than the value hfe 1S in the normal operation.

【0065】図2(A)では、入力電圧VinがVin0
上のとき、トランジスタQ1 が飽和領域を抜けて、hf
1 は、通常動作時の値hfe1Sにほぼ一致している。
入力電圧VinがVin0 以下では、トランジスタQ1 が飽
和領域に入り、hfe1 が低下している。
In FIG. 2A, when the input voltage V in is V in0 or more, the transistor Q 1 leaves the saturation region and hf
e 1 substantially matches the value hfe 1S during normal operation.
When the input voltage V in is V in0 or less, the transistor Q 1 enters the saturation region and hfe 1 is lowered.

【0066】まず、入力電圧Vinが出力電圧の規定値V
OCに対して十分大きい、定常動作時について説明する。
トランジスタQ3 のコレクタ電流I3 は、そのまま、ト
ランジスタQ2aのコレクタ電流I2aとなる。トランジス
タQ2 には、トランジスタQ 2aのコレクタ電流I2aのm
2 /n2 倍の値のコレクタ電流I2 が流れる。このコレ
クタ電流I2 が、トランジスタQ1 のベース電流I
B1(ドライブ電流)となる。なお、m1 >>n1 に設定
してあるため、トランジスタQ1aのベース電流I
B1 a は、IB1に比べて十分小さくなるため、無視でき
る。トランジスタQ1 には、ベース電流IB1のhfe1
倍のコレクタ電流IC1が流れる。コレクタ電流IC1は、
出力端子T12に接続された負荷回路と、抵抗R1 ,R2
の直列回路に流れる。
First, the input voltage VinIs the specified value V of the output voltage
OCIn the normal operation, which is sufficiently large,
Transistor Q3Collector current I3Is as it is
Langista Q2aCollector current I2aBecomes Transis
Q2Has a transistor Q 2aCollector current I2aM
2/ N2Double the collector current I2Flows. This
Current I2But transistor Q1Base current of
B1(Drive current). Note that m1>> n1Set to
Therefore, the transistor Q1aBase current of
B1 aIs IB1Can be ignored because it is much smaller than
It Transistor Q1Has a base current IB1Hfe1
Double collector current IC1Flows. Collector current IC1Is
Output terminal T12And the load circuit connected to the resistor R1, R2
Flowing in the series circuit.

【0067】負荷の変動等によらず、出力電圧Vout
規定の電圧VOCを維持するように、誤差増幅器A1 の働
きにより、トランジスタQ3 のベース電流が制御され
る。
The base current of the transistor Q 3 is controlled by the action of the error amplifier A 1 so that the output voltage V out maintains the specified voltage V OC irrespective of load fluctuations and the like.

【0068】トランジスタQ4 には、トランジスタQ1a
のコレクタ電流I1aがそのまま、コレクタ電流I4 とし
て流れる。
The transistor Q 4 includes a transistor Q 1a.
Collector current I 1a flows as it is as collector current I 4 .

【0069】トランジスタQ3aのコレクタ電流I3aは、
3a=I3 ・(n3 /m3 )=IB1・(n2 /m2 )・
(n3 /m3 )=(IC1/hfe1S)・(n2 /m2
・(n3 /m3 )=(IC1/hfe1S)/(N2
3 ) なる値となる。
[0069] collector current I 3a of the transistor Q 3a is,
I 3a = I 3 · (n 3 / m 3 ) = IB 1 · (n 2 / m 2 ) ·
(N 3 / m 3 ) = (I C1 / hfe 1S ) · (n 2 / m 2 ).
・ (N 3 / m 3 ) = (I C1 / hfe 1S ) / (N 2
N 3 ).

【0070】定常動作時における、トランジスタQ1
hfe1S=IC1/IB1の値は、大きな値、例えば、10
0〜200程度の値となる。また、後述するように、エ
ミッタ面積比N1 ,N2 ,N3 ,N4 は、 hfe1S
(N2 ・N3 )>N1 ・N4となるように設定する。
The value of hfe 1S = I C1 / I B1 of the transistor Q 1 at the time of steady operation is large, for example, 10
The value is about 0 to 200. Further, as will be described later, the emitter area ratios N 1 , N 2 , N 3 and N 4 are hfe 1S ·
Set so that (N 2 · N 3 )> N 1 · N 4 .

【0071】トランジスタQ4aには、I4a=I4 ・(n
4 /m4 )=IC1・(n1 /m1 )・(n4 /m4 )=
C1/(N1 ・N4 ) なる値のコレクタ電流I4aが流
れようとする。しかし、前記のように、hfe1S・(N
2 ・N3 )>N1 ・N4 であるため、トランジスタQ4a
には、IC1/(N1 ・N4 )よりかなり小さな値である
電流I3a=(IC1/hfe1S)/(N2 ・N3 )しか流
れない。従って、トランジスタQ4aは、定常動作時に
は、飽和状態となっている。このとき、トランジスタQ
3aのコレクタ電圧は、接地電位に近い値となっており、
ダイオードD1 は、オフとなっている。
For the transistor Q 4a , I 4a = I 4 · (n
4 / m 4 ) = I C1 · (n 1 / m 1 ) · (n 4 / m 4 ) =
A collector current I 4a having a value of I C1 / (N 1 · N 4 ) is about to flow. However, as mentioned above, hfe 1S · (N
2 · N 3 )> N 1 · N 4 , so transistor Q 4a
Flows only a current I 3a = (I C1 / hfe 1S ) / (N 2 · N 3 ), which is considerably smaller than I C1 / (N 1 · N 4 ). Therefore, the transistor Q 4a is in a saturated state during steady operation. At this time, the transistor Q
The collector voltage of 3a is close to the ground potential,
The diode D 1 is off.

【0072】次に、入力電圧Vinが規定の出力電圧VOC
以下となり、トランジスタQ1 が飽和領域にあるときの
動作について説明する。
Next, the input voltage V in is the specified output voltage V OC.
The operation when the transistor Q 1 is in the saturation region will be described below.

【0073】入力電圧VinがトランジスタQ1 が飽和領
域に入る電圧Vin0 以下となり(図2(A)参照)、h
fe1 がある程度小さくなったときに、トランジスタQ
4aのコレクタ・エミッタ間電圧が大きくなり、トランジ
スタQ4aが能動領域に入る。このとき、以下の関係が成
立する。
The input voltage V in becomes less than the voltage V in0 at which the transistor Q 1 enters the saturation region (see FIG. 2A), h
When fe 1 becomes small to some extent, the transistor Q
Collector-emitter voltage of 4a increases, transistor Q 4a enters the active region. At this time, the following relationships are established.

【0074】トランジスタQ1aのコレクタ電流I1aにつ
いては、下記(1) 式が成立する。
Regarding the collector current I 1a of the transistor Q 1a, the following expression (1) is established.

【0075】 I1a=IC1・(n1 /m1 )=IC1/N1 (6) また、トランジスタQ4 のコレクタ電流I4 とトランジ
スタQ4aのコレクタ電流I4aには、下記(7) 式が成立す
る。
[0075] I 1a = I C1 · (n 1 / m 1) = I C1 / N 1 (6) Further, the collector current I 4a of the collector current I 4 and transistors Q 4a of the transistor Q 4 are the following (7 ) The formula holds.

【0076】 I4a=I4 ・(n4 /m4 )=I4 /N4 =I1a/N4 (7) また、トランジスタQ2 のコレクタ電流I2 とトランジ
スタQ2aのコレクタ電流I2aには、下記(8) 式が成立す
る。
[0076] I 4a = I 4 · (n 4 / m 4) = I 4 / N 4 = I 1a / N 4 (7) The collector current I 2a of the collector current I 2 and the transistor Q 2a of the transistor Q 2 , The following equation (8) is established.

【0077】 I2a=I2 ・(n2 /m2 )=I2 /N2 =IB1/N2 (8) また、トランジスタQ3 のコレクタ電流I3 とトランジ
スタQ3aのコレクタ電流I3aには、下記(9) 式が成立す
る。
[0077] I 2a = I 2 · (n 2 / m 2) = I 2 / N 2 = I B1 / N 2 (8) The collector current I 3a of the collector current I 3 and the transistor Q 3a of the transistor Q 3 , The following equation (9) is established.

【0078】 I3a=I3 ・(n3 /m3 )=I3 /N3 =I2a/N3 (9) ダイオードD1 がオフで、ダイオードD1 の電流ID1
0とすると、電流I3a a =I4aである。このとき、式
(6) 〜(9) から、トランジスタQ1 のhfe1 は、下記
(10)式で表せる。
I 3a = I 3 · (n 3 / m 3 ) = I 3 / N 3 = I 2a / N 3 (9) The diode D 1 is off and the current I D1 of the diode D 1 =
If 0, the current I 3a a = I 4a . At this time, the expression
From (6) ~ (9), hfe 1 of the transistor Q 1 is represented by the following
It can be expressed by equation (10).

【0079】 IC1/IB1=(N1 ・N4 )/(N2 ・N3 )=hfe1L (10) トランジスタQ1 のhfe1 が低下して、hfe1Lとな
ったときに、以下のようにして、ダイオードD1 がオフ
からオンに切り換わる。
[0079] I C1 / I B1 = (N 1 · N 4) / (N 2 · N 3) = hfe 1L (10) hfe 1 of the transistor Q 1 is reduced, when it becomes a hfe 1L, less Thus, the diode D 1 is switched from off to on.

【0080】ダイオードD1 がオフのとき、ダイオード
1 のカソード電圧は、ほぼ、VZである。hfe1
低下して、hfe1L以下になろうとすると、ベース電流
B1が増加して、トランジスタQ3aのコレクタ電流I3a
が増加しようとする。これにより、トランジスタQ3a
コレクタ電圧が持ち上がり、VZ +VF の電圧以上とな
り、ダイオードD1 がオンとなる。
When the diode D 1 is off, the cathode voltage of the diode D 1 is approximately V Z. When hfe 1 decreases and becomes about hfe 1L or less, the base current I B1 increases and the collector current I 3a of the transistor Q 3a increases.
Will try to increase. As a result, the collector voltage of the transistor Q 3a rises to the voltage of V Z + V F or more, and the diode D 1 is turned on.

【0081】このように、ダイオードD1 がオンとなる
と、電流ID1(ドライブ電流制御電流)がトランジスタ
3aのコレクタから抵抗R1 と抵抗R2 の接続点に流れ
込み、誤差増幅器A1 の非反転入力端子の電圧が上昇す
る。これにより、誤差増幅器A1 の出力に流れ込む電
流,即ち、トランジスタQ3 のベース電流が減少する。
従って、トランジスタQ2aのコレクタ電流I2aが減少
し、これに伴い、トランジスタQ2 のコレクタ電流
2 ,即ち、トランジスタQ1 のベース電流IB1が減少
する。
In this way, when the diode D 1 is turned on, the current I D1 (drive current control current) flows from the collector of the transistor Q 3a to the connection point of the resistors R 1 and R 2 , and the error amplifier A 1 is turned off. The voltage at the inverting input terminal rises. This reduces the current flowing into the output of the error amplifier A 1 , that is, the base current of the transistor Q 3 .
Therefore, the collector current I 2a of the transistor Q 2a is reduced, Accordingly, the collector current I 2 of transistor Q 2, i.e., the base current I B1 of the transistor Q 1 is reduced.

【0082】このようにして、トランジスタQ1 が飽和
領域に入り、hfe1 が hfe1L=(N1 ・N4 )/
(N2 ・N3 )に低下したときに、ダイオードD1 に電
流I D1が流れて、トランジスタQ1 のベース電流IB1
抑制される。
In this way, the transistor Q1Is saturated
Enter the area and hfe1Hfe1L= (N1・ NFour) /
(N2・ N3), The diode D1Electric
Flow I D1Flows, transistor Q1Base current ofB1But
Suppressed.

【0083】図2(B)は、入力電圧Vinとダイオード
1 の電流ID1の関係を示す図である。なお、入力電圧
inは、図2(A)と同じスケールである。図2(B)
に示すように、入力電圧VinがVin0 以下でトランジス
タQ1 が飽和領域に入り、hfe1 がhfe1Lに低下し
たところで、ダイオードD1 に電流ID1が流れ始めてお
り、Vin1 の電圧で、ピーク値に達している。
FIG. 2B shows the relationship between the input voltage V in and the current I D1 of the diode D 1 . Note that the input voltage V in has the same scale as that in FIG. Figure 2 (B)
As shown in, when the input voltage V in is less than V in0 , the transistor Q 1 enters the saturation region, and when hfe 1 drops to hfe 1L , the current I D1 starts to flow in the diode D 1 , and the voltage of V in1 , The peak value has been reached.

【0084】(N1 ・N4 )/(N2 ・N3 )の値は、
トランジスタQ1 のhfe特性に合わせて設定する。例
えば、通常動作時のhfe1 が100〜200程度の場
合、例えば(N1 ・N4 )/(N2 ・N3 )=40程度
に設定して、hfe1 が40に低下したところで、ベー
ス電流IB1の制御回路が動作開始するように設定する。
The value of (N 1 · N 4 ) / (N 2 · N 3 ) is
It is set according to the hfe characteristic of the transistor Q 1 . For example, when hfe 1 in the normal operation is about 100 to 200, for example, (N 1 · N 4 ) / (N 2 · N 3 ) = 40 is set, and when hfe 1 drops to 40, the base The control circuit for the current I B1 is set to start operating.

【0085】図3は、図1の回路における、入力電圧V
inと入力電流Iinの関係の説明図を示す。図3は、負荷
回路の負荷電流が0(無負荷時)のときの、入力電圧V
inと入力電流Iinの関係を示す。
FIG. 3 shows the input voltage V in the circuit of FIG.
in a diagram for explaining the relationship between the input current I in. FIG. 3 shows the input voltage V when the load current of the load circuit is 0 (no load).
The relationship between in and the input current I in is shown.

【0086】図3では、本実施例での入力電流Iinを実
線で示し、図6の従来回路での入力電流Iinを破線で示
している。
[0086] In Figure 3, shows the input current I in of the present embodiment by a solid line shows the input current I in of the conventional circuit of FIG. 6 in broken lines.

【0087】本実施例では、N1 ・N4 の値、及びN2
・N3 の値を大きく設定することができ、これにより、
制御回路の電流I4 +I3aの値を小さくすることができ
る。かつ、ダイオードD1 には、極僅かな値の電流ID1
を流すだけで、誤差増幅器A 1 の出力電圧を大きく変え
て、トランジスタQ3 のコレクタ電流I3 を制御して、
ベース電流IB1を充分抑制できる。
In this embodiment, N1・ NFourValue of N2
・ N3You can set a large value for
Current I of control circuitFour+ I3aThe value of can be reduced
It And the diode D1Has a very small current ID1
Error amplifier A 1Change the output voltage of
And transistor Q3Collector current I3Control
Base current IB1Can be sufficiently suppressed.

【0088】このため、本実施例では、従来回路に比べ
て、ベース電流IB1を充分抑制でき、かつ、ベース電流
B1の制御回路の電流を小さくできる。また、コレクタ
電流IC1が小さい領域においても、充分ベース電流をI
B1抑制でき、hfe1 を従来回路よりも大きくすること
ができる。このため、従来回路に比べて、出力トランジ
スタQ1 が飽和領域にあるときの入力電流Iinを小さく
することができる。
Therefore, in this embodiment, the base current I B1 can be sufficiently suppressed and the base current I B1 of the control circuit can be made smaller than that of the conventional circuit. Even in the region where the collector current I C1 is small, the base current I
B1 can be suppressed and hfe 1 can be made larger than that of the conventional circuit. Therefore, the input current I in when the output transistor Q 1 is in the saturation region can be reduced as compared with the conventional circuit.

【0089】例えば、図6の従来回路の場合、無負荷時
の入力電流Iinのピーク値が数百μAになるのに対し
て、本実施例では、入力電流Iinのピーク値を数十μA
に抑えることができる。
[0089] For example, in the case of the conventional circuit of FIG. 6, whereas the peak value of the input current I in at no load is hundreds .mu.A, in this embodiment, the number of peak values of the input current I in ten μA
Can be suppressed to

【0090】図1の回路での具体例として、通常動作時
でのトランジスタQ1 のhfe1 が100〜200程度
の場合に、m1 =200,n1 =1(N1 =200)、
4=3,n4 =1(N4 =3)、m2 =16,n2
1(N2 =16)、m3 =1,n3 =1(N3 =1)に
設定した例について説明する。この場合、hfe1L
(N1 ・N4 )/(N2 ・N3 )=37.5に設定され
る。
As a concrete example of the circuit of FIG. 1, when hfe 1 of the transistor Q 1 in the normal operation is about 100 to 200, m 1 = 200, n 1 = 1 (N 1 = 200),
m 4 = 3, n 4 = 1 (N 4 = 3), m 2 = 16, n 2 =
An example in which 1 (N 2 = 16) and m 3 = 1 and n 3 = 1 (N 3 = 1) are set will be described. In this case, hfe 1L =
(N 1 · N 4 ) / (N 2 · N 3 ) = 37.5 is set.

【0091】Vinが規定の出力電圧VOC(例えば5V)
よりも大きい通常動作時において、コレクタ電流IC1
5mAの条件で、下記の実測値が得られている。
V in is a specified output voltage V OC (for example, 5 V)
Collector current I C1 =
The following measured values are obtained under the condition of 5 mA.

【0092】IB1=I2 =25μA I2a=1.6μA I3 =I3a=I4a=1.8μA I4 =19μA ID1=0μA トランジスタQ1 のhfe1 =5mA/25μA=20
0 このとき、ダイオードD11はオフである。また、トラン
ジスタQ4aは、飽和状態であり、I4 /I4aの値は、N
4 よりも大きな値となっている。
I B1 = I 2 = 25 μA I 2a = 1.6 μA I 3 = I 3a = I 4a = 1.8 μA I 4 = 19 μA I D1 = 0 μA Transistor Q 1 hfe 1 = 5 mA / 25 μA = 20
0 At this time, the diode D 11 is off. Further, the transistor Q 4a is in a saturated state, and the value of I 4 / I 4a is N.
It is larger than 4 .

【0093】Vinが規定の出力電圧Vout 以下であり、
トランジスタQ1 が飽和領域にあるときにおいて、コレ
クタ電流IC1=5mAの条件で、下記の実測値が得られ
ている。
V in is less than or equal to the specified output voltage V out ,
When the transistor Q 1 is in the saturation region, the following measured value is obtained under the condition of collector current I C1 = 5 mA.

【0094】IB1=I2 =150μA I2a=9μA I3 =10μA I3a=10.1μA I4 =30μA I4a=10μA ID1=0.1μA トランジスタQ1 のhfe1 =5mA/150μA=3
3.3 このように、トランジスタQ1 が飽和領域にあるとき、
トランジスタQ3aからダイオードD1 に電流ID1が流れ
ることにより、ベース電流IB1が抑制される。
[0094] I B1 = I 2 = 150μA I 2a = 9μA I 3 = 10μA I 3a = 10.1μA I 4 = 30μA I 4a = 10μA I D1 = 0.1μA hfe of the transistor Q 1 1 = 5mA / 150μA = 3
3.3 Thus, when the transistor Q 1 is in the saturation region,
The base current I B1 is suppressed by the current I D1 flowing from the transistor Q 3a to the diode D 1 .

【0095】本実施例では、この例のように、図6の従
来回路に比べて、ベース電流IB1の制御回路の電流I4
+I3aの値を小さくすることができる。かつ、ダイオー
ドD 1 には、極僅かな値の電流ID1を流すだけで、ベー
ス電流IB1を充分抑制できる。
In this embodiment, as in this example, the slave shown in FIG.
Compared to the conventional circuit, the base current IB1Control circuit current IFour
+ I3aThe value of can be reduced. And Daio
De D 1Has a very small current ID1Just pour
Current IB1Can be sufficiently suppressed.

【0096】結果として、ベース電流IB1を充分、抑制
することができ、hfe1 の実測値は、理論値(N1
4 )/(N2 ・N3 )=37.5にかなり近い値にす
ることができている。
As a result, the base current I B1 can be suppressed sufficiently, and the measured value of hfe 1 is the theoretical value (N 1 ·
The value can be made quite close to N 4 ) / (N 2 · N 3 ) = 37.5.

【0097】また、コレクタ電流IC1が小さくなった場
合でも、ベース電流IB1を制御する能力が十分あり、無
負荷の場合は、ベース電流IB1を10μA程度に抑制で
き、ベース電流IB1の制御回路の電流I4 +I3aの値は
数μA程度と小さくすることができる。
[0097] Also, even when the collector current I C1 is reduced, there ability to control the base current I B1 is sufficiently, in the case of no load, it is possible to suppress the base current I B1 of about 10 .mu.A, the base current I B1 The value of the current I 4 + I 3a of the control circuit can be reduced to about several μA.

【0098】図4は、本発明の第2実施例の定電圧回路
11A の回路図を示す。図4において、図1と同一構成
部分には、同一符号を付し、適宜説明を省略する。
FIG. 4 is a circuit diagram of the constant voltage circuit 11 A according to the second embodiment of the present invention. 4, the same components as those in FIG. 1 are designated by the same reference numerals, and the description thereof will be appropriately omitted.

【0099】第2実施例では、トランジスタQ2aのエミ
ッタ・接地間に抵抗R4 を設けている点だけが、図1の
第1実施例の回路と異なる。
The second embodiment differs from the circuit of the first embodiment of FIG. 1 only in that a resistor R 4 is provided between the emitter of the transistor Q 2a and the ground.

【0100】図5は、トランジスタQ1 が飽和領域にあ
るときの、電流IC1とhfe1 の関係の説明図を示す。
図5で、破線は第1実施例の場合を示し、実線が第2実
施例の場合を示す。
FIG. 5 is an explanatory view of the relationship between the current I C1 and hfe 1 when the transistor Q 1 is in the saturation region.
In FIG. 5, the broken line shows the case of the first embodiment, and the solid line shows the case of the second embodiment.

【0101】出力トランジスタQ1 のコレクタ電流IC1
が大きくなると、電流IB1,I2 が増加するため、抵抗
4 により、トランジスタQ2aのエミッタ電圧が上が
り、トランジスタQ2aのベース・エミッタ間電圧VBE
圧縮されていく。これにより、実質的な、エミッタ面積
比N2 =m2 /n2 が大きくなり、hfe1L=(N1
4 )/(N2 ・N3 )の値が抑制される。従って、h
fe1 の値は、図5の実線に示すように、ある程度以上
のIC1では、ほぼ一定の値となる。
Collector current I C1 of output transistor Q 1
When increases, the current I B1, I 2 is increased, the resistance R 4, increases the emitter voltage of the transistor Q 2a is, the base-emitter voltage V BE of the transistor Q 2a is gradually compressed. This substantially increases the emitter area ratio N 2 = m 2 / n 2 and hfe 1L = (N 1 ·
The value of N 4 ) / (N 2 · N 3 ) is suppressed. Therefore, h
As shown by the solid line in FIG. 5, the value of fe 1 becomes a substantially constant value when I C1 exceeds a certain level.

【0102】このため、第2実施例では、トランジスタ
1 が飽和領域にあるときに、負荷電流の変化によるダ
イオードD1 の電流変化を小さくできる。これにより、
回路の設計をより容易とすることができる。
Therefore, in the second embodiment, when the transistor Q 1 is in the saturation region, the change in the current of the diode D 1 due to the change in the load current can be reduced. This allows
The circuit design can be made easier.

【0103】[0103]

【発明の効果】上述の如く、請求項1の発明によれば、
出力トランジスタのドライブ電流の制御に要する電流を
小さくでき、かつ、ドライブ電流を充分抑制することが
できるため、従来回路に比べて、出力トランジスタが飽
和領域にあるときの回路の入力電流を小さくすることが
できる。
As described above, according to the invention of claim 1,
Since the current required to control the drive current of the output transistor can be made small and the drive current can be sufficiently suppressed, the input current of the circuit when the output transistor is in the saturation region can be made smaller than that of the conventional circuit. You can

【0104】請求項2の発明によれば、出力トランジス
タが飽和領域にあるときに小さな入力電流でドライブ電
流を抑制できる定電圧回路を、簡単な回路構成で、実現
することができる。
According to the invention of claim 2, a constant voltage circuit capable of suppressing the drive current with a small input current when the output transistor is in the saturation region can be realized with a simple circuit configuration.

【0105】請求項3の発明によれば、出力トランジス
タが飽和領域にあるときの出力トランジスタの電流増幅
率の変化を小さくでき、回路設計をより容易にすること
ができる。
According to the third aspect of the invention, the change in the current amplification factor of the output transistor when the output transistor is in the saturation region can be reduced, and the circuit design can be made easier.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の定電圧回路の回路図であ
る。
FIG. 1 is a circuit diagram of a constant voltage circuit according to a first embodiment of the present invention.

【図2】図1の回路での、入力電圧と出力トランジスタ
のhfe,ダイオード電流の関係の説明図である。
FIG. 2 is an explanatory diagram of a relationship between an input voltage, an hfe of an output transistor, and a diode current in the circuit of FIG.

【図3】図1の回路での、入力電圧と入力電流の関係の
説明図である。
3 is an explanatory diagram of a relationship between an input voltage and an input current in the circuit of FIG.

【図4】本発明の第2実施例の定電圧回路の回路図であ
る。
FIG. 4 is a circuit diagram of a constant voltage circuit according to a second embodiment of the present invention.

【図5】出力トランジスタのコレクタ電流とhfeの関
係の説明図である。
FIG. 5 is an explanatory diagram of a relationship between a collector current of an output transistor and hfe.

【図6】従来の一例の定電圧回路の回路図である。FIG. 6 is a circuit diagram of a conventional constant voltage circuit.

【図7】図6の回路での、入力電圧と出力トランジスタ
のhfe,ダイオード電流の関係の説明図である。
7 is an explanatory diagram of the relationship between the input voltage, the hfe of the output transistor, and the diode current in the circuit of FIG.

【図8】従来回路における、入力電圧と入力電流の関係
の説明図である。
FIG. 8 is an explanatory diagram of a relationship between an input voltage and an input current in a conventional circuit.

【図9】図6の回路での、出力トランジスタのコレクタ
電流とhfe、ダイオード電流の関係の説明図である。
9 is an explanatory diagram of a relationship between a collector current of an output transistor, hfe, and a diode current in the circuit of FIG.

【符号の説明】[Explanation of symbols]

11,11A 定電圧回路 Q1 出力トランジスタ Q1a 第1のトランジスタ Q4 ,Q4a カレントミラー回路 Q2 ,Q2a カレントミラー回路 Q3 第2のトランジスタ Q3a 第3のトランジスタ D1 ダイオード A1 誤差増幅器11, 11 A constant voltage circuit Q 1 output transistor Q 1a first transistor Q 4 , Q 4a current mirror circuit Q 2 , Q 2a current mirror circuit Q 3 second transistor Q 3a third transistor D 1 diode A 1 Error amplifier

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 出力電圧を負荷に供給する出力トランジ
スタと、前記出力電圧と規定電圧との差に応じた出力信
号を生成する誤差増幅器と、前記誤差増幅器の出力信号
に応じて、前記出力トランジスタのベース側ドライブ電
流を供給するドライブ電流供給回路を有する定電圧回路
において、 前記出力トランジスタとベース及びエミッタが共通接続
されており、前記出力トランジスタとのエミッタ面積比
がN1 :1に設定された第1のトランジスタと、 前記第1のトランジスタのコレクタに入力側トランジス
タのコレクタが接続されており、前記入力側トランジス
タと出力側トランジスタのエミッタ面積比がN 4 :1に
設定された第1のカレントミラー回路と、 前記ドライブ電流供給回路内に設けられ、前記誤差増幅
器の出力信号に応じて、前記出力トランジスタのドライ
ブ電流の1/N2 倍のコレクタ電流を生成する第2のト
ランジスタと、 前記第2のトランジスタとベース及びエミッタが共通接
続され、かつ、コレクタが前記第1のカレントミラー回
路の出力側トランジスタのコレクタに接続されており、
前記第2のトランジスタとのエミッタ面積比がN3 :1
に設定された第3のトランジスタと、 前記第1のカレントミラー回路の出力側トランジスタと
前記第3のトランジスタの接続点と前記誤差増幅器の入
力端子との間に接続されており、前記出力トランジスタ
が飽和領域にあるときに、前記誤差増幅器の入力端子に
ドライブ電流制御電流を供給するスイッチ素子とを有す
ることを特徴とする定電圧回路。
1. An output transistor for supplying an output voltage to a load.
Output signal corresponding to the difference between the output voltage and the specified voltage.
Error amplifier for generating a signal and an output signal of the error amplifier
Drive voltage on the base side of the output transistor
Voltage circuit having drive current supply circuit for supplying current
In, the output transistor is commonly connected to the base and the emitter.
And the emitter area ratio with the output transistor
Is N1A first transistor set to: 1 and an input-side transistor connected to the collector of the first transistor.
The input side transistor is connected.
The emitter area ratio of the output transistor to the output transistor is N Four: 1
The set first current mirror circuit and the error amplification circuit provided in the drive current supply circuit.
Of the output transistor according to the output signal of the
1 / N of current2A second transistor that produces double the collector current
The transistor and the second transistor are commonly connected to the base and the emitter.
And the collector is the first current mirror circuit.
Connected to the collector of the output transistor of the path,
The emitter area ratio with the second transistor is N3: 1
And a third transistor set to the output side, and an output side transistor of the first current mirror circuit.
The connection point of the third transistor and the input of the error amplifier
Output transistor connected between the output terminal and
Is in the saturation region, the input terminal of the error amplifier
With a switching element that supplies drive current control current
A constant voltage circuit characterized in that
【請求項2】 前記ドライブ電流供給回路は、 前記出力トランジスタのベース側ドライブ電流を供給す
る出力側トランジスタと入力側トランジスタのエミッタ
面積比がN2 :1に設定された第2のカレントミラー回
路と、 前記第2のカレントミラー回路の入力側トランジスタの
コレクタにコレクタが接続されており、前記誤差増幅器
の出力信号に応じて、前記出力トランジスタのドライブ
電流の1/N2 倍のコレクタ電流を生成する第2のトラ
ンジスタとから構成されることを特徴とする請求項1記
載の定電圧回路。
2. The drive current supply circuit includes a second current mirror circuit in which an emitter side area ratio of an output side transistor for supplying a base side drive current of the output transistor and an input side transistor is set to N 2 : 1. The collector of the input side transistor of the second current mirror circuit is connected to the collector of the second current mirror circuit, and a collector current 1 / N 2 times the drive current of the output transistor is generated according to the output signal of the error amplifier. The constant voltage circuit according to claim 1, wherein the constant voltage circuit comprises a second transistor.
【請求項3】 前記第2のカレントミラー回路の入力側
トランジスタのエミッタと電源端子間に抵抗を設けたこ
とを特徴とする請求項2記載の定電圧回路。
3. The constant voltage circuit according to claim 2, wherein a resistor is provided between the emitter of the input side transistor of the second current mirror circuit and the power supply terminal.
JP6179328A 1994-07-29 1994-07-29 Constant voltage circuit Pending JPH0844441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6179328A JPH0844441A (en) 1994-07-29 1994-07-29 Constant voltage circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6179328A JPH0844441A (en) 1994-07-29 1994-07-29 Constant voltage circuit

Publications (1)

Publication Number Publication Date
JPH0844441A true JPH0844441A (en) 1996-02-16

Family

ID=16063924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6179328A Pending JPH0844441A (en) 1994-07-29 1994-07-29 Constant voltage circuit

Country Status (1)

Country Link
JP (1) JPH0844441A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012791B2 (en) 2003-10-21 2006-03-14 Rohm Co., Ltd. Constant-voltage power supply unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012791B2 (en) 2003-10-21 2006-03-14 Rohm Co., Ltd. Constant-voltage power supply unit

Similar Documents

Publication Publication Date Title
US3962592A (en) Current source circuit arrangement
US4389579A (en) Sample and hold circuit
US4268789A (en) Limiter circuit
US5831473A (en) Reference voltage generating circuit capable of suppressing spurious voltage
JPH04315207A (en) Power supply circuit
US4347531A (en) Circuit converting a pair of differential input signals to single-ended output signals
US5099139A (en) Voltage-current converting circuit having an output switching function
JP2533201B2 (en) AM detection circuit
JPH0844441A (en) Constant voltage circuit
US4366447A (en) Push-pull amplifier circuit
JPS5922245B2 (en) Teiden Atsubias Cairo
US4502016A (en) Final bridge stage for a receiver audio amplifier
US4117391A (en) Current stabilizing circuit
US5877655A (en) Device for limiting the output current of an operational amplifier
JP2647725B2 (en) Voltage comparator
JP2687160B2 (en) Switch circuit
JPH0786895A (en) Output circuit
US6225839B1 (en) Buffer circuit
JP2623954B2 (en) Variable gain amplifier
JPH11136105A (en) Voltage comparator circuit
JPH1051248A (en) Differential amplifier circuit
JPS6182521A (en) Differential type comparator circuit
JP2797620B2 (en) Comparison circuit
JPH11112246A (en) Output circuit
JPH05343933A (en) Voltage-current conversion circuit