JPH0839810A - Substrate for recording head and production thereof - Google Patents

Substrate for recording head and production thereof

Info

Publication number
JPH0839810A
JPH0839810A JP17995994A JP17995994A JPH0839810A JP H0839810 A JPH0839810 A JP H0839810A JP 17995994 A JP17995994 A JP 17995994A JP 17995994 A JP17995994 A JP 17995994A JP H0839810 A JPH0839810 A JP H0839810A
Authority
JP
Japan
Prior art keywords
insulating film
film
deposited
recording head
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17995994A
Other languages
Japanese (ja)
Inventor
Seiji Kamei
誠司 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17995994A priority Critical patent/JPH0839810A/en
Publication of JPH0839810A publication Critical patent/JPH0839810A/en
Pending legal-status Critical Current

Links

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

PURPOSE:To constitute a substrate for a recording head having a heating part high in heat conducting efficiency by forming a plurality of electrothermal conversion elements on the insulating film embedded in a semiconductor substrate and forming electrothermal conversion drive elements in the semiconductor substrate. CONSTITUTION:A layer composed of an Al material is deposited on a first conductive film 209 being a heating resistor layer composed of TaN in a specific thickness by a sputtering method to form a second conductive film 210. Continuously, Al and TaN are patterned to form electrothermal conversion elements and other wiring simultaneously. Next, an insulating film 213 composed of a P-Si film with predetermined thickness is deposited by a P-CVD method and an insulating film 214 composed of a PSG film with the specific thickness is further deposited by a atmospheric pressure CVD method. Next, the insulating film 214 on a heat accumulation layer 206 is etched by patterning to form aperture parts and, thereafter, a protective film 215 composed of Ta is deposited. The aperture parts 216 are operated as heating parts.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電気熱変換素子、並び
に電気熱変換駆動素子を基板上に形成した記録ヘッド用
基体、及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrothermal conversion element, a recording head substrate having an electrothermal conversion driving element formed on a substrate, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】図4は、従来型の電気熱変換素子を形成
している部分を示す断面図であるが、以下、同図に基い
て該変換素子の概要を説明する。
2. Description of the Related Art FIG. 4 is a cross-sectional view showing a portion forming a conventional electrothermal converting element. An outline of the converting element will be described below with reference to the same figure.

【0003】N型エピタキシャル領域401を形成後、
駆動素子402を内部に形成し、絶縁膜403を堆積す
る。その後パターニングを行い駆動素子402上の絶縁
膜403を除去し絶縁膜404を堆積する。パターニン
グにより駆動素子402と電気的に接続するための開孔
部を設け、第1電極405用の金属材料を堆積させ、パ
ターニング工程により第1電極405を形成する。
After forming the N type epitaxial region 401,
The driving element 402 is formed inside, and the insulating film 403 is deposited. After that, patterning is performed to remove the insulating film 403 on the driving element 402 and deposit an insulating film 404. An opening for electrically connecting to the driving element 402 is provided by patterning, a metal material for the first electrode 405 is deposited, and the first electrode 405 is formed by a patterning process.

【0004】次に蓄熱層406を厚く堆積させ、パター
ニングにより、第1電極405上に開孔部407を形成
する。次いで発熱抵抗層408及び配線電極409とな
るべき金属材料を堆積させ、パターニングにより配線電
極409を形成し、引続きパターニングを行い発熱抵抗
層408を形成する。
Next, the heat storage layer 406 is thickly deposited and patterned to form an opening 407 on the first electrode 405. Next, a metal material to be the heating resistance layer 408 and the wiring electrode 409 is deposited, the wiring electrode 409 is formed by patterning, and then patterning is performed to form the heating resistance layer 408.

【0005】その後、保護膜410、及び411を連続
して堆積し、パターニングにより必要部分以外の保護膜
411を除去する。このようにして電気熱変換素子が形
成され、更に発熱部412が形成される。
After that, protective films 410 and 411 are successively deposited, and the protective film 411 other than the necessary portions is removed by patterning. In this way, the electrothermal converting element is formed, and the heat generating portion 412 is further formed.

【0006】[0006]

【発明が解決しようとする課題】然しながら、上記従来
例においては、蓄熱層406が第1電極405と配線電
極409との層間絶縁膜をも兼ねているので、膜厚を大
きくする必要があることから蓄熱・放熱に長時間を要す
るという欠点があった。また、蓄熱層406に第1電極
405と配線電極409を電気的に接続させる開孔部4
07を形成する際、蓄熱層406の膜厚が大きいため、
パターニング時にエッチングマスクとして用いるレジス
トを厚くする必要があり、微細な開孔部の形成が困難で
あり、金属配線の信頼性を低下させると同時に、蓄熱層
406自身の有する内部応力により金属配線が断線する
という不都合が発生し、歩留りが著しく低下するという
問題がある。
However, in the above-mentioned conventional example, since the heat storage layer 406 also serves as an interlayer insulating film between the first electrode 405 and the wiring electrode 409, it is necessary to increase the film thickness. Therefore, there is a drawback that it takes a long time to store and radiate heat. Further, the hole portion 4 for electrically connecting the first electrode 405 and the wiring electrode 409 to the heat storage layer 406.
When forming 07, since the film thickness of the heat storage layer 406 is large,
It is necessary to thicken the resist used as an etching mask at the time of patterning, it is difficult to form fine openings, and the reliability of the metal wiring is reduced, and at the same time, the metal wiring is disconnected due to the internal stress of the heat storage layer 406 itself. However, there is a problem in that the yield is significantly reduced.

【0007】加えて、発熱抵抗層408と保護膜410
及び411により形成される発熱部412において、保
護膜410の厚さが大きいため熱伝導効率が悪いという
欠点があった。
In addition, the heating resistance layer 408 and the protective film 410
In the heat generating portion 412 formed by 411 and 411, the heat conduction efficiency is poor because the thickness of the protective film 410 is large.

【0008】本発明は、上記の諸問題点を解消し、熱伝
導効率の高い蓄熱層を形成し、同時に高集積化に対応す
る配線の形成を可能とする、熱伝導効率の高い発熱部を
形成することのできる記録ヘッド用基体、及びその製造
方法の提供を目的とする。
The present invention solves the above-mentioned problems and forms a heat storage layer having a high heat conduction efficiency, and at the same time, enables formation of a wiring corresponding to a high degree of integration. An object of the present invention is to provide a recording head substrate that can be formed and a manufacturing method thereof.

【0009】[0009]

【課題を解決するための手段】上記の目的は、以下に示
す本発明によって達成される。即ち本発明は、複数の電
気熱変換素子を絶縁膜上に形成し、前記各電気熱変換素
子を駆動する各電気熱変換駆動素子を半導体基板内に形
成する記録ヘッド用基体において、前記絶縁膜が、前記
半導体基板に埋込まれて成ることを特徴とする、記録ヘ
ッド用基体を開示するものである。
The above object can be achieved by the present invention described below. That is, the present invention provides a recording head substrate in which a plurality of electrothermal conversion elements are formed on an insulating film, and the electrothermal conversion driving elements for driving the electrothermal conversion elements are formed in a semiconductor substrate. The present invention discloses a recording head substrate, which is embedded in the semiconductor substrate.

【0010】また本発明は、複数の電気熱変換素子を絶
縁膜上に形成し、前記各電気熱変換素子を駆動する各電
気熱変換駆動素子を半導体基板内に形成する記録ヘッド
用基体の製造方法において、前記絶縁膜が前記半導体基
板に埋込まれて成ることを特徴とする、記録ヘッド用基
体の製造方法をも開示するものである。
Further, according to the present invention, a plurality of electrothermal conversion elements are formed on an insulating film, and each electrothermal conversion driving element for driving each electrothermal conversion element is formed in a semiconductor substrate. Also disclosed is a method for manufacturing a recording head substrate, characterized in that the insulating film is embedded in the semiconductor substrate.

【0011】本発明は、上記した技術課題に鑑みなされ
たものであり、熱伝導効率の高い蓄熱層を形成すると同
時に、高集積化に対応する配線の形成を可能とする、熱
伝導効率の高い発熱部を形成することのできる記録ヘッ
ド用基体、及びその製造方法を提供するものであって、
特に絶縁膜と導電膜を組合わせて蓄熱層及び発熱層を形
成する方法において、(1)半導体基体に開孔部を設け
て第1の絶縁膜を埋込む第1の工程と、(2)第2の絶
縁膜を前記第1の絶縁膜及び半導体基体上に堆積し、パ
ターニングにより前記第1の絶縁膜上に第2の開孔部を
形成する第2の工程と、(3)前記第1の絶縁膜、及び
第2の絶縁膜上に第1導電膜、及び第2導電膜を形成し
て、パターニングにより前記第2の開孔部内の一部又は
全部から前記第2の導電膜を除去する第3の工程と、
(4)前記第1の導電膜、第2の導電膜、及び第2の開
孔部に、第3の絶縁膜と第4の絶縁膜を堆積させ、パタ
ーニングにより前記第2の開孔部内の一部又は全部から
前記第4の絶縁膜を除去する第4の工程と、(5)前記
第3の絶縁膜、及び第4の絶縁膜上に保護膜を形成し、
パターニングにより前記保護膜の一部を除去する第5の
工程と、より成る構成を有する。
The present invention has been made in view of the above technical problems, and at the same time as forming a heat storage layer having a high heat conduction efficiency, it is possible to form a wiring corresponding to a high degree of integration and a high heat conduction efficiency. Provided is a recording head substrate capable of forming a heat generating portion, and a manufacturing method thereof.
In particular, in a method of forming a heat storage layer and a heat generation layer by combining an insulating film and a conductive film, (1) a first step of providing an opening portion in a semiconductor substrate and burying a first insulating film; and (2) A second step of depositing a second insulating film on the first insulating film and the semiconductor substrate, and forming a second opening on the first insulating film by patterning; and (3) the third step. Forming a first conductive film and a second conductive film on the first insulating film and the second insulating film, and patterning the second conductive film from a part or the whole of the second opening. A third step of removing,
(4) A third insulating film and a fourth insulating film are deposited on the first conductive film, the second conductive film, and the second opening, and the second insulating film is patterned by patterning the third insulating film and the fourth insulating film. A fourth step of removing the fourth insulating film from a part or the whole, and (5) forming a protective film on the third insulating film and the fourth insulating film,
And a fifth step of removing a part of the protective film by patterning.

【0012】上記のように、本発明においては、蓄熱層
を半導体基体中に形成するので、蓄熱、放熱のための熱
伝導効率を大幅に改善することができる。また、本発明
においては、層間絶縁膜厚を薄く形成することができる
ので、微細なスルーホールの開孔ができ、微細な金属配
線の形成が可能となると同時に、層間絶縁膜自身の有す
る内部応力を低減するので、ストレスマイグレーション
による金属配線の断線を防止することができ、信頼性の
高い金属配線の形成が可能となる。更に、発熱部の保護
膜の厚さを薄くするので、発熱抵抗体による熱伝導効率
を大幅に改善することができる。
As described above, in the present invention, since the heat storage layer is formed in the semiconductor substrate, the heat transfer efficiency for heat storage and heat dissipation can be greatly improved. Further, in the present invention, since the interlayer insulating film can be formed thinly, fine through holes can be formed, and fine metal wiring can be formed. Therefore, it is possible to prevent disconnection of the metal wiring due to stress migration, and it is possible to form a highly reliable metal wiring. Furthermore, since the thickness of the protective film of the heat generating portion is reduced, the heat conduction efficiency of the heat generating resistor can be greatly improved.

【0013】[0013]

【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明するが、本発明がこれらによって何ら限定される
ものではない。
Embodiments of the present invention will now be described in detail with reference to the drawings, but the present invention is not limited thereto.

【0014】実施例1 本発明による好適な実施態様の第1は、半導体基体に第
1の開孔部を設け、該第1の開孔部内に第1の絶縁体を
埋込み、前記半導体基体上に第2の絶縁膜を堆積させた
後、パターニングにより前記第1の絶縁体上にのみ第2
の開孔部を形成し、該第2の開孔部に第1及び第2導電
材を連続して堆積させ、前記第2の開孔部の一部又は全
部から前記第2の導電材のみを除去し、更に前記第2の
開孔部を含む前記半導体基体全体に第3及び第4の絶縁
膜を堆積させ、前記第2の開孔部内の前記第4の絶縁膜
のみをパターニングにより除去して、第3の開孔部を形
成し、その後、前記第3の開孔部を含む前記半導体基体
全体に第3の導電膜を堆積させて、電気熱変換素子を形
成するものである。
Example 1 A first preferred embodiment according to the present invention is to provide a semiconductor substrate with a first opening, and embed a first insulator in the first opening to form a first insulator on the semiconductor substrate. After depositing a second insulating film on the first insulating film, patterning is performed to form a second insulating film only on the first insulating film.
Of the second conductive material is continuously deposited on the second conductive material, and only the second conductive material is formed from a part or all of the second conductive material. And further depositing third and fourth insulating films on the entire semiconductor substrate including the second opening, and removing only the fourth insulating film in the second opening by patterning. Then, the third opening is formed, and then the third conductive film is deposited on the entire semiconductor substrate including the third opening to form the electrothermal conversion element.

【0015】図1は、本発明の特徴を最もよく示す図面
であり、同図において、101は半導体基体、102及
び102aは絶縁膜、103は感光剤、104は開孔
部、105は絶縁膜、106は層間絶縁膜、107は開
孔部、108は第1導電膜、109は前記108の第1
導電膜で覆われた開孔部、110は第2導電膜、111
は絶縁膜、112は前記111の絶縁膜で覆われた開孔
部、113は絶縁膜、114は前記113の絶縁膜の開
孔部、115は保護膜、116は前記115の保護膜で
覆われた開孔部を表わす。
FIG. 1 is a drawing which shows the features of the present invention best. In FIG. 1, 101 is a semiconductor substrate, 102 and 102a are insulating films, 103 is a photosensitizer, 104 is a hole portion, and 105 is an insulating film. , 106 is an interlayer insulating film, 107 is an opening, 108 is a first conductive film, and 109 is the first of 108.
An opening covered with a conductive film, 110 is a second conductive film, 111
Is an insulating film, 112 is an opening covered with the insulating film of 111, 113 is an insulating film, 114 is an opening of the insulating film of 113, 115 is a protective film, and 116 is a protective film of 115. Represents an open hole.

【0016】以下、図1に示すプロセスフローについて
順を追って説明する。先ず、半導体基体101上に絶縁
膜102及び102aを堆積させ、フォトリソグラフィ
工程によりパターニングを行い、所望の部分の感光剤1
03及び前記絶縁膜102及び102aを除去する。
The process flow shown in FIG. 1 will be described below step by step. First, the insulating films 102 and 102a are deposited on the semiconductor substrate 101, patterning is performed by a photolithography process, and a desired portion of the photosensitive agent 1 is formed.
03 and the insulating films 102 and 102a are removed.

【0017】本発明においては、半導体基体101は、
N型エピタキシャル成長層を形成しており、また絶縁膜
102には、LP−CVD法によるSiN膜を200n
m厚さに堆積させ、102aは、熱酸化膜を50nm厚
さに形成している(図1(a)参照)。
In the present invention, the semiconductor substrate 101 is
An N-type epitaxial growth layer is formed, and the insulating film 102 is a SiN film formed by LP-CVD with a thickness of 200 n.
The thermal oxidation film 102a has a thickness of 50 nm (see FIG. 1A).

【0018】引き続きフォトリソグラフィ工程によりド
ライエッチ法を用い、前記感光剤103、絶縁膜102
をマスクとして、前記半導体基体101に深さ1.0〜
3.0μm、幅10〜50μm□の開孔部104を形成
する。該開孔部104を形成した後、前記感光剤103
を除去する。次に前記開孔部(104)内に絶縁膜10
5を埋込む。
Subsequently, a photolithography process is performed by using a dry etching method to form the photosensitizer 103 and the insulating film 102.
As a mask, the semiconductor substrate 101 has a depth of 1.0 to
An opening 104 having a width of 3.0 μm and a width of 10 to 50 μm is formed. After forming the opening 104, the photosensitizer 103 is formed.
Is removed. Next, the insulating film 10 is formed in the opening (104).
Embed 5

【0019】本実施例においては、前記開孔部104の
寸法を、深さ1.5μm、幅20μm□とし、前記の絶
縁膜105を熱酸化(パイロジェニック)法により、厚
さ2μmの熱酸化膜を形成して前記開孔部を埋込んでい
る。この熱酸化が終了した後、マスクとして使用した前
記絶縁膜102を除去する(図1(b)参照)。
In this embodiment, the dimensions of the opening 104 are 1.5 μm in depth and 20 μm in width, and the insulating film 105 is thermally oxidized to a thickness of 2 μm by a thermal oxidation (pyrogenic) method. A film is formed to fill the opening. After the thermal oxidation is completed, the insulating film 102 used as the mask is removed (see FIG. 1B).

【0020】ここで、前記絶縁膜102はSiN膜を使
用しているので、除去に際しては熱リン酸を用いた。ま
た、図1(b)においては、開孔部に埋込んだ絶縁膜の
部分は一個であるが、必要に応じて複数個を配列するこ
とができる。ここで形成した絶縁膜105は蓄熱層とし
て使用される。
Since the insulating film 102 is a SiN film, hot phosphoric acid is used for removal. In addition, in FIG. 1B, the number of the insulating film embedded in the opening is one, but a plurality of the insulating films can be arranged if necessary. The insulating film 105 formed here is used as a heat storage layer.

【0021】次に、前記絶縁膜105を埋込んだ構造を
有する前記半導体基体101上に層間絶縁膜106を堆
積する。その後、フォトリソグラフィ工程によりパター
ニングを行い、開孔部107を形成する。該層間絶縁膜
106は、常圧CVD法によりPSG膜を700nm厚
さに堆積させているが、この他にもNSG膜、BPSG
膜、P−CVD法によるP−SiN膜、P−SiO膜、
P−SiON膜、及び前記各種の絶縁膜を、厚さ100
〜1000nmの範囲で複合して堆積させることができ
る。
Next, an interlayer insulating film 106 is deposited on the semiconductor substrate 101 having a structure in which the insulating film 105 is buried. Then, patterning is performed by a photolithography process to form the opening 107. As the interlayer insulating film 106, a PSG film is deposited to a thickness of 700 nm by an atmospheric pressure CVD method, but in addition to this, an NSG film and a BPSG film are also deposited.
Film, P-SiN film by P-CVD method, P-SiO film,
The P-SiON film and the various insulating films described above are formed to a thickness of 100.
It can be compositely deposited in the range of up to 1000 nm.

【0022】これらの膜を、パターニングして開孔部1
07を設ける場合は、前記絶縁膜106上に開孔するも
のである(図1(c)参照)。
The openings 1 are formed by patterning these films.
In the case where 07 is provided, a hole is formed on the insulating film 106 (see FIG. 1C).

【0023】次に、パターニングされた前記層間絶縁膜
106上、及び開孔部107上に、第1導電膜108を
堆積させる。該第1導電膜108には、スパッタリング
法により100nm厚さのTaNを堆積している。この
TaNは発熱抵抗体として用いられる(図1(d)参
照)。
Next, a first conductive film 108 is deposited on the patterned interlayer insulating film 106 and the opening 107. TaN having a thickness of 100 nm is deposited on the first conductive film 108 by a sputtering method. This TaN is used as a heating resistor (see FIG. 1D).

【0024】引き続き、第2導電膜110を前記第1導
電膜108上に堆積させ、パターニングにより、開孔部
109内の前記第2導電膜110を除去する。該第2導
電膜110はスパッタリング法により、Al−Cuを5
50nm厚さに堆積させているが、必要な抵抗値を持た
せるため、膜厚は増減させることができ、更に膜質とし
てPureAl、Al−Si、Al−Si−Cu、Al
−Cu−Ti等を用いることができる(図1(e)参
照)。その後、再びパターニングを行い不要な部分の第
1導電膜108も除去する。
Subsequently, the second conductive film 110 is deposited on the first conductive film 108, and the second conductive film 110 in the opening 109 is removed by patterning. The second conductive film 110 is made of Al—Cu 5 by a sputtering method.
Although it is deposited to have a thickness of 50 nm, the film thickness can be increased or decreased in order to have a necessary resistance value, and further, the film quality is PureAl, Al-Si, Al-Si-Cu, Al.
-Cu-Ti or the like can be used (see FIG. 1 (e)). After that, patterning is performed again to remove unnecessary portions of the first conductive film 108.

【0025】次に前記開孔部109、及びパターニング
された第2導電膜110上に絶縁膜111を堆積させ
る。本例においてはP−CVD法により、P−SiN膜
を200nm厚さに堆積させているが、P−SiO膜、
P−SiON膜を、必要とする膜厚だけ堆積させること
ができる。ここで前記開孔部109は開孔部112のよ
うな状態になる(図1(f)参照)。引き続いて、前記
絶縁膜111上に別異の絶縁膜113を堆積させる。
Next, an insulating film 111 is deposited on the opening 109 and the patterned second conductive film 110. In this example, the P-SiN film is deposited to a thickness of 200 nm by the P-CVD method.
The P-SiON film can be deposited to the required film thickness. Here, the hole 109 becomes like the hole 112 (see FIG. 1F). Subsequently, another insulating film 113 is deposited on the insulating film 111.

【0026】本例においては、常圧CVD法によるPS
G膜を、800nm厚さに堆積しているが、NSG、B
PSG、及びこれらの膜を組み合わせて使用することが
できる。この後、パターニングにより前記開孔部112
内を覆っている前記絶縁膜113をエッチングし、開孔
部114を形成する(図1(g)参照)。
In this example, PS by atmospheric pressure CVD method is used.
G film is deposited to a thickness of 800 nm, but NSG, B
PSG and these membranes can be used in combination. Then, the opening 112 is formed by patterning.
The insulating film 113 covering the inside is etched to form an opening 114 (see FIG. 1G).

【0027】次に、該開孔部114、及び前記絶縁膜1
13上に、保護膜115を堆積させる。該保護膜115
は、スパッタリング法によりTaを200nm厚さに堆
積している。116は前記保護膜115で覆われた開孔
部であり、発熱部となるものである(図1(h)参
照)。
Next, the opening 114 and the insulating film 1
A protective film 115 is deposited on 13. The protective film 115
Has Ta deposited to a thickness of 200 nm by a sputtering method. Reference numeral 116 denotes an opening covered with the protective film 115, which serves as a heat generating portion (see FIG. 1 (h)).

【0028】本実施例においては、以上のようにして電
気熱変換素子を形成している。上記の如く電気熱変換素
子の蓄熱層(絶縁膜105)を半導体基板101内に埋
込むことにより熱伝導効率が大幅に改善されるので、蓄
熱・放熱のサイクルを短縮することができる。また、発
熱抵抗体(第2導電膜108:TaN)上の絶縁膜11
1(SiN膜)の厚さも薄くしているので、ここでも熱
伝導効率が改善されており、前記の蓄熱層105と組合
わせることにより、相乗的に熱伝導の大幅な高効率化を
達成をすることができる。
In this embodiment, the electrothermal conversion element is formed as described above. By embedding the heat storage layer (insulating film 105) of the electrothermal conversion element in the semiconductor substrate 101 as described above, the heat conduction efficiency is significantly improved, so that the heat storage / heat radiation cycle can be shortened. In addition, the insulating film 11 on the heating resistor (second conductive film 108: TaN)
Since the thickness of 1 (SiN film) is also thin, the heat conduction efficiency is improved also here, and by combining it with the heat storage layer 105, a synergistically high efficiency of heat conduction can be achieved. can do.

【0029】更に、層間絶縁膜106を薄くすることが
できることにより、金属配線を形成する際のパターニン
グ時に、レジスト等も薄く塗布することが可能となり、
高解像化による微細な金属配線の形成も可能となる。更
に層間絶縁膜106自身の有する内部応力を低減するの
で、金属配線の断線(ストレスマイグレーション)も抑
制することもでき、信頼性の高い金属配線の形成が可能
となる。
Further, since the interlayer insulating film 106 can be thinned, it becomes possible to apply a thin layer of resist etc. at the time of patterning when forming the metal wiring.
It is also possible to form fine metal wiring by increasing the resolution. Further, since the internal stress of the interlayer insulating film 106 itself is reduced, disconnection (stress migration) of the metal wiring can be suppressed, and the metal wiring with high reliability can be formed.

【0030】実施例2 本発明における第2実施態様としては、半導体基体に第
1の開孔部を設け、該第1の開孔部内に第1の絶縁体を
埋込み、前記半導体基体上に第2の絶縁膜を堆積させた
後、パターニングにより前記第1の絶縁体上にのみ、複
数個の第2の開孔部を形成して、前記第2の開孔部に第
1及び第2導電材を連続して堆積させ、前記第2の開孔
部の一部又は全部から前記第2の導電材のみを除去し、
更に前記第2の開孔部を含む前記半導体基体全体に、第
3及び第4の絶縁膜を堆積させ、前記第2の開孔部内の
前記第4の絶縁膜のみをパターニングにより除去し、第
3の開孔部を形成して、その後前記第3の開孔部を含む
前記半導体基体全体に第3の導電膜を堆積させ、電気熱
変換素子を形成するものである。
Embodiment 2 As a second embodiment of the present invention, a semiconductor substrate is provided with a first opening portion, a first insulator is embedded in the first opening portion, and a first opening portion is formed on the semiconductor substrate. After depositing the second insulating film, a plurality of second openings are formed only on the first insulator by patterning, and the first and second conductive portions are formed in the second openings. Material is continuously deposited, and only the second conductive material is removed from a part or all of the second opening portion,
Further, third and fourth insulating films are deposited on the entire semiconductor substrate including the second opening, and only the fourth insulating film in the second opening is removed by patterning. 3 holes are formed, and then a third conductive film is deposited on the entire semiconductor substrate including the third holes to form an electrothermal conversion element.

【0031】図2は、本発明による第2の実施例の特徴
を最もよく示す図面であり、同図において、201は半
導体基体、202及び203は絶縁膜、204は感光
剤、205は開孔部、206は絶縁膜、207は層間絶
縁膜、208は開孔部、209は第1導電膜、210は
第2導電膜、211は前記第2導電膜210で覆われた
段差部、212は前記第2導電膜210を除去した開孔
部、213は前記第2導電膜210を覆う絶縁膜、21
4は全体を覆う絶縁膜、215は保護膜、216は前記
絶縁膜214を除去し、その上に前記保護膜215で覆
われた開孔部を表わす。
FIG. 2 is a drawing best showing the features of the second embodiment according to the present invention. In FIG. 2, 201 is a semiconductor substrate, 202 and 203 are insulating films, 204 is a photosensitizer, and 205 is an opening. , 206 is an insulating film, 207 is an interlayer insulating film, 208 is an opening, 209 is a first conductive film, 210 is a second conductive film, 211 is a stepped portion covered with the second conductive film 210, and 212 is An opening 213 from which the second conductive film 210 is removed is an insulating film that covers the second conductive film 210.
Reference numeral 4 denotes an insulating film which covers the entire surface, 215 a protective film, and 216 denotes an opening which is formed by removing the insulating film 214 and covered with the protective film 215.

【0032】以下、図2に示すプロセスフローについて
順を追って説明する。先ず、半導体基体201上に絶縁
膜202、及び203を堆積させ、パターニングを行い
所望の部分の感光剤204、並びに絶縁膜202、及び
203を除去して、開孔部205を形成する。本例にお
いては半導体基体201は、N型エピタキシャル成長層
を形成しており、絶縁膜202には熱酸化膜を50nm
厚さに形成し、絶縁膜203はLP−CVD法によるS
iN膜であり、厚さ200nm程度に堆積させている
(図2(a)参照)。
The process flow shown in FIG. 2 will be described below step by step. First, the insulating films 202 and 203 are deposited on the semiconductor substrate 201, and patterning is performed to remove a desired portion of the photosensitive agent 204 and the insulating films 202 and 203 to form the opening 205. In this example, the semiconductor substrate 201 forms an N-type epitaxial growth layer, and the insulating film 202 is a thermal oxide film of 50 nm.
The insulating film 203 is formed to a thickness of S by the LP-CVD method.
The iN film is deposited to a thickness of about 200 nm (see FIG. 2A).

【0033】引き続き、フォトリソグラフィ工程により
ドライエッチ法を用い、前記感光剤204、及び絶縁膜
203をマスクとして、前記半導体基体201に深さ
1.0〜3.0μm、縦10〜50μm、横500〜2
000μmの開孔部205を形成する。この開孔部を形
成した後に前記感光剤204を除去する。
Subsequently, a dry etching method is used in a photolithography process, with the photosensitive agent 204 and the insulating film 203 as a mask, in the semiconductor substrate 201, a depth of 1.0 to 3.0 μm, a length of 10 to 50 μm, and a width of 500. ~ 2
An opening 205 having a diameter of 000 μm is formed. After forming this opening, the photosensitive agent 204 is removed.

【0034】次に前記開孔部(205)内に絶縁膜20
6を形成する。本実施例においては開孔部の寸法を、深
さ1.5μm、縦20μm、横1500μmとし、前記
の絶縁膜206を、熱酸化法により厚さ2μmの熱酸化
膜を形成して、前記開孔部を埋込んでいる。この熱酸化
が終了した後、マスクとして使用した前記絶縁膜203
を除去する(図2(b)参照)。本実施例においては、
前記絶縁膜203はSiN膜を用いており、除去に際し
ては熱リン酸を使用した。ここで形成した絶縁膜206
は、蓄熱層として使用されるため、必要に応じ複数段を
形成することができる。
Next, the insulating film 20 is formed in the opening (205).
6 is formed. In this embodiment, the dimensions of the openings are 1.5 μm in depth, 20 μm in length and 1500 μm in width, and the insulating film 206 is formed into a thermal oxide film having a thickness of 2 μm by the thermal oxidation method. The hole is embedded. After completion of this thermal oxidation, the insulating film 203 used as a mask
Are removed (see FIG. 2B). In this embodiment,
The insulating film 203 is a SiN film, and hot phosphoric acid was used for removal. Insulating film 206 formed here
Since it is used as a heat storage layer, a plurality of stages can be formed if necessary.

【0035】次に、前記絶縁膜206を埋込んだ構造を
有する前記半導体基体201上に、層間絶縁膜207を
堆積する。その後、パターニングを行い開孔部208を
形成する(図2(c)参照)。本例においては前記層間
絶縁膜207は、常圧CVD法によりPSG膜を700
nm厚さに堆積させているが、この他にも、NSG膜、
BPSG膜、P−CVD法によるP−SiN膜、P−S
iO膜、P−SiON膜、及び前記各種の絶縁膜を、厚
さ100〜1000nmの範囲により複合して堆積させ
ることができる。次に、パターニングされた前記層間絶
縁膜207上、及び前記開孔部208上に第1導電膜2
09、及び第2導電膜210を連続して堆積させる(図
2(d)参照)。ここで前記第1導電膜209には、ス
パッタリング法により100nm厚さのTaNを堆積し
ており、このTaNは発熱抵抗体として用いられる。続
く第2導電膜210には、スパッタリング法によるAl
系材料を550nm厚さに堆積させている。また、前記
層間絶縁膜207と第2導電膜210とにより段差部2
11が形成される。
Next, an interlayer insulating film 207 is deposited on the semiconductor substrate 201 having a structure in which the insulating film 206 is buried. After that, patterning is performed to form the opening 208 (see FIG. 2C). In this example, the interlayer insulating film 207 is formed of a PSG film of 700 by atmospheric pressure CVD method.
It is deposited to a thickness of nm, but in addition to this, NSG film,
BPSG film, P-SiN film by P-CVD method, PS
The iO film, the P-SiON film, and the various insulating films described above can be compositely deposited in a thickness range of 100 to 1000 nm. Next, the first conductive film 2 is formed on the patterned interlayer insulating film 207 and the opening 208.
09 and the second conductive film 210 are continuously deposited (see FIG. 2D). Here, TaN having a thickness of 100 nm is deposited on the first conductive film 209 by a sputtering method, and this TaN is used as a heating resistor. The second conductive film 210 that follows is formed by sputtering Al.
The system material is deposited to a thickness of 550 nm. The step portion 2 is formed by the interlayer insulating film 207 and the second conductive film 210.
11 is formed.

【0036】次にパターニングにより、前記第2導電膜
210の少なくても一部分を、前記段差部211に沿っ
て除去する。引続きパターニングを行い、個々の発熱抵
抗体の複数個を形成するため、前記第1導電膜209を
除去する(図2(e)参照)。このパターニングにより
開孔部212が形成される。
Next, by patterning, at least a part of the second conductive film 210 is removed along the step portion 211. Continuing patterning is performed to remove the first conductive film 209 to form a plurality of individual heating resistors (see FIG. 2E). The opening portion 212 is formed by this patterning.

【0037】次に前記開孔部212、及びパターニング
された第1導電膜209、第2導電膜210上に絶縁膜
213を堆積させる。本例においてはP−CVD法によ
り、P−SiN膜を200nm厚さに堆積させている
が、この他にP−SiO膜、P−SiON膜等を、必要
とする膜厚だけ堆積させることができる。
Next, an insulating film 213 is deposited on the opening 212 and the patterned first conductive film 209 and second conductive film 210. In this example, the P-SiN film is deposited to a thickness of 200 nm by the P-CVD method, but in addition to this, a P-SiO film, a P-SiON film, or the like may be deposited to a required film thickness. it can.

【0038】引続いて、前記絶縁膜213上に、別異の
絶縁膜214を堆積させる(図2(f)参照)。該絶縁
膜214には常圧CVD法によるPSG膜を用い、その
厚さを800nmとしているが、この他にNSG膜、B
PSG膜、及びこれらの膜を組合わせて使用することが
できる。
Subsequently, another insulating film 214 is deposited on the insulating film 213 (see FIG. 2F). The insulating film 214 is a PSG film formed by a normal pressure CVD method and has a thickness of 800 nm.
PSG membranes, and combinations of these membranes can be used.

【0039】この後、パターニングにより前記開孔部2
12内を覆っている前記絶縁膜214を、エッチングし
て、開孔部216を形成する。その後、全体に保護膜2
15を堆積させ開孔部216が形成され発熱部となる
(図2(g)参照)。ここで前記保護膜215は、スパ
ッタリング法によりTaを200nm厚さに堆積してい
る。
Thereafter, the opening 2 is formed by patterning.
The insulating film 214 covering the inside of 12 is etched to form an opening 216. After that, the entire protective film 2
15 is deposited to form a hole 216, which serves as a heat generating portion (see FIG. 2G). Here, as the protective film 215, Ta is deposited to a thickness of 200 nm by a sputtering method.

【0040】本実施例においては、以上のようにして電
気熱変換素子を形成している。上記の如く電気熱変換素
子の蓄熱層(絶縁膜206)を、半導体基体201に広
く埋込むことにより、熱伝導効率が大幅に改善されるの
で、蓄熱・放熱のサイクルを短縮することができる。ま
た、発熱抵抗体(第1導電膜209:TaN)上の絶縁
膜213(SiN膜)の厚さも薄くしているので、ここ
でも熱伝導効率が改善されており、前記の蓄熱層(絶縁
膜206)と組合わせることにより、相乗的に熱伝導の
大幅な高効率化を達成をすることができる。
In this embodiment, the electrothermal conversion element is formed as described above. Since the heat storage layer (insulating film 206) of the electrothermal conversion element is widely embedded in the semiconductor substrate 201 as described above, the heat transfer efficiency is significantly improved, and thus the heat storage / heat radiation cycle can be shortened. Further, since the thickness of the insulating film 213 (SiN film) on the heating resistor (first conductive film 209: TaN) is also thin, the heat conduction efficiency is improved also here, and the heat storage layer (insulating film) is improved. 206), it is possible to achieve a synergistically high efficiency of heat conduction.

【0041】更に、層間絶縁膜207の膜厚を薄くでき
ることにより、金属配線を形成する際のパターニング時
に、レジスト等も薄く塗布することが可能となり、高解
像化による微細な金属配線の形成も可能になる。更に、
層間絶縁膜207自身の有する内部応力を低減するの
で、ストレスマイグレーションによる金属配線の断線を
抑制することもでき、信頼性の高い金属配線の形成が可
能となる。
Further, since the film thickness of the interlayer insulating film 207 can be made thin, it becomes possible to apply a thin layer of resist or the like at the time of patterning when forming metal wiring, and also to form fine metal wiring by high resolution. It will be possible. Furthermore,
Since the internal stress of the interlayer insulating film 207 itself is reduced, disconnection of the metal wiring due to stress migration can be suppressed, and highly reliable metal wiring can be formed.

【0042】次に、図2及び3に基いて、本実施例に係
る電気熱変換駆動素子の製造工程について説明する。P
型シリコン基板1(不純物濃度1×1012〜1×1016
cm-3)の表面に、800nm厚さの熱酸化膜を形成し
た後、各セルのN型コレクタ埋込み領域2を形成する部
分の熱酸化膜を、フォトリソグラフィ工程により除去し
た。
Next, the manufacturing process of the electrothermal conversion driving element according to this embodiment will be described with reference to FIGS. P
Type silicon substrate 1 (impurity concentration 1 × 10 12 to 1 × 10 16
After forming a 800 nm-thick thermal oxide film on the surface of (cm −3 ), the thermal oxide film of the portion forming the N-type collector buried region 2 of each cell was removed by a photolithography process.

【0043】熱酸化膜を形成した後、N型不純物(例え
ばP、As等)をイオン注入し、熱拡散により不純物濃
度1×1018cm-3以上のN型コレクタ埋込み領域2
を、厚さ2〜6μm形成し、シート抵抗が80Ω/□以
下の低抵抗にした。続いて、P型アイソレーション埋込
み領域3を形成する領域の熱酸化膜を除去し100nm
厚さの熱酸化膜を形成した後、P型不純物(例えばB
等)をイオン注入し、熱拡散により、不純物濃度1×1
15〜1×1017cm-3以上のP型アイソレーション埋
込み領域3を形成した。
After forming the thermal oxide film, N-type impurities (for example, P, As, etc.) are ion-implanted, and the N-type collector buried region 2 having an impurity concentration of 1 × 10 18 cm -3 or more is formed by thermal diffusion.
Was formed to a thickness of 2 to 6 μm, and the sheet resistance was set to a low resistance of 80 Ω / □ or less. Then, the thermal oxide film in the region where the P-type isolation buried region 3 is formed is removed to 100 nm.
After forming a thermal oxide film having a thickness, P-type impurities (for example, B
Etc.) is ion-implanted and the impurity concentration is 1 × 1 by thermal diffusion.
A P-type isolation buried region 3 having a size of 0 15 to 1 × 10 17 cm −3 or more was formed.

【0044】次に、全面の熱酸化膜を除去した後、N型
エピタキシャル領域4(不純物濃度1×1013〜1×1
15cm-3)を、厚さ5〜20μm程度エピタキシャル
成長させた。
Next, after removing the thermal oxide film on the entire surface, the N-type epitaxial region 4 (impurity concentration 1 × 10 13 to 1 × 1) is formed.
0 15 cm −3 ) was epitaxially grown to a thickness of about 5 to 20 μm.

【0045】次に、N型エピタキシャル領域4の表面
に、厚さ100nm程度の熱酸化膜を形成し、フォトリ
ソグラフィ工程によりレジストパターニングを行い、P
型アイソレーション領域6を形成する部分にのみ、P型
不純物をイオン注入した。レジスト除去後、熱拡散によ
ってP型アイソレーション埋込み領域3に届くように、
P型アイソレーション領域6(不純物濃度1×1018
1×1020cm-3程度)を、厚さ10μm程度形成し
た。
Next, a thermal oxide film with a thickness of about 100 nm is formed on the surface of the N-type epitaxial region 4, resist patterning is performed by a photolithography process, and P
P-type impurities were ion-implanted only in the portion forming the type isolation region 6. After removing the resist, the thermal diffusion should reach the P-type isolation buried region 3,
P-type isolation region 6 (impurity concentration 1 × 10 18 to
1 × 10 20 cm −3 ) was formed to a thickness of about 10 μm.

【0046】次に、フォトリソグラフィ工程によりパタ
ーニングを行い、N型コレクタ領域7を形成する部分の
み、熱酸化膜を除去した後、再び熱酸化膜を厚さ20〜
35nm程度形成し、Pイオンを注入し、この後の熱拡
散によりN+ コレクタ埋込み領域2に届き、且つ、シー
ト抵抗が10Ω/□以下の低抵抗となるように、N型コ
レクタ領域7(不純物濃度1×1018〜1×1020cm
-3程度)を形成した。この場合、コレクタ領域7の厚さ
は約10μmとした。
Next, patterning is performed by a photolithography process to remove the thermal oxide film only in the portion where the N-type collector region 7 is to be formed.
It is formed to have a thickness of about 35 nm, P ions are implanted, and thermal diffusion after that reaches the N + collector buried region 2 and the sheet resistance becomes a low resistance of 10 Ω / □ or less. Concentration 1 × 10 18 to 1 × 10 20 cm
-3 degree) formed. In this case, the collector region 7 has a thickness of about 10 μm.

【0047】次に、LP−CVD法により、SiN膜を
厚さ200nm程堆積させ、レジストを塗布し、パター
ニングを行い、蓄熱層(絶縁膜)206を形成する領域
のSiN膜を除去する。引続き、ドライエッチ法によ
り、蓄熱層(絶縁膜)206を形成する領域のN型エピ
タキシャル領域4をエッチングする。レジスト除去後、
熱酸化を行い2μmの熱酸化膜を堆積させ、蓄熱層(絶
縁膜)206を形成した後SiN膜を除去する。
Next, a SiN film is deposited to a thickness of about 200 nm by the LP-CVD method, a resist is applied, and patterning is performed to remove the SiN film in the region where the heat storage layer (insulating film) 206 is formed. Subsequently, the N-type epitaxial region 4 in the region where the heat storage layer (insulating film) 206 is formed is etched by the dry etching method. After removing the resist
Thermal oxidation is performed to deposit a thermal oxide film of 2 μm, a heat storage layer (insulating film) 206 is formed, and then the SiN film is removed.

【0048】次に、厚さ50nm程度の熱酸化膜を形成
し、レジストパターニングを行い、低濃度P型ベース領
域5を形成する部分にのみP型不純物をイオン注入し
た。レジスト除去後、熱拡散によって低濃度ベース領域
5(P型ベース領域、不純物濃度1×1014〜1×10
17cm-3程度)を、厚さ5〜10μm程形成した。この
P型ベース領域5はP型シリコン基板1上に、N+ コレ
クタ埋込み領域2、及びP型アイソレーション埋込み領
域3を形成した後、酸化膜を除去し、その後5×1014
〜5×1017cm-3程度の低濃度P型エピタキシャル層
(不図示)を3〜10μm程成長させることもできる。
Next, a thermal oxide film having a thickness of about 50 nm was formed, resist patterning was performed, and P-type impurities were ion-implanted only in the portion where the low-concentration P-type base region 5 was formed. After removing the resist, the low-concentration base region 5 (P-type base region, impurity concentration 1 × 10 14 to 1 × 10 4) is formed by thermal diffusion.
About 17 cm -3 ) was formed to a thickness of about 5 to 10 μm. The P-type base region 5 is formed by forming the N + collector buried region 2 and the P-type isolation buried region 3 on the P-type silicon substrate 1, then removing the oxide film, and thereafter 5 × 10 14 is formed.
It is also possible to grow a low-concentration P-type epitaxial layer (not shown) of about 5 × 10 17 cm −3 by about 3 to 10 μm.

【0049】また、前記したようにP型エピタキシャル
層を用いると、上記P型アイソレーション埋込み領域
3、及びP型アイソレーション領域6が不要な構造とす
ることも可能であり、P型アイソレーション埋込領域
3、及びP型アイソレーション領域6、低濃度ベース領
域5を形成するためのフォトリソ工程、及び高温の不純
物拡散工程を削除・省略することもできる。
Further, when the P-type epitaxial layer is used as described above, it is possible to make the structure in which the P-type isolation buried region 3 and the P-type isolation region 6 are unnecessary, and the P-type isolation buried region is used. The photolithography process for forming the buried region 3, the P-type isolation region 6, and the low-concentration base region 5, and the high temperature impurity diffusion process can be deleted or omitted.

【0050】次に、レジストパターニングを行い、高濃
度P型ベース領域8、及び高濃度P型アイソレーション
領域9を形成する部分にのみ、P型不純物の注入を行っ
た。レジストを除去した後、再度レジストパターニング
を行い、高濃度N型エミッタ領域10、及び高濃度N型
コレクタ領域11を形成するために、N型不純物を注入
する。レジストを除去した後、熱拡散によって、高濃度
P型ベース領域8、高濃度P型アイソレーション領域
9、高濃度N型エミッタ領域10、及び高濃度N型コレ
クタ領域11を同時に形成した。尚、これら領域(8〜
11)の厚さは、それぞれ1.0μm以下、不純物濃度
は1×1018〜1×1020cm-3程度とした。
Next, resist patterning was performed, and P-type impurities were implanted only in the portions where the high-concentration P-type base region 8 and the high-concentration P-type isolation region 9 were formed. After removing the resist, resist patterning is performed again, and N-type impurities are implanted to form the high-concentration N-type emitter region 10 and the high-concentration N-type collector region 11. After removing the resist, the high-concentration P-type base region 8, the high-concentration P-type isolation region 9, the high-concentration N-type emitter region 10 and the high-concentration N-type collector region 11 were simultaneously formed by thermal diffusion. In addition, these areas (8 ~
The thickness of 11) is 1.0 μm or less, and the impurity concentration is about 1 × 10 18 to 1 × 10 20 cm −3 .

【0051】更に、一部電極の接続箇所の熱酸化膜を除
去した後、Al等を全面堆積し、一部電極領域以外のA
l等を除去した。そして常圧CVD法により、層間膜2
07となるPSG膜を全面に0.6〜2.0μm程度形
成した。この層間膜には、P−CVD法によるSiO、
SiON、SiN膜を用いることもできる。
Further, after removing the thermal oxide film at the connection part of the partial electrodes, Al or the like is deposited on the entire surface, and A except the partial electrode region is formed.
1 and the like were removed. Then, the interlayer film 2 is formed by the atmospheric pressure CVD method.
A PSG film of No. 07 was formed on the entire surface to a thickness of about 0.6 to 2.0 μm. SiO 2 by P-CVD method,
SiON or SiN films can also be used.

【0052】次に、電気的接続をとるためにエミッタ領
域、及びベース・コレクタ領域の上部にあたる層間膜2
07の一部をパターニングにより開口し、スルーホール
を形成する。次に、第1導電膜209である発熱抵抗層
としてのTaNを、層間膜207上と電気的接続を取る
ためにエミッタ領域、及びベース・コレクタ領域の上部
にあたるエミッタ電極13、及びコレクタ・べース共通
電極12上とに、スルーホールを通して、厚さ100n
m程度堆積した。
Next, the interlayer film 2 corresponding to the upper portions of the emitter region and the base / collector region for electrical connection.
A part of 07 is opened by patterning to form a through hole. Next, TaN as the heat generation resistance layer which is the first conductive film 209 is formed in order to establish electrical connection with the interlayer film 207, the emitter region, the emitter electrode 13 above the base / collector region, and the collector / base. Through a through hole on the common electrode 12 and a thickness of 100n
About m was deposited.

【0053】次に、第1導電膜209の上に、第2導電
膜210を堆積する。ここで第2導電膜は、スパッタ法
によるAl材料からなる層を、約500nm厚さに堆積
させた。引き続きAl、及びTaN(第1導電膜20
9)をパターニングし、電気熱変換素子とその他配線と
を同時に形成した。
Next, the second conductive film 210 is deposited on the first conductive film 209. Here, as the second conductive film, a layer made of an Al material by a sputtering method was deposited to a thickness of about 500 nm. Subsequently, Al and TaN (first conductive film 20)
9) was patterned to simultaneously form the electrothermal conversion element and other wiring.

【0054】次に、P−CVD法等により絶縁膜213
を堆積する。本例においては、P−SiN膜を200n
m厚さに堆積させている。更に、常圧CVD法等により
絶縁膜214を堆積する。本例においてはPSG膜を、
800nm厚さに堆積している。
Next, the insulating film 213 is formed by the P-CVD method or the like.
Is deposited. In this example, the P-SiN film is formed to a thickness of 200 n.
It is deposited to a thickness of m. Further, the insulating film 214 is deposited by the atmospheric pressure CVD method or the like. In this example, the PSG film is
It is deposited to a thickness of 800 nm.

【0055】次に、パターニングにより、蓄熱層(絶縁
膜)206上にある絶縁膜214(PSG膜)をエッチ
ングして開孔部を形成する。本例においては開孔部の底
面のみ、絶縁膜213(P−SiN膜)が露出してい
る。最後に、保護膜215として、Taを厚さ200n
m程度堆積した。ここで、開孔部216が発熱部として
動作する。
Next, by patterning, the insulating film 214 (PSG film) on the heat storage layer (insulating film) 206 is etched to form an opening. In this example, the insulating film 213 (P-SiN film) is exposed only on the bottom surface of the opening. Finally, as the protective film 215, Ta is formed to a thickness of 200 n.
About m was deposited. Here, the opening portion 216 operates as a heat generating portion.

【0056】また図5に、本発明を実施した電気熱変換
駆動素子と、従来品とを記録ヘッドに組込み、実際にイ
ンクを発泡させた場合の電圧の変化の比較を示す。本発
明によるサンプルにおいて、明らかにインク発泡電圧が
30%程度低くなることが判る。
FIG. 5 shows a comparison of changes in voltage when the electrothermal conversion driving element according to the present invention and a conventional product are incorporated in a recording head and ink is actually foamed. It can be seen that the ink foaming voltage is obviously reduced by about 30% in the sample according to the present invention.

【0057】[0057]

【発明の効果】上記のように、本発明においては、蓄熱
層を半導体基体中に埋込み、形成することにより、蓄熱
・放熱のための熱伝導効率を大幅に改善することができ
る。また、発熱部の保護膜の厚さを薄くすることによ
り、発熱抵抗体における熱伝導効率を大幅に改善するこ
とができる。更に、蓄熱層と層間絶縁膜とを独立して形
成することにより、層間絶縁膜厚を薄くすることが可能
となり、微細なスルーホールの開孔ができるので、微細
な金属配線の形成が可能となる。
As described above, in the present invention, by embedding and forming the heat storage layer in the semiconductor substrate, the heat conduction efficiency for heat storage / heat dissipation can be greatly improved. Further, by reducing the thickness of the protective film of the heat generating portion, the heat conduction efficiency in the heat generating resistor can be significantly improved. Furthermore, by independently forming the heat storage layer and the interlayer insulating film, the interlayer insulating film can be thinned and fine through holes can be formed, so that fine metal wiring can be formed. Become.

【0058】更には、層間絶縁膜厚を薄くすることがで
きるので、層間絶縁膜自身の有する内部応力を低減する
ため、ストレスマイグレーションによる金属配線の断線
を防止することができ、信頼性の高い金属配線の形成が
可能になる等々、本発明は顕著な効果を奏する。
Furthermore, since the interlayer insulating film can be thinned, the internal stress of the interlayer insulating film itself can be reduced, so that disconnection of the metal wiring due to stress migration can be prevented and a highly reliable metal can be obtained. The present invention has remarkable effects such as the possibility of forming wiring.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1における電気熱変換素子の模式断面図
によるプロセスフロー説明図。
FIG. 1 is an explanatory view of a process flow according to a schematic cross-sectional view of an electrothermal conversion element in Example 1.

【図2】実施例2における電気熱変換素子の模式断面図
によるプロセスフロー説明図。
FIG. 2 is a process flow explanatory diagram according to a schematic cross-sectional view of an electrothermal conversion element in Example 2.

【図3】本発明により電気熱変換素子を形成した記録ヘ
ッド用基体の模式断面図。
FIG. 3 is a schematic cross-sectional view of a recording head substrate on which an electrothermal conversion element is formed according to the present invention.

【図4】従来法により形成された電気熱変換素子の模式
断面図。
FIG. 4 is a schematic cross-sectional view of an electrothermal conversion element formed by a conventional method.

【図5】本発明による記録ヘッドと従来法による記録ヘ
ッドとのインク発泡電圧の比較を示すグラフ。(但し、
Aは従来例に基づいて電気熱変換素子の発熱部上の絶縁
膜厚のみを変更したサンプルのインク発泡電圧の変化を
示し、また、Bは本発明に従い蓄熱層を半導体基体内に
埋込み、且つ、電気熱変換素子の発熱部上の絶縁膜厚を
変更したサンプルのインク発泡電圧の変化を示す。)
FIG. 5 is a graph showing a comparison of ink bubbling voltage between the recording head according to the present invention and the recording head according to the conventional method. (However,
A shows the change of the ink bubbling voltage of the sample in which only the insulating film thickness on the heating portion of the electrothermal conversion element was changed based on the conventional example, and B shows the heat storage layer embedded in the semiconductor substrate according to the present invention, and FIG. 5 shows changes in the ink bubbling voltage of samples in which the insulating film thickness on the heat generating portion of the electrothermal conversion element was changed. )

【符号の説明】[Explanation of symbols]

1 P型シリコン基板 2 N+ コレクタ埋込領域 3 P型アイソレーション埋込領域 4 N型エピタキシャル領域 5 P型ベース領域 6 P型アイソレーション領域 7 N型コレクタ領域 8 高濃度ベース領域 9 高濃度P型アイソレーション領域 10 高濃度N型エミッタ領域 11 高濃度N型コレクタ領域 12 コレクタべース共通電極 13 エミッタ電極 14 アイソレーション電極 101,201 半導体基体 102,102a,105,111,113,202,
203,206,213,214,403,304
絶縁膜 103,204 感光剤 104,107,109,112,114,116,2
05,208,212,216,407 開孔部 106,207 層間絶縁膜 108,209 第1導電膜 110,210 第2導電膜 115,215,410,411 保護膜 211 段差部 401 N型エピタキシャル領域 402 駆動用素子 405 第1電極 406 蓄熱層 408 発熱抵抗層 409 配線電極 412 発熱部
1 P-type silicon substrate 2 N + collector burying region 3 P-type isolation burying region 4 N-type epitaxial region 5 P-type base region 6 P-type isolation region 7 N-type collector region 8 High-concentration base region 9 High-concentration P Type isolation region 10 high concentration N type emitter region 11 high concentration N type collector region 12 collector base common electrode 13 emitter electrode 14 isolation electrode 101, 201 semiconductor substrate 102, 102a, 105, 111, 113, 202,
203, 206, 213, 214, 403, 304
Insulating film 103,204 Photosensitizer 104,107,109,112,114,116,2
05, 208, 212, 216, 407 Opening part 106, 207 Interlayer insulating film 108, 209 First conductive film 110, 210 Second conductive film 115, 215, 410, 411 Protective film 211 Step part 401 N-type epitaxial region 402 Driving element 405 First electrode 406 Heat storage layer 408 Heat generation resistance layer 409 Wiring electrode 412 Heat generating part

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 複数の電気熱変換素子を絶縁膜上に形成
し、前記各電気熱変換素子を駆動する各電気熱変換駆動
素子を半導体基板内に形成する記録ヘッド用基体におい
て、前記絶縁膜が、前記半導体基板に埋込まれて成るこ
とを特徴とする、記録ヘッド用基体。
1. A recording head substrate in which a plurality of electrothermal conversion elements are formed on an insulating film, and the electrothermal conversion driving elements for driving the electrothermal conversion elements are formed in a semiconductor substrate. A recording head substrate, wherein the substrate is embedded in the semiconductor substrate.
【請求項2】 前記絶縁膜が、前記半導体基板の開孔部
に埋込まれて成ることを特徴とする、請求項1記載の記
録ヘッド用基体。
2. The recording head substrate according to claim 1, wherein the insulating film is embedded in an opening of the semiconductor substrate.
【請求項3】 前記絶縁膜を、前記電気熱変換素子の蓄
熱及び放熱のための領域として動作させることを特徴と
する、請求項1記載の記録ヘッド用基体。
3. The recording head substrate according to claim 1, wherein the insulating film operates as a region for storing heat and radiating heat of the electrothermal conversion element.
【請求項4】 前記絶縁膜を、一個以上有することを特
徴とする、請求項3記載の記録ヘッド用基体。
4. The recording head substrate according to claim 3, comprising one or more of the insulating films.
【請求項5】 前記電気熱変換素子を、前記半導体基体
上に積層された層間絶縁膜の開口部に形成して成ること
を特徴とする、請求項1記載の記録ヘッド用基体。
5. The recording head substrate according to claim 1, wherein the electrothermal converting element is formed in an opening of an interlayer insulating film laminated on the semiconductor substrate.
【請求項6】 前記電気熱変換素子上に、2種類の絶縁
膜を堆積して成ることを特徴とする、請求項5記載の記
録ヘッド用基体。
6. The recording head substrate according to claim 5, wherein two types of insulating films are deposited on the electrothermal conversion element.
【請求項7】 前記2種類の絶縁膜の厚さが、それぞれ
異なることを特徴とする、請求項6記載の記録ヘッド用
基体。
7. The recording head substrate according to claim 6, wherein the two types of insulating films have different thicknesses.
【請求項8】 前記開孔部に堆積した前記2種類の絶縁
膜の内、一種類のみを除去して開孔部を形成して成るこ
とを特徴とする、請求項6記載の記録ヘッド用基体。
8. The recording head according to claim 6, wherein only one of the two types of insulating films deposited in the opening is removed to form the opening. Substrate.
【請求項9】 複数の電気熱変換素子を絶縁膜上に形成
し、前記各電気熱変換素子を駆動する各電気熱変換駆動
素子を半導体基板内に形成する記録ヘッド用基体の製造
方法において、前記絶縁膜が前記半導体基板に埋込まれ
て成ることを特徴とする、記録ヘッド用基体の製造方
法。
9. A method of manufacturing a recording head substrate, comprising: forming a plurality of electrothermal conversion elements on an insulating film; and forming each electrothermal conversion driving element for driving each electrothermal conversion element in a semiconductor substrate. A method of manufacturing a recording head substrate, wherein the insulating film is embedded in the semiconductor substrate.
【請求項10】 前記絶縁膜が、前記半導体基板の開孔
部に埋込まれて成ることを特徴とする、請求項9記載の
記録ヘッド用基体の製造方法。
10. The method of manufacturing a recording head substrate according to claim 9, wherein the insulating film is embedded in an opening of the semiconductor substrate.
【請求項11】 前記絶縁膜を、前記電気熱変換素子の
蓄熱及び放熱のための領域として動作させることを特徴
とする、請求項9記載の記録ヘッド用基体の製造方法。
11. The method of manufacturing a recording head substrate according to claim 9, wherein the insulating film is operated as a region for storing heat and radiating heat of the electrothermal conversion element.
【請求項12】 前記絶縁膜を、一個以上有することを
特徴とする、請求項11記載の記録ヘッド用基体の製造
方法。
12. The method of manufacturing a recording head substrate according to claim 11, wherein the insulating film has one or more insulating films.
【請求項13】 前記電気熱変換素子を、前記半導体基
体上に積層された層間絶縁膜の開口部に形成して成るこ
とを特徴とする、請求項9記載の記録ヘッド用基体の製
造方法。
13. The method for manufacturing a recording head substrate according to claim 9, wherein the electrothermal conversion element is formed in an opening of an interlayer insulating film laminated on the semiconductor substrate.
【請求項14】 前記電気熱変換素子上に、2種類の絶
縁膜を堆積して成ることを特徴とする、請求項13記載
の記録ヘッド用基体の製造方法。
14. The method of manufacturing a recording head substrate according to claim 13, wherein two types of insulating films are deposited on the electrothermal conversion element.
【請求項15】 前記2種類の絶縁膜の厚さが、それぞ
れ異なることを特徴とする、請求項14記載の記録ヘッ
ド用基体の製造方法。
15. The method of manufacturing a recording head substrate according to claim 14, wherein the two types of insulating films have different thicknesses.
【請求項16】 前記開孔部に堆積した前記2種類の絶
縁膜の内、一種類のみを除去して開孔部を形成して成る
ことを特徴とする、請求項14記載の記録ヘッド用基体
の製造方法。
16. The recording head according to claim 14, wherein only one of the two types of insulating films deposited in the opening is removed to form the opening. Substrate manufacturing method.
JP17995994A 1994-08-01 1994-08-01 Substrate for recording head and production thereof Pending JPH0839810A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17995994A JPH0839810A (en) 1994-08-01 1994-08-01 Substrate for recording head and production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17995994A JPH0839810A (en) 1994-08-01 1994-08-01 Substrate for recording head and production thereof

Publications (1)

Publication Number Publication Date
JPH0839810A true JPH0839810A (en) 1996-02-13

Family

ID=16074964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17995994A Pending JPH0839810A (en) 1994-08-01 1994-08-01 Substrate for recording head and production thereof

Country Status (1)

Country Link
JP (1) JPH0839810A (en)

Similar Documents

Publication Publication Date Title
US5084402A (en) Method of fabricating a semiconductor substrate, and semiconductor device, having thick oxide films and groove isolation
JPS6318673A (en) Manufacture of semiconductor device
GB2157079A (en) Electrode arrangement for semiconductor devices
JP3108447B2 (en) Semiconductor device and manufacturing method thereof
JPH07142498A (en) Semiconductor device and fabrication thereof
JPH0839810A (en) Substrate for recording head and production thereof
JPH06204167A (en) Manufacture of semiconductor device
JPH0510827B2 (en)
JP2000252422A (en) Semiconductor device and its manufacture
JPH07273288A (en) Manufacture of semiconductor device
JP2611443B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPS62154784A (en) Semiconductor device
JPH0872246A (en) Substrate for recording head, and its manufacture
JP2822382B2 (en) Semiconductor device and manufacturing method thereof
JP2855981B2 (en) Method for manufacturing semiconductor device
EP0332658B1 (en) Enhanced density modified isoplanar process
JP2596848B2 (en) Method for manufacturing semiconductor device
JP2867537B2 (en) Method for manufacturing semiconductor integrated circuit device
JPS6120141B2 (en)
JP2765059B2 (en) Method for manufacturing semiconductor device
JP2614519B2 (en) Method of manufacturing semiconductor integrated circuit incorporating MIS capacitance element
JP2723539B2 (en) Master slice type semiconductor device
JPH07263554A (en) Semiconductor device and production process thereof
JP2556155B2 (en) Method for manufacturing semiconductor device
JP2745946B2 (en) Method for manufacturing semiconductor integrated circuit