JPH0837353A - Printed board and printed board designing device - Google Patents

Printed board and printed board designing device

Info

Publication number
JPH0837353A
JPH0837353A JP6173048A JP17304894A JPH0837353A JP H0837353 A JPH0837353 A JP H0837353A JP 6173048 A JP6173048 A JP 6173048A JP 17304894 A JP17304894 A JP 17304894A JP H0837353 A JPH0837353 A JP H0837353A
Authority
JP
Japan
Prior art keywords
wiring
printed board
probe
circuit
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6173048A
Other languages
Japanese (ja)
Other versions
JP3040665B2 (en
Inventor
Takashi Ogawa
剛史 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP6173048A priority Critical patent/JP3040665B2/en
Publication of JPH0837353A publication Critical patent/JPH0837353A/en
Application granted granted Critical
Publication of JP3040665B2 publication Critical patent/JP3040665B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Abstract

PURPOSE:To provide a printed board for realizing high density mounting and to provide a printed board designing device realizing a design of the printed board. CONSTITUTION:A part of a wiring via is constituted of a substance allowing electric contact of a probe of an in-circuit tester because of a large non-covering region of a solder resist. Then, in addition to the wiring via, a combined wiring test - via allowing electric contact of the probe of the in-circuit because of a large non-covering region of the solder resist is resistered in a library 10. Further, it is so constituted that the constitution to design the printed board by using the wiring via is adopted, besides a means 13 to specify a probe point to be allotted on a circuit net owned by the printed board designed by priority of parts pins regarding the wiring via to become the probe point and a means 14 for changing the wiring via to be included by the specified probe point into a wiring test - via are provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、回路部品を実装するプ
リント板と、プリント板を設計するプリント板設計装置
とに関し、特に、高密度実装を実現するとともに、効率
的なプリント板設計を実現可能にするプリント板と、そ
のプリント板の設計を実現するプリント板設計装置とに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board on which circuit parts are mounted and a printed circuit board designing apparatus for designing the printed circuit board. In particular, high density mounting and efficient printed circuit board design are realized. The present invention relates to a printed circuit board that enables the printed circuit board and a printed circuit board design device that realizes the design of the printed circuit board.

【0002】プリント板は、製造されると、インサーキ
ットテスタでもって、過剰半田上がりや半田ボール等に
よる製造障害が発生していないかがチェックされること
になる。このようなチェックを可能にするために、プリ
ント板の各回路ネットに、インサーキットテスタのプロ
ーブの接触点となるプローブポイントを設ける必要があ
るが、このプローブポイントは、高密度実装を妨害し、
製造障害をもたらす原因となる。これから、このプロー
ブポイントを工夫して、一層の高密度実装を実現し、製
造障害の低減を実現していく必要がある。
When a printed circuit board is manufactured, it is checked by an in-circuit tester whether a manufacturing failure due to excessive solder rise or solder balls has occurred. In order to enable such a check, it is necessary to provide a probe point, which is a contact point of the probe of the in-circuit tester, on each circuit net of the printed board, but this probe point interferes with high-density mounting,
This will cause manufacturing failures. From now on, it is necessary to devise this probe point to realize higher density mounting and reduce manufacturing troubles.

【0003】[0003]

【従来の技術】インサーキットテスタのプローブポイン
トは、基本的には、1回路ネットに1ポイント必要であ
り、プローブとプリント板との確実な接触を実現するた
めに、治具の精度や、プローブ同士の干渉や、搭載部品
の形状等を考慮して設定される必要がある。そして、こ
のプローブポイントは、部品搭載工程での製造障害や、
腐食によるパターンの絶縁等、プリント板の信頼性を低
下させる要因になってはならないことが要求される。
2. Description of the Related Art Basically, one probe point for an in-circuit tester is required for each circuit net, and in order to realize reliable contact between the probe and the printed board, the accuracy of the jig and the probe It is necessary to set in consideration of mutual interference and shapes of mounted parts. And this probe point is a manufacturing obstacle in the component mounting process,
It is required not to be a factor that deteriorates the reliability of the printed board, such as pattern insulation due to corrosion.

【0004】従来のプリント板では、部品ピンをインサ
ーキットテスタのプローブポイントとして使用できない
場合には、テスト用パッドをプローブポイントとして用
意する構成を採っていた。
In the conventional printed board, when the component pins cannot be used as the probe points of the in-circuit tester, the test pads are prepared as the probe points.

【0005】すなわち、プリント板を設計するCADシ
ステムは、プリント板の基本設計が終了すると、オペレ
ータと対話することで、プローブポイントのない回路ネ
ットを探し出して、その回路ネットにテスト用パットを
仮想部品として接続することで、プリント板にインサー
キットテスタのプローブポイントを配設するという構成
を採っていたのである。
That is, in a CAD system for designing a printed circuit board, when the basic design of the printed circuit board is completed, the CAD system interacts with the operator to find a circuit net having no probe points, and a virtual test pad is attached to the circuit net. The connection point is that the probe points of the in-circuit tester are arranged on the printed board.

【0006】このようにして、従来のプリント板は、図
8(a)に示すような断面構造を持つテスト用パッド
を、図8(b)に示すように、プローブポイントのない
回路ネットに割り付けるように構成している。ここで、
図中の二重丸は、プリント板の表面と裏面とを電気接続
するメッキされたスルーホールの配線ビアである。
In this way, in the conventional printed board, the test pad having the sectional structure shown in FIG. 8A is allocated to the circuit net having no probe point as shown in FIG. 8B. Is configured as follows. here,
Double circles in the drawing are wiring vias of plated through holes that electrically connect the front surface and the back surface of the printed board.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、テスト
用パッドを設けると、プリント板の高密度実装を実現で
きないという問題点がある。
However, when the test pad is provided, there is a problem that high-density mounting of the printed board cannot be realized.

【0008】そして、テスト用パッドは、部品ピンとの
間に配線が必要であるとともに、比較的大きな面積が必
要であることから、その配置・配線に多大な時間が要求
されるとともに、その配置・配線のために部品配置の変
更が多発し、これにより、論理設計と実装設計の繰り返
し作業が増加するという問題点がある。
Since the test pad requires wiring between the component pins and a relatively large area, a large amount of time is required for its placement and wiring, as well as its placement and wiring. There is a problem that the layout of components frequently changes due to wiring, which increases the number of repetitive tasks of logic design and mounting design.

【0009】そして、論理的な機能がなく、実際に搭載
されない仮想部品のテスト用パッドを定義することは、
図面の表現やCADシステムの処理が複雑になる等の問
題点もある。
Defining a test pad for a virtual component that has no logical function and is not actually mounted is as follows.
There is also a problem that the representation of the drawing and the processing of the CAD system become complicated.

【0010】本発明はかかる事情に鑑みてなされたもの
であって、高密度実装を実現するとともに、効率的なプ
リント板設計を実現可能にする新たなプリント板の提供
と、そのプリント板の設計を実現する新たなプリント板
設計装置の提供を目的とする。
The present invention has been made in view of the above circumstances, and provides a new printed board that realizes high-density mounting and enables efficient printed board design, and the design of the printed board. It is an object of the present invention to provide a new printed circuit board designing device that realizes the above.

【0011】[0011]

【課題を解決するための手段】図1に本発明のプリント
板設計装置の原理構成を図示する。図中、1は本発明を
具備するプリント板設計装置であって、オペレータと対
話しつつ、プリント板を設計するもの、2はプリント板
設計装置1の備える端末であって、オペータとの対話手
段となるものである。
FIG. 1 shows the principle configuration of a printed board designing apparatus according to the present invention. In the figure, reference numeral 1 is a printed circuit board designing apparatus equipped with the present invention for designing a printed circuit board while interacting with an operator, and 2 is a terminal provided in the printed circuit board designing apparatus 1 for interacting with an operator. It will be.

【0012】このプリント板設計装置1は、プリント板
の実装対象部品を管理するライブラリ10と、オペレー
タと対話しつつプリント板の基本設計を実行してプリン
ト板設計情報を作成する基本設計手段11と、基本設計
手段11の作成したプリント板設計情報を変更する設計
情報変更手段12とを備える。
The printed circuit board designing apparatus 1 includes a library 10 for managing parts to be mounted on the printed circuit board, and a basic design means 11 for executing a basic design of the printed circuit board while interacting with an operator to create printed circuit board design information. , And design information changing means 12 for changing the printed board design information created by the basic design means 11.

【0013】ライブラリ10は、インサーキットテスタ
のプローブが電気的に接触不可能な配線専用の図2
(a)に示すような配線ビアに加えて、ソルダーレジス
トの非被覆領域が大きいことで、インサーキットテスタ
のプローブが電気的に接触可能となる図2(b)に示す
ような配線テスト兼用ビアを登録する。
The library 10 is dedicated to wiring in which the probe of the in-circuit tester cannot electrically contact.
In addition to the wiring vias as shown in (a), the uncovered area of the solder resist is large, so that the probe of the in-circuit tester can be electrically contacted with the wiring test and combined vias as shown in FIG. To register.

【0014】設計情報変更手段12は、プリント板設計
情報の持つ各回路ネットに割り付けられるインサーキッ
トテスタのプローブポイントを特定する特定手段13
と、プリント板設計情報の持つ特定の配線ビアを配線テ
スト兼用ビアに変更する変更手段14と、プリント板設
計情報に対して配線ビアを追加する追加手段15とを備
える。
The design information changing means 12 specifies the probe point of the in-circuit tester assigned to each circuit net included in the printed board design information.
And a changing means 14 for changing a specific wiring via possessed by the printed board design information to a via which also serves as a wiring test, and an adding means 15 for adding a wiring via to the printed board design information.

【0015】[0015]

【作用】本発明では、基本設計手段11は、端末2を介
してオペレータから設計対象となる回路情報が与えられ
ると、ライブラリ10に登録される配線ビアを使っ
て、、この回路情報を実装するプリント板の基本設計を
実行してプリント板設計情報を作成する。
In the present invention, when the basic design means 11 receives the circuit information to be designed from the operator via the terminal 2, the circuit information is mounted using the wiring via registered in the library 10. The basic design of the printed board is executed to create the printed board design information.

【0016】このプリント板設計情報が作成されると、
設計情報変更手段12の特定手段13は、配線ビアをイ
ンサーキットテスタのプローブが電気的に接触可能なも
のと見なして、部品ピンを優先しつつ、プリント板設計
情報の持つ各回路ネットに割り付けられるインサーキッ
トテスタのプローブポイントを特定する。すなわち、部
品ピンがプローブポイントとなる回路ネットについて
は、その部品ピンをプローブポイントとして特定し、部
品ピンがプローブポイントとならない回路ネットについ
ては、プローブポイントとなる配線ビアを特定するので
ある。
When this printed board design information is created,
The identifying unit 13 of the design information changing unit 12 regards the wiring via as a probe that can be electrically contacted by the in-circuit tester, and assigns it to each circuit net included in the printed circuit board design information while giving priority to component pins. Identify in-circuit tester probe points. That is, for a circuit net in which a component pin serves as a probe point, the component pin is specified as a probe point, and for a circuit net in which the component pin does not serve as a probe point, a wiring via serving as a probe point is specified.

【0017】このとき、部品ピンと配線ビアの双方とも
がプローブポイントとならない回路ネットが存在すると
きには、追加手段15は、対話処理に従い、その回路ネ
ットに対して、プローブポイントとなる配線ビアを追加
する。
At this time, when there is a circuit net in which neither the component pin nor the wiring via serves as a probe point, the adding means 15 adds a wiring via serving as a probe point to the circuit net in accordance with the interactive processing. .

【0018】そして、このプローブポイントの特定処理
を受けて、変更手段14は、特定されたプローブポイン
ト(追加手段15により追加された配線ビアのプローブ
ポイントも含む)の中に含まれる配線ビアを配線テスト
兼用ビアに変更することで、プリント板設計情報を変更
してプリント板製造情報を作成する。
Then, in response to the probe point identification processing, the changing unit 14 routes the wiring via included in the identified probe point (including the probe point of the wiring via added by the adding unit 15). By changing to the test-use via, the printed board design information is changed and the printed board manufacturing information is created.

【0019】このようにして、本発明のプリント板設計
装置1により設計されるプリント板は、製造されると、
配線ビアの一部が、インサーキットテスタのプローブポ
イントとなる形状の多少異なる配線テスト兼用ビアで構
成されることになるのである。
In this way, when the printed board designed by the printed board designing apparatus 1 of the present invention is manufactured,
Part of the wiring vias will be composed of vias that also serve as a wiring test and have a slightly different shape that serves as a probe point for the in-circuit tester.

【0020】このように、本発明のプリント板は、テス
ト用パッドを用いないことから、高密度実装を実現でき
るようになるともに、論理設計と実装設計の繰り返し作
業を削減可能にすることで、効率的なプリント板設計を
実現可能にするのである。
As described above, since the printed board of the present invention does not use the test pads, it is possible to realize high-density mounting and reduce the repetitive work of logic design and mounting design. This makes it possible to realize an efficient printed circuit board design.

【0021】そして、本発明のプリント板設計装置は、
この本発明のプリント板の設計を可能にするのである。
The printed board design apparatus of the present invention is
This enables the design of the printed board of the present invention.

【0022】[0022]

【実施例】以下、実施例に従って本発明を詳細に説明す
る。図3に、図1に示した本発明のプリント板設計装置
1の実行する処理フローを図示する。次に、この処理フ
ローに従って、本発明を詳細に説明する。
EXAMPLES The present invention will be described in detail below with reference to examples. FIG. 3 shows a processing flow executed by the printed board designing apparatus 1 of the present invention shown in FIG. Next, the present invention will be described in detail according to this processing flow.

【0023】本発明のプリント板設計装置1は、プリン
ト板の設計に入ると、図3の処理フローに示すように、
先ず最初に、ステップ1で、オペレータとの対話処理に
従って、設計対象となる回路図のエントリー処理を実行
する。続いて、ステップ2で、オペレータとの対話処理
に従って、エントリーされた回路の持つ各ゲートをどの
パッケージ部品に割り付けるのを決定するとともに、そ
れらの各ゲートのピンをどのように接続するのかを決定
する処理を実行する。
When the printed board designing apparatus 1 of the present invention enters the design of the printed board, as shown in the processing flow of FIG.
First, in step 1, in accordance with an interactive process with an operator, an entry process of a circuit diagram to be designed is executed. Then, in step 2, in accordance with an interactive process with the operator, it is determined which package component each gate of the entered circuit is assigned to, and how the pins of each gate are connected. Execute the process.

【0024】続いて、ステップ3で、オペレータとの対
話処理に従って、パッケージ部品をどの位置に配置する
のかを決定する部品配置処理を実行する。続いて、ステ
ップ4で、自動化処理に従って、これまでの割付結果に
対応させたパターンの配線処理を実行する。このとき、
プリント板の表面と裏面とを電気接続する必要があると
きには、ライブラリ10に登録されている配線ビア(イ
ンサーキットテスタのプローブが電気的に接触不可能な
ビア)を使用するとともに、インサーキットテスタのプ
ローブポイントについては一切考慮することなくパター
ン配線を実行することになる。
Subsequently, in step 3, a component placement process for deciding at which position the package component is to be placed is executed in accordance with an interactive process with the operator. Subsequently, in step 4, according to the automation processing, the wiring processing of the pattern corresponding to the allocation result up to now is executed. At this time,
When it is necessary to electrically connect the front surface and the back surface of the printed board, use the wiring vias registered in the library 10 (vias in which the probe of the in-circuit tester cannot electrically contact) and use the wiring of the in-circuit tester. The pattern wiring is executed without considering the probe points at all.

【0025】このようにして、ステップ1ないしステッ
プ4の処理に従って、プリント板の基本的な設計情報の
作成が完了すると、続いて、ステップ5で、自動化処理
に従って、インサーキットテスタのプローブが接触可能
であるか否かを評価しながら、この作成したプリント板
設計情報の持つ各回路ネットに割り付けられるインサー
キットテスタのプローブポイントを特定して、そのプロ
ーブポイントの属性情報(表面・裏面の情報等)を出力
する。
In this way, when the basic design information of the printed board is completed according to the processing of steps 1 to 4, subsequently, in step 5, the probe of the in-circuit tester can be contacted according to the automation processing. While evaluating whether or not it is, identify the probe point of the in-circuit tester assigned to each circuit net of the created printed circuit board design information, and attribute information of that probe point (front and back surface information, etc.) Is output.

【0026】このプローブポイントの特定処理は、部品
ピンを優先するとともに、インサーキットテスタのプロ
ーブが電気的に接触不可能な配線ビアについても、プロ
ーブポイントとなるべきものと見なして実行する。すな
わち、部品ピンがプローブポイントとなる回路ネットに
ついては、その部品ピンをプローブポイントとして特定
し、部品ピンがプローブポイントとならない回路ネット
については、プローブポイントとなる配線ビアを特定す
ることで実行することになる。
This process of specifying the probe point is executed by giving priority to the component pins and regarding wiring vias in which the probe of the in-circuit tester cannot electrically contact as being to be probe points. That is, for a circuit net whose component pin is the probe point, specify that component pin as the probe point, and for a circuit net where the component pin is not the probe point, specify the wiring via that is the probe point. become.

【0027】続いて、ステップ6で、ステップ5の処理
により、全ての回路ネットについてプローブポイントが
特定できたのか否かを判断して、特定できない回路ネッ
トがある場合には、オペレータとの対話処理に従って、
それらの回路ネットにプローブポイントとなる配線ビア
を追加する処理を実行する。ここで、ステップ5の処理
により、全ての回路ネットについてプローブポイントが
特定できた場合には、このステップ6の処理は省略され
ることになる。
Subsequently, in step 6, it is judged by the process of step 5 whether or not the probe points can be specified for all the circuit nets, and if there is a circuit net which cannot be specified, an interactive process with the operator is carried out. According to
A process of adding a wiring via that becomes a probe point to those circuit nets is executed. Here, if the probe points can be specified for all the circuit nets by the process of step 5, the process of step 6 is omitted.

【0028】続いて、ステップ7で、自動化処理に従っ
て、特定した全回路ネットのプローブポイントの中に、
配線ビア(ステップ6で追加された配線ビアも含む)を
用いるプローブポイントが含まれているのかをチェック
して、含まれている場合には、それらのプローブポイン
トの属性情報(座標や、表面・裏面の情報等)を出力す
る。
Then, in step 7, according to the automation processing, the probe points of all the specified circuit nets are
It is checked whether the probe points using the wiring vias (including the wiring vias added in step 6) are included. If they are included, the attribute information (coordinates, surface / Information on the back side).

【0029】続いて、ステップ8で、ステップ7の処理
により、配線ビアを用いるプローブポイントが含まれて
いることがチェックされるときには、それらのプローブ
ポイントとなる配線ビア(ステップ6で追加された配線
ビアも含む)を、ライブラリ10に登録されている配線
テスト兼用ビアに変換する。すなわち、プローブポイン
トとして決定されたインサーキットテスタのプローブが
電気的に接触不可能な配線ビアを、ソルダーレジストの
非被覆領域が大きいことで、インサーキットテスタのプ
ローブが電気的に接触可能となる配線テスト兼用ビアに
変換する処理を実行するのである。ここで、ステップ7
の処理により、配線ビアを用いるプローブポイントが含
まれていないことがチェックされる場合には、このステ
ップ8の処理は省略されることになる。
Subsequently, at step 8, when it is checked by the process of step 7 that the probe points using the wiring vias are included, the wiring vias to be the probe points (the wirings added at step 6). (Including vias) are converted into vias that are also used in the wiring test and registered in the library 10. That is, the wiring via which the probe of the in-circuit tester determined as the probe point cannot electrically contact is connected to the wiring via which the probe of the in-circuit tester can electrically contact due to the large uncovered area of the solder resist. That is, the process of converting to the test-use via is executed. Where step 7
When it is checked by the processing of step 8 that the probe point using the wiring via is not included, the processing of step 8 is omitted.

【0030】このようにして、ステップ5ないしステッ
プ8の処理に従って、ステップ1ないしステップ4の処
理で作成したプリント板設計情報を変更することで、最
終的なプリント板設計情報を完成すると、最後に、ステ
ップ9で、この完成したプリント板設計情報からプリン
ト板製造情報を作成して全処理を終了する。
In this way, when the final printed board design information is completed by changing the printed board design information created by the processing of steps 1 to 4 according to the processing of steps 5 to 8, finally, In step 9, printed board manufacturing information is created from the completed printed board design information, and the whole process is completed.

【0031】プリント板は、図4に示すように、信号層
/電源層/グランド層/ソルダーレジスト層で構成さ
れ、例えば、図5に示すようなサブトラクティブ法等の
製造工程で製造されることになる。すなわち、銅張積層
板を穴明けし、続いて、電気銅メッキを施すことでプリ
ント板の表面と裏面とを電気接続し、続いて、半田メッ
キを施さない箇所にドライフィルムをコーティングし、
続いて、ドライフィルム以外の部分に半田メッキを施
し、続いて、ドライフィルムをエッチングで取り除き、
最後に、ソルダーレジストを塗布する。
The printed board is composed of a signal layer / power supply layer / ground layer / solder resist layer as shown in FIG. 4, and is manufactured by a manufacturing process such as a subtractive method as shown in FIG. become. That is, a copper-clad laminate is punched, and subsequently, electrical copper plating is applied to electrically connect the front surface and the back surface of the printed board, and subsequently, a dry film is coated on a portion where solder plating is not applied,
Next, solder plating is applied to the parts other than the dry film, and then the dry film is removed by etching,
Finally, a solder resist is applied.

【0032】これから、このステップ9で作成されるプ
リント板製造情報は、これらの製造情報を与えることに
なるが、本発明が従来と異なる点は、配線ビア部分のソ
ルダーレジスト層が一定の大きさの非被覆領域を持つの
ではなくて、小さな非被覆領域を持つ場合もあるし、大
きな非被覆領域を持つ場合もあるという点である。すな
わち、配線専用に用意される配線ビア部分のソルダーレ
ジスト層は、図2(a)で示したように小さな非被覆領
域を持ち、配線とインサーキットテスタのプローブポイ
ント用に用意される配線テスト兼用ビアのソルダーレジ
スト層は、図2(b)で示したように大きな非被覆領域
を持つのである。
From this, the printed board manufacturing information created in step 9 gives these manufacturing information. The difference of the present invention from the prior art is that the solder resist layer in the wiring via portion has a certain size. That is, instead of having a non-covered area of, there may be a small non-covered area or a large non-covered area. That is, the solder resist layer of the wiring via portion prepared exclusively for wiring has a small uncovered area as shown in FIG. 2A, and is used for both the wiring test and the wiring test prepared for the probe point of the in-circuit tester. The solder resist layer of the via has a large uncovered area as shown in FIG. 2 (b).

【0033】すなわち、このプリント板製造情報により
製造されるプリント板は、図6に示すように、配線ビア
の一部が、インサーキットテスタのプローブポイントと
なるソルダーレジストの非被覆領域が大きい配線テスト
兼用ビアで構成されることになり、この配線テスト兼用
ビアと、プローブポイントとして設定された部品ピンと
を用いて、インサーキットテスタによるテストが実現さ
れるのである。
That is, as shown in FIG. 6, in the printed circuit board manufactured by the printed circuit board manufacturing information, a part of the wiring via has a large uncovered area of the solder resist which becomes a probe point of the in-circuit tester. Since it is configured by a dual-purpose via, the test by the in-circuit tester is realized by using the dual-purpose via for wiring test and the component pin set as the probe point.

【0034】この配線テスト兼用ビアを使うと、配線ビ
アとしての機能と、インサーキットテスタのプローブポ
イントとしての機能を実現できることから、図7(a)
に示すように、配線ビアを一切使用せずに、配線テスト
兼用ビアのみを使用する構成を採ることも考えられる。
しかしながら、このような方法を用いると、配線テスト
兼用ビアは、ソルダーレジストの非被覆領域が大きいこ
とから、図7(b)に示すように、過剰半田上がりや半
田ボール等によるショート等の製造障害が発生し易くな
るという問題点がでてくることになる。これから、本発
明では、可能な限り配線ビアを使う構成を採って、配線
テスト兼用ビアを最小限にする構成を採っているのであ
る。
By using this wiring test dual-purpose via, it is possible to realize the function as a wiring via and the function as a probe point of the in-circuit tester.
As shown in FIG. 3, it is possible to use a wiring test via only without using any wiring via.
However, when such a method is used, the wiring test combined via has a large uncovered area of the solder resist, and as shown in FIG. 7B, manufacturing failures such as excessive solder rise and shorts due to solder balls or the like occur. However, there is a problem that is likely to occur. Therefore, in the present invention, the wiring vias are used as much as possible, and the wiring test vias are minimized.

【0035】[0035]

【発明の効果】以上説明したように、本発明のプリント
板は、テスト用パッドを用いないことから、高密度実装
を実現できるようになるともに、論理設計と実装設計の
繰り返し作業を削減可能にすることで、効率的なプリン
ト板設計を実現可能にするのである。
As described above, since the printed board of the present invention does not use the test pad, it is possible to realize high-density mounting and reduce the repetitive work of logic design and mounting design. By doing so, an efficient printed circuit board design can be realized.

【0036】そして、本発明のプリント板設計装置は、
この本発明のプリント板の設計を可能にするのである。
The printed board design apparatus of the present invention is
This enables the design of the printed board of the present invention.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.

【図2】配線ビア/配線テスト兼用ビアの説明図であ
る。
FIG. 2 is an explanatory diagram of a wiring via / wiring test combined via.

【図3】本発明のプリント板設計装置の実行する処理フ
ローである。
FIG. 3 is a processing flow executed by the printed board design device of the present invention.

【図4】プリント板の層構造の説明図である。FIG. 4 is an explanatory diagram of a layer structure of a printed board.

【図5】プリント板の製造工程の説明図である。FIG. 5 is an explanatory view of the manufacturing process of the printed board.

【図6】本発明のプリント板の説明図である。FIG. 6 is an explanatory diagram of a printed board of the present invention.

【図7】全てを配線テスト兼用ビアとするときの問題点
の説明図である。
FIG. 7 is an explanatory diagram of a problem when all the vias are also used for a wiring test.

【図8】テスト用パッドの説明図である。FIG. 8 is an explanatory diagram of a test pad.

【符号の説明】[Explanation of symbols]

1 プリント板設計装置 2 端末 10 ライブラリ 11 基本設計手段 12 設計情報変更手段 13 特定手段 14 変更手段 15 追加手段 DESCRIPTION OF SYMBOLS 1 printed circuit board design apparatus 2 terminal 10 library 11 basic design means 12 design information changing means 13 specifying means 14 changing means 15 adding means

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/28 B ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H05K 3/28 B

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 メッキされたスルーホールの配線ビアを
使って回路部品を実装するプリント板において、 配線ビアの一部が、ソルダーレジストの非被覆領域が大
きいことで、インサーキットテスタのプローブが電気的
に接触可能となるもので構成されることを、 特徴とするプリント板。
1. In a printed circuit board for mounting a circuit component using a plated through-hole wiring via, a part of the wiring via has a large uncovered area of the solder resist, so that the probe of the in-circuit tester is electrically connected. A printed board characterized by being configured so that it can be physically contacted.
【請求項2】 プリント板を設計するプリント板設計装
置において、 プリント板の実装対象部品を管理するライブラリ(10)
に、配線ビアに加えて、ソルダーレジストの非被覆領域
が大きいことで、インサーキットテスタのプローブが電
気的に接触可能となる配線テスト兼用ビアを登録すると
ともに、該ライブラリ(10)に登録される配線ビアを使っ
て、プリント板を設計する構成を採り、 かつ、配線ビアをインサーキットテスタのプローブが電
気的に接触可能なものと見なして、部品ピンを優先しつ
つ、設計されたプリント板の持つ各回路ネットに割り付
けられるインサーキットテスタのプローブポイントを特
定する特定手段(13)と、 上記特定手段(13)の特定したプローブポイントの中に含
まれる配線ビアを上記配線テスト兼用ビアに変更するこ
とで、設計されたプリント板を変更する変更手段(14)と
を備えることを、 特徴とするプリント板設計装置。
2. A library (10) for managing parts to be mounted on a printed board in a printed board designing device for designing a printed board.
In addition to the wiring via, the wiring test dual-purpose via that allows the probe of the in-circuit tester to electrically contact due to the large uncovered area of the solder resist is registered, and is also registered in the library (10). The printed circuit board is designed to be designed using wiring vias, and the wiring vias are regarded as being capable of being electrically contacted by the probe of the in-circuit tester. The specifying means (13) for specifying the probe point of the in-circuit tester assigned to each circuit net and the wiring via included in the probe point specified by the specifying means (13) are changed to the above-mentioned wiring test dual-use via Thus, the printed board designing device is provided with a changing means (14) for changing the designed printed board.
【請求項3】 請求項2記載のプリント板設計装置にお
いて、 対話処理に従い、特定手段(13)がプローブポイントを特
定できない回路ネットに対して、プローブポイントとな
る配線ビアを追加することで、設計されたプリント板を
変更する追加手段(15)を備え、 変更手段(14)は、上記追加手段(15)の追加した配線ビア
についても配線テスト兼用ビアに変更するよう処理する
ことを、 特徴とするプリント板設計装置。
3. The printed circuit board design apparatus according to claim 2, wherein the design means (13) adds a wiring via serving as a probe point to a circuit net for which the probe point cannot be identified according to an interactive process. The additional means (15) for changing the printed circuit board is provided, and the changing means (14) processes the wiring via added by the additional means (15) to also be a via for wiring test. Printed circuit board design device.
JP6173048A 1994-07-26 1994-07-26 Printed board design equipment Expired - Lifetime JP3040665B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6173048A JP3040665B2 (en) 1994-07-26 1994-07-26 Printed board design equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6173048A JP3040665B2 (en) 1994-07-26 1994-07-26 Printed board design equipment

Publications (2)

Publication Number Publication Date
JPH0837353A true JPH0837353A (en) 1996-02-06
JP3040665B2 JP3040665B2 (en) 2000-05-15

Family

ID=15953252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6173048A Expired - Lifetime JP3040665B2 (en) 1994-07-26 1994-07-26 Printed board design equipment

Country Status (1)

Country Link
JP (1) JP3040665B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102126101B (en) * 2011-01-26 2014-04-02 深圳市豪鹏科技有限公司 Welding spot limiting device

Also Published As

Publication number Publication date
JP3040665B2 (en) 2000-05-15

Similar Documents

Publication Publication Date Title
JP3264806B2 (en) Circuit simulation model extraction method and apparatus
CN100570841C (en) Make the method for circuitized substrate
US5834705A (en) Arrangement for modifying eletrical printed circuit boards
JP2006173613A (en) Automation of probe positioning and method and device for developing improved printed circuit board using bead probe technology
JP3196894B2 (en) Printed wiring board design apparatus and design method
JPH055772A (en) Printed-circuit board test system
JPH0837353A (en) Printed board and printed board designing device
Blackwell Circuit boards
JPH11261179A (en) Test printed circuit board
US5890281A (en) Method for simplified and compact component addition to a printed circuit board
Silvestre Bergés et al. Printed Circuit Board (PCB) design process and fabrication
US7187165B2 (en) Method and system for implicitly encoding preferred probing locations in a printed circuit board design for use in tester fixture build
EP1430755A1 (en) Coupon registration mechanism and method
CN112307707B (en) Manufacturability examination method and system for multi-chip assembly
US20050075820A1 (en) Method for checking test points of printed circuit board layout text data before plotting the printed circuit board layout map
JP3181353B2 (en) Multi-layer printed wiring board design CAD system
JPH11112152A (en) Multilayered printed board for mounting flip chip
Franzon Multichip module technology
JPH04566A (en) Conductive land position determining system
TW200410384A (en) Optimum power and ground bump pad and bump patterns for flip chip packaging
JPH03113575A (en) Generation system for mounting components wiring information
JPH08220179A (en) Method for automatic formation of test terminal of printed wiring board
JPH0720936Y2 (en) Printed wiring board
JPH05256909A (en) Test-pad arranging method for printed wiring board
JPH04286077A (en) Automatic arrangement design system for parts of printed wiring board