JP3040665B2 - Printed board design equipment - Google Patents
Printed board design equipmentInfo
- Publication number
- JP3040665B2 JP3040665B2 JP6173048A JP17304894A JP3040665B2 JP 3040665 B2 JP3040665 B2 JP 3040665B2 JP 6173048 A JP6173048 A JP 6173048A JP 17304894 A JP17304894 A JP 17304894A JP 3040665 B2 JP3040665 B2 JP 3040665B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- printed board
- circuit
- probe
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は、プリント板を設計する
プリント板設計装置に関し、特に、高密度実装を実現す
るとともに、効率的なプリント板設計を実現可能にする
プリント板の設計を実現するプリント板設計装置に関す
る。BACKGROUND OF THE INVENTION The present invention relates to a printed circuit board design equipment for designing the print plate, in particular, with realizing high-density mounting, printed circuit board design that allows realizing an efficient printed circuit board design Ru regarding <br/> the printed board design equipment to realize.
【0002】プリント板は、製造されると、インサーキ
ットテスタでもって、過剰半田上がりや半田ボール等に
よる製造障害が発生していないかがチェックされること
になる。このようなチェックを可能にするために、プリ
ント板の各回路ネットに、インサーキットテスタのプロ
ーブの接触点となるプローブポイントを設ける必要があ
るが、このプローブポイントは、高密度実装を妨害し、
製造障害をもたらす原因となる。これから、このプロー
ブポイントを工夫して、一層の高密度実装を実現し、製
造障害の低減を実現していく必要がある。[0002] When a printed board is manufactured, it is checked by an in-circuit tester whether or not a manufacturing failure occurs due to excessive solder rise or solder balls. In order to enable such a check, it is necessary to provide a probe point on each circuit net of the printed circuit board as a contact point of the probe of the in-circuit tester, but this probe point interferes with high-density mounting,
It causes manufacturing failure. From now on, it is necessary to devise this probe point to realize further high-density mounting and to reduce the manufacturing trouble.
【0003】[0003]
【従来の技術】インサーキットテスタのプローブポイン
トは、基本的には、1回路ネットに1ポイント必要であ
り、プローブとプリント板との確実な接触を実現するた
めに、治具の精度や、プローブ同士の干渉や、搭載部品
の形状等を考慮して設定される必要がある。そして、こ
のプローブポイントは、部品搭載工程での製造障害や、
腐食によるパターンの絶縁等、プリント板の信頼性を低
下させる要因になってはならないことが要求される。2. Description of the Related Art Basically, a probe point of an in-circuit tester is required to be one point per one circuit net. The setting needs to be made in consideration of interference between the components, the shape of the mounted component, and the like. And this probe point is a manufacturing obstacle in the component mounting process,
It is required that it should not be a factor that lowers the reliability of the printed board, such as insulation of the pattern due to corrosion.
【0004】従来のプリント板では、部品ピンをインサ
ーキットテスタのプローブポイントとして使用できない
場合には、テスト用パッドをプローブポイントとして用
意する構成を採っていた。In a conventional printed circuit board, when a component pin cannot be used as a probe point of an in-circuit tester, a test pad is prepared as a probe point.
【0005】すなわち、プリント板を設計するCADシ
ステムは、プリント板の基本設計が終了すると、オペレ
ータと対話することで、プローブポイントのない回路ネ
ットを探し出して、その回路ネットにテスト用パットを
仮想部品として接続することで、プリント板にインサー
キットテスタのプローブポイントを配設するという構成
を採っていたのである。That is, in a CAD system for designing a printed board, when the basic design of the printed board is completed, a circuit net without a probe point is searched for by interacting with an operator, and a test pad is placed on the circuit net as a virtual component. As a result, the probe point of the in-circuit tester is provided on the printed circuit board.
【0006】このようにして、従来のプリント板は、図
8(a)に示すような断面構造を持つテスト用パッド
を、図8(b)に示すように、プローブポイントのない
回路ネットに割り付けるように構成している。ここで、
図中の二重丸は、プリント板の表面と裏面とを電気接続
するメッキされたスルーホールの配線ビアである。As described above, in the conventional printed board, test pads having a cross-sectional structure as shown in FIG. 8A are allocated to circuit nets having no probe points as shown in FIG. 8B. It is configured as follows. here,
The double circles in the figure are plated through-hole wiring vias that electrically connect the front and back surfaces of the printed board.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、テスト
用パッドを設けると、プリント板の高密度実装を実現で
きないという問題点がある。However, if test pads are provided, there is a problem that high-density mounting of a printed board cannot be realized.
【0008】そして、テスト用パッドは、部品ピンとの
間に配線が必要であるとともに、比較的大きな面積が必
要であることから、その配置・配線に多大な時間が要求
されるとともに、その配置・配線のために部品配置の変
更が多発し、これにより、論理設計と実装設計の繰り返
し作業が増加するという問題点がある。The test pad requires wiring between component pins and a relatively large area. Therefore, a great amount of time is required for the layout and wiring, and the layout and wiring are required. There is a problem that a change in component arrangement frequently occurs due to wiring, thereby increasing the number of repetitive operations of logic design and mounting design.
【0009】そして、論理的な機能がなく、実際に搭載
されない仮想部品のテスト用パッドを定義することは、
図面の表現やCADシステムの処理が複雑になる等の問
題点もある。[0009] Defining a test pad for a virtual component that has no logical function and is not actually mounted is defined as follows.
There are also problems such as complicated drawing of the drawing and the processing of the CAD system.
【0010】本発明はかかる事情に鑑みてなされたもの
であって、高密度実装を実現するとともに、効率的なプ
リント板設計を実現可能にするプリント板の設計を実現
する新たなプリント板設計装置の提供を目的とする。[0010] The present invention was made in view of such circumstances, high-density mounting while realizing efficient printing plate feasible in the new printing to achieve the design of to Help lint plate design The purpose is to provide board design equipment.
【0011】[0011]
【課題を解決するための手段】図1に本発明のプリント
板設計装置の原理構成を図示する。図中、1は本発明を
具備するプリント板設計装置であって、オペレータと対
話しつつ、プリント板を設計するもの、2はプリント板
設計装置1の備える端末であって、オペータとの対話手
段となるものである。FIG. 1 shows the principle configuration of a printed board designing apparatus according to the present invention. In the drawing, reference numeral 1 denotes a printed board designing apparatus equipped with the present invention, which designs a printed board while interacting with an operator, and 2 denotes a terminal provided in the printed board designing apparatus 1 and means for interacting with an operator. It is what becomes.
【0012】このプリント板設計装置1は、プリント板
の実装対象部品を管理するライブラリ10と、オペレー
タと対話しつつプリント板の基本設計を実行してプリン
ト板設計情報を作成する基本設計手段11と、基本設計
手段11の作成したプリント板設計情報を変更する設計
情報変更手段12とを備える。The printed board designing apparatus 1 includes a library 10 for managing components to be mounted on the printed board, a basic designing means 11 for executing a basic design of the printed board while interacting with an operator to create printed board design information. And design information changing means 12 for changing the printed circuit board design information created by the basic design means 11.
【0013】ライブラリ10は、インサーキットテスタ
のプローブが電気的に接触不可能な配線専用の図2
(a)に示すような配線ビアに加えて、ソルダーレジス
トの非被覆領域が大きいことで、インサーキットテスタ
のプローブが電気的に接触可能となる図2(b)に示す
ような配線テスト兼用ビアを登録する。The library 10 is a dedicated wiring for wiring in which the probe of the in-circuit tester cannot electrically contact.
In addition to the wiring via shown in FIG. 2A, the large non-covered area of the solder resist allows the probe of the in-circuit tester to be electrically contacted, as shown in FIG. 2B. Register
【0014】設計情報変更手段12は、プリント板設計
情報の持つ各回路ネットに割り付けられるインサーキッ
トテスタのプローブポイントを特定する特定手段13
と、プリント板設計情報の持つ特定の配線ビアを配線テ
スト兼用ビアに変更する変更手段14と、プリント板設
計情報に対して配線ビアを追加する追加手段15とを備
える。The design information change means 12 specifies a probe point of an in-circuit tester assigned to each circuit net included in the printed circuit board design information.
And a changer 14 for changing a specific wiring via included in the printed circuit board design information into a wiring test / shared via, and an adding means 15 for adding a wiring via to the printed circuit board design information.
【0015】[0015]
【作用】本発明では、基本設計手段11は、端末2を介
してオペレータから設計対象となる回路情報が与えられ
ると、ライブラリ10に登録される配線ビアを使っ
て、、この回路情報を実装するプリント板の基本設計を
実行してプリント板設計情報を作成する。In the present invention, when the circuit information to be designed is provided from the operator via the terminal 2, the basic design means 11 implements the circuit information using the wiring vias registered in the library 10. The basic design of the printed board is executed to create printed board design information.
【0016】このプリント板設計情報が作成されると、
設計情報変更手段12の特定手段13は、配線ビアをイ
ンサーキットテスタのプローブが電気的に接触可能なも
のと見なして、部品ピンを優先しつつ、プリント板設計
情報の持つ各回路ネットに割り付けられるインサーキッ
トテスタのプローブポイントを特定する。すなわち、部
品ピンがプローブポイントとなる回路ネットについて
は、その部品ピンをプローブポイントとして特定し、部
品ピンがプローブポイントとならない回路ネットについ
ては、プローブポイントとなる配線ビアを特定するので
ある。When the printed board design information is created,
The specifying unit 13 of the design information changing unit 12 regards the wiring via as being electrically connectable to the probe of the in-circuit tester, and assigns it to each circuit net included in the printed circuit board design information while giving priority to the component pins. Identify probe points for the in-circuit tester. That is, for a circuit net having a component pin as a probe point, the component pin is specified as a probe point, and for a circuit net having no component pin as a probe point, a wiring via serving as a probe point is specified.
【0017】このとき、部品ピンと配線ビアの双方とも
がプローブポイントとならない回路ネットが存在すると
きには、追加手段15は、対話処理に従い、その回路ネ
ットに対して、プローブポイントとなる配線ビアを追加
する。At this time, when there is a circuit net in which neither the component pin nor the wiring via becomes a probe point, the adding means 15 adds a wiring via as a probe point to the circuit net in accordance with the interactive processing. .
【0018】そして、このプローブポイントの特定処理
を受けて、変更手段14は、特定されたプローブポイン
ト(追加手段15により追加された配線ビアのプローブ
ポイントも含む)の中に含まれる配線ビアを配線テスト
兼用ビアに変更することで、プリント板設計情報を変更
してプリント板製造情報を作成する。In response to the probe point specifying process, the changing unit 14 sets the wiring via included in the specified probe point (including the probe point of the wiring via added by the adding unit 15). By changing to the test via, the printed board design information is changed to create printed board manufacturing information.
【0019】このようにして、本発明のプリント板設計
装置1により設計されるプリント板は、製造されると、
配線ビアの一部が、インサーキットテスタのプローブポ
イントとなる形状の多少異なる配線テスト兼用ビアで構
成されることになるのである。As described above, when the printed board designed by the printed board designing apparatus 1 of the present invention is manufactured,
A part of the wiring via is constituted by a wiring test dual-purpose via having a slightly different shape as a probe point of the in-circuit tester.
【0020】このように、本発明のプリント板設計装置
1により設計されるプリント板は、テスト用パッドを用
いないことから、高密度実装を実現できるようになると
ともに、論理設計と実装設計の繰り返し作業を削減可能
にすることで、効率的なプリント板設計を実現可能にす
るのである。As described above, the printed board designing apparatus of the present invention
Print plate, which is designed by 1, the disuse of the test pad, it becomes it possible to realize high-density mounting, by allowing reduced iterations of the logic design and implementation design, efficient printing It makes the board design feasible.
【0021】[0021]
【0022】[0022]
【実施例】以下、実施例に従って本発明を詳細に説明す
る。図3に、図1に示した本発明のプリント板設計装置
1の実行する処理フローを図示する。次に、この処理フ
ローに従って、本発明を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to embodiments. FIG. 3 shows a processing flow executed by the printed board designing apparatus 1 of the present invention shown in FIG. Next, the present invention will be described in detail according to this processing flow.
【0023】本発明のプリント板設計装置1は、プリン
ト板の設計に入ると、図3の処理フローに示すように、
先ず最初に、ステップ1で、オペレータとの対話処理に
従って、設計対象となる回路図のエントリー処理を実行
する。続いて、ステップ2で、オペレータとの対話処理
に従って、エントリーされた回路の持つ各ゲートをどの
パッケージ部品に割り付けるのを決定するとともに、そ
れらの各ゲートのピンをどのように接続するのかを決定
する処理を実行する。When starting to design a printed board, the printed board designing apparatus 1 of the present invention, as shown in the processing flow of FIG.
First, in step 1, entry processing of a circuit diagram to be designed is executed in accordance with dialogue processing with an operator. Subsequently, in step 2, in accordance with the dialog processing with the operator, it is determined which gate of the entered circuit is to be assigned to which package component and how the pins of each gate are to be connected. Execute the process.
【0024】続いて、ステップ3で、オペレータとの対
話処理に従って、パッケージ部品をどの位置に配置する
のかを決定する部品配置処理を実行する。続いて、ステ
ップ4で、自動化処理に従って、これまでの割付結果に
対応させたパターンの配線処理を実行する。このとき、
プリント板の表面と裏面とを電気接続する必要があると
きには、ライブラリ10に登録されている配線ビア(イ
ンサーキットテスタのプローブが電気的に接触不可能な
ビア)を使用するとともに、インサーキットテスタのプ
ローブポイントについては一切考慮することなくパター
ン配線を実行することになる。Subsequently, in step 3, according to the dialogue with the operator, a component placement process for determining where to place the package component is executed. Subsequently, in step 4, according to the automation processing, wiring processing of a pattern corresponding to the allocation result so far is executed. At this time,
When it is necessary to electrically connect the front surface and the back surface of the printed board, a wiring via registered in the library 10 (a via that the probe of the in-circuit tester cannot electrically contact) is used, and the in-circuit tester is used. The pattern wiring is executed without considering the probe points at all.
【0025】このようにして、ステップ1ないしステッ
プ4の処理に従って、プリント板の基本的な設計情報の
作成が完了すると、続いて、ステップ5で、自動化処理
に従って、インサーキットテスタのプローブが接触可能
であるか否かを評価しながら、この作成したプリント板
設計情報の持つ各回路ネットに割り付けられるインサー
キットテスタのプローブポイントを特定して、そのプロ
ーブポイントの属性情報(表面・裏面の情報等)を出力
する。In this manner, when the basic design information of the printed board is completed according to the processing of steps 1 to 4, the probe of the in-circuit tester can be contacted in step 5 according to the automatic processing. Identifying the probe points of the in-circuit tester assigned to each circuit net included in the created printed circuit board design information while evaluating whether or not the attribute is the attribute information of the probe points (information on the front and back surfaces, etc.) Is output.
【0026】このプローブポイントの特定処理は、部品
ピンを優先するとともに、インサーキットテスタのプロ
ーブが電気的に接触不可能な配線ビアについても、プロ
ーブポイントとなるべきものと見なして実行する。すな
わち、部品ピンがプローブポイントとなる回路ネットに
ついては、その部品ピンをプローブポイントとして特定
し、部品ピンがプローブポイントとならない回路ネット
については、プローブポイントとなる配線ビアを特定す
ることで実行することになる。The process of specifying the probe points is executed by giving priority to the component pins and also regarding the wiring vias to which the probe of the in-circuit tester cannot be electrically contacted as the probe vias. That is, for a circuit net where a component pin becomes a probe point, the component pin is specified as a probe point, and for a circuit net where a component pin does not become a probe point, execution is performed by specifying a wiring via which becomes a probe point. become.
【0027】続いて、ステップ6で、ステップ5の処理
により、全ての回路ネットについてプローブポイントが
特定できたのか否かを判断して、特定できない回路ネッ
トがある場合には、オペレータとの対話処理に従って、
それらの回路ネットにプローブポイントとなる配線ビア
を追加する処理を実行する。ここで、ステップ5の処理
により、全ての回路ネットについてプローブポイントが
特定できた場合には、このステップ6の処理は省略され
ることになる。Subsequently, in step 6, it is determined whether or not the probe points have been specified for all the circuit nets by the processing of step 5, and if there is any circuit net that cannot be specified, the dialog processing with the operator is performed. According to
A process of adding a wiring via serving as a probe point to those circuit nets is executed. Here, if the probe points can be specified for all the circuit nets by the processing of step 5, the processing of step 6 will be omitted.
【0028】続いて、ステップ7で、自動化処理に従っ
て、特定した全回路ネットのプローブポイントの中に、
配線ビア(ステップ6で追加された配線ビアも含む)を
用いるプローブポイントが含まれているのかをチェック
して、含まれている場合には、それらのプローブポイン
トの属性情報(座標や、表面・裏面の情報等)を出力す
る。Subsequently, in step 7, according to the automation processing, the probe points of all the specified circuit nets are
It is checked whether probe points using wiring vias (including wiring vias added in step 6) are included, and if they are included, attribute information (coordinates, surface, Output back side information).
【0029】続いて、ステップ8で、ステップ7の処理
により、配線ビアを用いるプローブポイントが含まれて
いることがチェックされるときには、それらのプローブ
ポイントとなる配線ビア(ステップ6で追加された配線
ビアも含む)を、ライブラリ10に登録されている配線
テスト兼用ビアに変換する。すなわち、プローブポイン
トとして決定されたインサーキットテスタのプローブが
電気的に接触不可能な配線ビアを、ソルダーレジストの
非被覆領域が大きいことで、インサーキットテスタのプ
ローブが電気的に接触可能となる配線テスト兼用ビアに
変換する処理を実行するのである。ここで、ステップ7
の処理により、配線ビアを用いるプローブポイントが含
まれていないことがチェックされる場合には、このステ
ップ8の処理は省略されることになる。Subsequently, in step 8, when it is checked by the processing in step 7 that probe points using wiring vias are included, the wiring vias serving as those probe points (the wiring vias added in step 6) are checked. (Including vias) are converted into wiring test dual vias registered in the library 10. In other words, the wiring via which the probe of the in-circuit tester determined as the probe point cannot be electrically contacted is connected to the wiring via which the probe of the in-circuit tester can be electrically contacted due to the large non-covered area of the solder resist. The process of converting the data into a test via is executed. Here, step 7
In the case where it is checked that the probe point using the wiring via is not included in the process of (1), the process of step 8 is omitted.
【0030】このようにして、ステップ5ないしステッ
プ8の処理に従って、ステップ1ないしステップ4の処
理で作成したプリント板設計情報を変更することで、最
終的なプリント板設計情報を完成すると、最後に、ステ
ップ9で、この完成したプリント板設計情報からプリン
ト板製造情報を作成して全処理を終了する。In this way, the final printed circuit board design information is completed by changing the printed circuit board design information created by the processing of steps 1 to 4 according to the processing of steps 5 to 8. In step 9, printed board manufacturing information is created from the completed printed board design information, and the entire process ends.
【0031】プリント板は、図4に示すように、信号層
/電源層/グランド層/ソルダーレジスト層で構成さ
れ、例えば、図5に示すようなサブトラクティブ法等の
製造工程で製造されることになる。すなわち、銅張積層
板を穴明けし、続いて、電気銅メッキを施すことでプリ
ント板の表面と裏面とを電気接続し、続いて、半田メッ
キを施さない箇所にドライフィルムをコーティングし、
続いて、ドライフィルム以外の部分に半田メッキを施
し、続いて、ドライフィルムをエッチングで取り除き、
最後に、ソルダーレジストを塗布する。The printed board is composed of a signal layer / power supply layer / ground layer / solder resist layer as shown in FIG. 4, and is manufactured by a manufacturing process such as a subtractive method as shown in FIG. become. That is, the copper-clad laminate is drilled, followed by electrical copper plating to electrically connect the front and back surfaces of the printed board, followed by coating a dry film on the area not subjected to solder plating,
Subsequently, solder plating is applied to parts other than the dry film, and then the dry film is removed by etching,
Finally, a solder resist is applied.
【0032】これから、このステップ9で作成されるプ
リント板製造情報は、これらの製造情報を与えることに
なるが、本発明が従来と異なる点は、配線ビア部分のソ
ルダーレジスト層が一定の大きさの非被覆領域を持つの
ではなくて、小さな非被覆領域を持つ場合もあるし、大
きな非被覆領域を持つ場合もあるという点である。すな
わち、配線専用に用意される配線ビア部分のソルダーレ
ジスト層は、図2(a)で示したように小さな非被覆領
域を持ち、配線とインサーキットテスタのプローブポイ
ント用に用意される配線テスト兼用ビアのソルダーレジ
スト層は、図2(b)で示したように大きな非被覆領域
を持つのである。From this, the printed board manufacturing information created in step 9 gives such manufacturing information. However, the present invention differs from the prior art in that the solder resist layer in the wiring via portion has a certain size. In some cases, instead of having an uncovered area, there may be a small uncovered area or a large uncovered area. That is, the solder resist layer in the wiring via portion prepared exclusively for wiring has a small uncovered area as shown in FIG. 2A, and is used for both the wiring and the wiring test prepared for the probe point of the in-circuit tester. The solder resist layer of the via has a large uncovered area as shown in FIG.
【0033】すなわち、このプリント板製造情報により
製造されるプリント板は、図6に示すように、配線ビア
の一部が、インサーキットテスタのプローブポイントと
なるソルダーレジストの非被覆領域が大きい配線テスト
兼用ビアで構成されることになり、この配線テスト兼用
ビアと、プローブポイントとして設定された部品ピンと
を用いて、インサーキットテスタによるテストが実現さ
れるのである。That is, as shown in FIG. 6, the printed circuit board manufactured by the printed circuit board manufacturing information has a wiring test in which a part of the wiring via has a large non-covered area of the solder resist serving as a probe point of the in-circuit tester. The dual-purpose via is used, and the test by the in-circuit tester is realized using the wiring test dual-purpose via and the component pin set as the probe point.
【0034】この配線テスト兼用ビアを使うと、配線ビ
アとしての機能と、インサーキットテスタのプローブポ
イントとしての機能を実現できることから、図7(a)
に示すように、配線ビアを一切使用せずに、配線テスト
兼用ビアのみを使用する構成を採ることも考えられる。
しかしながら、このような方法を用いると、配線テスト
兼用ビアは、ソルダーレジストの非被覆領域が大きいこ
とから、図7(b)に示すように、過剰半田上がりや半
田ボール等によるショート等の製造障害が発生し易くな
るという問題点がでてくることになる。これから、本発
明では、可能な限り配線ビアを使う構成を採って、配線
テスト兼用ビアを最小限にする構成を採っているのであ
る。By using the wiring test dual-purpose via, a function as a wiring via and a function as a probe point of an in-circuit tester can be realized.
As shown in (1), it is conceivable to adopt a configuration in which only the wiring test and shared via is used without using any wiring via.
However, if such a method is used, the wiring test via also has a large non-covered area of the solder resist. Therefore, as shown in FIG. Is more likely to occur. Hence, the present invention employs a configuration in which wiring vias are used as much as possible, and a configuration in which the number of wiring test vias is minimized.
【0035】[0035]
【発明の効果】以上説明したように、本発明のプリント
板設計装置1により設計されるプリント板は、テスト用
パッドを用いないことから、高密度実装を実現できるよ
うになるとともに、論理設計と実装設計の繰り返し作業
を削減可能にすることで、効率的なプリント板設計を実
現可能にするのである。As described above, according to the printing method of the present invention ,
Print plate, which is designed by the plate design apparatus 1, the disuse of the test pad, it becomes it possible to realize high-density mounting, by allowing reduced iterations of the logic design and implementation design, efficiency It is possible to realize a realistic printed board design.
【0036】[0036]
【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.
【図2】配線ビア/配線テスト兼用ビアの説明図であ
る。FIG. 2 is an explanatory diagram of a wiring via / wiring test combined via.
【図3】本発明のプリント板設計装置の実行する処理フ
ローである。FIG. 3 is a processing flow executed by the printed board designing apparatus of the present invention.
【図4】プリント板の層構造の説明図である。FIG. 4 is an explanatory diagram of a layer structure of a printed board.
【図5】プリント板の製造工程の説明図である。FIG. 5 is an explanatory view of a printed board manufacturing process.
【図6】本発明のプリント板の説明図である。FIG. 6 is an explanatory diagram of a printed board according to the present invention.
【図7】全てを配線テスト兼用ビアとするときの問題点
の説明図である。FIG. 7 is an explanatory diagram of a problem when all of the vias are used as wiring test vias.
【図8】テスト用パッドの説明図である。FIG. 8 is an explanatory diagram of a test pad.
1 プリント板設計装置 2 端末 10 ライブラリ 11 基本設計手段 12 設計情報変更手段 13 特定手段 14 変更手段 15 追加手段 DESCRIPTION OF SYMBOLS 1 Printed board design apparatus 2 Terminal 10 Library 11 Basic design means 12 Design information change means 13 Identification means 14 Change means 15 Add means
Claims (2)
置において、 プリント板の実装対象部品を管理するライブラリ(10)
に、配線ビアに加えて、ソルダーレジストの非被覆領域
が大きいことで、インサーキットテスタのプローブが電
気的に接触可能となる配線テスト兼用ビアを登録すると
ともに、該ライブラリ(10)に登録される配線ビアを使っ
て、プリント板を設計する構成を採り、 かつ、配線ビアをインサーキットテスタのプローブが電
気的に接触可能なものと見なして、部品ピンを優先しつ
つ、設計されたプリント板の持つ各回路ネットに割り付
けられるインサーキットテスタのプローブポイントを特
定する特定手段(13)と、 上記特定手段(13)の特定したプローブポイントの中に含
まれる配線ビアを上記配線テスト兼用ビアに変更するこ
とで、設計されたプリント板を変更する変更手段(14)と
を備えることを、 特徴とするプリント板設計装置。A library for managing a component to be mounted on a printed board, in a printed board designing apparatus for designing a printed board.
In addition to the wiring via, the untested area of the solder resist is large, so that the wiring test dual use via that the probe of the in-circuit tester can electrically contact is registered and is registered in the library (10). The printed circuit board is designed using the wiring vias, and the wiring vias are considered to be electrically accessible by the probe of the in-circuit tester. Specifying means (13) for specifying a probe point of an in-circuit tester assigned to each circuit net having the same, and changing a wiring via included in the specified probe point of the specifying means (13) to the wiring test / via. And a changing means (14) for changing the designed printed circuit board.
いて、 対話処理に従い、特定手段(13)がプローブポイントを特
定できない回路ネットに対して、プローブポイントとな
る配線ビアを追加することで、設計されたプリント板を
変更する追加手段(15)を備え、 変更手段(14)は、上記追加手段(15)の追加した配線ビア
についても配線テスト兼用ビアに変更するよう処理する
ことを、 特徴とするプリント板設計装置。2. The printed board designing apparatus according to claim 1 , wherein the specifying means (13) adds a wiring via as a probe point to a circuit net in which the probe point cannot be specified according to the interactive processing. Additional means (15) for changing the printed circuit board, wherein the changing means (14) performs processing to change the wiring via added by the additional means (15) to a wiring test dual-purpose via. Printed board design equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6173048A JP3040665B2 (en) | 1994-07-26 | 1994-07-26 | Printed board design equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6173048A JP3040665B2 (en) | 1994-07-26 | 1994-07-26 | Printed board design equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0837353A JPH0837353A (en) | 1996-02-06 |
JP3040665B2 true JP3040665B2 (en) | 2000-05-15 |
Family
ID=15953252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6173048A Expired - Lifetime JP3040665B2 (en) | 1994-07-26 | 1994-07-26 | Printed board design equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3040665B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102126101A (en) * | 2011-01-26 | 2011-07-20 | 深圳市豪鹏科技有限公司 | Welding spot limiting device |
-
1994
- 1994-07-26 JP JP6173048A patent/JP3040665B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102126101A (en) * | 2011-01-26 | 2011-07-20 | 深圳市豪鹏科技有限公司 | Welding spot limiting device |
CN102126101B (en) * | 2011-01-26 | 2014-04-02 | 深圳市豪鹏科技有限公司 | Welding spot limiting device |
Also Published As
Publication number | Publication date |
---|---|
JPH0837353A (en) | 1996-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3264806B2 (en) | Circuit simulation model extraction method and apparatus | |
Robertson | Printed circuit board designer's reference: basics | |
US6255602B1 (en) | Multiple layer electrical interface | |
US20080148208A1 (en) | Method for improving a printed circuit board development cycle | |
CN111737945A (en) | Back drilling design method, system, terminal and storage medium of PCB | |
US20030061590A1 (en) | System and method for printed circuit board conductor channeling | |
JPH055772A (en) | Printed-circuit board test system | |
JP3040665B2 (en) | Printed board design equipment | |
US5615387A (en) | Method and apparatus for reworking printed circuit boards using surface coating and selective removal of an electrically conductive material | |
JPH09232697A (en) | Printed wiring board | |
Blackwell | Circuit boards | |
US5890281A (en) | Method for simplified and compact component addition to a printed circuit board | |
JP3037043B2 (en) | Circuit mounting method for easy test of printed circuit board | |
Silvestre Bergés et al. | Printed Circuit Board (PCB) design process and fabrication | |
US7187165B2 (en) | Method and system for implicitly encoding preferred probing locations in a printed circuit board design for use in tester fixture build | |
TW200539763A (en) | Method and system for net-width checking in a layout | |
Sandborn et al. | Analyzing packaging trade-offs during system design | |
US7143389B2 (en) | Systems and methods for generating node level bypass capacitor models | |
US20050075820A1 (en) | Method for checking test points of printed circuit board layout text data before plotting the printed circuit board layout map | |
CN112307707B (en) | Manufacturability examination method and system for multi-chip assembly | |
CN100437597C (en) | Integrating method for circuit board line and circuit board information | |
JPH11112152A (en) | Multilayered printed board for mounting flip chip | |
JP4240553B2 (en) | Design method of power supply circuit by CAD device for printed circuit board manufacture | |
Franzon | Multichip module technology | |
JPH0720936Y2 (en) | Printed wiring board |