JPH0836543A - Method and device for detecting slave board - Google Patents

Method and device for detecting slave board

Info

Publication number
JPH0836543A
JPH0836543A JP6170882A JP17088294A JPH0836543A JP H0836543 A JPH0836543 A JP H0836543A JP 6170882 A JP6170882 A JP 6170882A JP 17088294 A JP17088294 A JP 17088294A JP H0836543 A JPH0836543 A JP H0836543A
Authority
JP
Japan
Prior art keywords
bus
slave
module
vme
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6170882A
Other languages
Japanese (ja)
Inventor
Jiro Nakabayashi
次郎 仲林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP6170882A priority Critical patent/JPH0836543A/en
Publication of JPH0836543A publication Critical patent/JPH0836543A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

PURPOSE:To detect whether or not a substrate is present, without adding a signal line by using a general purpose bus system and to start up the device normally as a device without the substrate. CONSTITUTION:A VME bus 12 consists of a VME address bus, a VME data bus, and a VME control bus, and is connected to plural slave modules as substrates mounted in the device. The master module 11 is a substrate which is connected to the VME bus 12 and controls the whole device. A VME bus buffer 13 is provided in the master module 11 and sends and receives signals to and from the VME bus. A timer 1 for detection is actuated by the CPU 17 of the master module 11 to detect a.slave module through an internal bus 21. A bus access part 15 for detection accesses the slave module 11 to detect the presence of the slave module 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、スレーブボード検出方
法及びその装置に関し、より詳細には、VME(Versa
Module Europe:バーサモジュールヨーロッパ)バスシ
ステムのように複数の基板を用いて装置を構成する汎用
のバスシステムのスレーブボード(基板)の検出方法及
びその装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a slave board detection method and apparatus, and more particularly to a VME (Versa).
Module Europe: Versa Module Europe) A method for detecting a slave board (board) of a general-purpose bus system that configures a device using a plurality of substrates such as a bus system, and the device.

【0002】[0002]

【従来の技術】通信装置や制御装置等の産業用の装置で
は、ある機能を有する複数の基板を用いて装置を構成す
る方法が良く用いられる。これは、装置の機能を1枚の
基板で実現しようとすると、基板が大きくなりすぎた
り、処理が複雑になるためで、機能を分散することと、
装置自体の保守やバージョンアップを容易にするためで
ある。このような考え方は一般的であり、従って装置を
構成するための規格、例えば、VMEバス規格等も標準
化されている。また、このような規格に準拠した部品や
基板も市販されており、容易に安価で入手することが可
能である。
2. Description of the Related Art In industrial devices such as communication devices and control devices, a method of constructing the device using a plurality of substrates having a certain function is often used. This is because if the function of the device is to be realized by a single board, the board becomes too large and the processing becomes complicated.
This is to facilitate maintenance and version upgrade of the device itself. Such an idea is general, and therefore standards for constructing devices, such as the VMEbus standard, are standardized. In addition, components and boards conforming to such standards are also commercially available, and can be easily and inexpensively obtained.

【0003】VMEバスを用いた通信装置では、装置全
体の管理を行う基板であるマスタモジュールと、それぞ
れの機能を実現する基板である複数のスレーブモジュー
ルで装置が構成される。装置の構成はマスタモジュール
が管理しており、従って装置全体の機能や構成はマスタ
モジュールが把握することになる。
In a communication device using a VME bus, the device is composed of a master module, which is a substrate for managing the entire device, and a plurality of slave modules, which are substrates for realizing the respective functions. The configuration of the device is managed by the master module, and thus the function and configuration of the entire device are grasped by the master module.

【0004】図6は、VMEバスを使用した通信処理を
行うセンター装置の構成図で、図中、31は通信処理装
置、32は通信処理装置のマスタモジュール、33は回
線制御を行うスレーブモジュールで、33aは実装され
ているもの、33bは実装されていないもの、34はデ
ータ処理を行うスレーブモジュールで、34aは実装さ
れているもの、34bは実装されていないもの、35は
装置内のモジュール間のコマンドやデータのやり取りを
行うシステムバス、36は回線との接続を行う信号線、
37はデータ処理を行うスレーブモジュール34間を接
続するローカルバスである。
FIG. 6 is a block diagram of a center device for performing communication processing using the VME bus. In the figure, 31 is a communication processing device, 32 is a master module of the communication processing device, and 33 is a slave module for performing line control. , 33a is mounted, 33b is not mounted, 34 is a slave module for processing data, 34a is mounted, 34b is not mounted, 35 is between modules in the device , A system bus for exchanging commands and data, 36 is a signal line for connecting to a line,
A local bus 37 connects the slave modules 34 that perform data processing.

【0005】装置31では、回線制御を行うスレーブモ
ジュール33が最大4枚、データ処理を行うスレーブモ
ジュール34が最大4枚実装可能である。回線制御を行
うスレーブモジュール34の枚数は、センター装置が同
時に接続を可能とする端末数で決まる。データ処理を行
うスレーブモジュール34の枚数は、センター装置が行
うサービスの内容や処理の内容で決まる。本構成例で
は、装置31は回線制御を行うスレーブモジュール33
aを2枚、データ処理を行うスレーブモジュール34a
を3枚実装している。
In the device 31, a maximum of four slave modules 33 for line control and a maximum of four slave modules 34 for data processing can be mounted. The number of slave modules 34 for line control is determined by the number of terminals that can be simultaneously connected by the center device. The number of slave modules 34 that perform data processing is determined by the content of services and processing performed by the center device. In this configuration example, the device 31 is a slave module 33 that performs line control.
2 a, slave module 34a for data processing
3 are mounted.

【0006】装置31内部に実装されるモジュールは、
全てシステムバスであるVMEバス35を介して接続さ
れる。また、回線制御を行うスレーブモジュール33a
は、それぞれのモジュールから信号線36aを介して回
線に接続される。回線制御34aを介して回線から送ら
れてくるデータは、VMEバス35を介してマスタモジ
ュール32の指示に従い、データ処理を行うスレーブモ
ジュール34aに送られる。
The module mounted inside the device 31 is
All are connected via a VME bus 35 which is a system bus. In addition, the slave module 33a that controls the line
Are connected to the lines from the respective modules via signal lines 36a. The data sent from the line via the line control 34a is sent to the slave module 34a which processes data according to the instruction of the master module 32 via the VME bus 35.

【0007】データ処理を行うスレーブモジュール34
aは、データ処理を行った後、マスタモジュール32の
指示に従い、VMEバス35を介して回線制御のスレー
ブモジュール33aに送る。回線制御のスレーブモジュ
ール33aは、データを信号線36aを介して回線に送
り出す。データ処理を行うスレーブモジュール34a
は、VMEバス35とは別のローカルバス37aで接続
されており、データ処理の内容に従って処理内容を分散
する。
Slave module 34 for processing data
After performing data processing, a transmits to the slave module 33a of line control via the VME bus 35 according to the instruction of the master module 32. The line control slave module 33a sends data to the line via the signal line 36a. Slave module 34a for data processing
Are connected by a local bus 37a different from the VME bus 35 and distribute the processing contents according to the contents of data processing.

【0008】図7は、図6に示す装置31のアドレスマ
ップを示す図である。アドレスマップは装置固有のもの
であるが、使用できるアドレスの範囲はVMEバスの場
合、アドレスバスの信号数からx00000000hか
らxFFFFFFFFhまでである。この間でそれぞれ
の基板にアドレスを割り振るわけであるが、マスタモジ
ュールとスレーブモジュールの論理的なインタフェース
を統一するために、アドレスの上位桁でスレーブモジュ
ールの種類の識別や中位桁で複数の同一モジュール間の
識別を行い、アドレスの下位桁でマスタモジュールとス
レーブモジュールの通信用レジスタを設定するのが一般
的である。
FIG. 7 is a diagram showing an address map of the device 31 shown in FIG. Although the address map is device-specific, the range of addresses that can be used in the VME bus is from x00000000h to xFFFFFFFFh, depending on the number of signals on the address bus. Addresses are assigned to each board during this period, but in order to unify the logical interfaces of the master module and slave modules, the slave module type is identified by the upper digit of the address and multiple identical modules are identified by the middle digit. In general, the communication registers of the master module and the slave module are set in the lower digits of the address by performing identification between them.

【0009】図7において、x1000000hからを
スレーブモジュール33に対して、x20000000
hからをスレーブモジュール34に対してアドレスを割
り振っている。また、複数のスレーブモジュール33に
対しては、x1000000hからx01000000
hずつ、スレーブモジュール34に対してはx2000
000hからx01000000hずつアドレスを割り
振り、同一モジュール間の識別を行っている。
In FIG. 7, from x1000000h to the slave module 33, x20000000
Addresses are assigned to the slave module 34 from h. In addition, for a plurality of slave modules 33, x1000000h to x01000000
x 2000 for each slave module 34
Addresses are allocated from 000h to x01000000h to identify the same module.

【0010】装置31ではスレーブモジュール33,3
4を最大4モジュール実装可能であるが、スレーブモジ
ュール33は2モジュール、スレーブモジュール34は
3モジュールしか実装していない。従って、アドレスと
してはそれぞれ4モジュール分だけ割り振られている
が、実際にモジュールが実装されているアドレスは図7
のようになる。
In the device 31, the slave modules 33, 3
It is possible to mount 4 modules at maximum, but only 2 modules are mounted on the slave module 33 and only 3 modules are mounted on the slave module 34. Therefore, although only four modules are allocated as addresses, the addresses where the modules are actually mounted are shown in FIG.
become that way.

【0011】このような装置で機能を追加あるいは変更
しようとした時には、スレーブモジュールの数を変更し
たり、異なる機能のスレーブモジュールを追加すること
になる。この時、当然ながら装置全体の構成が変わるた
め、何らかの方法で装置の構成が変わったことをマスタ
モジュールに知らせてやる必要がある。構成の変更をマ
スタモジュールに知らせてやる方法としては、マスタモ
ジュールのソフトウェアを変更する方法がある。これ
は、マスタモジュール上で動作するソフトウェアの装置
の構成に関する情報を、ROM(Read Only Memory)の
交換あるいはマスタモジュールがロードするプログラム
の書換によって変更するものである。
When a function is added or changed in such a device, the number of slave modules is changed or slave modules having different functions are added. At this time, the configuration of the entire apparatus naturally changes, so it is necessary to notify the master module that the configuration of the apparatus has changed by some method. As a method of notifying the master module of the configuration change, there is a method of changing the software of the master module. This is to change the information on the device configuration of software operating on the master module by replacing a ROM (Read Only Memory) or rewriting a program loaded by the master module.

【0012】また、装置全体の構成を設定するためのス
イッチを設け、マスタモジュールが該スイッチの設定内
容を読み込むことで、装置全体の構成を知らせてやる方
法もある。あるいは、マスタモジュールと各スレーブモ
ジュールをそれぞれ信号線で接続し、実装されているス
レーブモジュールをマスタモジュールが検出する方法も
ある。
There is also a method in which a switch for setting the configuration of the entire apparatus is provided and the master module reads the setting contents of the switch to notify the configuration of the entire apparatus. Alternatively, there is also a method in which the master module and each slave module are connected by a signal line and the installed slave module is detected by the master module.

【0013】[0013]

【発明が解決しようとする課題】従来のスレーブボード
検出方法では、装置の構成を変更したときに、装置全体
の動作を管理するマスタモジュール基板が、装置に実装
されているスレーブモジュール基板の実装状況を予め把
握していないと、実装されていない基板をアクセスした
場合、ハードウェア的な応答(アクノリッジ)が返って
こないため、バスエラーと判断され装置として動作不良
となる。このことを避けるために、マスタモジュールの
ソフトウェアを変更することが行われるが、プログラム
ROMの交換は作業自体が煩雑であり、また、作業によ
りハードウェアを傷つけてしまう等の2次的な不具合が
発生する可能性がある。
In the conventional slave board detection method, when the configuration of the device is changed, the master module board for managing the operation of the entire device is mounted on the slave module board mounted on the device. If it is not known in advance, when a board that is not mounted is accessed, a hardware response (acknowledge) does not come back, so a bus error is determined and the device malfunctions. In order to avoid this, the software of the master module is changed, but the work itself is complicated to replace the program ROM, and there are secondary problems such as damage to the hardware due to the work. Can occur.

【0014】また、プログラムをロードする機能は、大
型の装置では備えているものも有るが、VMEバスを用
いた全ての装置が備えているわけではなく、ロードを行
うためにはフロッピーディスクドライブやハードディス
クドライブ等の外部記憶装置が必要となり、装置のコス
トが高くなる。スレーブモジュールをスイッチ設定等で
設定する方法は専用の装置では問題ないが、スイッチ及
び設定を読み込むためのハードウェアがスレーブモジュ
ールの数だけ必要となり、汎用性が無い。基板検出用の
信号線を設ける方法は、汎用のバスシステムでは信号線
を追加することは困難で、また一般的でもない。
Although a large device has a function of loading a program, not all devices using the VME bus have the function of loading a program. An external storage device such as a hard disk drive is required, which increases the cost of the device. The method of setting the slave module by switch setting or the like is not a problem in a dedicated device, but the hardware for reading the switch and the setting is required for the number of slave modules, and is not versatile. In the method of providing a signal line for detecting a substrate, it is difficult and not general to add a signal line in a general-purpose bus system.

【0015】このように、VMEバスシステムのように
複数の基板を用いて装置を構成する汎用のバスシステム
において、基板の実装枚数を変更したり、ある機能の基
板を追加、削除して装置を構成し動作させることがあ
る。装置の構成を変更したときに装置全体の動作を管理
する基板(マスタボード)が装置に実装されている基板
(スレーブボード)の構成を予め把握していないと、実
装されていない基板をアクセスした場合、ハードウェア
的な応答(アクノリッジ)が返ってこないため、バスエ
ラーと判断され装置として動作不良となる。そこで、汎
用のバスシステムにおいて、基板の有無をハードウェア
的に簡単な方法で検出することが期待されている。
As described above, in a general-purpose bus system such as a VME bus system that uses a plurality of boards to configure a device, the number of boards to be mounted can be changed, or a board having a certain function can be added or deleted. May be configured and operated. The board that manages the operation of the entire device (master board) when the device configuration is changed must know the configuration of the substrate (slave board) mounted on the device in advance to access the unmounted substrate. In this case, since a hardware-like response (acknowledge) is not returned, it is determined that a bus error has occurred and the device malfunctions. Therefore, in a general-purpose bus system, it is expected to detect the presence or absence of a board by a simple hardware method.

【0016】本発明は、このような実情に鑑みてなされ
たもので、汎用のバスシステムを用いて信号線を追加し
なくても基板の有無を検出できるようにすること、ま
た、この時、基板がなくても装置として正常に立ち上が
るようにしたスレーブボード検出方法及びその装置を提
供することを目的としている。
The present invention has been made in view of the above circumstances, and it is possible to detect the presence or absence of a substrate by using a general-purpose bus system without adding a signal line. An object of the present invention is to provide a slave board detection method and a device thereof that can be normally started up as a device without a substrate.

【0017】[0017]

【課題を解決するための手段】本発明は、上記課題を解
決するために、(1)バスを介して基板間でデータのや
り取りを行うための制御のうち、特にバスアクセスのタ
イムアウトを検出する機能を有する基板上に設けられる
バスの制御回路において、ボード検出用のタイマ手段と
バスアクセス手段とを備えたこと、更には、(2)最初
のバスアクセス時に前記バスアクセス手段を使用して、
前記タイマ手段を起動し、タイマ満了までに応答がない
場合は、アクセス先に基板がないと判断すること、或い
は、(3)装置内部に実装される基板である複数のスレ
ーブモジュールと接続されるVMEバスと、該VMEバ
スに接続され、装置全体の管理を行う基板であるマスタ
モジュールと、該マスタモジュールに設けられ、前記V
MEバスとの信号のやり取りを行うためのVMEバスバ
ッファと、内部バスを介してスレーブモジュールの検出
動作を行うために、前記マスタモジュールの中央処理装
置により起動される検出用タイマと、前記スレーブモジ
ュールをアクセスし、該スレーブモジュールの存在を検
出する検出用バスアクセス部とを有し、基板実装の有無
を検出するようにしたことを特徴としたものである。
In order to solve the above-mentioned problems, the present invention detects (1) a bus access time-out among controls for exchanging data between boards via a bus. A bus control circuit provided on a substrate having a function is provided with a timer means for detecting a board and a bus access means, and (2) by using the bus access means at the first bus access,
If the timer means is started and there is no response before the timer expires, it is determined that there is no board at the access destination, or (3) connection with a plurality of slave modules that are boards mounted inside the device. A VME bus, a master module that is a board connected to the VME bus and that manages the entire apparatus, and a VME bus provided on the master module.
A VMEbus buffer for exchanging signals with the ME bus, a detection timer activated by a central processing unit of the master module for performing a detection operation of a slave module via an internal bus, and the slave module And a detection bus access unit for detecting the presence of the slave module, and the presence or absence of board mounting is detected.

【0018】[0018]

【作用】前述のような方法でスレーブボードを検出する
ことで、基板の有無を検出するための信号線や特別なハ
ードウェアを追加することなく、スレーブボードを検出
することが可能となる。更に、装置全体の構成を変更し
た場合でも、マスタモジュールのプログラムを変更する
必要がなく、装置として正常な動作が可能となる。
By detecting the slave board by the method described above, it is possible to detect the slave board without adding a signal line for detecting the presence or absence of the board or special hardware. Furthermore, even if the configuration of the entire device is changed, it is not necessary to change the program of the master module, and the device can operate normally.

【0019】[0019]

【実施例】実施例について、図面を参照して以下に説明
する。図1は、本発明によるスレーブボード検出方法を
説明するための構成図で、図中、11はマスタモジュー
ル、12は汎用のVMEバス、13はVMEバスとマス
タモジュールとが信号のやり取りを行うためのVMEバ
スバッファ、14はスレーブモジュール検出用タイマ、
15はスレーブモジュール検出用バスアクセス部、16
はマスタモジュールがVMEバスを制御するためのVM
Eバスコントローラ、17はマスタモジュールのCPU
(中央処理装置)、18はマスタモジュール及び装置全
体の制御を行うプログラムROM、19はマスタモジュ
ール及び装置全体の制御を行うデータRAM(Random A
ccess Memory)、20はマスタモジュール及び装置全体
の制御を行うタイマ、21は内部バスである。
Embodiments will be described below with reference to the drawings. FIG. 1 is a block diagram for explaining a slave board detection method according to the present invention. In the figure, 11 is a master module, 12 is a general-purpose VME bus, and 13 is a signal exchange between the VME bus and the master module. VME bus buffer, 14 is a slave module detection timer,
15 is a bus access unit for detecting a slave module, 16
Is a VM for the master module to control the VMEbus
E-bus controller, 17 is the CPU of the master module
(Central processing unit), 18 is a program ROM for controlling the master module and the entire device, 19 is a data RAM (Random A) for controlling the master module and the entire device
ccess Memory), 20 is a timer for controlling the master module and the entire apparatus, and 21 is an internal bus.

【0020】VMEバス12は、VMEアドレスバスと
VMEデータバスとVME制御バスから成り、装置内部
に実装される基板である複数のスレーブモジュールと接
続されている。マスタモジュール11は、前記VMEバ
ス12に接続され、装置全体の管理を行う基板である。
VMEバスバッファ13は、前記マスタモジュール11
に設けられ、前記VMEバスとの信号のやり取りを行う
ためのものである。検出用タイマ14は、内部バス21
を介してスレーブモジュールの検出動作を行うために、
前記マスタモジュール11のCPU17により起動され
る。検出用バスアクセス部15は、前記スレーブモジュ
ール11をアクセスし、該スレーブモジュール11の存
在を検出する。このようにして、基板実装の有無を検出
することができ、基板が無くても装置を正常に立ち上げ
ることができる。
The VME bus 12 is composed of a VME address bus, a VME data bus, and a VME control bus, and is connected to a plurality of slave modules which are boards mounted inside the apparatus. The master module 11 is a board that is connected to the VME bus 12 and manages the entire apparatus.
The VME bus buffer 13 includes the master module 11
For exchanging signals with the VME bus. The detection timer 14 uses the internal bus 21.
In order to perform the detection operation of the slave module via
It is activated by the CPU 17 of the master module 11. The detection bus access unit 15 accesses the slave module 11 and detects the presence of the slave module 11. In this way, the presence / absence of board mounting can be detected, and the apparatus can be normally started up even without the board.

【0021】図2は、本発明の構成を用いてスレーブモ
ジュールを検出する時のフローチャートである。なお、
Nは装置に実装可能なスレーブモジュールの数である。
図3(a)〜(d)〜図5(a)〜(d)は、本発明を
用いたVMEバス及び内部バス上のタイミングチャート
である。図3(a)〜(d)はスレーブモジュールをア
クセスし、スレーブモジュールがある場合のタイミング
チャート、図4(a)〜(d)はスレーブモジュールを
アクセスし、スレーブモジュールがない場合のタイミン
グチャート、図5(a)〜(d)はスレーブモジュール
検出動作を終了し、通常にVMEバスをアクセスした場
合のバスエラーのタイミングチャートである。
FIG. 2 is a flow chart when detecting a slave module using the configuration of the present invention. In addition,
N is the number of slave modules that can be mounted in the device.
3 (a) to (d) to 5 (a) to (d) are timing charts on the VME bus and the internal bus using the present invention. FIGS. 3A to 3D are timing charts when the slave module is accessed and there is a slave module, and FIGS. 4A to 3D are timing charts when the slave module is accessed and there is no slave module, 5A to 5D are timing charts of bus errors when the slave module detection operation is terminated and the VME bus is normally accessed.

【0022】以下、図2に基づき、各ステップ(S)に
従って順に説明する。まず、はじめに装置全体の電源が
投入され(S1)、マスタモジュールのCPU17が内
部バス21を介してマスタモジュール内部の初期化を行
う(S2)。初期化が終了すると、ROM18のプログ
ラムに従って、全てのスレーブモジュールに対してスレ
ーブモジュールの検出動作を開始する(S3)。このと
き、CPU17は内部バス21を介して、まず検出用タ
イマ14を起動し、次に検出用バスアクセス部15及び
VMEバスコントローラ16を介してスレーブモジュー
ルをアクセスする(S4)。
Hereinafter, the steps (S) will be sequentially described with reference to FIG. First, the power of the entire apparatus is first turned on (S1), and the CPU 17 of the master module initializes the inside of the master module via the internal bus 21 (S2). When the initialization is completed, the slave module detection operation is started for all the slave modules according to the program in the ROM 18 (S3). At this time, the CPU 17 first activates the detection timer 14 via the internal bus 21, and then accesses the slave module via the detection bus access unit 15 and the VME bus controller 16 (S4).

【0023】スレーブモジュールが存在する場合には、
図3(a)〜(d)に示すタイミングチャートのよう
に、マスタモジュールがVMEバスのDS(図3
(a))をアサートした後、スレーブモジュールからV
MEバスのDTACK(図3(b))による応答があり
(S5)、スレーブ基板有りとマスタモジュールは認識
する(S6)。この後、内部の内部バス21で検出用タ
イマをクリアする(図3(d))。マスタモジュール
は、この動作を装置に実装可能な全てのスレーブモジュ
ールNに対して行う。
If a slave module is present,
As shown in the timing charts of FIGS. 3A to 3D, the master module is a DS of the VME bus (see FIG.
After asserting (a)), V
The master module recognizes that there is a slave board (S6) since there is a response by DTACK (FIG. 3B) of the ME bus (S5). After that, the detection timer is cleared by the internal internal bus 21 (FIG. 3 (d)). The master module performs this operation for all slave modules N that can be mounted on the device.

【0024】スレーブモジュールが実装されていない場
合は、図4(a)〜(d)に示すタイミングチャートの
ように、VMEバスのDS(図4(a))に対してスレ
ーブモジュールからのVMEバスのDTACK(図4
(b))の応答がない(S5)。この時は、検出用のタ
イマが満了し(S7)、マスタモジュールは内部バス2
1で検出用のタイマをクリアし(図4(d))、VME
バスのDSをネゲートする。そして、スレーブ基板無し
とマスタモジュールが認識し(S8)、次の検出動作を
行う。
When the slave module is not mounted, as shown in the timing charts of FIGS. 4 (a) to 4 (d), the VME bus from the slave module is compared with the DS of the VME bus (FIG. 4 (a)). DTACK (Fig. 4
There is no response of (b)) (S5). At this time, the detection timer expires (S7), and the master module uses the internal bus 2
1 clears the detection timer (Fig. 4 (d)), and VME
Negate the DS of the bus. Then, the master module recognizes that there is no slave substrate (S8), and performs the next detection operation.

【0025】以上の動作をスレーブ最大実装数N回行
い、それぞれのスレーブモジュールが実装されているか
どうかを検出する(S9)。実装されているスレーブモ
ジュールが確認されたら、マスタモジュールは実装され
ているスレーブモジュールに対してのみ初期化動作を行
う(S10)。この時には、通常のVMEアクセスと同
様、図5(a)〜(d)に示すタイミングチャートのよ
うに、バスエラータイマを起動する。
The above operation is performed N times as the maximum number of slaves mounted, and it is detected whether or not each slave module is mounted (S9). When the mounted slave module is confirmed, the master module performs the initialization operation only for the mounted slave module (S10). At this time, like the normal VME access, the bus error timer is activated as shown in the timing charts of FIGS.

【0026】タイミングチャートから明らかなように、
検出用タイマの満了時間T2は、基板が存在する場合の
応答時間T1よりも長く、通常のバスアクセスのバスエ
ラータイムアウト時間T3より短く設定する必要があ
る。T1はスレーブモジュールのハードウェア応答のた
め数百nsec、T3はマスタモジュールのソフトウェ
アタイマのため数百μsecであり、T2の設定はこの
間で行えば良く、検出は容易に可能である。
As is clear from the timing chart,
The expiry time T2 of the detection timer needs to be set longer than the response time T1 when the board is present and shorter than the bus error timeout time T3 of the normal bus access. T1 is several hundreds of nsec because of the hardware response of the slave module, T3 is several hundreds of μsec because of the software timer of the master module, and T2 may be set during this period, and detection is easily possible.

【0027】このように、ハードウェア的なバスエラー
を検出するタイマ以外にバスエラータイマよりも時間の
短いボードチェック用のタイマ手段とバスアクセス手段
とを備えることで装置を立ち上げ、最初に他の基板をア
クセスする時に、実装されていない基板をアクセスして
も、バスエラーを起こさず装置を動作させることが可能
で、かつ、基板実装の有無を検出することが可能であ
る。
As described above, in addition to the hardware-based timer for detecting a bus error, the apparatus is started up by providing the timer means for board check and the bus access means, which are shorter in time than the bus error timer. When accessing the board, the apparatus can be operated without causing a bus error even if the board not mounted is accessed, and the presence / absence of board mounting can be detected.

【0028】[0028]

【発明の効果】以上の説明から明らかなように、本発明
によると、特別な機能やハードウェアを追加することな
く、装置内部のスレーブモジュールの実装状態をマスタ
モジュールが知ることが可能となる。また、装置内部の
実装状態をマスタモジュールが知ることが可能となる。
また、装置内部の実装状態を変更しても、プログラムの
変更や条件設定をすることなく、装置として正常に動作
することができる。従って、本発明を用いることで、安
価で信頼性が高く、汎用的な装置を提供することが可能
となる。
As is apparent from the above description, according to the present invention, the master module can know the mounting state of the slave module inside the device without adding any special function or hardware. Further, it becomes possible for the master module to know the mounting state inside the device.
Further, even if the mounting state inside the device is changed, the device can operate normally without changing the program or setting the conditions. Therefore, by using the present invention, it is possible to provide an inexpensive and highly reliable general-purpose device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるスレーブボード検出方法の一実施
例を説明するための構成図である。
FIG. 1 is a configuration diagram for explaining an embodiment of a slave board detection method according to the present invention.

【図2】本発明によるスレーブボード検出方法の一実施
例を説明するためのフローチャートである。
FIG. 2 is a flowchart illustrating an embodiment of a slave board detection method according to the present invention.

【図3】本発明の動作タイミングチャート(スレーブモ
ジュール有り)である。
FIG. 3 is an operation timing chart of the present invention (with a slave module).

【図4】本発明の動作タイミングチャート(スレーブモ
ジュール無し)である。
FIG. 4 is an operation timing chart of the present invention (without a slave module).

【図5】本発明の動作タイミングチャート(通常のVM
Eアクセス)である。
FIG. 5 is an operation timing chart of the present invention (normal VM
E access).

【図6】従来のスレーブボード検出装置を説明するため
の構成図である。
FIG. 6 is a configuration diagram for explaining a conventional slave board detection device.

【図7】従来のスレーブボード検出装置のアドレスマッ
プを示す図である。
FIG. 7 is a diagram showing an address map of a conventional slave board detection device.

【符号の説明】[Explanation of symbols]

11…マスタモジュール、12…汎用のVMEバス、1
3…VMEバスバッファ、14…スレーブモジュール検
出用タイマ、15…スレーブモジュール検出用バスアク
セス部、16…VMEバスコントローラ、17…マスタ
モジュールのCPU、18…プログラムROM、19…
データRAM、20…タイマ、21…内部バス。
11 ... Master module, 12 ... General-purpose VME bus, 1
3 ... VME bus buffer, 14 ... Slave module detection timer, 15 ... Slave module detection bus access part, 16 ... VME bus controller, 17 ... Master module CPU, 18 ... Program ROM, 19 ...
Data RAM, 20 ... Timer, 21 ... Internal bus.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 バスを介して基板間でデータのやり取り
を行うための制御のうち、特にバスアクセスのタイムア
ウトを検出する機能を有する基板上に設けられるバスの
制御回路において、ボード検出用のタイマ手段とバスア
クセス手段とを備えたことを特徴とするスレーブボード
検出方法。
1. A board detection timer in a bus control circuit provided on a board having a function of detecting a time-out of bus access, among controls for exchanging data between boards via a bus. A slave board detection method comprising: means and bus access means.
【請求項2】 最初のバスアクセス時に前記バスアクセ
ス手段を使用して、前記タイマ手段を起動し、タイマ満
了までに応答がない場合は、アクセス先に基板がないと
判断することを特徴とする請求項1記載のスレーブボー
ド検出方法。
2. When the first bus access is made, the bus access means is used to activate the timer means, and if there is no response before the timer expires, it is determined that there is no board at the access destination. The slave board detection method according to claim 1.
【請求項3】 装置内部に実装される基板である複数の
スレーブモジュールと接続されるVMEバスと、該VM
Eバスに接続され、装置全体の管理を行う基板であるマ
スタモジュールと、該マスタモジュールに設けられ、前
記VMEバスとの信号のやり取りを行うためのVMEバ
スバッファと、内部バスを介してスレーブモジュールの
検出動作を行うために、前記マスタモジュールの中央処
理装置により起動される検出用タイマと、前記スレーブ
モジュールをアクセスし、該スレーブモジュールの存在
を検出する検出用バスアクセス部とを有し、基板実装の
有無を検出するようにしたことを特徴とするスレーブボ
ード検出装置。
3. A VME bus connected to a plurality of slave modules, which are boards mounted inside the device, and the VM.
A master module, which is a board connected to the E bus and managing the entire apparatus, a VME bus buffer provided in the master module for exchanging signals with the VME bus, and a slave module via an internal bus. A detection timer activated by the central processing unit of the master module and a detection bus access unit for accessing the slave module and detecting the presence of the slave module. A slave board detection device characterized in that the presence or absence of mounting is detected.
JP6170882A 1994-07-22 1994-07-22 Method and device for detecting slave board Pending JPH0836543A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6170882A JPH0836543A (en) 1994-07-22 1994-07-22 Method and device for detecting slave board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6170882A JPH0836543A (en) 1994-07-22 1994-07-22 Method and device for detecting slave board

Publications (1)

Publication Number Publication Date
JPH0836543A true JPH0836543A (en) 1996-02-06

Family

ID=15913068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6170882A Pending JPH0836543A (en) 1994-07-22 1994-07-22 Method and device for detecting slave board

Country Status (1)

Country Link
JP (1) JPH0836543A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321905B1 (en) * 1999-12-23 2002-01-29 신현준 FIP master board for mounting on a VME bus
KR100362061B1 (en) * 1996-04-25 2003-03-03 삼성탈레스 주식회사 Device for controlling local bus
KR100395216B1 (en) * 1996-03-15 2004-01-07 삼성탈레스 주식회사 System synchronizing device of bus system and method thereof
KR100430235B1 (en) * 1996-07-30 2004-07-22 주식회사 하이닉스반도체 Circuit for controlling data transfer between system board and sub-board using common data/address bus line

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395216B1 (en) * 1996-03-15 2004-01-07 삼성탈레스 주식회사 System synchronizing device of bus system and method thereof
KR100362061B1 (en) * 1996-04-25 2003-03-03 삼성탈레스 주식회사 Device for controlling local bus
KR100430235B1 (en) * 1996-07-30 2004-07-22 주식회사 하이닉스반도체 Circuit for controlling data transfer between system board and sub-board using common data/address bus line
KR100321905B1 (en) * 1999-12-23 2002-01-29 신현준 FIP master board for mounting on a VME bus

Similar Documents

Publication Publication Date Title
US4975838A (en) Duplex data processing system with programmable bus configuration
US6363437B1 (en) Plug and play I2C slave
JPS63231560A (en) Data processing system
US11704269B2 (en) Switch pruning in a switch fabric bus chassis
JPH0836543A (en) Method and device for detecting slave board
EP0104545A2 (en) Input and output port control unit
US4821179A (en) Communication system configuration detection apparatus and method
US6292851B1 (en) System for allowing a supervisory module to obtain alarm and status information from at least one supervised module without having to specify physical addresses
US5463589A (en) Method and system for automatic configuration of memory devices
JPS60201461A (en) System configuration recognizing system
JP4938944B2 (en) Elevator information transmission control device
JPH10105409A (en) Slave module managing system for device
JPH0756847A (en) Portable computer
KR100413422B1 (en) Multiport controlling method in multiport controller
KR0145541B1 (en) Method of using the reserved node of communication board between big capacity processors in digital mobile communication ess
JPH0145164Y2 (en)
JPH0530197Y2 (en)
JP2002312072A (en) Information processing device and add-in board reset method
JPH04370844A (en) Recognizing method for multi-board system and its slave board
EP0316251A2 (en) Direct control facility for multiprocessor network
JPH06103220A (en) Data processing system
JPH01233651A (en) Communication control system
JPH02135560A (en) Address allocating method
JP4174272B2 (en) Device controller
JPS61220054A (en) Confirmation system for constitution of information processing system