JP4938944B2

JP4938944B2 - Elevator information transmission control device

Info

Publication number: JP4938944B2
Application number: JP2001276936A
Authority: JP
Inventors: 見克宏須; 本陽一関; 島浩一三
Original assignee: Toshiba Elevator Co Ltd
Current assignee: Toshiba Elevator and Building Systems Corp
Priority date: 2001-09-12
Filing date: 2001-09-12
Publication date: 2012-05-23
Anticipated expiration: 2021-09-12
Also published as: JP2003081546A

Description

【０００１】
【発明の属する技術分野】
本発明はエレベータの情報伝送制御装置に関し、特にマスタ局とスレーブ局の間で情報をサイクリックに交換する情報伝送制御装置に関するものである。
【０００２】
【従来の技術】
従来、エレベータ制御システム内でサイクリックに制御情報の伝送を行う情報伝送制御装置において、マスタ局からアドレス情報を送り、そのアドレスに対応したスレーブ局がデータ入出力に応答し、アドレス情報を正しく受信することができた場合に読み出しデータ伝送応答やデータ書き込み処理を行うようにしている。これを行わせるのに、マイクロコンピュータを使用し、自局向けの伝送が行われたかの判断はマイクロコンピュータプログラム中のデータを使用して実施されていた。また、種々の機能を持った伝送局に合わせて、専用のプログラムを作成し、したがって伝送局の種類毎にプログラムを管理し、メンテナンスを行う必要があった。
【０００３】
【発明が解決しようとする課題】
マイクロコンピュータを使用したシステムにおいて、ある一定以上の応答性能を得ようとする場合には、性能の高い高価なマイクロコンピュータを使用する必要がある。システム価格を抑えるために安価なマイクロコンピュータを用いた場合は、応答性能等が悪化し、システムの規模・機能などに制約が生じてしまっていた。
【０００４】
また従来のシステムでは、自局に対して応答可能エリアの判断を行うためのデータがマイクロコンピュータのプログラム中に含まれてしまい、エリア内容を変更する場合は、プログラムデータの中から変更箇所を見つけ出して修正し対応する必要があった。さらに伝送局の種別毎にプログラムを作成する必要があり、数多くのプログラムを管理する必要があった。
【０００５】
本発明は、従来のこのような点を考慮してなされたもので、安価で応答速度を早くすることができるエレベータの情報伝送制御装置を提供することを目的とする。
【０００６】
さらに本発明は、アドレスデータの変更が容易なエレベータの情報伝送制御装置を提供することを目的とする。
【０００７】
さらにまた本発明は、多くの種類の伝送局に対応することが可能なエレベータの情報伝送制御装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明のエレベータの情報伝送制御装置は、
エレベータの制御情報をマスタ局とスレーブ局との間でサイクリックにシリアル伝送するエレベータの情報伝送制御装置において、伝送制御設定データを伝送制御設定テーブルとして記憶しており、電源が消えても読み出し可能なＲＯＭ素子と、伝送処理内容を変更するために前記伝送制御設定テーブルを変更するテーブル変更手段とを備え、
前記テーブル変更手段は前記ＲＯＭ素子中の前記伝送制御設定テーブルを、マスタ局からの伝送内容に従って変更することにより前記伝送処理内容を変更し、
さらに、他の情報伝送制御装置と共有する入出力回路を備え、前記テーブル変更手段は、マスタ局からの伝送内容に応じて前記ＲＯＭ素子中の伝送制御情報および入出力情報の少なくとも一方を変更することにより、ある入出力制御回路に故障が発生した場合に入出力を共有する他の制御回路が故障発生の入出力制御回路の入出力処理を代行する
ことを特徴とする。
【０００９】
請求項２に係る発明のエレベータの情報伝送制御装置は、
エレベータの制御情報をマスタ局とスレーブ局との間でサイクリックにシリアル伝送するエレベータの情報伝送制御装置において、伝送制御設定データを伝送制御設定テーブルとして記憶しており、電源が消えても読み出し可能なＲＯＭ素子と、伝送処理内容を変更するために前記伝送制御設定テーブルを変更するテーブル変更手段とを備え、
前記ＲＯＭ素子の内容中に、伝送制御情報のほかに入出力動作設定情報を持ち、前記テーブル変更手段は前記入出力動作設定情報を変更することにより入出力処理動作を変更し、
他の情報伝送制御装置と共有する入出力回路を備え、前記テーブル変更手段は、マスタ局からの伝送内容に応じて前記ＲＯＭ素子中の伝送制御情報および入出力情報の少なくとも一方を変更することにより、ある入出力制御回路に故障が発生した場合に入出力を共有する他の制御回路が故障発生の入出力制御回路の入出力処理を代行する
ことを特徴とする。
【００１８】
【発明の実施の形態】
（実施の形態の構成）
＜図１：エレベータ情報伝送制御システム構成図＞
図１は本発明によるエレベータの情報伝送制御装置の全体構成を示す構成図である。
【００１９】
マスタコントローラ１は各エレベータかご毎にシステム制御・かご動作制御を行い、伝送ライン５を介してエレベータホールでのスイッチ入力および表示出力を行うホールコントローラ３、およびエレベータかご内部のスイッチ入力および表示出力を行うかごコントローラ４と接続されている。マスタコントローラ１は伝送マスタとして動作し、ホールコントローラ３およびかごコントローラ４はローカル局ないし伝送スレーブとして動作する。各ホールのホールコントローラ３は、各ホールコントローラ共通の入出力信号７を介して互いに接続し合い、入出力信号が共通に使用される。各エレベータの伝送ライン５相互間に情報転送コントローラ６が接続されている。
【００２０】
以下に、マスタコントローラ１、ホールコントローラ３、かごコントローラ４、および情報転送コントローラ６の内部構成を説明するが、それぞれの内部構成はハードウェア的に類似しており、同一もしくは類似の機能を持つ回路要素には同一符号を付して説明する。
【００２１】
＜図２：マスタコントローラ構成図＞
図２はマスタコントローラ１の内部構成図である。
【００２２】
ホストＣＰＵ１１によってかご動作制御・伝送データ内容の作成などを行い、ローカルバス２０を介して伝送制御回路１２と接続され、バス制御信号１５を授受する。伝送制御回路１２は伝送設定データや伝送入出力データ等が蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続されている。ホストＣＰＵ１１から伝送制御回路１２に対しアクセス要求を送出することにより、伝送制御回路１２が共通ＲＡＭ１４との間でデータ入出力を行う。
【００２３】
伝送制御回路１２はＲＳ４８５インタフェース１３を介し伝送ライン５と接続される。伝送制御回路１２はホストＣＰＵ１１から伝送実施指令を受け取ると、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。さらに伝送制御回路１２は設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続されており、初期化時にこの設定ＲＯＭ１８から種別データおよび伝送動作設定データを取り出して、それを共通ＲＡＭ１４に保存する。また伝送制御回路１２ではホストＣＰＵ１１からの指令により、共通ＲＡＭ１４に蓄えられた伝送動作設定データを設定ＲＯＭ１８に書き込むことができる。
【００２４】
＜図３：ホールコントローラ構成図＞
図３はホールコントローラ３の内部構成図である。
【００２５】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２および共有ＩＯインタフェース２６と接続されている。伝送制御回路１２は、伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続され、ＲＳ４８５インタフェース１３を介し伝送ライン５と接続され、さらにＲＯＭ入出力ラシン１９を介して設定ＲＯＭ１８と接続されている。伝送制御回路１２は、初期化時に設定ＲＯＭ１８から種別データ、伝送動作設定データ、および入出力動作設定データを取り出して、それを共通ＲＡＭ１４に保存する。その後、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。
【００２６】
伝送制御回路１２ではマスタコントローラ１から伝送ライン５を介して行われる伝送設定により、共通ＲＡＭ１４に蓄えられた伝送動作設定データ・入出力動作設定データの変更と設定ＲＯＭ１８への書き込みを実施する。またアドレス指定スイッチ２３からのアドレス情報を受け取り、伝送応答アドレスとの比較を行う。共有ＩＯインタフェース２６は他の階床のホールコントローラ３と共有出力信号２４および共有入力信号２５を介して連系される。
【００２７】
＜図４：かごコントローラ構成図＞
図４はかごコントローラ４の内部構成図である。
【００２８】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２と接続され、バス制御信号１５を授受する。伝送制御回路１２は伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続され、ＲＳ４８５インタフェース１３を介して伝送ライン５と接続されている。
【００２９】
さらに伝送制御回路１２は設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続されている。伝送制御回路１２は初期化時に設定ＲＯＭ１８から種別データ、伝送動作設定データ、および入出力動作設定データを取り出して、それらを共通ＲＡＭ１４に保存する。その後、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行い、また入出力動作設定データ内容に応じてデータの入出力を行う。さらに伝送制御回路１２は装置番号指定スイッチ２８から装置番号情報２７を受け取り、伝送応答アドレスを変化させる。
【００３０】
＜図５：情報転送コントローラ構成図＞
図５は情報転送コントローラ６の内部構成図である。
【００３１】
伝送制御回路１２はローカルバス２０を介して他系の伝送制御回路と相互接続されている。伝送制御回路１２は伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続され、ＲＳ４８５インタフェース１３を介して伝送ライン５と接続されている。
【００３２】
さらに伝送制御回路１２はＲＯＭ入出力ライン１９を介して設定ＲＯＭ１８と接続され、初期化時に設定ＲＯＭ１８から種別データ、伝送動作設定データ、および入出力動作設定データを取り出して、それらを共通ＲＡＭ１４に保存する。その後、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。さらに設定ＲＯＭ１８内部に蓄えられた入出力動作設定データを用いて、相互に伝達する情報の転送をローカルバス２０を介して行う。
【００３３】
＜図６：伝送制御回路内部構成図＞
図６は各コントローラで使用される伝送制御回路１２の内部構成図である。
【００３４】
ローカルバス２０はバスインタフェース３１に接続されている。マスタコントローラ１のようにホストＣＰＵ１１と接続されるコントローラの場合は、バスインタフェース３１ではホストＣＰＵ１１からの動作設定内容を内部レジスタに保存する。動作設定は伝送開始、動作モード、タイムアウト時間などについて行われる。また伝送異常発生状態・回数などを内部レジスタに蓄え、ホストＣＰＵ１１からの読み出しを行い得るようにする。動作設定および伝送異常情報は、伝送ＩＦ・バスＩＦ入出力信号３５を介して伝送インタフェース回路３２との間の授受が行われる。他のホストＣＰＵ１１と接続しない構成では、バスインタフェース３１から初期設定完了後定期的にデータ入出力動作を実施する。
【００３５】
伝送制御回路１２は、バスインタフェース３１および伝送インタフェース回路３２のほかに、ＲＡＭインタフェース３３およびＲＯＭインタフェース３４を含んでいる。各コントローラの共通ＲＡＭ１４へのアクセス要求があった場合は、バスインタフェース３１からバスＩＦ・ＲＡＭ入出力信号３６を用いＲＡＭインタフェース３３と接続される。伝送インタフェース回路３２ではバスインタフェース３１からの動作設定信号を伝送ＩＦ・バスＩＦ入出力信号３５を通じて受けとり伝送動作を開始する。この場合、伝送インタフェース回路３２は、ＲＡＭインタフェース３３に対し設定データの読み出し要求を行い、伝送ＩＦ・ＲＡＭ入出力信号３８を介してデータを得る。その結果に基づき伝送ライン送信信号１６の出力および伝送ライン受信信号１７の入力を実施する。ＲＡＭインタフェース３３では伝送ＩＦ・ＲＡＭ入出力信号３８およびバスＩＦ・ＲＡＭ入出力信号３６の２種類の要求を受け取り、そのうちひとつを選択しＲＡＭ入出力ライン２１信号を介して共有ＲＡＭ１４とのデータ入出力を行う。
【００３６】
バスインタフェース回路３１では初期化時にＲＯＭインタフェース３４にＲＯＭ読み出し要求を出しバスＩＦ・ＲＯＭ入出力信号３９を介して機種設定データ、伝送動作設定データ、および入出力動作設定データを読み出し、それらの内容を共通ＲＡＭ１４に転送する。
【００３７】
ホストＣＰＵ１１が接続されているマスタコントローラ１において設定データの変更が生じた場合は、ホストＣＰＵ１１からの要求により、バスインタフェース回路３１はＲＯＭインタフェース３４に対し書き込み要求を出し、設定ＲＯＭ１８に対しての設定データの書き込みを行う。ホールコントローラ３などのように、ホストＣＰＵ１１に接続されないコントローラの場合は、マスタコントローラ１からの伝送データ中に含まれる書き込み指令に従い設定ＲＯＭ１８に対してのデータ書き込みを実施する。装置番号情報２７はバスインタフェース３１および伝送インタフェース回路３２の両方に入力される。
【００３８】
＜図７：伝送インタフェース回路詳細構成図＞
図７は図６における伝送インタフェース回路３２の詳細構成図である。
【００３９】
伝送ＩＦ・バス入出力信号に含まれる動作設定信号をもとに、設定読み込み動作回路６０は、マスタ動作かスレーブ動作かを判定して伝送動作を開始する。いずれの場合もバスインタフェース３１からＲＡＭ読み込みデータ５８信号を取り出し送受信設定データ５６としてデータ送受信制御部４２に取り込む。
【００４０】
マスタコントローラ１で実行されるマスタ動作の場合は、このデータをもとにデータ内のスタートアドレスを送信アドレスとし、アドレスレジスタ４７に書き込み、これをアドレス送受信データ５７としてＲＡＭインタフェース３３へ送出する。データ送受信制御部４２内の送信データ作成回路４５では、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成しシリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３をシリアル変換しライン送信信号１６として出力する。
【００４１】
次に送信設定内容がデータ送信の場合は、データ入出力動作回路５０が共通ＲＡＭ１４から送信データをＲＡＭ読み込みデータ５８信号として取り出し送信データ５９として送信データ作成回路４５に渡し、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成し、シリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３をシリアル変換しライン送信信号１６として出力する。
【００４２】
送信設定内容がデータ受信の場合は、送受信制御回路４３では、受信要求信号５２をシリアルデータ送受信回路４１に送る。シリアルデータ送受信回路４１では、ライン受信信号１７中の受信データをシリアル／パラレル変換し、シリアル受信データ５４として出力する。これを送受信制御回路４３からの指令によりデータレジスタ４６に書き込む。
【００４３】
データ入出力動作回路５０ではデータ受信が行われると伝送ＩＦ・ＲＡＭ入出力信号３６上にＲＡＭ書き込み要求をセットし、共通ＲＡＭ１４へも保存を実行する。受信実行中はまた異常検出部４４によって読み出しデータのチェックおよび読み出し時間のタイムアウトチェックが行われ、異常発生時の伝送処理打ち切りや異常データの保存処理指令の作成が行われる。
【００４４】
設定読み込み動作回路６０では上記のアドレス送信またはデータ送受信が終わると、アドレスレジスタ４７の値をひとつ増やし、次のアドレスのデータの処理を行う。またアドレス値が設定データ内の終了アドレス値となった場合は、設定読み込み動作回路６０は次の設定データを読み込む動作を行い、伝送動作を続けていく。
【００４５】
ホールコントローラ３、かごコントローラ４、および情報転送コントローラ６の場合は伝送インタフェース回路３２はスレーブ動作を行う。スレーブ動作の場合は、送受信設定データ５６を読み出した後でアドレス受信待ちとなる。読み出したデータがアドレスの場合はアドレスレジスタ４７にアドレス受信データを保存し、アドレス一致検出回路４８に送り送受信設定データのアドレス範囲内であるか否かを判断する。アドレス一致検出回路４８には装置番号情報２７が入力され、ホールコントローラ３の動作の場合は、アドレス一致検出情報として使用される。
【００４６】
（実施の形態の装置の動作）
以下に上述の実施の形態の動作について説明する。
【００４７】
＜伝送動作内容と設定テーブル＞
図８に伝送動作時のタイムチャートを示す。図８のＴ１はマスタトーカ伝送動作を示し、マスタ局からスレーブ局に対して情報を伝送する場合に使用される。マスタ局からまずアドレスを送信し、アドレス送信完了後、続いてデータを送信する。その後スレーブ局からの応答を待つ。スレーブ局ではアドレス受信待ちをし、アドレスが自分に割り当てられている場合は送られてきたデータを受け取り、外部表示手段などに出力する。その後受け取り応答を返す。マスタ局では応答が来ない場合には異常発生としてデータを再送する。
【００４８】
図８のＴ２はマスタリスナ伝送動作を示し、スレーブ局からマスタ局に対して情報を伝送する場合に使用される。マスタ局からアドレスを送信し、送信完了後、スレーブ局では続いてデータの受信待ちをする。スレーブ局ではアドレス受信待ちをし、アドレスが自分に割り当てられている場合は、外部からスイッチデータ入力などを行ってデータを送信する。マスタ局では送られてくるデータを受け取り、データとして保存する。
【００４９】
図９は各コントローラで使用される伝送設定テーブルを示すものである。この伝送設定テーブルはＮｏ．１〜ｎの伝送テーブルを持ち、各テーブルは開始アドレス、終了アドレス、および伝送種別から構成される。伝送種別は「トーカ」、「リスナ」、「設定・同報」、および「テーブル終了」からなる。「設定・同報」設定ではマスタトーカ動作を行わせる。「テーブル終了」設定の場合は伝送動作は実行せず、一定時間経過後に先頭のテーブルから伝送動作を再度実行する。
【００５０】
図１０に各スレーブ動作コントローラで使用される入出力動作設定テーブルを示す。この入出力動作設定テーブルはＮｏ．１〜ｍの設定テーブルを持ち、各テーブルは処理種別、データ種別、およびデータアドレスから構成される。処理種別は「読み出し」、「書き込み」、「アンド処理」、「マクロ処理」、「テーブル終了」などからなる。「読み出し」は処理データアドレスからデータを読み出してきて内部バッファに保存することを示し、「書き込み」は内部バッファのデータを処理データアドレスに書き込むことを示す。「アンド処理」ではデータアドレスからデータを読み出し、内部バッファとのデータとのアンド処理をして結果を内部バッファに返すことを示す。「マクロ処理」ではさらに設定ＲＯＭ１８内部に設定されたマクロ動作テーブルに記載された入出力動作を実行する。「テーブル終了」設定の場合は入出力動作は実行せず、一定時間経過後に先頭のテーブルから入出力動作を再度実行する。データ種別はデータの取り出し、および書き込み先のデータ種別を示し、共通ＲＡＭ１４、設定ＲＯＭ１８、およびローカルバス上２０のデータの種別を示す。
【００５１】
＜マスタコントローラでの伝送動作＞
設定ＲＯＭ１８エリア内の機種指定データがマスタコントローラ１である場合に、マスタコントローラ１の動作を開始する。図１１にマスター局の伝送動作時の動作フローチャートを示し、併せて伝送制御回路１２（図６）および伝送インタフェース回路３２（図７）を参照して信号の流れを説明する。
【００５２】
伝送ＩＦ・ＲＡＭ入出力信号３８上の動作設定信号をもとに、設定読み込み動作回路６０はマスタ動作かスレーブ動作かを判定して伝送動作を開始する。ここで初期化処理が開始され（ステップＳ１）、テーブル読み出し（ステップＳ２）に続いて、それが終了でない限り（ステップＳ３）、まずバスインタフェース３１からＲＡＭ読み込みデータ５８信号を取り出し、送受信設定データ５６として取り込む。設定データ内のスタートアドレスを送信アドレスとし、アドレスレジスタ４７に書き込みセットし（ステップＳ４）、これをアドレス送受信データ５７とする。送信データ作成回路４５では、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成しシリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う（ステップＳ５）。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３をシリアル変換し伝送ライン送信信号１６として出力する。ここで異常検出部４４内のデータ送受信時間監視タイマがセットされる（ステップＳ６）。
【００５３】
次に送信か否かを確認し（ステップＳ７）、送信なら、送信設定内容が「マスタトーカ」であると判断してトーカ処理を行う（ステップＳ８）。すなわち、データ入出力動作回路５０が共通ＲＡＭ１４から送信データをＲＡＭ読み込みデータ５８信号として取り出し送信データ５９として送信データ作成回路４５に渡し、併せて送受信制御回路４３から指令を受けてシリアル送信データ５３を作成しシリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３を伝送ライン送信信号１６として出力する。
【００５４】
トーカ処理の後、同報でないかをチェックし（ステップＳ９）、同報でなければ応答確認処理をする（ステップＳ１０）。設定読み込み動作回路６０では上記のアドレス送信・データ送受信が終わると、データ送受信タイマ時間経過待ちを行う（ステップＳ１２）。ここで、受信実行中は異常検出部４４で読み出しデータのチェック・読み出し時間のタイムアウトチェックを行い、異常発生時の伝送処理打ち切りや異常データの保存処理指令の作成が行われる。タイムアウト時間はバスインタフェース内部のレジスタに設定でき、システムに応じて変更可能とする。データ受信タイマの動作中にアドレス受信が発生した場合には、伝送種別異常として異常を通知する。これらの異常情報はバスインタフェース回路に送られ、異常種別毎に発生の有無と発生回数がバスインタフェース回路内の異常発生回数カウンタに蓄えられる。ステップＳ９で同報であった場合は、ステップＳ１０を実行することなくステップＳ１２へ飛ぶ。
【００５５】
ステップＳ１２での時間経過後に終了アドレスか否かのアドレスチェックを行い（ステップＳ１３）、終了アドレスでなければ、アドレスレジスタの値をひとつ増やし（ステップＳ１４）、ステップＳ５に戻って次のアドレスのデータの処理を行う。ステップＳ１３において、アドレス値が設定データ内の終了アドレス値になったことが検知された場合はステップＳ２へ戻り、設定読み込み動作回路６０は次の設定データを読み込む動作を行い、ステップＳＳ４以下の伝送動作を続けていく。
【００５６】
ステップＳ７で送信でなかった場合、すなわち送信設定内容が「マスタリスナ」設定の場合は、リスナ処理（ステップＳ１１）を行う。すなわち、送受信制御回路４３で受信要求信号５２をシリアルデータ送受信回路４１に送る。シリアルデータ送受信回路４１では、伝送ライン受信信号１７中の受信データをシリアル／パラレル変換しシリアル受信データ５４として取り出す。これを送受信制御回路４３からの指令でデータレジスタ４６に書き込む。データ入出力動作回路５０ではデータ受信が行われると伝送ＩＦ・ＲＡＭ入出力信号３８上にＲＡＭ書き込み要求をセットし共通ＲＡＭ１４への保存を実行する。この後、ステップＳ１２のタイマ終了待ち以下のステップへ進む。
【００５７】
設定テーブルが終了する（ステップＳ２，Ｓ３）と、スキャン時間待ちを実施し（ステップＳ１５）、時間経過後、ステップＳ１に戻って再び先頭のＲＡＭを読み出し次のサイクルの伝送入出力処理を行っていく。
【００５８】
＜スレーブコントローラ伝送動作＞
次に図１２のフローチャートを参照して、スレーブコントローラ（ホールコントローラ３、かごコントローラ４、情報転送コントローラ６）の動作時の伝送動作について説明する。
【００５９】
スレーブ動作の場合は、設定ＲＯＭ１８から既に伝送情報が共通ＲＡＭ１４に転送されているものとして、まず初期化処理を行い（ステップＳ２１）、伝送テーブル読み出しを最初のものからとする。その後、送受信設定データ５６を読み出し（ステップＳ２２）、アドレス受信待ち（ステップＳ２３）となる。読み出したデータがアドレスの場合はアドレスレジスタ４７にアドレス受信データを保存し、アドレス一致検出回路４８に送り送受信設定データのアドレス範囲内であるかを判断する（ステップＳ２４）。範囲内である場合は設定データ種別に応じデータ返答（トーカ）かデータ受信（リスナ）かの判断を行い（ステップＳ２５）、その判断結果に応じてリスナ処理（Ｓ２７）またはトーカ処理（ステップＳ２８）を行う。「マスタリスナ動作」の場合（ステップＳ２７）はデータを共通ＲＡＭ１４から読み出し送信データとしてシリアルデータ送受信回路４１に渡しデータ送信を行う。「マスタトーカ動作」の場合（ステップＳ２８）は受信待ちとなり、データ受信完了後、データを共通ＲＡＭ１４に書き込む。
【００６０】
受け取りアドレスが設定最大値より大きかった場合は次の設定テーブルを読み出す（ステップＳ２６）。テーブルが最終の場合には先頭のテーブルを読み出す。上記テーブル値が示すアドレス値以外にアドレススイッチ情報を入力し、アドレス情報を作成し伝送応答する。
【００６１】
＜ホールコントローラ動作＞
次に図３のホールコントローラ構成図を用いて、ホールコントローラ３の動作について説明する。
【００６２】
ホールコントローラ３の伝送制御回路１２は設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続され、初期化時に設定ＲＯＭ１８から設定データを取り出して共通ＲＡＭ１４に保存する。次に伝送制御回路１２は先に説明したスレーブ伝送動作を行い、共通ＲＡＭ１４に対し伝送入出力データの読み書きを行う。またアドレス指定スイッチ２３からのアドレス情報を受け取り伝送設定テーブルとは別のアドレスに対し伝送応答する。
【００６３】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２と接続されていて、先に説明した転送動作設定テーブルの内容に従い、定期的に共通ＲＡＭ１４内のデータとの間で信号の入出力動作を行う。本実施の形態ではアドレス０のデータ受信時に入出力転送を開始することとする。
【００６４】
次にホールコントローラ３のバックアップ動作について説明する。
【００６５】
伝送制御回路１２はローカルバス２０を介して共有ＩＯインタフェース２６とも接続しデータの入出力を行い、相手系が故障した場合にバックアップ動作が実行される。マスタコントローラ１の上位ＣＰＵにおいて伝送エラーにより、あるホールコントローラ３が故障したと判断された場合は、その共通ＩＯを持つホールコントローラ３に対しマスタコントローラ１から、共通ＩＯを新たにアクセスするような伝送設定テーブルと情報転送動作設定テーブルの変更値が送られ、共通ＲＡＭ１４に蓄えられる。その後マスタコントローラ１から書き込み指令データが送られ、その内容を受け取った伝送制御回路１２は共通ＲＡＭ１４に蓄えられた設定データの変更と設定ＲＯＭ１８への書き込みを実施する。この動作によりホールコントローラ３のバックアップ動作が行われる。
【００６６】
＜かごコントローラ動作＞
図４に示すかごコントローラ構成図を用いて、かごコントローラ４の動作説明を行う。
【００６７】
かごコントローラ４の伝送制御回路１２はまず設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続され、初期化時に設定ＲＯＭ１８からデータを取り出して、共通ＲＡＭ１４に伝送設定データおよび転送処理設定データを保存する。このとき装置番号指定スイッチ２８から装置番号情報２７を受け取り、設定ＲＯＭ１８から取り出す設定テーブルデータの位置を変化させる。次に伝送制御回路１２は先に説明したスレーブ伝送動作を行い、共通ＲＡＭ１４に対し伝送入出力データの読み書きを行う。
【００６８】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２と接続されていて、先に説明した転送動作設定テーブルの内容に従い、定期的に共通ＲＡＭ１４内のデータとの間で入出力を行う。本実施の形態ではアドレス０のデータ受信時に入出力転送を開始することとする。
【００６９】
かごコントローラ４では、動作が正常に行われていることの確認として、あるアドレスのデータを１増やして戻すという処理が含まれており、本実施の形態ではマクロ動作機能を用いてこの動作を実現する。
【００７０】
＜情報転送コントローラ動作＞
図５に示す情報転送コントローラ６の動作説明を行う。
【００７１】
情報転送コントローラ６の伝送制御回路１２はまず設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続され、初期化時に設定ＲＯＭ１８からデータを取り出して、共通ＲＡＭ１４に伝送設定データおよび転送処理設定データを保存する。次に伝送制御回路１２は先に説明したスレーブ伝送動作を行い、共通ＲＡＭ１４に対し伝送入出力データの読み書きを行う。２組ある伝送制御回路１２は互いにローカルバスを用いて接続されており、設定ＲＯＭ１４内に蓄えられた転送処理情報を用いて相互に伝送する情報の転送を定期的に行う。
【００７２】
（実施の形態の効果）
以下に本発明の実施の形態で得られる効果について説明する。
【００７３】
＜ＲＯＭ素子中の伝送制御設定テーブル＞
本実施形態の伝送制御回路は、各コントローラ動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより伝送処理内容を容易に変えることができるので、簡単な構成のもとにシステム伝送効率を向上させ、高速かつ安価で動作可変の伝送システムを提供することができる。
【００７４】
＜ＲＯＭ内容のオンボード変更＞
本実施形態の伝送制御回路によれば、マスタコントローラ動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容をオンボード上で変更するための手段を備え、ＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより、伝送処理内容を容易に変更することが可能であり、簡単な構成で高速かつ安価で動作可変の伝送システムを提供することができる。
【００７５】
＜上位ＣＰＵ設定によるＲＯＭ内容オンボード変更＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路を使用することにより、マスタコントローラ動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容をオンボード上で変更するための手段を備え、ＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより、伝送処理内容を容易に変更することができ、更に上位ＣＰＵとのインタフェース回路を備え、上位ＣＰＵからの設定によりＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することができ、伝送処理内容をよりいっそう容易に変更することが可能であり、簡単な構成で高速かつ安価で動作可変の伝送システムを提供することができる。
【００７６】
＜伝送機能によるＲＯＭ内容変更＞
上記構成の伝送制御回路によれば、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、さらにマスタ局からの伝送内容によりＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより、伝送処理内容を容易に変更することが可能となる。このため簡単な構成で高速かつ安価で動作内容を容易に変更可能な伝送システムを提供することができる。
【００７７】
＜ＲＯＭ内部の入出力動作情報＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路によれば、各スレーブコントローラの動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備えＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することができる。このため複雑な構成を取ることなくシステム伝送効率を高め、また多種の機能に対応することができる。
【００７８】
＜故障時のバックアップ動作＞
電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することができ、さらにマスタ局からの伝送内容によりＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより伝送処理内容を容易に変更することが可能となることに加え、他の伝送制御回路と入出力回路を共有し、マスタコントローラからの伝送内容に応じてＲＯＭ素子中の伝送制御情報や入出力情報を変更する。これにより、ある入出力制御回路に故障が発生した場合に入出力共有の他の制御回路が代わりに入出力処理を行い、故障復旧を速やかに行うことができる。このためシステム伝送効率を高め、かつ複雑な構成を取ることを避けることが可能であり、さらに故障時の動作バックアップ構成をとることが可能になる。
【００７９】
＜ＲＯＭ内の機種情報登録＞
電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ素子内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することが可能である。さらに入出力制御情報に加え動作機種情報を持たせ、この機種情報に応じ入出力制御の解釈方法を変えることにより、多様な入出力動作を実施することができる。このため複雑な構成を取ることなくシステム伝送効率を高めることができ、各種のコントローラ機能を同一の伝送制御回路構成のもとで実行することができる。
【００８０】
＜ＲＯＭ内のマクロ動作設定＞
本実施形態の伝送制御回路によれば、かごコントローラについて説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することが可能である。また入出力制御情報に加え、マクロ動作設定データを持たせることにより、より複雑な動作を短い記述で定義することが可能となる。このため複雑な構成を取ることなくシステム伝送効率を高めることができ、複雑な動作を行うコントローラ機能を同一の伝送制御回路構成のもとで実行することができる。
【００８１】
＜２系統間情報転送＞
本実施形態の伝送制御回路によれば、情報転送コントローラについて説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ素子内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することができる。さらに２系統の伝送系統と接続し、入出力制御設定テーブル内に系統間でのデータ転送記述をおくことにより、系統間での情報転送を可能とすることができる。このため複雑な構成を取ることなくシステム伝送効率を高めることが可能で、異なる系統間での情報の授受が容易に可能となる。
【００８２】
＜外部スイッチの追加＞
本実施形態の伝送制御回路によれば、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、伝送制御情報がＲＯＭ内設定の情報に加え、外部スイッチに与えられるアドレスについても応答を行う機能を持たせることにより、動作設定を広い範囲で行うことができる。このため複雑な構成を取ることなくシステム伝送効率を高めることができる。
【００８３】
（他の実施の形態）
本実施の形態では、図１０の入出力動作設定テーブルにおける処理種別の内容として、「読み出し」、「書き込み」、「アンド処理」、「マクロ処理」、および「テーブル終了」を例示したが、他の演算命令である「加算処理」や、「減算処理」、「繰り返し処理」などを組み込んで使用することもできる。
【００８４】
また、マクロ処理の例として、かごコントローラの正常応答処理について示したが、もちろんスケール変換処理のような他の複雑な演算処理を実施することもできる。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、エレベータの制御情報をサイクリックにシリアル伝送するシステムで使用される伝送制御装置において、電源が消えても読み出すことの可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができる。これにより、複雑な構成を取ることなくシステム伝送効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるエレベータ伝送制御システムの全体構成を示すブロック図。
【図２】図１の装置におけるマスタコントローラの内部構成を示すブロック図。
【図３】図１の装置におけるホールコントローラの内部構成を示すブロック図。
【図４】図１の装置におけるかごコントローラの内部構成を示すブロック図。
【図５】図１の装置における情報転送コントローラの内部構成を示すブロック図。
【図６】図１の装置における各コントローラの伝送制御回路の内部構成を示すブロック図。
【図７】図１の装置における伝送インタフェース回路の内部構成を示すブロック図。
【図８】本発明における伝送動作を説明するタイムチャート。
【図９】本発明における伝送動作設定テーブルの説明図。
【図１０】本発明における入出力動作設定テーブルの説明図。
【図１１】本発明におけるマスタ伝送動作を説明するフローチャート。
【図１２】本発明におけるスレーブ伝送動作を説明するフローチャート。
【符号の説明】
１マスタコントローラ
３ホールコントローラ
４かごコントローラ
５伝送ライン
６情報転送コントローラ
７ホールコントローラ共通入出力信号
１１ホストＣＰＵ
１２伝送制御回路
１３ＲＳ４８５インタフェース
１４共通ＲＡＭ
１５バス制御信号
１６伝送ライン送信信号
１７伝送ライン受信信号
１８設定ＲＯＭ
１９ＲＯＭ入出力ライン
２０ローカルバス
２１ＲＡＭ入出力ライン
２２押しボタン表示ＬＥＤ
２３アドレス指定スイッチ
２４共有出力信号
２５共有入力信号
２６共有ＩＯインタフェース
２７装置番号情報
２８装置番号指定スイッチ
３１バスインタフェース
３２伝送インタフェース回路
３３ＲＡＭインタフェース
３４ＲＯＭインタフェース
３５伝送ＩＦ・バスＩＦ入出力信号
３６バスＩＦ・ＲＡＭ入出力信号
３８伝送ＩＦ・ＲＡＭ入出力信号
３９バスＩＦ・ＲＯＭ入出力信号
４１シリアルデータ送受信回路
４２データ送受信制御部
４３送受信制御回路
４４異常検出部
４５送信データ作成回路
４６データレジスタ
４７アドレスレジスタ
４８アドレス一致検出回路
５０データ入出力動作回路
５１送信要求信号
５２受信要求信号
５３シリアル送信データ
５４シリアル受信データ
５５受信データ
５６送受信設定データ
５７アドレス送受信データ
５８ＲＡＭ読み込みデータ
５９送信データ
６０設定読み込み動作回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an elevator information transmission control device, and more particularly to an information transmission control device for exchanging information cyclically between a master station and a slave station.
[0002]
[Prior art]
Conventionally, in an information transmission control device that cyclically transmits control information in an elevator control system, address information is sent from a master station, and a slave station corresponding to the address responds to data input / output and receives address information correctly. If the data can be read, a read data transmission response and data write processing are performed. In order to make this happen, a microcomputer was used, and the determination as to whether transmission for the local station was performed was performed using data in the microcomputer program. In addition, it is necessary to create a dedicated program in accordance with a transmission station having various functions, and to manage and maintain the program for each type of transmission station.
[0003]
[Problems to be solved by the invention]
In a system using a microcomputer, in order to obtain a response performance higher than a certain level, it is necessary to use an expensive microcomputer with high performance. When an inexpensive microcomputer was used to keep the system price down, the response performance deteriorated, limiting the scale and function of the system.
[0004]
Also, in the conventional system, data for determining the area that can respond to the local station is included in the microcomputer program, and when changing the area contents, the change location is found in the program data. Had to be corrected and dealt with. Furthermore, it is necessary to create a program for each type of transmission station, and it is necessary to manage many programs.
[0005]
The present invention has been made in consideration of such conventional points, and an object thereof is to provide an information transmission control device for an elevator that is inexpensive and can increase the response speed.
[0006]
A further object of the present invention is to provide an elevator information transmission control device in which address data can be easily changed.
[0007]
Furthermore, an object of the present invention is to provide an elevator information transmission control apparatus that can support many types of transmission stations.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, an elevator information transmission control device according to the invention of claim 1 comprises:
In an elevator information transmission control device that serially transmits elevator control information between a master station and a slave station, transmission control setting data is stored as a transmission control setting table and can be read even if the power is turned off. A ROM element and table changing means for changing the transmission control setting table in order to change the transmission processing content,
The table changing means changes the transmission processing content by changing the transmission control setting table in the ROM element according to the transmission content from the master station,
Further, an input / output circuit shared with other information transmission control devices is provided, and the table changing means changes at least one of the transmission control information and the input / output information in the ROM element according to the transmission contents from the master station. Therefore, when a failure occurs in a certain input / output control circuit, another control circuit that shares input / output takes over the input / output processing of the failed input / output control circuit.
It is characterized by that.
[0009]
An elevator information transmission control device according to a second aspect of the present invention comprises:
In an elevator information transmission control device that serially transmits elevator control information between a master station and a slave station, transmission control setting data is stored as a transmission control setting table and can be read even if the power is turned off. A ROM element and table changing means for changing the transmission control setting table in order to change the transmission processing content,
In the contents of the ROM element, there is input / output operation setting information in addition to transmission control information, the table changing means changes the input / output processing operation by changing the input / output operation setting information,
An input / output circuit shared with another information transmission control device is provided, and the table changing means changes at least one of the transmission control information and the input / output information in the ROM element according to the transmission contents from the master station. When a failure occurs in a certain input / output control circuit, another control circuit that shares input / output takes over the input / output processing of the failed input / output control circuit.
It is characterized by that.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
(Configuration of the embodiment)
<Figure 1: Elevator information transmission control system configuration diagram>
FIG. 1 is a block diagram showing the overall configuration of an elevator information transmission control apparatus according to the present invention.
[0019]
The master controller 1 performs system control and car operation control for each elevator car, and performs switch input and display output in the elevator hall via the transmission line 5, and switch input and display output in the elevator car. The car controller 4 is connected. The master controller 1 operates as a transmission master, and the hall controller 3 and the car controller 4 operate as local stations or transmission slaves. The hall controllers 3 of the halls are connected to each other via an input / output signal 7 common to the hall controllers, and the input / output signals are commonly used. An information transfer controller 6 is connected between the transmission lines 5 of the elevators.
[0020]
Hereinafter, the internal configurations of the master controller 1, the hall controller 3, the car controller 4, and the information transfer controller 6 will be described. The internal configurations are similar in hardware, and circuits having the same or similar functions. Elements will be described with the same reference numerals.
[0021]
<Figure 2: Master controller configuration diagram>
FIG. 2 is an internal configuration diagram of the master controller 1.
[0022]
The host CPU 11 performs car operation control, creation of transmission data contents, and the like, and is connected to the transmission control circuit 12 via the local bus 20 to exchange the bus control signal 15. The transmission control circuit 12 is connected through a RAM input / output line 21 and a common RAM 14 in which transmission setting data, transmission input / output data, and the like are stored. By sending an access request from the host CPU 11 to the transmission control circuit 12, the transmission control circuit 12 performs data input / output with the common RAM 14.
[0023]
The transmission control circuit 12 is connected to the transmission line 5 via the RS485 interface 13. When the transmission control circuit 12 receives a transmission execution command from the host CPU 11, the transmission control circuit 12 reads transmission operation setting data from the common RAM 14 and performs transmission / reception processing according to the content of the data. Further, the transmission control circuit 12 is connected to the setting ROM 18 via the ROM input / output line 19. The type data and the transmission operation setting data are taken out from the setting ROM 18 at the time of initialization and stored in the common RAM 14. Further, the transmission control circuit 12 can write the transmission operation setting data stored in the common RAM 14 to the setting ROM 18 in accordance with a command from the host CPU 11.
[0024]
<Figure 3: Hall controller configuration diagram>
FIG. 3 is an internal configuration diagram of the hall controller 3.
[0025]
The transmission control circuit 12 is connected to the push button display LED 22 and the shared IO interface 26 via the local bus 20. The transmission control circuit 12 is connected to a common RAM 14 for storing transmission setting data and transmission input / output data via the RAM input / output line 21, connected to the transmission line 5 via the RS485 interface 13, and further connected to the ROM input / output lathe 19. Via the setting ROM 18. The transmission control circuit 12 takes out type data, transmission operation setting data, and input / output operation setting data from the setting ROM 18 at the time of initialization, and stores them in the common RAM 14. Thereafter, the transmission operation setting data is read from the common RAM 14, and transmission / reception processing is performed according to the contents of the data.
[0026]
The transmission control circuit 12 changes the transmission operation setting data / input / output operation setting data stored in the common RAM 14 and writes to the setting ROM 18 by transmission setting performed from the master controller 1 via the transmission line 5. It also receives address information from the addressing switch 23 and compares it with the transmission response address. The shared IO interface 26 is connected to the hall controllers 3 on the other floors via the shared output signal 24 and the shared input signal 25.
[0027]
<Figure 4: Car controller configuration diagram>
FIG. 4 is an internal configuration diagram of the car controller 4.
[0028]
The transmission control circuit 12 is connected to the push button display LED 22 via the local bus 20 and transmits and receives the bus control signal 15. The transmission control circuit 12 is connected to a common RAM 14 that stores transmission setting data and transmission input / output data via a RAM input / output line 21, and is connected to the transmission line 5 via an RS485 interface 13.
[0029]
Further, the transmission control circuit 12 is connected via a setting ROM 18 and a ROM input / output line 19. The transmission control circuit 12 takes out type data, transmission operation setting data, and input / output operation setting data from the setting ROM 18 at the time of initialization, and stores them in the common RAM 14. Thereafter, the transmission operation setting data is read from the common RAM 14, transmission / reception processing is performed according to the data content, and data is input / output according to the input / output operation setting data content. Further, the transmission control circuit 12 receives the device number information 27 from the device number designation switch 28 and changes the transmission response address.
[0030]
<FIG. 5: Information Transfer Controller Configuration>
FIG. 5 is an internal configuration diagram of the information transfer controller 6.
[0031]
The transmission control circuit 12 is interconnected with another system transmission control circuit via the local bus 20. The transmission control circuit 12 is connected to a common RAM 14 that stores transmission setting data and transmission input / output data via a RAM input / output line 21, and is connected to the transmission line 5 via an RS485 interface 13.
[0032]
Further, the transmission control circuit 12 is connected to the setting ROM 18 via the ROM input / output line 19, and at initialization, the type data, transmission operation setting data, and input / output operation setting data are extracted from the setting ROM 18 and stored in the common RAM 14. To do. Thereafter, the transmission operation setting data is read from the common RAM 14, and transmission / reception processing is performed according to the contents of the data. Further, using the input / output operation setting data stored in the setting ROM 18, information to be transmitted to each other is transferred via the local bus 20.
[0033]
<Figure 6: Internal configuration diagram of transmission control circuit>
FIG. 6 is an internal configuration diagram of the transmission control circuit 12 used in each controller.
[0034]
The local bus 20 is connected to the bus interface 31. In the case of a controller connected to the host CPU 11 such as the master controller 1, the bus interface 31 stores the operation setting contents from the host CPU 11 in an internal register. Operation settings are made for transmission start, operation mode, timeout time, and the like. Further, the transmission error occurrence state / number of times is stored in an internal register so that it can be read from the host CPU 11. The operation setting and transmission abnormality information are exchanged with the transmission interface circuit 32 via the transmission IF / bus IF input / output signal 35. In a configuration in which the host CPU 11 is not connected, data input / output operations are periodically performed from the bus interface 31 after completion of the initial setting.
[0035]
The transmission control circuit 12 includes a RAM interface 33 and a ROM interface 34 in addition to the bus interface 31 and the transmission interface circuit 32. When there is an access request to the common RAM 14 of each controller, the bus interface 31 is connected to the RAM interface 33 using the bus IF / RAM input / output signal 36. The transmission interface circuit 32 receives the operation setting signal from the bus interface 31 through the transmission IF / bus IF input / output signal 35 and starts the transmission operation. In this case, the transmission interface circuit 32 requests the RAM interface 33 to read setting data, and obtains data via the transmission IF / RAM input / output signal 38. Based on the result, the transmission line transmission signal 16 and the transmission line reception signal 17 are input. The RAM interface 33 receives two types of requests of the transmission IF / RAM input / output signal 38 and the bus IF / RAM input / output signal 36, selects one of them, and inputs / outputs data to / from the shared RAM 14 via the RAM input / output line 21 signal. I do.
[0036]
At the time of initialization, the bus interface circuit 31 issues a ROM read request to the ROM interface 34, reads the model setting data, transmission operation setting data, and input / output operation setting data via the bus IF / ROM input / output signal 39, and stores the contents thereof. Transfer to the common RAM 14.
[0037]
When the setting data is changed in the master controller 1 to which the host CPU 11 is connected, the bus interface circuit 31 issues a write request to the ROM interface 34 in response to a request from the host CPU 11 to set the setting ROM 18. Write data. In the case of a controller that is not connected to the host CPU 11 such as the hall controller 3, data writing to the setting ROM 18 is performed according to a write command included in the transmission data from the master controller 1. The device number information 27 is input to both the bus interface 31 and the transmission interface circuit 32.
[0038]
<Figure 7: Detailed configuration diagram of transmission interface circuit>
FIG. 7 is a detailed block diagram of the transmission interface circuit 32 in FIG.
[0039]
Based on the operation setting signal included in the transmission IF / bus input / output signal, the setting read operation circuit 60 determines whether the operation is a master operation or a slave operation, and starts a transmission operation. In either case, the RAM read data 58 signal is taken out from the bus interface 31 and taken into the data transmission / reception control unit 42 as transmission / reception setting data 56.
[0040]
In the case of a master operation executed by the master controller 1, the start address in the data is used as a transmission address based on this data, written to the address register 47, and sent to the RAM interface 33 as address transmission / reception data 57. The transmission data creation circuit 45 in the data transmission / reception control unit 42 receives a command from the transmission / reception control circuit 43 to create serial transmission data 53 and passes it to the serial data transmission / reception circuit 41. The transmission / reception control circuit 43 outputs a transmission request signal 51 to the serial data transmission / reception circuit 41 to perform serial transmission. The serial data transmission / reception circuit 41 serially converts the received serial transmission data 53 and outputs it as a line transmission signal 16.
[0041]
Next, when the transmission setting content is data transmission, the data input / output operation circuit 50 extracts the transmission data from the common RAM 14 as the RAM read data 58 signal and passes it as the transmission data 59 to the transmission data generation circuit 45, and the transmission / reception control circuit 43 issues a command. In response, serial transmission data 53 is generated and transferred to the serial data transmission / reception circuit 41. The transmission / reception control circuit 43 outputs a transmission request signal 51 to the serial data transmission / reception circuit 41 to perform serial transmission. The serial data transmission / reception circuit 41 serially converts the received serial transmission data 53 and outputs it as a line transmission signal 16.
[0042]
When the transmission setting content is data reception, the transmission / reception control circuit 43 sends a reception request signal 52 to the serial data transmission / reception circuit 41. The serial data transmission / reception circuit 41 performs serial / parallel conversion on the reception data in the line reception signal 17 and outputs it as serial reception data 54. This is written into the data register 46 by a command from the transmission / reception control circuit 43.
[0043]
When data is received, the data input / output operation circuit 50 sets a RAM write request on the transmission IF / RAM input / output signal 36, and saves it in the common RAM 14. During reception execution, the abnormality detection unit 44 also checks the read data and checks the read time, and terminates the transmission process when an abnormality occurs and creates an abnormal data storage process command.
[0044]
When the above address transmission or data transmission / reception is completed, the setting read operation circuit 60 increments the value of the address register 47 and processes the data at the next address. When the address value becomes the end address value in the setting data, the setting read operation circuit 60 reads the next setting data and continues the transmission operation.
[0045]
In the case of the hall controller 3, the car controller 4, and the information transfer controller 6, the transmission interface circuit 32 performs a slave operation. In the case of a slave operation, after receiving the transmission / reception setting data 56, it waits for receiving an address. If the read data is an address, the received address data is stored in the address register 47 and sent to the address match detection circuit 48 to determine whether it is within the address range of the transmission / reception setting data. The device number information 27 is input to the address match detection circuit 48 and is used as address match detection information in the case of the operation of the hall controller 3.
[0046]
(Operation of the apparatus of the embodiment)
The operation of the above embodiment will be described below.
[0047]
<Transmission operation contents and setting table>
FIG. 8 shows a time chart during the transmission operation. T1 in FIG. 8 indicates a master talker transmission operation, and is used when information is transmitted from a master station to a slave station. First, an address is transmitted from the master station, and after the address transmission is completed, data is transmitted. Then wait for a response from the slave station. The slave station waits for address reception, and if the address is assigned to itself, it receives the transmitted data and outputs it to an external display means or the like. After that, the response is received. If no response is received at the master station, data is retransmitted as an error.
[0048]
T2 in FIG. 8 indicates a master listener transmission operation, and is used when information is transmitted from the slave station to the master station. An address is transmitted from the master station, and after the transmission is completed, the slave station then waits for data reception. The slave station waits for receiving an address, and when the address is assigned to itself, it inputs switch data from the outside and transmits the data. The master station receives the sent data and stores it as data.
[0049]
FIG. 9 shows a transmission setting table used in each controller. This transmission setting table is No. 1 to n, each table includes a start address, an end address, and a transmission type. The transmission type includes “talker”, “listener”, “setting / broadcasting”, and “table end”. In the “Setting / Broadcast” setting, the master talker operation is performed. When “table end” is set, the transmission operation is not executed, and the transmission operation is executed again from the first table after a predetermined time has elapsed.
[0050]
FIG. 10 shows an input / output operation setting table used in each slave operation controller. This input / output operation setting table is No. 1 to m, each table includes a processing type, a data type, and a data address. The process type includes “read”, “write”, “AND process”, “macro process”, “table end”, and the like. “Read” indicates that data is read from the processing data address and stored in the internal buffer, and “write” indicates that data in the internal buffer is written in the processing data address. “AND processing” indicates that data is read from the data address, AND processing is performed on the data with the internal buffer, and the result is returned to the internal buffer. In the “macro process”, the input / output operation described in the macro operation table set in the setting ROM 18 is further executed. When “table end” is set, the input / output operation is not executed, and the input / output operation is executed again from the first table after a predetermined time has elapsed. The data type indicates the data type of the data extraction and writing destination, and indicates the data type of the common RAM 14, the setting ROM 18, and the data on the local bus 20.
[0051]
<Transmission operation with master controller>
When the model designation data in the setting ROM 18 area is the master controller 1, the operation of the master controller 1 is started. FIG. 11 shows an operation flowchart during the transmission operation of the master station, and the flow of signals will be described with reference to the transmission control circuit 12 (FIG. 6) and the transmission interface circuit 32 (FIG. 7).
[0052]
Based on the operation setting signal on the transmission IF / RAM input / output signal 38, the setting read operation circuit 60 determines whether it is a master operation or a slave operation, and starts a transmission operation. Here, the initialization process is started (step S1). Following the reading of the table (step S2), unless it is finished (step S3), the RAM read data 58 signal is first extracted from the bus interface 31 and the transmission / reception setting data 56 is read. Capture as. The start address in the setting data is used as a transmission address, written and set in the address register 47 (step S4), and this is used as address transmission / reception data 57. The transmission data creation circuit 45 receives a command from the transmission / reception control circuit 43 to create serial transmission data 53 and passes it to the serial data transmission / reception circuit 41. The transmission / reception control circuit 43 outputs a transmission request signal 51 to the serial data transmission / reception circuit 41 to perform serial transmission (step S5). The serial data transmission / reception circuit 41 serially converts the received serial transmission data 53 and outputs it as a transmission line transmission signal 16. Here, the data transmission / reception time monitoring timer in the abnormality detection unit 44 is set (step S6).
[0053]
Next, it is confirmed whether or not the transmission is performed (step S7). If the transmission is performed, it is determined that the transmission setting content is “master talker”, and the talker process is performed (step S8). That is, the data input / output operation circuit 50 takes out the transmission data from the common RAM 14 as the RAM read data 58 signal, passes it as the transmission data 59 to the transmission data creation circuit 45, and also receives the command from the transmission / reception control circuit 43 to receive the serial transmission data 53. Created and passed to serial data transmission / reception circuit 41. The transmission / reception control circuit 43 outputs a transmission request signal 51 to the serial data transmission / reception circuit 41 to perform serial transmission. The serial data transmission / reception circuit 41 outputs the received serial transmission data 53 as the transmission line transmission signal 16.
[0054]
After the talker process, it is checked whether it is a broadcast (step S9), and if it is not a broadcast, a response confirmation process is performed (step S10). When the address transmission / data transmission / reception ends, the setting read operation circuit 60 waits for the data transmission / reception timer time to elapse (step S12). Here, during the execution of reception, the abnormality detection unit 44 checks the read data and checks the time-out of the read time, and aborts the transmission process when an abnormality occurs and creates an abnormal data storage process command. The timeout time can be set in a register inside the bus interface and can be changed according to the system. When address reception occurs during operation of the data reception timer, an abnormality is notified as a transmission type abnormality. The abnormality information is sent to the bus interface circuit, and the presence / absence and number of occurrences of each abnormality type are stored in an abnormality occurrence counter in the bus interface circuit. If it is broadcast in step S9, the process jumps to step S12 without executing step S10.
[0055]
After the elapse of the time in step S12, an address check is performed to determine whether the address is an end address (step S13). If the address is not the end address, the value of the address register is incremented by one (step S14). Perform the process. If it is detected in step S13 that the address value has reached the end address value in the setting data, the process returns to step S2, and the setting read operation circuit 60 reads the next setting data, and transmission in step SS4 and subsequent steps. Continue to work.
[0056]
If it is not transmission in step S7, that is, if the transmission setting content is “master listener” setting, a listener process (step S11) is performed. That is, the transmission / reception control circuit 43 sends the reception request signal 52 to the serial data transmission / reception circuit 41. In the serial data transmission / reception circuit 41, the reception data in the transmission line reception signal 17 is serial / parallel converted and taken out as serial reception data 54. This is written into the data register 46 by a command from the transmission / reception control circuit 43. When data is received, the data input / output operation circuit 50 sets a RAM write request on the transmission IF / RAM input / output signal 38 and saves it in the common RAM 14. Thereafter, the process proceeds to the step following the timer end waiting in step S12.
[0057]
When the setting table is completed (steps S2 and S3), the scan time is waited (step S15). After the elapse of time, the process returns to step S1, reads the first RAM again, and performs transmission input / output processing for the next cycle. Go.
[0058]
<Slave controller transmission operation>
Next, with reference to the flowchart of FIG. 12, the transmission operation at the time of operation of the slave controllers (the hall controller 3, the car controller 4, and the information transfer controller 6) will be described.
[0059]
In the case of the slave operation, it is assumed that the transmission information has already been transferred from the setting ROM 18 to the common RAM 14, and an initialization process is first performed (step S21), and the transmission table is read from the first one. Thereafter, the transmission / reception setting data 56 is read (step S22), and an address reception wait (step S23) is entered. If the read data is an address, the received address data is stored in the address register 47 and sent to the address match detection circuit 48 to determine whether it is within the address range of the transmission / reception setting data (step S24). If it is within the range, it is determined whether data is returned (talker) or data is received (listener) according to the set data type (step S25), and listener processing (S27) or talker processing (step S28) is performed according to the determination result. I do. In the case of the “master listener operation” (step S27), data is read from the common RAM 14 and transmitted to the serial data transmission / reception circuit 41 as transmission data, and data transmission is performed. In the case of “master talker operation” (step S28), reception is awaited, and data is written to the common RAM 14 after data reception is completed.
[0060]
If the receiving address is larger than the set maximum value, the next setting table is read (step S26). If the table is final, the first table is read. In addition to the address values indicated by the table values, address switch information is input, address information is created, and a transmission response is made.
[0061]
<Hall controller operation>
Next, the operation of the hall controller 3 will be described with reference to the hall controller configuration diagram of FIG.
[0062]
The transmission control circuit 12 of the hall controller 3 is connected to the setting ROM 18 via the ROM input / output line 19 and takes out setting data from the setting ROM 18 at the time of initialization and stores it in the common RAM 14. Next, the transmission control circuit 12 performs the slave transmission operation described above, and reads / writes the transmission input / output data to / from the common RAM 14. Also, it receives address information from the addressing switch 23 and makes a transmission response to an address different from the transmission setting table.
[0063]
The transmission control circuit 12 is connected to the push button display LED 22 via the local bus 20 and periodically inputs / outputs signals to / from the data in the common RAM 14 according to the contents of the transfer operation setting table described above. I do. In this embodiment, input / output transfer is started when data at address 0 is received.
[0064]
Next, the backup operation of the hall controller 3 will be described.
[0065]
The transmission control circuit 12 is also connected to the shared IO interface 26 via the local bus 20 to input / output data, and a backup operation is executed when the partner system fails. When it is determined that a certain hall controller 3 has failed due to a transmission error in the upper CPU of the master controller 1, the master controller 1 newly accesses the common IO to the hall controller 3 having the common IO. The changed values of the setting table and the information transfer operation setting table are sent and stored in the common RAM 14. Thereafter, write command data is sent from the master controller 1, and the transmission control circuit 12 receiving the contents changes the setting data stored in the common RAM 14 and writes to the setting ROM 18. By this operation, the backup operation of the hall controller 3 is performed.
[0066]
<Cage controller operation>
The operation of the car controller 4 will be described using the car controller configuration diagram shown in FIG.
[0067]
The transmission control circuit 12 of the car controller 4 is first connected via a setting ROM 18 and a ROM input / output line 19, takes out data from the setting ROM 18 at initialization, and stores transmission setting data and transfer processing setting data in the common RAM 14. At this time, the device number information 27 is received from the device number designation switch 28, and the position of the setting table data taken out from the setting ROM 18 is changed. Next, the transmission control circuit 12 performs the slave transmission operation described above, and reads / writes the transmission input / output data to / from the common RAM 14.
[0068]
The transmission control circuit 12 is connected to the push button display LED 22 via the local bus 20, and periodically performs input / output with the data in the common RAM 14 according to the contents of the transfer operation setting table described above. In this embodiment, input / output transfer is started when data at address 0 is received.
[0069]
The car controller 4 includes a process of incrementing the data at a certain address by 1 to confirm that the operation is normally performed. In this embodiment, this operation is realized by using the macro operation function. To do.
[0070]
<Information transfer controller operation>
The operation of the information transfer controller 6 shown in FIG. 5 will be described.
[0071]
The transmission control circuit 12 of the information transfer controller 6 is first connected via a setting ROM 18 and a ROM input / output line 19, takes out data from the setting ROM 18 at initialization, and stores transmission setting data and transfer processing setting data in the common RAM 14. . Next, the transmission control circuit 12 performs the slave transmission operation described above, and reads / writes the transmission input / output data to / from the common RAM 14. The two sets of transmission control circuits 12 are connected to each other using a local bus, and periodically transfer information to be transmitted to each other using transfer processing information stored in the setting ROM 14.
[0072]
(Effect of embodiment)
The effects obtained in the embodiment of the present invention will be described below.
[0073]
<Transmission control setting table in ROM element>
As described for each controller operation, the transmission control circuit of the present embodiment includes a ROM element that can be read even when the power is turned off, and has transmission control setting data in the ROM element. By changing this data, transmission processing is performed. Since the contents can be easily changed, the system transmission efficiency can be improved with a simple configuration, and a high-speed, low-cost, operation-variable transmission system can be provided.
[0074]
<Onboard change of ROM contents>
According to the transmission control circuit of the present embodiment, as described for the master controller operation, the ROM element that can be read even when the power is turned off is provided, and the ROM element has the transmission control setting data. By changing this data, The transmission processing contents can be easily changed, and a means for changing the ROM contents on board is provided, and the transmission control setting table in the ROM element is changed without changing the ROM element itself. The processing contents can be easily changed, and a transmission system that can be operated at high speed and at low cost with a simple configuration can be provided.
[0075]
<ROM content onboard change by higher CPU setting>
By having the above configuration and operation, by using the transmission control circuit of this embodiment, as explained for the master controller operation, a ROM element that can be read even when the power is turned off is provided, and transmission control is performed in the ROM element. It has setting data, and changing this data makes it possible to easily change the contents of transmission processing and includes means for changing the ROM contents on board. The transmission control setting table in the ROM element is stored in the ROM element. By changing without changing itself, the contents of the transmission processing can be easily changed, and further provided with an interface circuit with the upper CPU, and the transmission control setting table in the ROM element is stored in the ROM element by setting from the upper CPU. Can be changed without changing the transmission process, making it easier to change the content of transmission processing. There, it is possible to provide an operating variable transmission system at high speed and low cost with a simple configuration.
[0076]
<ROM content change by transmission function>
According to the transmission control circuit having the above configuration, the ROM element can be read even when the power is turned off, and the ROM element has the transmission control setting data. By changing this data, the contents of the transmission process can be easily changed. Further, by changing the transmission control setting table in the ROM element without changing the ROM element itself according to the transmission contents from the master station, the transmission process contents can be easily changed. For this reason, it is possible to provide a transmission system that can easily change the operation contents at high speed and low cost with a simple configuration.
[0077]
<ROM I / O operation information>
By having the above configuration and operation, according to the transmission control circuit of the present embodiment, as described for the operation of each slave controller, the ROM element can be read even when the power is turned off, and the transmission control setting is set in the ROM element. By holding this data and changing this data, the contents of the transmission process can be easily changed, and in addition to the transmission control information in the ROM contents, there is input / output operation setting information. By changing this information, the input / output process The operation can be easily changed. Therefore, the system transmission efficiency can be improved and various functions can be supported without taking a complicated configuration.
[0078]
<Backup operation in case of failure>
It has a ROM element that can be read even when the power is turned off, and has transmission control setting data in the ROM element. By changing this data, the contents of transmission processing can be easily changed, and the transmission control information in the ROM contents. In addition to I / O operation setting information, by changing this information, I / O processing operations can be easily changed, and the transmission control setting table in the ROM element can be changed according to the transmission contents from the master station. In addition to making it possible to easily change the transmission processing contents by changing without changing the I / O circuit, the input / output circuit is shared with other transmission control circuits, and in the ROM element according to the transmission contents from the master controller. Change transmission control information and input / output information. As a result, when a failure occurs in a certain input / output control circuit, another control circuit sharing the input / output performs input / output processing instead, and the failure recovery can be performed promptly. For this reason, it is possible to increase the system transmission efficiency and avoid taking a complicated configuration, and further, it is possible to take an operation backup configuration at the time of failure.
[0079]
<Model information registration in ROM>
A ROM element that can be read even when the power is turned off is provided. The ROM element has transmission control setting data. By changing this data, the contents of transmission processing can be easily changed, and transmission control is performed in the contents of the ROM element. In addition to information, it has input / output operation setting information, and by changing this information, the input / output processing operation can be easily changed. Furthermore, by providing operation model information in addition to the input / output control information and changing the interpretation method of the input / output control according to the model information, various input / output operations can be performed. Therefore, the system transmission efficiency can be increased without taking a complicated configuration, and various controller functions can be executed under the same transmission control circuit configuration.
[0080]
<Macro operation setting in ROM>
According to the transmission control circuit of the present embodiment, as described for the car controller, the ROM element can be read even when the power is turned off, and the ROM element has the transmission control setting data. By changing this data, The contents of transmission processing can be easily changed, and the contents of ROM have input / output operation setting information in addition to transmission control information. By changing this information, the input / output processing operation can be easily changed. . Further, by providing macro operation setting data in addition to the input / output control information, it is possible to define a more complicated operation with a short description. Therefore, the system transmission efficiency can be increased without taking a complicated configuration, and a controller function for performing a complex operation can be executed under the same transmission control circuit configuration.
[0081]
<Transfer information between two systems>
According to the transmission control circuit of the present embodiment, as described for the information transfer controller, the ROM element can be read even when the power is turned off, and the ROM element has the transmission control setting data. By changing this data, The contents of the transmission process can be easily changed, and the contents of the ROM element have the input / output operation setting information in addition to the transmission control information, and the input / output processing operation can be easily changed by changing this information. . Furthermore, it is possible to transfer information between systems by connecting to two transmission systems and placing a data transfer description between systems in the input / output control setting table. Therefore, the system transmission efficiency can be increased without taking a complicated configuration, and information can be easily exchanged between different systems.
[0082]
<Add external switch>
According to the transmission control circuit of this embodiment, the ROM element that can be read even when the power is turned off is provided, and the ROM control element has the transmission control setting data. By changing this data, the contents of the transmission process can be easily changed. In addition to the setting information in the ROM as the transmission control information, the function of responding to the address given to the external switch can be provided, so that the operation setting can be performed in a wide range. For this reason, system transmission efficiency can be improved without taking a complicated structure.
[0083]
(Other embodiments)
In the present embodiment, “read”, “write”, “AND process”, “macro process”, and “table end” are exemplified as the processing type contents in the input / output operation setting table of FIG. It is also possible to incorporate and use “addition processing”, “subtraction processing”, “repetition processing”, etc.
[0084]
Moreover, although the normal response process of the car controller has been shown as an example of the macro process, of course, other complicated calculation processes such as a scale conversion process can be performed.
[0085]
【Effect of the invention】
As described above, according to the present invention, a transmission control device used in a system for serially transmitting elevator control information serially includes a ROM element that can be read even when the power is turned off. By having transmission control setting data inside and changing this data, the contents of transmission processing can be easily changed. Thereby, system transmission efficiency can be improved without taking a complicated structure.
[Brief description of the drawings]
FIG. 1 is a block diagram showing the overall configuration of an elevator transmission control system according to an embodiment of the present invention.
2 is a block diagram showing an internal configuration of a master controller in the apparatus of FIG.
FIG. 3 is a block diagram showing an internal configuration of a hall controller in the apparatus of FIG.
4 is a block diagram showing an internal configuration of a car controller in the apparatus of FIG. 1. FIG.
5 is a block diagram showing an internal configuration of an information transfer controller in the apparatus of FIG.
6 is a block diagram showing an internal configuration of a transmission control circuit of each controller in the apparatus of FIG.
7 is a block diagram showing an internal configuration of a transmission interface circuit in the apparatus of FIG.
FIG. 8 is a time chart for explaining a transmission operation in the present invention.
FIG. 9 is an explanatory diagram of a transmission operation setting table in the present invention.
FIG. 10 is an explanatory diagram of an input / output operation setting table in the present invention.
FIG. 11 is a flowchart illustrating a master transmission operation in the present invention.
FIG. 12 is a flowchart illustrating a slave transmission operation according to the present invention.
[Explanation of symbols]
1 Master controller
3 Hall controller
4 Car controller
5 Transmission line
6 Information transfer controller
7 Hall controller common I / O signals
11 Host CPU
12 Transmission control circuit
13 RS485 interface
14 Common RAM
15 Bus control signal
16 Transmission line transmission signal
17 Transmission line received signal
18 Setting ROM
19 ROM input / output line
20 Local bus
21 RAM I / O line
22 Push button display LED
23 Addressing switch
24 Shared output signal
25 Shared input signal
26 Shared IO interface
27 Device number information
28 Device number designation switch
31 Bus interface
32 Transmission interface circuit
33 RAM interface
34 ROM interface
35 Transmission IF / Bus IF Input / Output Signal
36 Bus IF / RAM I / O signal
38 Transmission IF / RAM I / O signals
39 Bus IF / ROM I / O signal
41 Serial data transmission / reception circuit
42 Data transmission / reception controller
43 Transmission / reception control circuit
44 Anomaly detector
45 Transmission data creation circuit
46 Data Register
47 Address register
48 Address match detection circuit
50 Data input / output operation circuit
51 Transmission request signal
52 Reception request signal
53 Serial transmission data
54 Serial received data
55 Received data
56 Transmission / reception setting data
57 Address transmission / reception data
58 RAM read data
59 Transmission data
60 Setting read operation circuit

Claims

In an elevator information transmission control device that serially transmits elevator control information between a master station and a slave station, transmission control setting data is stored as a transmission control setting table and can be read even if the power is turned off. A ROM element and table changing means for changing the transmission control setting table in order to change the transmission processing content,
The table changing means changes the transmission processing content by changing the transmission control setting table in the ROM element according to the transmission content from the master station,
Further, an input / output circuit shared with other information transmission control devices is provided, and the table changing means changes at least one of the transmission control information and the input / output information in the ROM element according to the transmission contents from the master station. Thus, when a failure occurs in a certain input / output control circuit, another control circuit that shares the input / output acts as an input / output process of the failed input / output control circuit. .

In an elevator information transmission control device that serially transmits elevator control information between a master station and a slave station, transmission control setting data is stored as a transmission control setting table and can be read even if the power is turned off. A ROM element and table changing means for changing the transmission control setting table in order to change the transmission processing content,
In the contents of the ROM element, there is input / output operation setting information in addition to transmission control information, the table changing means changes the input / output processing operation by changing the input / output operation setting information,
An input / output circuit shared with another information transmission control device is provided, and the table changing means changes at least one of the transmission control information and the input / output information in the ROM element according to the transmission contents from the master station. An information transmission control device for an elevator, characterized in that, when a failure occurs in a certain input / output control circuit, another control circuit sharing the input / output performs the input / output processing of the failed input / output control circuit .