JPH0834279B2 - 樹脂封止型半導体装置の保護カバー形成方法 - Google Patents

樹脂封止型半導体装置の保護カバー形成方法

Info

Publication number
JPH0834279B2
JPH0834279B2 JP62082563A JP8256387A JPH0834279B2 JP H0834279 B2 JPH0834279 B2 JP H0834279B2 JP 62082563 A JP62082563 A JP 62082563A JP 8256387 A JP8256387 A JP 8256387A JP H0834279 B2 JPH0834279 B2 JP H0834279B2
Authority
JP
Japan
Prior art keywords
resin
resin substrate
pga
lower mold
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62082563A
Other languages
English (en)
Other versions
JPS63248153A (ja
Inventor
勝次 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP62082563A priority Critical patent/JPH0834279B2/ja
Publication of JPS63248153A publication Critical patent/JPS63248153A/ja
Publication of JPH0834279B2 publication Critical patent/JPH0834279B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、下面に電極端子としてのコンタクトピンを
有する樹脂基板にICチップを搭載したマイクロコンピュ
ータ等の交換用メモリーとして機能するピングリッドア
レイ(以下、PGAという)等の樹脂封止型半導体装置の
保護カバー形成方法に関する。
〔従来技術〕
ICチップを搭載したPGAは一旦装置に装着した後それ
を交換すれば装置の機能を他の機能に変換することがで
きるため装置の応用範囲を広げるのに広く用いられてい
る。
この用途のためのPGAの回路基板としてセラミック、
樹脂等が用いられているが、このうち、セラミック製の
基板は、絶縁性に優れ、従って製品としての信頼性が大
きい反面、配線パターンを印刷、焼付により形成するた
め収縮を伴ない、配線パターンを多くしたり、細密パタ
ーン化することが困難であり、配線の数を多くすると可
及的に大型化し、その単体での価格が高くなるという欠
点があった。
このセラミックに代わるものとして、近年PGAの回路
基板に樹脂基板が用いられるようになってきた。
第8図に示すものは、その一例で、樹脂基板1に枠2
を取付けポッティング樹脂3を滴下し、ICチップ4を封
止するものである。ICチップ4と樹脂基板1上に印刷さ
れた端子パターン5とはリード線6により電気的に接続
される。
樹脂基板1の下面からはコンタクトピン7が伸び、下
面の外周近くからはPGAソケット8との脱着を容易にす
るための高さ規制用の段部を有するスタンドピン9が伸
びる。
〔発明が解決しようとする問題点〕
しかし上記構成を有すをPGAは、封止樹脂3がICチッ
プ4に密着し、樹脂基板1上にエッチングにより回路パ
ターンを成形しているため細密パターン加工が可能とな
り、価格も満足のいくものであるが、その反面樹脂が湿
潤性を有するため製品の信頼性の点では必ずしも満足の
いくものではなかった。
すなわち、ポッテイングによる樹脂封止は、封止部が
ポーラスとなり湿気が浸透しさらに樹脂基板1と封止用
ポッテイング樹脂3との界面A及び基板周囲の破断面B
からの浸透も著しいという欠点を有する。このような湿
気の問題を解決するために、第9図に示すような樹脂基
板1上にICチップ4を載置し、樹脂3で封止した後、上
面全体を金属キャップ10により被覆したPGAが知られて
いる。この種のPGAは、湿気の問題はある程度改善され
るものの、製造上金属キャップ10を被覆する特別の工程
を必要とし、さらにこの金属キャップ10と樹脂基板1と
の間から湿気が浸透するという問題がなおあった。
本発明は上記従来の欠点を除去したPGAの保護カバー
形成方法を提供することを目的とする。
〔問題点を解決するための手段〕
すなわち、本発明は、下面に複数の電極端子を有する
樹脂基板の上面に半導体チップを実装してなる樹脂封止
型半導体装置の保護カバー形成方法において、樹脂基板
を入れる凹部と、前記樹脂基板の側面の一部に当接する
ように前記凹部の周縁に設けられた突出部とを有する下
金型、該下金型の凹部側に搭載される上金型を有し、前
記下金型の凹部に前記樹脂基板を該下金型の上面より低
く且つ周囲にスペースを残すように配置し、前記突出部
により前記樹脂基板の側面を保持する工程と、前記下金
型の上面に前記上金型を搭載する工程と、前記上金型と
前記下金型とにより形成される空隙に熱硬化性樹脂を注
入し、前記樹脂基板の上面と側面とを樹脂封止するトラ
ンスファーモールド工程とから成る樹脂封止型半導体装
置の保護カバー形成方法を特徴とするものである。
〔実施例〕
第3図は本発明により製造された樹脂封止型半導体装
置の一実施例であるPGAの外観を示しており、PGA12は上
面および側面が樹脂製保護カバー13で覆い包まれ下面か
らは電極端子であるコンタクトピン7とスタンドピン9
が下向きに伸びている。
第4図は第3図に示したPGAのC−C断面図、第5図
はPGAの底面図である。一方、第6図は封止前のPGAの断
面図を示す。
図において、第8図と同じ参照番号は同じ構成部分を
示しており、封止前のPGA14は樹脂基板1の上面にICチ
ップ4を実装するとともに上面に形成された端子パター
ン5にリード線6により配線されており、樹脂基板1の
下面からは複数のコンタクトピン7とスタンドピン9が
下向きに伸びている。
コンタクトピン7は樹脂基板1の内部で上面の端子パ
ターン5と電気的に接続されている。
本発明で用いる下金型20は、第7図に示したように、
中央に凹部21を有し、上面には封止用樹脂注入用のゲー
ト22が形成されている。凹部21の底はPGAを支持するた
めの平坦な支持台23となり、この支持台23の周囲にはコ
ンタクトピン7およびスタンドピン9を逃げるための溝
24が形成され、この溝24の外周縁はPGAを支持するため
の平坦な支持縁25となっている。凹部21の内側縁26に
は、隅部近くに一組のガイド用突起27a、27a、27b、27
b、27c、27c、27d、27dが内方に突出するように形成さ
れている。この一組の突起は封止前のPGA14をこの凹部2
1に入れたとき樹脂基板1の四隅において側面に当り横
方向への移動を阻止するように機能する。
第10図は第7図に示す下金型20の部分拡大斜視図であ
る。
さて、PGAを封止するには、予め樹脂基板1上にICチ
ップ4を実装した第6図に示すようなPGA14を用意して
おき、このPGA14を下金型20の凹部21に上から圧入す
る。PGA14はICチップ4の上面が下金型20の上面よりや
や低くなるようにして凹部21内に収め、樹脂基板1の四
隅の側面には突起27a、27a、27b、27b、27c、27c、27
d、27dが当接して位置決めされるとともに、コンタクト
ピン7とスタンドピン9は溝24に入る。
次に、下金型20上に上金型30をかぶせる。上金型30は
第7図からわかるように、下面が平坦である。この状態
において、第1図からわかるように、上金型20と下金型
30との間にPGA14の上面および側面に空隙Gが形成され
る。
しかる後に第2図に示すごとく、ゲート22からガラス
フィラー入りエポキシ樹脂などの熱硬化性樹脂を加圧し
て空隙Gに注入する。空隙G内の樹脂は硬化してICチッ
プ4を封止する。その後上金型30を持ち上げてPGA14を
取り出し、ゲート22の部分の余分な樹脂を切落せば、第
3図に示すような樹脂の保護カバー13により封止された
PGA12が得られる。
前記下金型の実施例ではPGAの樹脂基板を位置決めす
るための突起は樹脂基板の四隅の位置に設けられている
が、対角的位置にある2つの隅部だけに設けてもよい
し、樹脂基板の一辺のどこかに当接する位置に設けても
よい。また、突起やピンの形に限らず他の形状でもよい
ことはもちろんである。尚、上記実施例では樹脂封止型
半導体装置としてPGAを例に説明したが、本発明はこのP
GAに限定されるものではなく、基板を樹脂基板にした樹
脂封止型半導体装置であれば、いかなるものにも適用で
きるものである。例えば電極端子がピンではなく、半田
バンプで構成されたBGA(ボールグリッドアレイ)等に
おいても同等の効果を発揮するものである。
〔発明の効果〕
上記のごとく本発明により得られるPGA12は、ICチッ
プ4を含む樹脂基板1の上面と側面が樹脂の保護カバー
13により覆い包まれるので、樹脂基板1の上面はもちろ
んのこと周囲の破断面からの湿気の侵入を完全に防止す
ることができ、ICチップはもとより配線パターンにも悪
影響が及ばないため製品の信頼性が向上する。
また、樹脂封止は圧力を伴なうトランスファモールド
によるので従来の樹脂封止に用いられるポッテイング技
術に比べて封止樹脂層がち密となり、湿気防止効果がす
ぐれている。さらに、樹脂封止の際樹脂基板を下金型に
圧入固定しているので、ゲートから封止樹脂を注入する
際PGAが注入圧力によりばたつくことがなくなり、製品
の歩留りが向上する。
【図面の簡単な説明】
第1および第2図は本発明による製造方法を説明する断
面図で、第1図は封止前、第2図は封止後の金型の状態
を示す。 第3図は本発明の方法により製造された樹脂封止型PGA
の斜視図、第4図は第3図に示したPGAのC−C断面
図、第5図は第3図に示したPGAの底面図、第6図は樹
脂封止前のPGAの断面図、第7図は本発明の方法に用い
る上金型および下金型の一実施例の斜視図、第8図は樹
脂基板を用いた従来のPGAの一封止態様を示す断面図、
第9図は樹脂基板を用いた従来のPGAの他の封止態様を
示す断面図、第10図は下金型の部分拡大斜視図である。 1……樹脂基板、 4……ICチップ、 12……PGA、 20……下金型、 30……上金型。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】下面に複数の電極端子を有する樹脂基板の
    上面に半導体チップを実装してなる樹脂封止型半導体装
    置の保護カバー形成方法において、樹脂基板を入れる凹
    部と、前記樹脂基板の側面の一部に当接するように前記
    凹部の周縁に設けられた突出部とを有する下金型、該下
    金型の凹部側に搭載される上金型を有し、前記下金型の
    凹部に前記樹脂基板を該下金型の上面より低く且つ周囲
    にスペースを残すように配置し、前記突出部により前記
    樹脂基板の側面を保持する工程と、前記下金型の上面に
    前記上金型を搭載する工程と、前記上金型と前記下金型
    とにより形成される空隙に熱硬化性樹脂を注入し、前記
    樹脂基板の上面と側面とを樹脂封止するトランスファー
    モールド工程とから成る樹脂封止型半導体装置の保護カ
    バー形成方法。
  2. 【請求項2】前記下金型の凹部には複数の突出部が設け
    られ、且つ該複数の突出部は前記樹脂基板に対して対照
    的位置に配置されていることを特徴とする特許請求の範
    囲第1項記載の樹脂封止型半導体装置の保護カバー形成
    方法。
JP62082563A 1987-04-03 1987-04-03 樹脂封止型半導体装置の保護カバー形成方法 Expired - Lifetime JPH0834279B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62082563A JPH0834279B2 (ja) 1987-04-03 1987-04-03 樹脂封止型半導体装置の保護カバー形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62082563A JPH0834279B2 (ja) 1987-04-03 1987-04-03 樹脂封止型半導体装置の保護カバー形成方法

Publications (2)

Publication Number Publication Date
JPS63248153A JPS63248153A (ja) 1988-10-14
JPH0834279B2 true JPH0834279B2 (ja) 1996-03-29

Family

ID=13777954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62082563A Expired - Lifetime JPH0834279B2 (ja) 1987-04-03 1987-04-03 樹脂封止型半導体装置の保護カバー形成方法

Country Status (1)

Country Link
JP (1) JPH0834279B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4987038B2 (ja) * 2009-06-30 2012-07-25 三菱電機株式会社 圧縮機用ターミナル保護カバー及び圧縮機及び空気調和機及び給湯機及び圧縮機用ターミナル保護カバーの製造方法

Also Published As

Publication number Publication date
JPS63248153A (ja) 1988-10-14

Similar Documents

Publication Publication Date Title
US4935581A (en) Pin grid array package
US4822550A (en) Method of molding a protective cover on a pin grid array
US6777789B1 (en) Mounting for a package containing a chip
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US5557150A (en) Overmolded semiconductor package
US20020086500A1 (en) Semiconductor package and fabricating method thereof
US6967395B1 (en) Mounting for a package containing a chip
KR100237051B1 (ko) 버텀리드 반도체 패키지 및 그 제조 방법
KR100237895B1 (ko) 저가 수지 몰드 반도체 장치
JPH0834279B2 (ja) 樹脂封止型半導体装置の保護カバー形成方法
US20050064630A1 (en) Method for producing a protection for chip edges and system for the protection of chip edges
JP2973506B2 (ja) 樹脂封止形半導体装置の製造方法
EP0285718B1 (en) Method of forming protective cover of pin grid array
JP2596750Y2 (ja) プリント基板
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
KR100279252B1 (ko) 세라믹패키지
KR100221918B1 (ko) 칩 스케일 패키지
JP3073467B2 (ja) 樹脂封止型半導体装置
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100248202B1 (ko) 칩 크기의 패키지 및 그의 형성방법
KR200169976Y1 (ko) 반도체 패키지
KR100431315B1 (ko) 반도체패키지및그제조방법
JPH08213418A (ja) 半導体装置の製造方法およびその製造方法に用いるモールド金型
KR960000462Y1 (ko) 기판 반도체 장치