JPH08340078A - Semiconductor device and mounting structure using it - Google Patents
Semiconductor device and mounting structure using itInfo
- Publication number
- JPH08340078A JPH08340078A JP7147077A JP14707795A JPH08340078A JP H08340078 A JPH08340078 A JP H08340078A JP 7147077 A JP7147077 A JP 7147077A JP 14707795 A JP14707795 A JP 14707795A JP H08340078 A JPH08340078 A JP H08340078A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- tab
- semiconductor device
- lead
- flexible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置の構成に係
り、特に複数のチップを使用し半導体装置を構成し、前
記半導体装置を基板に実装する際に自由度を有するもの
に適用して有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a semiconductor device, and in particular, it is effective when applied to a semiconductor device having a plurality of chips and having a degree of freedom in mounting the semiconductor device on a substrate. Technology.
【0002】[0002]
【従来の技術】従来複数の半導体素子を使用する半導体
素子は、多種の半導体素子を使用するものではハイブリ
ッドICと呼ばれるものが一般的である。このようなも
のは基板上に配線を形成したものに各種の半導体素子や
部品を取付け、基板その他を含んで樹脂により封止する
ものである。2. Description of the Related Art Conventionally, a semiconductor device using a plurality of semiconductor devices is generally called a hybrid IC in the case of using various semiconductor devices. In such a device, various semiconductor elements and parts are attached to a wiring formed on a substrate, and the substrate and others are sealed with a resin.
【0003】このようなハイブリッドIC技術について
示したものとして「図解半導体ガイド」誠文堂新光社発
行、昭和56年10月27日刊、電子展望編集部編、7
2頁から73頁がある。また半導体装置の実装方法を示
したものとして「サーフェス・マウント・テクノロジ
ー」工業調査会発行、増山勇、本田辰夫著、1986年
六月1日刊、243頁から253頁等がある。As an example showing such a hybrid IC technology, "Illustrated Semiconductor Guide" published by Seibundo Shinkosha, October 27, 1981, edited by the Electronic Outlook Editing Department, 7
There are pages 2 to 73. Further, as a method of mounting a semiconductor device, there are "Surface Mount Technology" published by Industrial Research Society, written by Isamu Masuyama and Tatsuo Honda, published June 1, 1986, pages 243 to 253.
【0004】[0004]
【発明が解決しようとする課題】しかしハイブリッドI
C等はその実装方法においては通常のICとは何等変わ
ることはない。またパッケージサイズも多種の半導体素
子や部品を含んで封止するため大きなものになってしま
うという問題もあった。However, the hybrid I
The mounting method of C or the like is no different from that of a normal IC. There is also a problem that the package size becomes large because it is sealed by including various semiconductor elements and parts.
【0005】本願発明の目的は上記したような問題を解
決し、実装において自由度の高い半導体装置を提供する
ことにある。An object of the present invention is to solve the above problems and provide a semiconductor device having a high degree of freedom in mounting.
【0006】[0006]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの手段において説明すれば下
記のとおりである。[Means for Solving the Problems] The typical means of the invention disclosed in the present application will be described below.
【0007】すなわち半導体素子を封止した複数の封止
体と、前記封止体から外部に導出するリードを有する半
導体装置であって、前記封止体間は前記フレキシブルリ
ードで接続されてなり、少なくとも前記複数の封止体の
一部には実装基板に接続するリードを有してなる半導体
装置であり、前記半導体装置を実装基板に実装するもの
である。That is, a semiconductor device having a plurality of encapsulating bodies for encapsulating semiconductor elements and leads leading out from the encapsulating bodies, wherein the encapsulating bodies are connected by the flexible leads, At least a part of the plurality of sealing bodies is a semiconductor device having a lead connected to a mounting substrate, and the semiconductor device is mounted on the mounting substrate.
【0008】[0008]
【作用】上記した手段によれば複数の封止体をフレキシ
ブルなリードで接続することが可能となるため、半導体
装置の基板への実装構造に自由度を持たせることが可能
となる。According to the above-mentioned means, since it is possible to connect a plurality of sealing bodies with flexible leads, it is possible to give flexibility to the mounting structure of the semiconductor device on the substrate.
【0009】[0009]
【実施例】図1は本願発明の第1の実施例である半導体
装置に使用するリードフレームに半導体素子等が取り付
けられたものを示した上面図、図2は本実施例のリード
フレームに使用するフレキシブルリードを示した正面
図、図3は上記リードフレームを使用して樹脂封止を行
った半導体装置を示した側面図、図4、図5、図6は本
願発明の半導体装置を使用した実装形態を示した図であ
る。1 is a top view showing a lead frame used in a semiconductor device according to a first embodiment of the present invention, in which semiconductor elements and the like are attached, and FIG. 2 is used in the lead frame of this embodiment. FIG. 3 is a side view showing a semiconductor device which is resin-sealed by using the lead frame, and FIGS. 4, 5 and 6 are views showing a semiconductor device of the present invention. It is the figure which showed the mounting form.
【0010】図1に示したように本願において使用され
るリードフレームは、まずその外枠1が両側に位置し、
その内部にタブリード2を介してタブ9が形成されてい
る。前記タブ9を挾んでその両側の一方には、前記外枠
1との内部で交差するようにタイバー5が形成されてい
る。これらは通常の半導体装置のリードフレームとして
使用される材料例えば、42アロイ等からなる。他方に
はアイランド11が吊りリード12を介して形成されて
いる。この結果、前記タブ9は外枠1とタイバー5およ
びアイランド11に囲まれるように配置される。As shown in FIG. 1, in the lead frame used in the present application, the outer frames 1 are first located on both sides,
A tab 9 is formed in the inside through the tab lead 2. A tie bar 5 is formed on both sides of the tab 9 so as to intersect with the outer frame 1 inside. These are made of a material used as a lead frame of a normal semiconductor device, such as 42 alloy. On the other side, an island 11 is formed via a suspension lead 12. As a result, the tab 9 is arranged so as to be surrounded by the outer frame 1, the tie bar 5, and the island 11.
【0011】前記タイバー5の側にはそのタイバー5に
交差してインナーリード3およびアウターリード4が形
成されている。各インナーリード3はそのタブ9の周囲
においてタブ9に近ずくように配置される。他の一方に
はフレキシブルな特性を有するリード7が各アイランド
間を接続するように貼付られている。本実施例では2個
の矩形の封止体を有するように形成されているため、各
封止体の一方となるアイランド側はそのアイランド間を
フレキシブルリードで接続し、外部リードは隣合うよう
にフレームの中に配置されている。Inner leads 3 and outer leads 4 are formed on the side of the tie bar 5 so as to intersect the tie bar 5. Each inner lead 3 is arranged around the tab 9 so as to approach the tab 9. Leads 7 having flexible characteristics are attached to the other one so as to connect between the islands. In this embodiment, since two rectangular sealing bodies are formed, one island side of each sealing body has flexible leads connecting the islands, and external leads are adjacent to each other. It is located in the frame.
【0012】図2に示したようにこのフレキシブルリー
ド7は、耐熱性ポリイミドフィルム材料からなり、その
内部に配線層13が形成され、その端部近くにはパッド
8が形成されている。As shown in FIG. 2, the flexible lead 7 is made of a heat-resistant polyimide film material, a wiring layer 13 is formed inside the flexible lead 7, and a pad 8 is formed near its end.
【0013】このリードフレームのタブ9上には半導体
素子10が配置され、前記リードフレームのインナー部
3にボンディングワイヤ6により接続されている。前記
リードの反対面に形成されているフレキシブルリード7
の配線層にもボンディングワイヤ6により接続するよう
になっている。A semiconductor element 10 is arranged on the tab 9 of the lead frame and connected to the inner portion 3 of the lead frame by a bonding wire 6. Flexible lead 7 formed on the opposite surface of the lead
The wiring layer is also connected by the bonding wire 6.
【0014】前記フレキシブルリード7はリードフレー
ムに接着剤にて貼付ける。この接着剤については封止ま
で貼り付けられた状態にあれば良く、ざまざまなものを
使用することができる。The flexible lead 7 is attached to the lead frame with an adhesive. As for this adhesive, various adhesives can be used as long as they are attached up to sealing.
【0015】図3に示したように、樹脂工程が終了した
ものは封止体14の相対する一方よりフレキシブルリー
ド7、他方より外部リード4が導出された状態となる。
このように封止された状態にて通常のリードフレームを
使用するものと同じように外枠のリードフレームやダム
を切断しフレキシブルでないリードの成型を行う。また
は行わないで使用する。As shown in FIG. 3, when the resin process is completed, the flexible lead 7 is led out from one side of the sealing body 14 and the external lead 4 is led out from the other side.
In such a sealed state, the lead frame or dam of the outer frame is cut in the same manner as a normal lead frame is used to mold a non-flexible lead. Or use without doing.
【0016】次に前記半導体装置を使用した実装例につ
いて説明する。Next, a mounting example using the semiconductor device will be described.
【0017】図4は本実施の半導体装置を示した図であ
る。本実施例において封止体14は2個形成されてお
り、中央はフレキシブルリード7にて形成されているた
め、自由度の高い実装構造が可能である。本実施例は直
角の配線基板面15の配線に各フレキシブルでないリー
ド4が接続されている。これらに使用されるフレキシブ
ルでないリードはガルウイング形状またはアイリード形
状とするものを使用する。フレキシブルなリードは実装
基板面15に沿って変形し、さらにもう一方の方もフレ
キシブルでないリード4が実装基板に接続されている。
このように本実施例では角度の付いた実装面においても
実装することが可能である。FIG. 4 is a diagram showing a semiconductor device of this embodiment. In this embodiment, two sealing bodies 14 are formed, and the flexible lead 7 is formed at the center, so that a mounting structure with a high degree of freedom can be realized. In this embodiment, each non-flexible lead 4 is connected to the wiring on the wiring board surface 15 at a right angle. The non-flexible leads used for these shall be gull-wing shaped or eye-lead shaped. The flexible lead is deformed along the mounting substrate surface 15, and the other non-flexible lead 4 is connected to the mounting substrate.
As described above, in the present embodiment, it is possible to mount even on an angled mounting surface.
【0018】図5は上記図4に示したものと同様に2つ
の封止体を有するもので、平面上の基板15に並列に本
発明の半導体装置を実装した例である。フレキシブルで
ないリードの形状を除いて、上記図5に示したものと同
等なものを使用することができる。本実施例ではフレキ
シブルでないリードは成型されておらず、封止体からま
っすぐに伸びている。封止体を並列にしてフレキシブル
でないリードを基板に実装することにより、実装面積を
減らすことが可能となる。FIG. 5 has two sealing bodies as shown in FIG. 4, and is an example in which the semiconductor device of the present invention is mounted in parallel on a planar substrate 15. Except for the shape of the lead which is not flexible, the same one as shown in FIG. 5 can be used. In this embodiment, the non-flexible lead is not molded and extends straight from the sealing body. By mounting the non-flexible leads on the substrate with the sealing bodies arranged in parallel, the mounting area can be reduced.
【0019】図6は重ねあわせるように半導体装置を実
装した例である。本実施例は図4に示したものと同等な
半導体素子を用い、リード4の成型方向を変えることで
適用が可能である。本実施例においても実装面積の低減
が可能である。FIG. 6 shows an example in which semiconductor devices are mounted so as to be stacked. This embodiment can be applied by using a semiconductor element equivalent to that shown in FIG. 4 and changing the molding direction of the lead 4. Also in this embodiment, the mounting area can be reduced.
【0020】[0020]
【発明の効果】本願において開示される発明において、
代表的な効果を記載すれば下記のとおりである。According to the invention disclosed in the present application,
The representative effects are as follows.
【0021】すなわちフレキシブルリードを使用するこ
とにより実装の自由度が大幅に向上する。また実装面積
を大幅に低減することも可能となる。That is, by using the flexible leads, the degree of freedom in mounting is greatly improved. Also, the mounting area can be significantly reduced.
【図1】本願発明の第1の実施例である半導体装置に使
用するリードフレームに半導体素子等が取り付けられた
ものを示した上面図。FIG. 1 is a top view showing a lead frame used in a semiconductor device according to a first embodiment of the present invention, in which a semiconductor element and the like are attached.
【図2】本実施例のリードフレームに使用するフレキシ
ブルリード示した正面図。FIG. 2 is a front view showing a flexible lead used in the lead frame of the present embodiment.
【図3】上記リードフレームを使用して樹脂封止を行っ
た半導体装置を示した上面図と側面図。3A and 3B are a top view and a side view showing a semiconductor device which is resin-sealed using the lead frame.
【図4】本願発明の半導体装置を使用した実装形態を示
した図。FIG. 4 is a diagram showing a mounting mode using the semiconductor device of the present invention.
【図5】本願発明の半導体装置を使用した実装形態を示
した図。FIG. 5 is a diagram showing a mounting mode using the semiconductor device of the present invention.
【図6】本願発明の半導体装置を使用した実装形態を示
した図。FIG. 6 is a diagram showing a mounting mode using the semiconductor device of the present invention.
1…リードフレーム外枠 2…タブリード 3…インナーリード 4…アウターリード 5…タイバー 6…ワイヤー 7…フレキシブルリード 8…パッド 9…タブ 10…ペレット 11…アイランド 12…吊りリード 13…配線層 14…封止体 15…実装基板 1 ... Lead frame outer frame 2 ... Tab lead 3 ... Inner lead 4 ... Outer lead 5 ... Tie bar 6 ... Wire 7 ... Flexible lead 8 ... Pad 9 ... Tab 10 ... Pellet 11 ... Island 12 ... Suspension lead 13 ... Wiring layer 14 ... Encapsulation Stopper 15 ... Mounting board
Claims (2)
記封止体から外部に導出するリードを有する半導体装置
であって、前記封止体間はフレキシブルリードで接続さ
れてなり、少なくとも前記複数の封止体の一部には実装
基板に接続するフレキシブルでないリードを有してなる
ことを特徴とする半導体装置。1. A semiconductor device having a plurality of encapsulants encapsulating a semiconductor element and leads extending out of the encapsulant, wherein the encapsulants are connected by flexible leads. A semiconductor device, wherein at least a part of the plurality of sealing bodies has non-flexible leads connected to a mounting substrate.
各々の封止体の相対する2方向のうち一方から外部に導
出するフレキシブルでないリードと、他方から導出する
フレキシブルリードを有し、前記封止体間はフレキシブ
ルリードで接続される半導体装置を所望の配線基板に接
続する実装構造であって、前記フレキシブルでないリー
ドを実装基板に接続することを特徴とする半導体装置の
実装構造。2. A non-flexible lead that is led out from one of two facing directions of the respective sealed bodies that seal the semiconductor element, and a flexible lead that is led from the other. A mounting structure for connecting a semiconductor device, in which flexible leads are connected between the sealing bodies, to a desired wiring board, wherein the non-flexible leads are connected to the mounting board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7147077A JPH08340078A (en) | 1995-06-14 | 1995-06-14 | Semiconductor device and mounting structure using it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7147077A JPH08340078A (en) | 1995-06-14 | 1995-06-14 | Semiconductor device and mounting structure using it |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08340078A true JPH08340078A (en) | 1996-12-24 |
Family
ID=15421957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7147077A Pending JPH08340078A (en) | 1995-06-14 | 1995-06-14 | Semiconductor device and mounting structure using it |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08340078A (en) |
-
1995
- 1995-06-14 JP JP7147077A patent/JPH08340078A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100214463B1 (en) | Lead frame of clip type and method manufacture of the package | |
KR100616042B1 (en) | Method of producing semiconductor device | |
JPH08222681A (en) | Resin sealed semiconductor device | |
US4951120A (en) | Lead frame and semiconductor device using the same | |
KR20070015014A (en) | Method of making a stacked die package | |
JP2983620B2 (en) | Semiconductor device and manufacturing method thereof | |
KR930022527A (en) | Resin Sealed Semiconductor Device | |
JPH07153904A (en) | Manufacture of laminar type semiconductor device, and semiconductor package manufactured thereby | |
JPH08264569A (en) | Manufacture of resin sealed semiconductor device | |
JPS6342859B2 (en) | ||
JPH08340078A (en) | Semiconductor device and mounting structure using it | |
JP3036339B2 (en) | Semiconductor device | |
JPS62158352A (en) | Resin sealed semiconductor device | |
JPH0936300A (en) | Semiconductor device and manufacture thereof | |
KR200295664Y1 (en) | Stack semiconductor package | |
JPH01273343A (en) | Lead frame | |
JPS59155160A (en) | Resin seal type electronic part utilizing lead frame | |
JPH0366150A (en) | Semiconductor integrated circuit device | |
KR20000034120A (en) | Multi-chip package of loc type and method for manufacturing multi-chip package | |
JP2629461B2 (en) | Resin-sealed semiconductor device | |
KR970007844B1 (en) | Lead on chip and chip on lead semiconductor device | |
KR200286322Y1 (en) | Semiconductor package | |
KR970003888A (en) | Semiconductor lead frame and packaging method of semiconductor device using same | |
JPH0637234A (en) | Semiconductor device | |
JPH05129469A (en) | Resin-sealed semiconductor device |