JPH0833820B2 - マイクロプログラム制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラムで制御されるマイクロプ
ロセッサ（以下、マイクロプログラム制御装置と呼ぶ）
に関する。

〔従来の技術〕

マイクロプログラム制御装置においては、ユーザーが
プログラムできるマクロ命令は、対応する一連のマイク
ロ命令を実行することにより処理される。各マクロ命令
に対応する一連のマイクロ命令はマイクロ命令メモリ
（以後、MROMと呼ぶ）に格納されている。マクロ命令は
MROM内のアドレス情報を有しており、命令デコードユニ
ット（以後、IDUと呼ぶ）は実行すべきマクロ命令が供
給されるとアドレス情報を取り出す。実行ユニットはID
Uから指定されたアドレス情報に対応する一連のマイク
ロ命令をMROMから読み出して順次実行する。

第３図にマクロ命令に対応する典型的な一連のマイク
ロ命令（以後、これをマイクロプログラムと呼ぶ）を示
す。第３図において、“SRC"はIDUが指定するマクロ命
令のソースオペランド、“DST"はIDUが指定するデステ
ィネーションオペランド、“ALU"はIDUが指定する演算
指定をマイクロプログラム制御装置内の演算器に設定す
る命令、“TA",“TB"はマイクロプログラム制御装置内
のデータバス（以後、ソースオペランドのデータを受け
渡すデータバスをMD-bus、デスティネーションオペラン
ドのデータを受け渡すデータバスをSD-busと呼ぶ）を通
じて読み込んだデータを一時保持しマイクロプログラム
制御装置内の演算器へ入力データを供給するためのレジ
スタ、“ALUO"はマイクロプログラム制御装置内の演算
器の出力を保持するレジスタ、“＝”は転送を行う命
令、ENDMはマイクロプログラムの実行を終了させるため
の制御命令である。マイクロプログラムの実行が開始さ
れると、１ステップ目に、MD-busからソースデータ、SD
-busからデスティネーションデータが、それぞれレジス
タTA,TBに読み込まれ、指定された演算を行う。そし
て、２ステップ目に演算結果をデスティネーションオペ
ランドに書き込みマイクロプログラムの実行を終わらせ
る。

ところで、IDUがマクロ命令をデコードする場合、先
行するマクロ命令の実行結果を用いる場合がある。たと
えば、先行するマクロ命令の実行によって書換えられる
レジスタの値を使ってアドレス計算をする場合、あるい
は、先行するマクロ命令の実行によって変化する条件フ
ラグを参照して条件分岐命令の成立／不成立を決定する
場合などである。パイプライン方式を採用するプロセッ
サにおいては、先行するマクロ命令の実行中に後続する
マクロ命令のデコードを行っているが、先行するマクロ
命令の実行結果が後続するマクロ命令のデコードに影響
を与える場合は、先行するマクロ命令の実行が終わらな
ければ後続するマクロ命令のデコードを終了することが
できない。一般に、パイプライン方式を採用するプロセ
ッサでは複数個のマクロ命令を同時にデコードすること
ができるため、デコード自体は複数個のマクロ命令の実
行結果に遡って影響を受ける可能性がある。このような
場合、プロセッサの実行速度はかなり遅くなると考えら
れる。そこで、第２ステップ目以降のマイクロ命令をMR
OMから読み出す期間に第１ステップ目のマイクロ命令を
定数発生器で発生させて、マイクロプログラムの実行開
始をマイクロプログラムを全てMROMから読み出す場合に
比べて１クロック早くするという方法が採られることが
ある。この方法によりマイクロプログラムの実行終了も
１クロック早くなる。ただし、全てのマイクロプログラ
ムの第１ステップ目を定数発生器により発生させること
は回路規模が大きくなり物理的に不可能である。このよ
うに、マイクロプログラムの第１ステップ目を定数発生
器により発生させることができるのは第３図に示すよう
な定型的なマイクロプログラムに限られる。

第４図は従来のマイクロプログラム制御装置において
マイクロプログラムの実行を行う機構を示すブロック図
である。IDU（図示せず）でデコードされたマクロ命令
の情報はデコード済み命令キュー101（以後、IDQと略
す）に格納される。IDQ101にはマクロ命令の有するMROM
のアドレス情報102（以後、STADQと略す）、マクロ命令
の有する第１（ソース）オペランド情報103（以後、SOP
RNQと略す）、マクロ命令の有する第２（デスティネー
ション）オペランド情報104（以後、DOPRNQと略す）、
マクロ命令の有する演算情報105（以後、ALUFQと略
す）、マクロ命令が定型的なマイクロプログラムで処理
できるか否かを示す情報106（以後、SEQと略す）などの
情報が格納されている。IDUはマクロ命令が第３図に示
す定型的なマイクロプログラムで実行可能な場合は、SE
Q106に“実行可能”という情報を設定する。また、STAD
Q102には定型的なマイクロプログラムの２ステップ目が
格納されているMROM110のアドレス情報を設定する。そ
して、IDQ101の情報がすべて揃うとIDQ101の有効信号10
7（以後、VQと略す）がアクティブになる。その後、マ
イクロ命令の実行が開始できる状態になると、マイクロ
命令シーケンサ108（以後、MISEQと略す）は受付け信号
109（以後、IDQACKと略す）をアクティブにしてIDUに対
してIDQ101の情報を受取ったことを通知する。SEQ106に
設定された情報が“実行可能”である場合、VQ107がア
クディブになり、MISEQ108がIDQACK109をアクティブに
すると、STADQ102の内容はマイクロアドレスラッチ111
（後、MAと略す）にラッチされ、MROM110からマイクロ
プログラムの２ステップ目のマイクロ命令の読み出しが
開始される。同時にMISEQ108は定数発生器112（以後、F
IGENと略す）に指示してマイクロプログラムの１ステッ
プ目のマイクロ命令を生成する。SEL113はSEL113への選
択信号114により、マイクロプログラムの実行の１ステ
ップ目か２ステップ目かに従ってFIGEN112の出力のマイ
クロ命令とMROM110の出力のマイクロ命令の一方を選択
してマイクロ命令ラッチ115（以後、MIと略す）にラッ
チする。MI115にラッチされたマイクロ命令はマイクロ
命令実行制御部116（以後、MICNTと略す）で実行され
る。マイクロプログラムの実行開始信号や実行終了信号
などの制御情報はMISEQ108から信号線117を通じてMICNT
116に通知される。マイクロ命令の実行は、前述の通
り、SOPRNQ103で指定されるオペランド（ソースオペラ
ンド）のデータMD-bus118から、DOPRNQ104で指定される
オペランド（デスティネーションオペランド）のデータ
がSD-bus119から読み込まれ、ALUFQ105で指定される演
算を実行し、演算結果をMD-bus118を通じてDOPRNQ104で
指定されるオペランドに書き込む、という手順をとる。
第５図にVQ107がアクティブになってから、FIGEN112か
ら生成されるマイクロプログラムの第１ステップ目のマ
イクロ命令、およびMROM110から読み出されるマイクロ
プログラムの第２ステップ目のマイクロ命令がMI115に
ラッチされて実行されるまでのタイミング図を示す。

〔発明が解決しようとする課題〕

第４図の従来例に示す機構で実行できるマイクロプロ
グラムは、ソースデータとデスティネーションデータを
両方読み出し、演算を行い、デスティネーションに書き
戻すという、言わば演算系の操作であり、これはマクロ
命令の内、加算命令や論理積命令などの演算命令を実現
することができる。しかし、マクロ命令の内、デスティ
ネーションに演算結果を書き込まない比較命令やソース
データに対して定数１を加減算してデスティネーション
に書き込む単一オペランド命令を実現することはできな
い。これら比較命令、単一オペランド命令を実現するた
めには別のマイクロプログラムが必要である。したがっ
て、定数発生器で発生するマイクロプログラムの第１ス
テップ目のマイクロ命令の種類を増やすことが必要にな
る。しかし、従来例に示す定数発生器は高速であること
を要求されるため、その構造は単純なものでなければな
らず、マイクロプログラムの第１ステップ目となるべき
マイクロ命令をマクロ命令の種類によって選択する機構
を持たせることは容易でない。また、IDUにとっても定
型的なマイクロプログラムで実行可能か否かを示すSEQ
の中と、アドレス情報STADQにマクロ命令の種類を反映
させなければならず回路規模が大きくなる。

本発明の目的は、上述した問題点を解決し得るマイク
ロプログラム制御装置を提供することにある。

〔課題を解決するための手段〕

本発明によるマイクロプログラム制御装置は、マクロ
命令の有するオペランド情報を保持する手段と、前記演
算情報の保持手段に保持される演算情報をデコードする
デコーダと、マイクロ命令が格納されるマイクロ命令メ
モリと、特定のマイクロ命令を生成する定数発生器と、
前記マイクロ命令メモリから読み出されるマイクロ命令
と前記定数発生器から生成されるマイクロ命令の一方を
選択するセレクタと、前記オペランド情報の保持手段に
保持されるオペランド情報を別のオペランド情報に変換
する手段と、実際に実行すべきマイクロ命令を保持する
マイクロ命令ラッチとを備え、マイクロプログラムの２
ステップ目に実行すべきマイクロ命令を前記マイクロ命
令メモリから読み出して前記マイクロ命令ラッチにラッ
チするまでの期間に、前記定数発生器で生成したマイク
ロプログラムの１ステップ目を前記マイクロ命令ラッチ
にラッチして実行し、引き続いて２ステップ目のマイク
ロ命令を実行し、前記演算情報のデコーダ出力により、
前記オペランドの変換手段を制御することを特徴とす
る。

すなわち、定型的なマイクロプログラムの第１ステッ
プ目を定数発生器で発生させ、マイクロプログラムの第
２ステップ目をMROMから読み出して実行するという制御
を行うマイクロプログラム制御装置においては、従来で
は演算系のマクロ命令の実行しかできず、比較命令、単
一オペランド命令を同じマイクロプログラムで行うこと
はできなかった。本発明では、IDUの指定する演算情報
に従ってオペランドの読み出し／書き込みを制御するこ
とにより、演算系の操作を行うマイクロプログラムと同
一のマイクロプログラムによって演算系以外のマクロ命
令も実現可能にしている。

〔実施例〕

本発明の実施例について図面を参照して説明する。

第１図は本発明のマイクロプログラム制御装置の一実
施例を示すブロック図である。

本実施例は、デコード済み命令キューIDQ101、マクロ
命令の有するMROMのアドレス情報STADQ102、マクロ命令
の有する演算情報105、マクロ命令が定型的なマイクロ
プログラムで処理できるか否かを示す情報SEQ106、IDQ1
01の有効信号VQ107、マイクロ命令シーケンサMISEQ10
8、IDQ101の受付け信号IDQACK109、MROM110、マイクロ
アドレスラッチMA111、マイクロプログラムの第１ステ
ップ目のマイクロ命令を生成する定数発生器FIGEN112、
セレクタSEL113、SEL113への選択信号114、マイクロ命
令ラッチMI115、マイクロ命令実行制御部MICNT116、MIS
EQ108とMICNT116間の制御線117、MD-bus118、SD-bus11
9、デコーダ120、デコーダの出力信号121から構成され
る。本発明の実施例は図４の従来例に対して、ALUFQ105
をデコードするデコーダ120とその出力信号121が追加さ
れたものである。ただし、第４図に示されているSOPRNQ
103およびDOPRNQ104は本発明の実施例では省略されてい
る。

マイクロプログラムの実行が開始されると本発明の示
すマイクロプログラム制御装置はIDQ101内のALUFQに設
定された情報をMICNT116に通知するとともに、デコーダ
120でALUFQ105の演算情報をデコードする。デコーダ120
はALUFQ105に設定された演算情報が“比較演算”である
場合はSD-bus119の書き込み禁止信号121を作りMICNT116
に渡す。第３図に示す内容のマイクロプログラムの実行
が開始されると、マイクロプログラムの第１ステップ目
でMD-bus118からはソースオペランドデータが、SD-bus1
19からはデスティネーションオペランドデータが読み出
され、ALUFQ105で指定された演算が行われる。そして、
マイクロプログラムの第２のステップ目においてSD-bus
119への書き込み禁止信号121がアクティブであれば、デ
スティネーションへの書き込みは行われることなくマイ
クロプログラムの実行は終了する。一方、SD-bus119へ
の書き込み禁止信号121がインアクティブであれば、通
常通りデスティネーションへの書き込みが行われてマイ
クロプログラムの実行が終了する。

次に、本発明の第２の実施例について説明する。

第２図は本発明の第２の実施例の構成を示すブロック
図である。

本発明の第２の実施例は、デコード済み命令キューID
Q101、マクロ命令の有するMROMのアドレス情報STADQ10
2、マクロ命令の有する第１（ソース）オペランド情報S
OPRNQ103、マクロ命令の有する第２（デスティネーショ
ン）オペランド情報DOPRNQ104、マクロ命令の有する演
算情報ALUFQ105、マクロ命令が定型的なマイクロプログ
ラムで処理できるか否かを示す情報SEQ106、IDQ101の有
効信号VQ107、マイクロ命令シーケンサMISEQ108、ITQ10
1の受付け信号IDQACK109、MROM110、マイクロアドレス
ラッチMA111、マイクロプログラムの第１ステップ目の
マイクロ命令を生成する定数発生器FIGEN112,セレクタS
EL113、SEL113への選択信号114、マイクロ命令ラッチMI
115、マイクロ命令実行制御部MICNT116、MISEQ108とMIC
NT116間の制御線117、MD-bus118、SD-bus119、定数“1"
発生器112、デコーダ付きセレクタ122から構成される。
本発明の第２の実施例は図４の従来例に対して定数“1"
発生器122とALUFQ105をデコードしてMICNT116に渡すソ
ースオペランド情報をSOPRNQ103に設定されたオペラン
ド情報か定数“1"発生器122の一方を選択するセレクタ1
23が追加されたものである。

マイクロプログラムの実行が開始されると本発明の示
すマイクロプログラム制御装置はIDQ101内のALUFQに設
定された情報をMICNT116に通知するとともに、デコーダ
付きセレクタ123でALUFQ105の演算情報をデコードし、A
LUFQ105に設定された演算情報が“１の加減算で”であ
る場合はソースオペランドとして定数“1"発生器を指定
してMICNT116に渡す。もし、ALUFQ105に設定された演算
情報が“１の加減算”でない場合はSOPRNQ103の情報を
そのままMICNT116に渡す。第３図に示す内容のマイクロ
プログラムの実行が開始されると、マイクロプログラム
の第１ステップ目でMD-bus118からはSOPRNQ103の情報が
示すソースオペランドデータか定数“1"発生器にて発生
される“1"の一方が読み出され、SD-bus119からはデス
ティネーションオペランドデータが読み出され、ALUFQ1
05で指定された演算が行われる。そして、マイクロプロ
グラムの第２ステップ目においてSD-bus119への書き込
みが行われマイクロプログラムの実行は終了する。

第６図は本発明のマイクロプログラム制御装置の第３
の実施例を示すブロック図である。

本実施例は、デコード済み命令キューIDQ101、マクロ
命令の有するMROMのアドレス情報STADQ102、マクロ命令
の有する第１（ソース）オペランド情報SOPRNQ103、マ
クロ命令の有する第２（デスティネーション）オペラン
ド情報DOPRNQ104、マクロ命令が定型的なマイクロプロ
グラムで処理できるか否かを示す情報SEQ106、ITQ101の
有効信号VQ107、マイクロ命令シーケンサMISEQ108、IDQ
101の受付け信号IDQACK109、MROM110、マイクロアドレ
スラッチMA111、マイクロプログラムの第１ステップ目
のマイクロ命令を生成する定数発生器FIGEN112、セレク
タSEL113、SEL113への選択信号114、マイクロ命令ラッ
チMI115、マイクロ命令実行制御部MICNT116、MISEQ108
とMICNT116間の制御線117、MD-bus118、SD-bus119、デ
コーダ120、デコーダの出力信号121から構成される。本
発明の実施例は図４の従来例に対して、DOPRNQ104をデ
コードするデコーダ120とその出力信号121が追加された
ものである。ただし、第４図に示されているALUFQ105は
本発明の実施例では省略されている。

IDUはデコードしたマクロ命令が転送系命令である場
合はDOPRNQ104に対して、オペランド指定の他に“読み
出し不可”という情報を付加する。このとき、デコーダ
120はDOPRNQ104の情報をデコードすることによりSD-bus
119の読み出し禁止信号121を作りMICNT116に渡す。マイ
クロプログラムの実行が開始されたとき、SD-bus119の
読み出し禁止信号121がアクティブであれば、マイクロ
プログラムの第１ステップ目におけるSD-bus119からの
デスティネーションデータの読み出しが禁止され、マイ
クロプログラム実行時の演算はMD-bus118から読み出さ
れたソースオペランドのデータと１時レジスタに残って
いる不定な値の間で行われることになる。しかし、転送
系マクロ命令においてはデスティネーションのデータに
影響を受けない演算（ソースデータをそのまま出力す
る、ソースデータの２の補数をとる、など）がIDUによ
って指定されるので演算結果は正しい値が得られる。こ
の演算結果はDOPRNQ104で指定されたデスティネーショ
ンに書き込まれてマイクロプログラムの実行は終了す
る。

第７図は本発明の第４の実施例の構成を示すブロック
図である。

本発明の第４の実施例は、デコード済み命令キューID
Q101、マクロ命令の有するMROMのアドレス情報STADQ10
2、マクロ命令の有する第１（ソース）オペランド情報S
OPRNQ103、マクロ命令の有する第２（デスティネーショ
ン）オペランド情報DOPRNQ104、マクロ命令が定型的な
マイクロプログラムで処理できるか否かを示す情報SEQ1
06、IDQ101の有効信号VQ107、マイクロ命令シーケンサM
ISEQ108、IDQ101の受付け信号IDQACK109、MROM110、マ
イクロアドレスラッチMA111、マイクロプログラムの第
１ステップ目のマイクロ命令を生成する定数発生器FIGE
N112、セレクタSEL113、SEL113への選択信号114、マイ
クロ命令ラッチMI115、マイクロ命令実行制御部MICNT11
6、MISEQ108とMICNT116間の制御線117、MD-bus118、SD-
bus119、第１のデコーダ122、第２のデコーダ123から構
成される。本発明の第２の実施例は図４の従来例に対し
て、SOPRNQ103をデコードする第１のデコーダ122とDOPR
NQ104をデコードする第２のデコーダ123が追加されたも
のである。ただし、第４図に示されているALUFQ105は本
発明の第２の実施例においても省略されている。

IDUはデコードしたマクロ命令がノーオペランド命
令，分岐命令などのオペランドを持たない命令である場
合はSOPRNQ103およびDOPRNQ104に対して、“無効オペラ
ンド”という情報を設定する。第１のデコーダ122およ
び第２のデコーダ123は、SOPRNQ103やDOPRNQ104が“無
効オペランド”でない場合はSOPRNQ103、DOPRNQ104の情
報をそのままMICNT116に引渡すが、SOPRNQ103やDOPRNQ1
04が“無効オペランド”の場合はSOPRNQ103、DOPRNQ104
の情報をマイクロプログラムの実行に影響を与えない内
部資源を示す情報に変換してMICNT116に引渡す。マイク
ロプログラムの実行に影響を与えない内部資源の例とし
ては、MD-bus118,SD-bus119そのものが考えられる。オ
ペランドを持たないマクロ命令を本発明の実施例に示す
マイクロプログラムで実行する場合は、MD-bus118から
ソースデータが、SD-bus119からデスティネーションデ
ータが読み出され、IDUからの演算指定が不定であるた
め、なんらかの不定な演算が行われ、その演算結果がMD
-bus118に書き込まれ、マイクロプログラムの実行が終
了する。

〔発明の効果〕

第３図に示すとおりマクロ命令を実現するマイクロプ
ログラムは同一のマイクロ命令列で記述できることが多
い。このような定型的なマイクロプログラムは定数とし
て発生することが可能であり、MROMからマイクロプログ
ラムの２ステップ目以降のマイクロ命令を読み出す期間
にマイクロプログラムの１ステップ目を定数発生器で発
生させて実行することにより、マイクロプログラムを構
成する全てのマイクロ命令をMROMから読み出す場合に比
べて、マイクロプログラムの実行を１クロック早くして
マクロ命令を実行時間の短縮を図る。上述の構成を採用
するマイクロプログラム制御装置において、IDQUから指
定されるマクロ命令の演算指定をデコードしてオペラン
ドの書き込み禁止指定あるいは指定オペランドの変更を
行うため、演算系のマクロ命令を実現するマイクロプロ
グラムと同一のマイクロプログラムで、比較系のマクロ
命令および単一オペランドを有するマクロ命令の実現を
可能とする。IDUの側にとっても、第３図に示す定型的
なマイクロプログラムで実現できるマクロ命令の数が増
えることになり、これら定型的なマイクロプログラムで
実行できるマクロ命令に関しては同一のアドレス情報
（STADQ情報）を割り当てることになるため、演算系マ
クロ命令、転送系マクロ命令およびオペランドなしマク
ロ命令で別アドレスをSTADQに設定する場合に比べ、IDU
の回路規模を縮小化できることを期待できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図、第３図は本発明の
第１および第２の実施例の対象となるマイクロプログラ
ム、第４図は本発明の従来例のブロック図、第５図は本
発明の実施例の対象となるマイクロプログラム実行時の
タイミング図、第６図は本発明第３の実施例のブロック
図、第７図は本発明第４の実施例のブロック図である。 101……デコード済み命令キュー、102……マクロ命令の
有するマイクロ命令メモリのアドレス情報、103……マ
クロ命令の有する第１オペランド情報、104……マクロ
命令の有する第２オペランド情報、105……マクロ命令
の有する演算情報、106……マクロ命令が定型的マイク
ロプログラムで処理可能か否かの情報、107……デコー
ド済み命令キューの有効信号、108……マイクロシーケ
ンサ、109……デコード済み命令キュー受付け信号、110
……マイクロ命令メモリ、111……マイクロアドレスラ
ッチ、112……定数発生器、113……セレクタ、114……
選択信号、115……マイクロ命令ラッチ、116……マイク
ロ命令実行制御部、117……マイクロシーケンサ・マイ
クロ命令実行制御部間の制御信号、118……第１のデー
タバス、119……第２のデータバス、120……デコーダ、
121……書き込み禁止信号、122……定数“1"発生器、12
3……デコーダ付きセレクタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】マクロ命令の有するオペランド情報を保持
   する手段と、マクロ命令の有する演算情報を保持する手
   段と、前記演算情報の保持手段に保持される演算情報を
   デコードするデコーダと、マイクロ命令が格納されるマ
   イクロ命令メモリと、特定のマイクロ命令を生成する定
   数発生器と、前記マイクロ命令メモリから読み出される
   マイクロ命令と前記定数発生器から生成されるマイクロ
   命令の一方を選択するセレクタと、前記オペランド情報
   の保持手段に保持されるオペランド情報を別のオペラン
   ド情報に変換する手段と、実際に実行すべきマイクロ命
   令を保持するマイクロ命令ラッチとを備え、マイクロプ
   ログラムの２ステップ目に実行すべきマイクロ命令を前
   記マイクロ命令メモリから読み出して前記マイクロ命令
   ラッチにラッチするまでの期間に、前記定数発生器で生
   成したマイクロプログラムの１ステップ目を前記マイク
   ロ命令ラッチにラッチして実行し、引き続いて２ステッ
   プ目のマイクロ命令を実行し、前記演算情報のデコーダ
   出力により、前記オペランドの変換手段を制御すること
   を特徴とするマイクロプログラム制御装置。
2. 【請求項２】マクロ命令の有するオペランド情報を保持
   する手段と、前記保持手段に保持されるオペランド情報
   のデコーダと、マイクロ命令が格納されるマイクロ命令
   メモリと、特定のマイクロ命令を生成する定数発生器
   と、前記マイクロ命令メモリから読み出されるマイクロ
   命令と前記定数発生器から生成されるマイクロ命令の一
   方を選択するセレクタと、前記保持手段に保持されるオ
   ペランド情報を別のオペランド情報に変換する手段と、
   実際に実行すべきマイクロ命令を保持するマイクロ命令
   ラッチとを備え、マイクロプログラムの２ステップ目に
   実行すべきマイクロ命令を前記マイクロ命令メモリから
   読み出して前記マイクロ命令ラッチにラッチするまでの
   期間に、前記定数発生器で生成したマイクロプログラム
   の１ステップ目を前記マイクロ命令ラッチにラッチして
   実行し、引き続いて２ステップ目のマイクロ命令を実行
   し、前記オペランド情報のデコーダの出力により前記オ
   ペランド情報の変換手段を制御することを特徴とするマ
   イクロプログラム制御装置。