JPH08335703A - Thin-film transistor and its manufacture - Google Patents
Thin-film transistor and its manufactureInfo
- Publication number
- JPH08335703A JPH08335703A JP13970695A JP13970695A JPH08335703A JP H08335703 A JPH08335703 A JP H08335703A JP 13970695 A JP13970695 A JP 13970695A JP 13970695 A JP13970695 A JP 13970695A JP H08335703 A JPH08335703 A JP H08335703A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor active
- film transistor
- active layer
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、薄膜トランジスタ及び
その製造方法に係る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and its manufacturing method.
【0002】[0002]
【従来の技術】従来、薄膜トランジスタは図2に示す方
法により製造していた。すなわち、ガラス等の基板10
上にゲート電極1を形成後、ゲート電極1を覆って絶縁
膜(例えば窒化シリコン膜)2を形成し、次いで、この
絶縁膜2上に半導体能動層となるi層3を形成する(図
2(a))。次ぎに、半導体能動層(i層)3の表面
に、不純物が添加された不純物層(n+層)4を積層す
る(図2(b))。2. Description of the Related Art Conventionally, a thin film transistor has been manufactured by the method shown in FIG. That is, the substrate 10 such as glass
After forming the gate electrode 1 thereon, an insulating film (for example, a silicon nitride film) 2 is formed so as to cover the gate electrode 1, and then an i layer 3 to be a semiconductor active layer is formed on the insulating film 2 (see FIG. 2). (A)). Next, on the surface of the semiconductor active layer (i layer) 3, an impurity layer (n + layer) 4 to which impurities have been added is laminated (FIG. 2B).
【0003】不純物層4形成後は、半導体能動層3、不
純物層4を所定形状に加工後、ソース電極7、ドレイン
電極6を形成し、最後にパッシベーション膜8を形成し
て薄膜トランジスタとする。After forming the impurity layer 4, the semiconductor active layer 3 and the impurity layer 4 are processed into a predetermined shape, then the source electrode 7 and the drain electrode 6 are formed, and finally the passivation film 8 is formed to form a thin film transistor.
【0004】ところで、近時、薄膜トランジスタの特性
に対する要求が厳しくなっており、特に、従来よりもよ
り一層優れた移動度を有する薄膜トランジスタが要請さ
れている。By the way, in recent years, the demands on the characteristics of thin film transistors have become strict, and in particular, there has been a demand for thin film transistors having even higher mobility than in the past.
【0005】しかるに、上述した従来の薄膜トランジス
タではその特性には限界があり、上記要請には答えるこ
とができない。However, the above-mentioned conventional thin film transistor has a limit in its characteristics, and cannot meet the above demand.
【0006】[0006]
【発明が解決しようとする課題】本発明は、従来よりも
優れた移動度を有する薄膜トランジスタ及びその製造方
法を提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film transistor having a higher mobility than ever before and a manufacturing method thereof.
【0007】[0007]
【課題を解決するための手段】上記課題を解決するため
の薄膜トランジスタは、シリコンからなる半導体能動層
と、不純物が添加されたシリコンからなる不純物層とが
積層されており、前記半導体能動層の前記不純物層と接
する面には希ガス元素が添加されていることを特徴とす
る。A thin film transistor for solving the above problems is formed by laminating a semiconductor active layer made of silicon and an impurity layer made of silicon to which impurities are added. A rare gas element is added to the surface in contact with the impurity layer.
【0008】また、上記課題を解決するための薄膜トラ
ンジスタの製造方法は、基体表面に、シリコンからなる
半導体能動層を形成する第1の成膜工程と、少なくとも
希ガスを含む雰囲気中で前記半導体能動層の表面をプラ
ズマにさらすプラズマ処理工程と、前記半導体能動層表
面に、不純物が添加されたシリコンからなる不純物層を
積層形成する第2の成膜工程とを有することを特徴とす
る。Further, in a method of manufacturing a thin film transistor for solving the above-mentioned problems, a first film forming step of forming a semiconductor active layer made of silicon on a surface of a substrate, and the semiconductor active in an atmosphere containing at least a rare gas. The method is characterized by comprising a plasma treatment step of exposing the surface of the layer to plasma and a second film forming step of laminating and forming an impurity layer made of impurity-added silicon on the surface of the semiconductor active layer.
【0009】[0009]
【作用】以下に本発明の作用を本発明の実施態様ととも
に説明する。従来は、半導体能動層(i層)成膜後、直
ちに不純物層(n+層)の成膜を行っておりn+成膜前は
i層に対して何らの処理を施していなかった。またパッ
シベーション膜成膜前もi層に対しては何も処理を加え
ていなかった。The function of the present invention will be described below together with the embodiment of the present invention. Conventionally, the impurity layer (n + layer) is formed immediately after the semiconductor active layer (i layer) is formed, and the i layer is not subjected to any treatment before the n + film is formed. Further, no processing was applied to the i layer even before the passivation film was formed.
【0010】しかるに本発明者は、i層成膜後、i層表
面に希ガスプラズマを照射し、その後にn+層をを成膜
すると、完成された薄膜トランジスタの移動度は従来よ
り著しく向上することを見いだした。その理由は明かで
はない。ただ、n+層成膜に先立ち、i層表面に希ガス
プラズマを照射し、その後n+層を成膜すると、i層と
n+層との界面には希ガス元素が存在することが確認さ
れ、さらに、i層とn+層との界面に希ガス元素が存在
した場合に限り移動度の著しい向上が認められることか
ら、この希ガス元素が移動度向上の原因となっていると
考えられる。However, when the present inventor irradiates the surface of the i layer with a rare gas plasma after forming the i layer and then forms the n + layer, the mobility of the completed thin film transistor is significantly improved as compared with the conventional one. I found a thing. The reason is not clear. However, it was confirmed that a rare gas element exists at the interface between the i layer and the n + layer when the surface of the i layer is irradiated with a rare gas plasma before the n + layer is formed and then the n + layer is formed. Further, the mobility is remarkably improved only when the rare gas element is present at the interface between the i layer and the n + layer. Therefore, it is considered that this rare gas element causes the mobility improvement. To be
【0011】結局、i層とn+層との界面に希ガス元素
を存在せしめることにより移動度の著しい向上を図るこ
とができる。なお、ここでいう「界面」はi層の表面か
ら10nm程度の深さの部分をも含む。After all, the mobility can be remarkably improved by allowing the rare gas element to exist at the interface between the i layer and the n + layer. The "interface" here includes a portion having a depth of about 10 nm from the surface of the i layer.
【0012】なお、希ガスを存在せしめるには、H2ガ
ス、PH3ガス、F2ガスを希ガスに混合しておくほうが
希ガス単独の場合よりもi層とn+層との界面に希ガス
元素が存在しやすくなるため好ましい。その理由は明か
ではない。In order to allow the rare gas to exist, it is better to mix H 2 gas, PH 3 gas, and F 2 gas with the rare gas at the interface between the i layer and the n + layer than when the rare gas is used alone. A rare gas element is likely to be present, which is preferable. The reason is not clear.
【0013】また、第1の成膜工程、プラズマ処理工
程、第2の成膜工程は350℃以下で行うことが好まし
い。350℃以下とした場合にi層とn+層との界面に
希ガス元素が存在しやすくなり、移動度もより良好とな
る。その理由も不明である。なお、300℃以下で行う
ことがより好ましい。The first film forming step, the plasma processing step, and the second film forming step are preferably performed at 350 ° C. or lower. When the temperature is 350 ° C. or lower, the rare gas element is likely to exist at the interface between the i layer and the n + layer, and the mobility becomes better. The reason for this is unknown. It is more preferable to carry out at 300 ° C or lower.
【0014】特に、希ガス元素の含有率が0.01原子
%を境として移動度が急激に向上するため、0.01原
子%以上含有せしめることが好ましい。なお、0.5原
子%を超えると移動度は減少を始める。従って、0.0
1原子%〜0.5原子%が好ましい(請求項2)。In particular, since the mobility sharply improves when the content rate of the rare gas element is 0.01 atomic%, the content of the rare gas element is preferably 0.01 atomic% or more. The mobility starts to decrease when the content exceeds 0.5 atom%. Therefore, 0.0
1 atomic% to 0.5 atomic% is preferable (claim 2).
【0015】なお、希ガス元素の含有量は、例えば、プ
ラズマの照射時間を長くすることにより多くすることが
でき、また、希ガスを他のガス(例えば水素ガス)によ
り希釈し、この希釈したガスによりプラズマを発生させ
れば希ガス元素の含有量を少なくすることができる。従
って、希ガスの希釈率やプラズマ照射時間を適宜制御す
ることにより所望の希ガス元素の含有率を得ることがで
きる。The content of the rare gas element can be increased by, for example, lengthening the irradiation time of plasma, and the rare gas is diluted with another gas (for example, hydrogen gas) and diluted. If plasma is generated by the gas, the content of the rare gas element can be reduced. Therefore, a desired rare gas element content can be obtained by appropriately controlling the dilution ratio of the rare gas and the plasma irradiation time.
【0016】なお、希ガスとしては、Heガス、Neガ
ス、Arガス、Xeガス、Krガスが適宜用いられる。As the rare gas, He gas, Ne gas, Ar gas, Xe gas, and Kr gas are appropriately used.
【0017】また、半導体能動層を形成する工程(第1
の成膜工程)と不純物層を積層する工程(第2の成膜工
程)とは、プラズマCVD成膜法により行うことが好ま
しい(請求項4)。第1の成膜工程、第2の成膜工程を
プラズマCVD成膜法により行う場合には、両成膜工程
を同じ成膜装置で行うことができ、プラズマ処理工程
(半導体能動層の表面をプラズマにさらす工程)も同じ
装置で導入ガスを換えるだけで行うことができる。この
ように、導入ガスを換えるだけで、同じ成膜装置で、第
1の成膜工程とプラズマ処理工程と第2の成膜工程とを
行うことができるということはそれぞれの工程後におけ
る層表面を大気にさらすことなく連続した成膜を行うこ
とができる(請求項5)ということであるから各層の表
面は、自然酸化物、水分などにより汚染されることがな
くより優れた特性の薄膜トランジスタを製造することが
できる。The step of forming the semiconductor active layer (first step)
It is preferable that the film forming step (1) and the step of laminating the impurity layer (second film forming step) are performed by a plasma CVD film forming method (claim 4). When the first film forming step and the second film forming step are performed by the plasma CVD film forming method, both film forming steps can be performed by the same film forming apparatus, and the plasma processing step (the surface of the semiconductor active layer is The step of exposing to plasma can also be performed by changing the introduced gas in the same device. In this way, the first film forming step, the plasma treatment step, and the second film forming step can be performed by the same film forming apparatus by changing only the introduced gas, which means that the layer surface after each step. Since it is possible to perform continuous film formation without exposing the thin film to the atmosphere (claim 5), the surface of each layer is not contaminated by natural oxides, moisture, etc. It can be manufactured.
【0018】[0018]
【実施例】以下に本発明の実施例を説明する。ただ、本
発明範囲は以下の実施例に限定されるものでないことは
いうまでもない。Embodiments of the present invention will be described below. However, it goes without saying that the scope of the present invention is not limited to the following examples.
【0019】(実施例1)図1に基づき実施例1を説明
する。本実施例では、まずガラス基板10上にゲート電
極1を形成した。次に、ゲート電極1を覆って絶縁膜
(窒化シリコン膜)2を300nmの厚さで成膜した。
なお、基板温度は250℃とした。次に、第1の成膜工
程を次ぎなる条件のプラズマCVD法により行うことに
より厚さ100nmのa−Si(i)層を形成した。(Embodiment 1) Embodiment 1 will be described with reference to FIG. In this example, first, the gate electrode 1 was formed on the glass substrate 10. Next, an insulating film (silicon nitride film) 2 was formed with a thickness of 300 nm so as to cover the gate electrode 1.
The substrate temperature was 250 ° C. Next, the first film forming step was performed by the plasma CVD method under the following conditions to form an a-Si (i) layer having a thickness of 100 nm.
【0020】 原料ガス:SiH4 100sccm、 H2 400sccm ガス圧力:100Pa 基体温度:250℃ RF電力:100W 基 板 :4インチ角×16枚 電 極 :60cm角Raw material gas: SiH 4 100 sccm, H 2 400 sccm Gas pressure: 100 Pa Substrate temperature: 250 ° C. RF power: 100 W Base plate: 4 inch square × 16 sheets Electrode: 60 cm square
【0021】第1の成膜工程終了後、基体を大気にさら
すことなく同じ装置内でプラズマ処理工程を次なる条件
で行った。 原料ガス:Ar 600sccm H2 400sccm ガス圧力:70Pa RF電力:400W 基体温度:250℃ 処理時間:30分After the completion of the first film forming step, the plasma treatment step was performed under the following conditions in the same apparatus without exposing the substrate to the atmosphere. Source gas: Ar 600 sccm H 2 400 sccm Gas pressure: 70 Pa RF power: 400 W Substrate temperature: 250 ° C. Processing time: 30 minutes
【0022】プラズマ処理工程終了後、第2の成膜工程
を次なる条件のプラズマCVD法により行うことにより
厚さ20nmのa−Si(n+)層を形成した。 原料ガス:SiH4 99sccm、 H2 400sccm PH3 1sccm ガス圧力:100Pa 基体温度:250℃ RF電力:100W 最終的には、ソース電極7、ドレイン電極6を形成後、
パッシベーション膜8を形成し、図1(d)に示す薄膜
トランジスタを作製した。After the plasma processing step was completed, the second film forming step was performed by the plasma CVD method under the following conditions to form an a-Si (n + ) layer having a thickness of 20 nm. Source gas: SiH 4 99 sccm, H 2 400 sccm PH 3 1 sccm Gas pressure: 100 Pa Base temperature: 250 ° C. RF power: 100 W Finally, after forming the source electrode 7 and the drain electrode 6,
The passivation film 8 was formed to manufacture the thin film transistor shown in FIG.
【0023】この薄膜トランジスタにつき移動度を測定
したところ、移動度は0.6(cm 2/Vsec)であ
った。また、i層とn+層との界面における希ガス元素
の含有率をTREX(全蛍光X線分析装置)およびSI
MSにより測定したところ、0.7原子%であった。Measure the mobility of this thin film transistor
As a result, the mobility is 0.6 (cm 2/ Vsec)
It was. Also, i layer and n+Noble gas elements at the interface with layers
Content of TREX (total fluorescence X-ray analyzer) and SI
It was 0.7 atomic% when measured by MS.
【0024】(比較例1)実施例1におけるプラズマ処
理工程を行わず、他の点は実施例1と同様にして薄膜ト
ランジスタを作製し、移動度を測定したところ、移動度
は0.3(cm2/Vsec)であった。Comparative Example 1 A thin film transistor was manufactured in the same manner as in Example 1 except that the plasma treatment step in Example 1 was not performed and the mobility was measured. The mobility was 0.3 (cm). 2 / Vsec).
【0025】なお、i層とn+層との界面における希ガ
ス元素の含有率をTREXおよびSIMSにより測定し
たところ、ほぼ0原子%であったThe content of the rare gas element at the interface between the i layer and the n + layer was measured by TREX and SIMS, and it was found to be almost 0 atomic%.
【0026】(実施例2)本例では、希ガス元素の含有
率が移動度に与える影響について調べた。すなわち、本
例では、Arガスと水素ガスとの割合を変化させるとと
もにプラズマの照射時間を制御することによりArの含
有率を変え、それぞれについて移動度を測定した。その
結果を表1に示す。Example 2 In this example, the influence of the content of rare gas element on the mobility was examined. That is, in this example, the content of Ar was changed by changing the ratio of Ar gas and hydrogen gas and controlling the irradiation time of plasma, and the mobility was measured for each. Table 1 shows the results.
【0027】[0027]
【表1】 (*)前述した比較例1の場合である。 表1から明らかな通り、0.01原子%を境として移動
度の向上はより顕著となている。また、0.5原子%を
超えても移動度はそれ以上は向上せず、飽和している。[Table 1] (*) This is the case of Comparative Example 1 described above. As is clear from Table 1, the improvement of the mobility is more remarkable at the boundary of 0.01 atomic%. Further, even if it exceeds 0.5 atom%, the mobility does not further improve and is saturated.
【0028】(実施例3)本例では、プラズマ処理工程
を200℃〜360℃で行った。他の点は実施例1と同
様とした。その結果を表2に示す。Example 3 In this example, the plasma treatment process was performed at 200 ° C. to 360 ° C. The other points were the same as in Example 1. The results are shown in Table 2.
【0029】[0029]
【表2】 本例では、表2から明らかなように、移動度は、0.4
〜0.6(cm2/Vsec)であり、360℃でのプ
ラズマ処理工程では、比較例1よりは良好ではあった
が、実施例1よりは悪かった。[Table 2] In this example, as is clear from Table 2, the mobility is 0.4
It was ~ 0.6 (cm 2 / Vsec), which was better than Comparative Example 1 but worse than Example 1 in the plasma treatment step at 360 ° C.
【0030】(比較例2)本例では、プラズマ処理工程
において、原料ガスを(H2 1000sccm)とし
た。他の点は実施例1と同様とした。Comparative Example 2 In this example, the source gas was (H 2 1000 sccm) in the plasma processing step. The other points were the same as in Example 1.
【0031】本例ではArの含有率は当然0%であっ
た。移動度は0.35(cm2/Vsec)であり、比
較例1よりは良好であったが、ArガスあるいはArガ
スとH 2ガスとの混合ガスよりは劣っている。これは、
水素のみによるプラズマ処理も移動度の向上に若干寄与
することを示す一方、ArガスとH2ガスとの混合ガス
を用いた場合には、それぞれを単独で用いた場合に比べ
著しい移動度の向上があることをも示している。In this example, the Ar content is naturally 0%.
It was Mobility is 0.35 (cm2/ Vsec) and the ratio
Although better than Comparative Example 1, Ar gas or Ar gas
Su and H 2It is inferior to mixed gas with gas. this is,
Plasma treatment using only hydrogen contributes slightly to improvement in mobility
While Ar gas and H2Mixed gas with gas
Compared to when used alone,
It also shows that there is a significant mobility improvement.
【0032】上記実施例では逆スタガー構造の薄膜トラ
ンジスタを例にとり説明したが、スタガー構造、コプラ
ナー構造、逆コプラナー構造であっても本発明は適用で
きることはいうまでもない。本発明の薄膜トランジスタ
は例えば、液晶表示装置、太陽電池、その他の電子素
子、電子部品に好適に応用することができる。In the above embodiments, the thin film transistor having the inverted stagger structure has been described as an example, but it goes without saying that the present invention can be applied to a stagger structure, a coplanar structure and an inverted coplanar structure. The thin film transistor of the present invention can be suitably applied to, for example, liquid crystal display devices, solar cells, other electronic elements, and electronic parts.
【0033】[0033]
(請求項1、請求項3)請求項1に係る薄膜トランジス
タは従来よりも優れた移動度を有する。 (請求項2)請求項2に係る薄膜トランジスタは他の場
合よりも移動度はより優れている。(Claims 1 and 3) The thin film transistor according to claim 1 has a mobility superior to that of the related art. (Claim 2) The thin film transistor according to claim 2 has better mobility than the other cases.
【0034】(請求項3)従来よりも移動度が優れた薄
膜トランジスタを製造することができる。 (請求項4、請求項5)より簡易に、また、界面の汚染
のない膜を有する薄膜トランジスタを製造でき、より一
層、移動度が優れた薄膜トランジスタを製造することが
できる。(Claim 3) It is possible to manufacture a thin film transistor having a mobility higher than ever before. (Claims 4 and 5) It is possible to manufacture a thin film transistor having a film without contamination of the interface more easily, and it is possible to manufacture a thin film transistor having further excellent mobility.
【図1】実施例に係る薄膜トランジスタの製造工程を示
す概念図である。FIG. 1 is a conceptual diagram showing a manufacturing process of a thin film transistor according to an example.
【図2】従来例に係る薄膜トランジスタの製造工程を示
す概念図である。FIG. 2 is a conceptual diagram showing a manufacturing process of a thin film transistor according to a conventional example.
1 ゲート電極、 2 絶縁膜(窒化シリコン膜)、 3 半導体能動層(i層)、 4 不純物層(n+層)、 5 希ガス元素、 6 ドレイン電極、 7 ソース電極、 8 パッシベーション膜、 10 基板。1 gate electrode, 2 insulating film (silicon nitride film), 3 semiconductor active layer (i layer), 4 impurity layer (n + layer), 5 rare gas element, 6 drain electrode, 7 source electrode, 8 passivation film, 10 substrate .
Claims (5)
されており、 前記半導体能動層の前記不純物層と接する面には希ガス
元素が添加されていることを特徴とする薄膜トランジス
タ。1. A semiconductor active layer made of silicon and an impurity layer made of impurity-added silicon are stacked, and a rare gas element is added to a surface of the semiconductor active layer in contact with the impurity layer. A thin film transistor characterized by being present.
%〜0.5原子%であることを特徴とする請求項1記載
の薄膜トランジスタ。2. The thin film transistor according to claim 1, wherein the content of the rare gas element is 0.01 atom% to 0.5 atom%.
動層を形成する第1の成膜工程と、 少なくとも希ガスを含む雰囲気中で前記半導体能動層の
表面をプラズマにさらすプラズマ処理工程と、 前記半導体能動層表面に、不純物が添加されたシリコン
からなる不純物層を積層形成する第2の成膜工程とを有
することを特徴とする薄膜トランジスタの製造方法。3. A first film forming step of forming a semiconductor active layer made of silicon on a surface of a substrate; a plasma treatment step of exposing the surface of the semiconductor active layer to plasma in an atmosphere containing at least a rare gas; A second film forming step of stacking and forming an impurity layer made of impurity-added silicon on the surface of the semiconductor active layer.
程とが、プラズマCVD成膜法によりなされることを特
徴とする請求項3記載の薄膜トランジスタの製造方法。4. The method of manufacturing a thin film transistor according to claim 3, wherein the first film forming step and the second film forming step are performed by a plasma CVD film forming method.
工程と前記第2の成膜工程とが、前記基体を大気中にさ
らすことなく連続してなされることを特徴とする請求項
3又は4記載の薄膜トランジスタの製造方法。5. The first film forming step, the plasma processing step, and the second film forming step are continuously performed without exposing the substrate to the atmosphere. Alternatively, the method of manufacturing the thin film transistor according to the item 4.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13970695A JPH08335703A (en) | 1995-06-06 | 1995-06-06 | Thin-film transistor and its manufacture |
KR19960019911A KR970004084A (en) | 1995-06-06 | 1996-06-05 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13970695A JPH08335703A (en) | 1995-06-06 | 1995-06-06 | Thin-film transistor and its manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08335703A true JPH08335703A (en) | 1996-12-17 |
Family
ID=15251529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13970695A Pending JPH08335703A (en) | 1995-06-06 | 1995-06-06 | Thin-film transistor and its manufacture |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH08335703A (en) |
KR (1) | KR970004084A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166828A (en) * | 2001-06-01 | 2008-07-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and manufacturing method therefor |
US7598159B2 (en) | 2006-11-07 | 2009-10-06 | Samsung Electronics Co., Ltd. | Method of fabricating thin film transistor substrate and thin film transistor substrate produced using the same |
JP2010287618A (en) * | 2009-06-09 | 2010-12-24 | Mitsubishi Electric Corp | Thin film transistor, method of manufacturing the same, thin film transistor array substrate, and display device |
JP2011205090A (en) * | 2010-03-05 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
-
1995
- 1995-06-06 JP JP13970695A patent/JPH08335703A/en active Pending
-
1996
- 1996-06-05 KR KR19960019911A patent/KR970004084A/ko not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166828A (en) * | 2001-06-01 | 2008-07-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and manufacturing method therefor |
JP2011211214A (en) * | 2001-06-01 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | Method of forming semiconductor film |
US7598159B2 (en) | 2006-11-07 | 2009-10-06 | Samsung Electronics Co., Ltd. | Method of fabricating thin film transistor substrate and thin film transistor substrate produced using the same |
JP2010287618A (en) * | 2009-06-09 | 2010-12-24 | Mitsubishi Electric Corp | Thin film transistor, method of manufacturing the same, thin film transistor array substrate, and display device |
JP2011205090A (en) * | 2010-03-05 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR970004084A (en) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7714318B2 (en) | Electronic device including a transistor structure having an active region adjacent to a stressor layer | |
JPH07153969A (en) | Manufacture of separative constituent in polycrystal sillicon | |
US6639279B1 (en) | Semiconductor transistor having interface layer between semiconductor and insulating layers | |
JPH06196702A (en) | Manufacture of thin film transistor | |
JP2570179B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JPH08335703A (en) | Thin-film transistor and its manufacture | |
JPH07162002A (en) | Manufacture of semiconductor film and manufacture of thin-film transistor | |
JPH05275702A (en) | Thin-film transistor | |
JPH04154162A (en) | Manufacture of mos-type semiconductor device | |
JPH03227024A (en) | Manufacture of semiconductor device | |
JP3064363B2 (en) | Method of forming Si thin film | |
JPH09252135A (en) | Manufacturing method for thin-film transistor and thin-film transistor array | |
JPH04326576A (en) | Manufacture of semiconductor device | |
JPH07249772A (en) | Polysilicon thin film transistor and its fabrication | |
JPH03200319A (en) | Formation of poly-crystalline silicon | |
JP3461348B2 (en) | Method for manufacturing thin film transistor array and method for manufacturing liquid crystal display device | |
JPS63261879A (en) | Manufacture of semiconductor device | |
JP2000101077A (en) | Manufacture of semiconductor device | |
JPH11176959A (en) | Manufacture of semiconductor device | |
JP2009267425A (en) | Method of manufacturing semiconductor device | |
JPH05326938A (en) | Thin film transistor and manufacture thereof | |
JPH0380542A (en) | Semiconductor integrated circuit device | |
JPH04142080A (en) | Semiconductor device and manufacture thereof | |
JPH08107214A (en) | Manufacture of thin film transistor | |
JPH01169962A (en) | Semiconductor device |