JPH09252135A - Manufacturing method for thin-film transistor and thin-film transistor array - Google Patents
Manufacturing method for thin-film transistor and thin-film transistor arrayInfo
- Publication number
- JPH09252135A JPH09252135A JP5891796A JP5891796A JPH09252135A JP H09252135 A JPH09252135 A JP H09252135A JP 5891796 A JP5891796 A JP 5891796A JP 5891796 A JP5891796 A JP 5891796A JP H09252135 A JPH09252135 A JP H09252135A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- hydrogen
- manufacturing
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、アクティブマト
リックス型液晶表示装置等に用いられ、多結晶シリコン
薄膜を活性層に用いた薄膜トランジスタの製造方法と薄
膜トランジスタアレイの製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor and a method of manufacturing a thin film transistor array, which are used in an active matrix type liquid crystal display device or the like and use a polycrystalline silicon thin film as an active layer.
【０００２】[0002]
【従来の技術】近年、薄膜トランジスタを集積化した液
晶表示装置やイメージセンサでは、高密度化の技術トレ
ンドとともに低コスト化への要望が強く、従来の非晶質
シリコン薄膜を活性層に用いた薄膜トランジスタから、
多結晶シリコン薄膜を活性層に用いた薄膜トランジスタ
の開発が活発化している。多結晶シリコン薄膜トランジ
スタは、非晶質シリコン薄膜トランジスタに比べて電子
移動度が２桁以上大きく、素子の微細化や駆動回路を同
一基板上に集積可能である等の利点を有している。2. Description of the Related Art In recent years, in a liquid crystal display device and an image sensor in which thin film transistors are integrated, there is a strong demand for cost reduction as well as a trend of high density, and a thin film transistor using a conventional amorphous silicon thin film as an active layer is strongly demanded. From
The development of thin film transistors using a polycrystalline silicon thin film as an active layer has been activated. The polycrystalline silicon thin film transistor has an electron mobility higher than that of an amorphous silicon thin film transistor by two digits or more, and has advantages such as miniaturization of elements and integration of a driving circuit on the same substrate.
【０００３】以下、図４を参照しながら従来の薄膜トラ
ンジスタの製造方法について説明する。図４は従来の薄
膜トランジスタの製造方法を示す工程断面図であり、こ
こではアクティブマトリックス型液晶表示装置に用いら
れているトップゲート型多結晶シリコン薄膜トランジス
タアレイの１画素部の工程断面図を示す。A conventional method of manufacturing a thin film transistor will be described below with reference to FIG. 4A to 4C are process sectional views showing a conventional method of manufacturing a thin film transistor, and here, a process sectional view of one pixel portion of a top gate type polycrystalline silicon thin film transistor array used in an active matrix type liquid crystal display device is shown.
【０００４】まず、図４（ａ）に示すように、ガラス基
板等の透光性基板１１上に多結晶シリコン薄膜１３を形
成し、多結晶シリコン薄膜１３を島状に加工した後、酸
化シリコン膜からなるゲート絶縁膜１４を形成する。つ
ぎに、ゲート絶縁膜１４上にゲート電極１５を形成す
る。その後、ソース・ドレイン領域形成のため不純物の
イオン注入を行い、導入した不純物の活性化処理を行
う。First, as shown in FIG. 4A, a polycrystalline silicon thin film 13 is formed on a transparent substrate 11 such as a glass substrate, the polycrystalline silicon thin film 13 is processed into an island shape, and then silicon oxide is formed. A gate insulating film 14 made of a film is formed. Next, the gate electrode 15 is formed on the gate insulating film 14. After that, ion implantation of impurities is performed to form the source / drain regions, and the introduced impurities are activated.
【０００５】つぎに、図４（ｂ）に示すように、酸化シ
リコン膜からなる層間絶縁膜１８を形成し、ソース・ド
レイン領域上の層間絶縁膜１８を部分的に除去してコン
タクトホール１９を開口する。その後、活性層の多結晶
シリコン薄膜１３中の未結合手（ダングリングボンド）
を補償して薄膜トランジスタの特性を向上するための水
素プラズマ処理を行う。Next, as shown in FIG. 4B, an interlayer insulating film 18 made of a silicon oxide film is formed, and the interlayer insulating film 18 on the source / drain regions is partially removed to form a contact hole 19. Open. Then, dangling bonds in the polycrystalline silicon thin film 13 of the active layer
Hydrogen plasma treatment is performed to compensate for the above and improve the characteristics of the thin film transistor.
【０００６】水素プラズマ処理後、図４（ｃ）に示すよ
うに、ＩＴＯ(Indium Tin oxide)膜からなる表示電極２
０ａおよびドレイン電極２０ｂを形成する。その後、Ｔ
ｉ膜とＡｌ膜の積層膜からなるソース電極配線２１を形
成する。つぎに、図４（ｄ）に示すように、窒化シリコ
ン膜からなる保護絶縁膜２２を形成して薄膜トランジス
タが完成する。なお、この後、図示しないが、画素電極
２０ａ上を開口するように保護絶縁膜２２の一部を除去
して、液晶表示装置の薄膜トランジスタアレイが完成す
る。After the hydrogen plasma treatment, as shown in FIG. 4C, the display electrode 2 made of an ITO (Indium Tin oxide) film is formed.
0a and drain electrode 20b are formed. Then T
The source electrode wiring 21 made of a laminated film of an i film and an Al film is formed. Next, as shown in FIG. 4D, a protective insulating film 22 made of a silicon nitride film is formed to complete the thin film transistor. After that, although not shown, part of the protective insulating film 22 is removed so as to open on the pixel electrode 20a, and the thin film transistor array of the liquid crystal display device is completed.
【０００７】この従来の製造方法では、活性層の多結晶
シリコン薄膜１３中に多数の未結合手を有すると、その
未結合手がシリコンの価電子帯と伝導帯との間に準位を
生成し、薄膜トランジスタの特性を劣化させるため、多
結晶シリコン薄膜１３中の未結合手を補償する手法とし
て、一般的な水素プラズマ処理を行っている。この水素
プラズマ処理により多結晶シリコン薄膜１３の未結合手
を補償した水素は、４００℃以上の熱処理により再脱離
するため、水素プラズマ処理工程は、不純物注入後の活
性化処理等の高温プロセスの後に実施しなければならな
い。In this conventional manufacturing method, when a large number of dangling bonds are contained in the polycrystalline silicon thin film 13 of the active layer, the dangling bonds generate a level between the valence band and the conduction band of silicon. However, in order to deteriorate the characteristics of the thin film transistor, a general hydrogen plasma treatment is performed as a method of compensating dangling bonds in the polycrystalline silicon thin film 13. Hydrogen that has compensated dangling bonds of the polycrystalline silicon thin film 13 by this hydrogen plasma treatment is desorbed again by heat treatment at 400 ° C. or higher. Therefore, the hydrogen plasma treatment step is a high temperature process such as activation treatment after impurity implantation. Must be done later.
【０００８】さらに、保護絶縁膜２２である窒化シリコ
ン膜は、水素の拡散防止膜すなわち水素の透過率が小さ
いため、保護絶縁膜２２の形成後に水素プラズマ処理を
行うと、プラズマ中の水素ラジカルの窒化シリコン中で
の拡散係数が小さく、水素プラズマ処理工程に多大な時
間がかかるため、保護絶縁膜２２の形成前に水素プラズ
マ処理を行わなければならない。Further, since the silicon nitride film as the protective insulating film 22 has a low hydrogen diffusion preventing film, that is, a low hydrogen permeability, when hydrogen plasma treatment is performed after the protective insulating film 22 is formed, hydrogen radicals in the plasma are removed. Since the diffusion coefficient in silicon nitride is small and the hydrogen plasma treatment process takes a lot of time, the hydrogen plasma treatment must be performed before forming the protective insulating film 22.
【０００９】さらに、この図４のように液晶表示装置の
薄膜トランジスタアレイに用いた場合、表示電極２０ａ
となるＩＴＯ膜が露出した状態で水素プラズマ処理を行
うと、ＩＴＯ膜表面が還元・黒化されるため、水素プラ
ズマ処理工程はＩＴＯ膜の形成前に実施しなければなら
ない。Further, when used in a thin film transistor array of a liquid crystal display device as shown in FIG. 4, the display electrode 20a is used.
If the hydrogen plasma treatment is performed in a state where the ITO film to be formed is exposed, the surface of the ITO film is reduced and blackened. Therefore, the hydrogen plasma treatment process must be performed before the formation of the ITO film.
【００１０】[0010]
【発明が解決しようとする課題】上記従来の製造方法で
は、水素プラズマ処理により、多結晶シリコン薄膜１３
中の未結合手を補償して、薄膜トランジスタの特性を向
上させているが、水素プラズマ処理は、薄膜トランジス
タ特性が安定化するまでには数時間〜数十時間を要し、
薄膜トランジスタの製造工程の中では極めて処理時間が
長く、スループットを低下させる最大要因となってい
る。In the above conventional manufacturing method, the polycrystalline silicon thin film 13 is formed by hydrogen plasma treatment.
Compensating the dangling bonds in the inside to improve the characteristics of the thin film transistor, but the hydrogen plasma treatment requires several hours to several tens of hours until the thin film transistor characteristics are stabilized,
In the manufacturing process of the thin film transistor, the processing time is extremely long, which is the biggest factor for lowering the throughput.
【００１１】さらに、一般的に水素プラズマ処理には平
行平板型プラズマ装置が用いられることが多いが、平行
平板型プラズマ装置ではバッチ方式への対応が困難であ
り、１枚当たりの処理時間の短縮が困難である。このよ
うに水素プラズマ処理を用いて薄膜トランジスタの特性
の向上を図る従来の製造方法では、製造時間が長くな
り、生産性が悪いという問題があった。Further, in general, a parallel plate type plasma apparatus is often used for hydrogen plasma processing, but it is difficult to cope with a batch system with the parallel plate type plasma apparatus, and the processing time per sheet is shortened. Is difficult. As described above, the conventional manufacturing method for improving the characteristics of the thin film transistor by using the hydrogen plasma treatment has a problem that the manufacturing time is long and the productivity is poor.
【００１２】この発明の目的は、多結晶シリコン薄膜の
未結合手を補償して特性の向上を図るとともに、製造時
間を短縮し生産性を向上することのできる薄膜トランジ
スタの製造方法を提供することである。また、この発明
の他の目的は、薄膜トランジスタの多結晶シリコン薄膜
の未結合手を補償して特性の向上を図るとともに、製造
時間を短縮し生産性を向上することのできる薄膜トラン
ジスタアレイの製造方法を提供することである。An object of the present invention is to provide a method of manufacturing a thin film transistor, which can compensate the dangling bonds of a polycrystalline silicon thin film to improve the characteristics, shorten the manufacturing time, and improve the productivity. is there. Another object of the present invention is to provide a method of manufacturing a thin film transistor array capable of compensating for dangling bonds of a polycrystalline silicon thin film of a thin film transistor to improve characteristics and shortening manufacturing time and improving productivity. Is to provide.
【００１３】[0013]
【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタの製造方法は、ゲート電極との間にゲート絶縁
膜を形成し、かつソース・ドレイン領域およびチャネル
領域となる多結晶シリコン薄膜を有する薄膜トランジス
タの製造方法であって、ゲート絶縁膜およびゲート電極
に水素を導入する工程と、ゲート絶縁膜およびゲート電
極中の水素を多結晶シリコン薄膜のチャネル領域に拡散
させるために熱処理を行う工程とを含むことを特徴とす
る。A method of manufacturing a thin film transistor according to a first aspect of the present invention is a thin film transistor having a gate insulating film formed between the gate electrode and a polycrystalline silicon thin film to be a source / drain region and a channel region. And a step of performing a heat treatment for diffusing hydrogen in the gate insulating film and the gate electrode into a channel region of the polycrystalline silicon thin film. It is characterized by
【００１４】この製造方法によれば、ゲート絶縁膜およ
びゲート電極に水素を導入し、熱処理で多結晶シリコン
薄膜のチャネル領域に拡散させることにより、チャネル
領域の未結合手を補償するのに必要な水素の拡散距離を
短くし、水素化の効率を向上することができる。また、
従来の数時間〜十数時間を要した水素プラズマ処理に比
べ、水素を拡散させるための熱処理は２時間程度です
み、製造時間を短縮し、生産性を向上することができ
る。According to this manufacturing method, hydrogen is introduced into the gate insulating film and the gate electrode and is diffused into the channel region of the polycrystalline silicon thin film by heat treatment, which is necessary to compensate dangling bonds in the channel region. The diffusion distance of hydrogen can be shortened and the efficiency of hydrogenation can be improved. Also,
The heat treatment for diffusing hydrogen takes only about 2 hours as compared with the conventional hydrogen plasma treatment which required several hours to ten and several hours, and the manufacturing time can be shortened and the productivity can be improved.
【００１５】請求項２記載の薄膜トランジスタの製造方
法は、ゲート電極との間にゲート絶縁膜を形成し、かつ
ソース・ドレイン領域およびチャネル領域となる多結晶
シリコン薄膜を有する薄膜トランジスタの製造方法であ
って、ゲート絶縁膜およびゲート電極に水素を導入する
工程と、窒化シリコン膜からなる保護絶縁膜を形成する
工程と、保護絶縁膜を形成した後、ゲート絶縁膜および
ゲート電極中の水素を多結晶シリコン薄膜のチャネル領
域に拡散させるために熱処理を行う工程とを含むことを
特徴とする。A method of manufacturing a thin film transistor according to a second aspect is a method of manufacturing a thin film transistor having a gate insulating film formed between the gate electrode and a polycrystalline silicon thin film to be a source / drain region and a channel region. A step of introducing hydrogen into the gate insulating film and the gate electrode, a step of forming a protective insulating film made of a silicon nitride film, and a step of forming the protective insulating film and then removing hydrogen in the gate insulating film and the gate electrode from polycrystalline silicon. A heat treatment for diffusing into the channel region of the thin film.
【００１６】この製造方法によれば、ゲート絶縁膜およ
びゲート電極に水素を導入し、熱処理で多結晶シリコン
薄膜のチャネル領域に拡散させることにより、チャネル
領域の未結合手を補償するのに必要な水素の拡散距離を
短くし、また、保護絶縁膜の窒化シリコン膜は水素の透
過率が小さいため、水素が保護絶縁膜の方へは拡散しに
くく多結晶シリコン薄膜の方へ拡散し、水素化の効率を
向上することができる。また、従来の数時間〜十数時間
を要した水素プラズマ処理に比べ、水素を拡散させるた
めの熱処理は２時間程度ですみ、製造時間を短縮し、生
産性を向上することができる。According to this manufacturing method, hydrogen is introduced into the gate insulating film and the gate electrode and is diffused into the channel region of the polycrystalline silicon thin film by heat treatment, which is necessary to compensate dangling bonds in the channel region. Since the hydrogen diffusion distance is shortened and the silicon nitride film of the protective insulating film has a low hydrogen permeability, it is difficult for hydrogen to diffuse into the protective insulating film and diffuses toward the polycrystalline silicon thin film, resulting in hydrogenation. The efficiency of can be improved. In addition, the heat treatment for diffusing hydrogen takes only about 2 hours as compared with the conventional hydrogen plasma treatment which required several hours to ten and several hours, and the manufacturing time can be shortened and the productivity can be improved.
【００１７】請求項３記載の薄膜トランジスタの製造方
法は、請求項２記載の薄膜トランジスタの製造方法にお
いて、保護絶縁膜である窒化シリコン膜を水素，窒素，
アンモニアおよびシランの混合ガスを用いたプラズマＣ
ＶＤ法にて形成することを特徴とする。このようなプラ
ズマＣＶＤ法にて形成した窒化シリコン膜は、多くの水
素を膜中に含有しているため、水素が保護絶縁膜の方へ
はより拡散しにくくなり、多結晶シリコン薄膜の方へよ
り拡散し、水素化の効率をより向上することができる。A method of manufacturing a thin film transistor according to a third aspect is the method of manufacturing a thin film transistor according to the second aspect, wherein a silicon nitride film which is a protective insulating film is formed of hydrogen, nitrogen,
Plasma C using mixed gas of ammonia and silane
It is characterized in that it is formed by the VD method. Since the silicon nitride film formed by such a plasma CVD method contains a large amount of hydrogen in the film, it becomes more difficult for hydrogen to diffuse into the protective insulating film, and thus toward the polycrystalline silicon thin film. It is possible to diffuse more and improve the efficiency of hydrogenation.
【００１８】請求項４記載の薄膜トランジスタの製造方
法は、請求項２または３記載の薄膜トランジスタの製造
方法において、熱処理は、水素および窒素のうち少なく
とも一方を含む熱処理雰囲気で、処理温度３００℃以上
５００℃以下であることを特徴とする。このように熱処
理を行うことにより、さらに水素化の効率をより向上す
ることができる。The method of manufacturing a thin film transistor according to claim 4 is the method of manufacturing a thin film transistor according to claim 2 or 3, wherein the heat treatment is performed in a heat treatment atmosphere containing at least one of hydrogen and nitrogen, at a treatment temperature of 300 ° C. or higher and 500 ° C. It is characterized by the following. By performing the heat treatment in this way, the hydrogenation efficiency can be further improved.
【００１９】請求項５記載の薄膜トランジスタの製造方
法は、請求項１，２，３または４記載の薄膜トランジス
タの製造方法において、ゲート絶縁膜およびゲート電極
への水素の導入は、多結晶シリコン薄膜へソース・ドレ
イン領域の形成のための不純物を導入するときに、不純
物の水素希釈ガスをプラズマ分解したイオンを質量分離
せず加速して注入することにより、ソース・ドレイン領
域への不純物の導入と同時に行うことを特徴とする。A method of manufacturing a thin film transistor according to a fifth aspect is the method of manufacturing a thin film transistor according to the first, second, third, or fourth, wherein the introduction of hydrogen into the gate insulating film and the gate electrode is performed by using a polycrystalline silicon thin film as a source. When the impurities for forming the drain region are introduced, the hydrogen-diluted gas of the impurities is plasma-decomposed and accelerated and injected without mass separation, so that the impurities are simultaneously introduced into the source / drain regions. It is characterized by
【００２０】このように、ゲート絶縁膜およびゲート電
極への水素の導入を、ソース・ドレイン領域への不純物
の導入と同時に行うことにより、製造時間をより短縮す
ることができる。請求項６記載の薄膜トランジスタの製
造方法は、請求項１，２，３，４または５記載の薄膜ト
ランジスタの製造方法において、ゲート絶縁膜およびゲ
ート電極のうち少なくとも一方の水素濃度が１０19ｃｍ
-3以上となるように水素を導入することを特徴とする。Thus, by introducing hydrogen into the gate insulating film and the gate electrode at the same time as introducing impurities into the source / drain regions, the manufacturing time can be further shortened. A method of manufacturing a thin film transistor according to claim 6 is the method of manufacturing a thin film transistor according to claim 1, 2, 3, 4, or 5, wherein at least one of a gate insulating film and a gate electrode has a hydrogen concentration of 10 19 cm 2.
It is characterized in that hydrogen is introduced so as to be -3 or more.
【００２１】これにより、多結晶シリコン薄膜の未結合
手を補償するのに十分な水素がゲート絶縁膜およびゲー
ト電極へ導入される。請求項７記載の薄膜トランジスタ
の製造方法は、請求項１，２，３，４，５または６記載
の薄膜トランジスタの製造方法において、ゲート絶縁膜
は、常圧ＣＶＤ法またはプラズマＣＶＤ法にて形成した
酸化シリコン膜と、プラズマＣＶＤ法にて形成した窒化
シリコン膜またはスパッタ法にて形成した酸化タンタル
膜とを積層した積層膜を用い、酸化シリコン膜を多結晶
シリコン薄膜と接して配置することを特徴とする。As a result, hydrogen sufficient to compensate dangling bonds in the polycrystalline silicon thin film is introduced into the gate insulating film and the gate electrode. A method of manufacturing a thin film transistor according to claim 7 is the method of manufacturing a thin film transistor according to claim 1, 2, 3, 4, 5 or 6, wherein the gate insulating film is an oxide film formed by atmospheric pressure CVD method or plasma CVD method. A stacked film in which a silicon film and a silicon nitride film formed by a plasma CVD method or a tantalum oxide film formed by a sputtering method are stacked is used, and the silicon oxide film is arranged in contact with the polycrystalline silicon thin film. To do.
【００２２】このようにプラズマＣＶＤ法にて形成した
酸化シリコン膜，窒化シリコン膜は膜中に多くの水素を
含むため、より効果的に多結晶シリコン薄膜の未結合手
を補償し、水素化の効率を向上することができる。請求
項８記載の薄膜トランジスタアレイの製造方法は、画素
電極をマトリックス状に配置するとともに、ゲート電極
との間にゲート絶縁膜を形成し、かつソース・ドレイン
領域およびチャネル領域となる多結晶シリコン薄膜を有
する薄膜トランジスタを各画素電極に接続した薄膜トラ
ンジスタアレイの製造方法であって、ゲート絶縁膜およ
びゲート電極に水素を導入する工程と、窒化シリコン膜
からなる保護絶縁膜を薄膜トランジスタおよび画素電極
を覆うように全面に形成する工程と、保護絶縁膜を形成
した後、ゲート絶縁膜およびゲート電極中の水素を多結
晶シリコン薄膜のチャネル領域に拡散させるために熱処
理を行う工程と、熱処理後に、画素電極上を開口するよ
うに保護絶縁膜の一部を除去する工程とを含むことを特
徴とする。Since the silicon oxide film and the silicon nitride film thus formed by the plasma CVD method contain a large amount of hydrogen in the film, the dangling bonds of the polycrystalline silicon thin film are more effectively compensated and the hydrogenation The efficiency can be improved. A method of manufacturing a thin film transistor array according to claim 8, wherein the pixel electrodes are arranged in a matrix, and a gate insulating film is formed between the pixel electrodes, and a polycrystalline silicon thin film serving as a source / drain region and a channel region is formed. A method of manufacturing a thin film transistor array in which a thin film transistor having a thin film transistor is connected to each pixel electrode, wherein a step of introducing hydrogen into the gate insulating film and the gate electrode, and a protective insulating film made of a silicon nitride film are formed on the entire surface to cover the thin film transistor and the pixel electrode. And a heat treatment for diffusing hydrogen in the gate insulating film and the gate electrode into the channel region of the polycrystalline silicon thin film after forming the protective insulating film, and opening the pixel electrode after the heat treatment. So as to remove a part of the protective insulating film.
【００２３】この製造方法により、薄膜トランジスタの
多結晶シリコン薄膜の未結合手を補償して特性の向上を
図るとともに、製造時間を短縮し生産性を向上すること
ができる。According to this manufacturing method, it is possible to compensate the dangling bonds of the polycrystalline silicon thin film of the thin film transistor to improve the characteristics, shorten the manufacturing time, and improve the productivity.
【００２４】[0024]
【発明の実施の形態】以下、この発明の実施の形態につ
いて説明する。図１はこの発明の実施の形態における薄
膜トランジスタの製造方法を示す工程断面図であり、こ
こでは、従来例同様、アクティブマトリックス型液晶表
示装置に用いられているトップゲート型多結晶シリコン
薄膜トランジスタアレイの１画素部の工程断面図を示
す。Embodiments of the present invention will be described below. FIG. 1 is a process cross-sectional view showing a method of manufacturing a thin film transistor according to an embodiment of the present invention. Here, as in the conventional example, one of a top gate type polycrystalline silicon thin film transistor array used in an active matrix type liquid crystal display device is shown. 7A to 7C are process cross-sectional views of a pixel portion.
【００２５】まず、図１（ａ）に示すように、ガラス基
板１１上にバッファ層１２となる酸化シリコン膜を３０
００Å形成する。このバッファ層１２上にプラズマＣＶ
Ｄ法を用いて非晶質シリコン（ａ−Ｓｉ）薄膜を８５０
Å堆積する。この後、ａ−Ｓｉ薄膜中の水素を低減する
ため、１Torrの減圧窒素雰囲気下で４５０℃，９０分の
熱処理を行う。この熱処理の後、エキシマレーザアニー
ルにてａ−Ｓｉ薄膜を結晶化して多結晶シリコン薄膜１
３を形成する。エキシマレーザアニールは、波長３０８
ｎｍのＸｅＣｌエキシマレーザを用い、照射は真空中で
行い、エネルギー密度は第１ステップ２６０mJ/cm2、第
２ステップ３９０mJ/cm2の２ステップ照射にて結晶化を
行った。平均照射数は第１，第２ステップとも１６shot
/pointである。First, as shown in FIG. 1A, a silicon oxide film to be the buffer layer 12 is formed on the glass substrate 11 by 30.
00 ° is formed. Plasma CV is formed on the buffer layer 12.
850 an amorphous silicon (a-Si) thin film using the D method.
Å Deposit. After that, in order to reduce hydrogen in the a-Si thin film, heat treatment is performed at 450 ° C. for 90 minutes under a reduced pressure nitrogen atmosphere of 1 Torr. After this heat treatment, the a-Si thin film is crystallized by excimer laser annealing to form a polycrystalline silicon thin film 1.
Form 3 Excimer laser annealing has a wavelength of 308
The irradiation was performed in vacuum using a XeCl excimer laser of nm, and the crystallization was performed by the two-step irradiation with the energy density of the first step 260 mJ / cm 2 and the second step 390 mJ / cm 2 . The average number of shots is 16 shots in both the first and second steps
/ point.
【００２６】このようにａ−Ｓｉ薄膜を結晶化して多結
晶シリコン薄膜１３を形成した後、多結晶シリコン薄膜
１３を島状に加工し、つぎに、ゲート絶縁膜１４となる
酸化シリコン膜を８５０Å形成する。この酸化シリコン
膜（ゲート絶縁膜１４）は、シラン（ＳｉＨ4 ）および
酸素の混合ガスを用いた常圧ＣＶＤ法により基板温度４
５０℃にて形成した。このゲート絶縁膜１４の形成温度
が本プロセス中での最高温度である。ゲート絶縁膜１４
の形成後、Ａｌ−Ｚｒ合金（Ｚｒ濃度１０％）を３００
０Å堆積してゲート電極１５の形状に加工する。After the a-Si thin film is crystallized to form the polycrystalline silicon thin film 13 in this manner, the polycrystalline silicon thin film 13 is processed into an island shape, and then a silicon oxide film to be the gate insulating film 14 is formed at 850 Å. Form. The silicon oxide film (gate insulating film 14) is formed at a substrate temperature of 4 by an atmospheric pressure CVD method using a mixed gas of silane (SiH 4 ) and oxygen.
Formed at 50 ° C. The formation temperature of the gate insulating film 14 is the maximum temperature in this process. Gate insulating film 14
After the formation of Al, the Al-Zr alloy (Zr concentration 10%) is added to 300
0 Å is deposited and processed into the shape of the gate electrode 15.
【００２７】Ａｌ−Ｚｒ合金にてゲート電極１５を形成
後、多結晶シリコン薄膜１３にソース・ドレイン領域を
形成するためにゲート電極１５をマスクとして燐イオン
を注入する。この燐イオンの注入には、イオンドーピン
グ法を用い、水素ベース１０％のホスフィン（ＰＨ3 ）
を高周波プラズマにより分解・イオン化したものを加速
電圧８０ｋＶ，ドーズ量１×１０15ｃｍ-2にて注入し
た。イオンドーピング法は、水素ベース１０％のホスフ
ィン（ＰＨ3 ）を高周波プラズマにより分解したイオン
を、質量分離を行わずに加速して注入するため、燐
（Ｐ）イオン以外に、水素（ＨX ；ｘ＝１，２）イオン
と燐の水素化（ＰＨX ；ｘ＝１〜３）イオンとが同時に
生成され注入される。また、薄膜トランジスタのソース
・ドレイン領域以外にもマスクとなるゲート電極１５お
よびゲート絶縁膜１４中にも同様にＨX（ｘ＝１，２）
イオンとＰＨX （ｘ＝０〜３）イオンとが注入される
が、水素イオンは燐イオンに比較して質量数が小さいた
め、同一の加速電圧にて注入した場合にはより深い領域
まで注入され、ゲート電極１５の下部およびゲート絶縁
膜１４中に多量の水素イオンが注入される。After forming the gate electrode 15 with an Al--Zr alloy, phosphorus ions are implanted using the gate electrode 15 as a mask to form source / drain regions in the polycrystalline silicon thin film 13. An ion doping method is used for this phosphorus ion implantation, and phosphine (PH 3 ) containing 10% hydrogen is used.
What was decomposed and ionized by high frequency plasma was injected at an acceleration voltage of 80 kV and a dose of 1 × 10 15 cm -2 . In the ion doping method, ions obtained by decomposing phosphine (PH 3 ) having a hydrogen base of 10% by high frequency plasma are accelerated and injected without performing mass separation. Therefore, in addition to phosphorus (P) ions, hydrogen (H x ; x = 1, 2) ions and hydrogenated phosphorus (PH x ; x = 1-3) ions are simultaneously generated and implanted. In addition to the source / drain regions of the thin film transistor, H X (x = 1, 2) is similarly formed in the gate electrode 15 and the gate insulating film 14 which serve as a mask.
Ions and PH x (x = 0 to 3) ions are implanted, but since hydrogen ions have a smaller mass number than phosphorus ions, when they are implanted at the same acceleration voltage, they are implanted to a deeper region. Then, a large amount of hydrogen ions are implanted into the lower portion of the gate electrode 15 and the gate insulating film 14.
【００２８】不純物注入後、図１（ｂ）に示すように、
４０００Åの酸化シリコン膜からなる層間絶縁膜１８を
形成する。層間絶縁膜１８はシラン（ＳｉＨ4 ）および
酸素の混合ガスを用いた常圧ＣＶＤにより基板温度４０
０℃にて形成した。この層間絶縁膜１８の形成時に、４
００℃，３０分程度の熱履歴が加わるため、この熱工程
により先に注入した燐イオンの活性化処理を同時に行っ
ている。層間絶縁膜１８の形成後、ソース・ドレイン領
域上の層間絶縁膜１８を部分的に除去してコンタクトホ
ール１９を開口する。After implanting the impurities, as shown in FIG.
An interlayer insulating film 18 made of a 4000 Å silicon oxide film is formed. The interlayer insulating film 18 is formed by atmospheric pressure CVD using a mixed gas of silane (SiH 4 ) and oxygen at a substrate temperature of 40.
Formed at 0 ° C. When the interlayer insulating film 18 is formed, 4
Since a thermal history of about 30 minutes at 00 ° C. is added, the activation process of the phosphorus ions previously implanted is simultaneously performed by this thermal process. After the interlayer insulating film 18 is formed, the interlayer insulating film 18 on the source / drain regions is partially removed to open a contact hole 19.
【００２９】つぎに、図１（ｃ）に示すように、ＩＴＯ
膜からなる表示電極２０ａおよびドレイン電極２０ｂを
形成し、その後、１０００ÅのＴｉ膜および７０００Å
のＡｌ膜の積層膜からなるソース電極配線２１を形成す
る。つぎに、図１（ｄ）に示すように、水素，窒素，ア
ンモニアおよびシランの混合ガスを用いたプラズマＣＶ
Ｄ法により窒化シリコン膜を形成して保護絶縁膜２２と
する。その後、水素雰囲気（１Torr）にて３５０℃，１
２０分のアニール処理を行い、薄膜トランジスタが完成
する。なお、この後、図示しないが、画素電極２０ａ上
を開口するように保護絶縁膜２２の一部を除去して、液
晶表示装置の薄膜トランジスタアレイが完成する。Next, as shown in FIG. 1C, ITO
A display electrode 20a and a drain electrode 20b made of a film are formed, and then a 1000 Å Ti film and a 7000 Å film are formed.
The source electrode wiring 21 made of a laminated film of Al films is formed. Next, as shown in FIG. 1D, plasma CV using a mixed gas of hydrogen, nitrogen, ammonia and silane.
A silicon nitride film is formed by the D method to form the protective insulating film 22. Then, in a hydrogen atmosphere (1 Torr), 350 ° C., 1
An annealing process for 20 minutes is performed to complete the thin film transistor. After that, although not shown, part of the protective insulating film 22 is removed so as to open on the pixel electrode 20a, and the thin film transistor array of the liquid crystal display device is completed.
【００３０】図２はイオンドーピング法にてソース・ド
レイン領域に燐イオンを注入した後のゲート電極１５／
ゲート絶縁膜１４／多結晶シリコン薄膜１３中における
水素濃度を二次イオン質量分析法（ＳＩＭＳ）により測
定した結果であり、図１（ａ）のＡ−Ｂ線上の水素濃度
を示す。この実施の形態のように、イオンドーピング法
にて水素ベース１０％のホスフィン（ＰＨ3 ）をプラズ
マ分解したイオンを質量分離することなく注入すること
により、図２に示すように、イオンドーピング後のゲー
ト絶縁膜１４あるいはゲート電極１５中の水素濃度が１
０20ｃｍ-3以上となる。FIG. 2 shows the gate electrode 15 / after the phosphorus ions are implanted into the source / drain regions by the ion doping method.
It is the result of measuring the hydrogen concentration in the gate insulating film 14 / polycrystalline silicon thin film 13 by the secondary ion mass spectrometry (SIMS), and shows the hydrogen concentration on the line AB in FIG. As in this embodiment, by ion-implanting phosphine (PH 3 ) having a hydrogen content of 10% by plasma-decomposing ions without mass separation, as shown in FIG. The hydrogen concentration in the gate insulating film 14 or the gate electrode 15 is 1
It becomes 0 20 cm -3 or more.
【００３１】なお、不純物注入にイオン注入法を用いた
場合には、注入不純物の質量分離を行っているため、所
定のイオン以外の不純物はゲート電極１５およびゲート
絶縁膜１４中に注入されないが、この実施の形態のよう
にイオンドーピング法を用いる場合には、所定のイオン
（燐イオン）以外に多量の水素イオンを同時にゲート電
極１５およびゲート絶縁膜１４中に注入できる（図
２）。この水素イオンが、保護絶縁膜２２を形成した後
の熱処理により、多結晶シリコン薄膜１３のチャネル領
域（ゲート電極１５がマスクとなり燐イオンが注入され
ていない多結晶シリコン薄膜１３の領域）に拡散し、こ
のチャネル領域の未結合手を効果的に補償する。なお、
この実施の形態では、図２に示すように、ゲート絶縁膜
１４あるいはゲート電極１５中の水素濃度が１０20ｃｍ
-3以上となるようにしたが、これはゲート絶縁膜１４あ
るいはゲート電極１５中の水素濃度が１０19ｃｍ-3以上
であれば、チャネル領域の未結合手を効果的に補償する
ことができる。When the ion implantation method is used for the impurity implantation, the impurities other than predetermined ions are not implanted into the gate electrode 15 and the gate insulating film 14 because the implanted impurities are separated by mass. When the ion doping method is used as in this embodiment, a large amount of hydrogen ions other than predetermined ions (phosphorus ions) can be simultaneously implanted into the gate electrode 15 and the gate insulating film 14 (FIG. 2). The hydrogen ions diffuse into the channel region of the polycrystalline silicon thin film 13 (the region of the polycrystalline silicon thin film 13 where the gate electrode 15 serves as a mask and phosphorus ions are not implanted) by the heat treatment after forming the protective insulating film 22. Effectively compensating for unbonded hands in this channel region. In addition,
In this embodiment, as shown in FIG. 2, the hydrogen concentration in the gate insulating film 14 or the gate electrode 15 is 10 20 cm.
-3 or more, but if the hydrogen concentration in the gate insulating film 14 or the gate electrode 15 is 10 19 cm -3 or more, dangling bonds in the channel region can be effectively compensated. .
【００３２】図３（ａ）は保護絶縁膜２２形成後の水素
雰囲気下での熱処理（アニール）のＴＦＴ特性に与える
効果を示す図であり、縦軸をＴＦＴのドレイン電流Ｉｄ
とし、横軸をゲート電圧Ｖｇとして、Ｉｄ−Ｖｇ特性を
示している。なお、図３（ａ）の縦軸の目盛りの例えば
「１Ｅ−０８」は、１×１０-8を示す。測定系の概略図
を図３（ｂ）に示す。測定したＴＦＴのサイズはチャネ
ル幅Ｗ＝１２μｍ、チャネル長Ｌ＝１２μｍである。ド
レイン電流Ｉｄの測定は、ドレイン電圧Ｖｄを１０Ｖで
一定にして、ゲート電圧Ｖｇを変化させて行った。FIG. 3A is a diagram showing the effect of heat treatment (annealing) in the hydrogen atmosphere after forming the protective insulating film 22 on the TFT characteristics, and the vertical axis represents the drain current Id of the TFT.
And the horizontal axis is the gate voltage Vg, showing the Id-Vg characteristics. Note that, for example, “1E-08” on the scale on the vertical axis of FIG. 3A indicates 1 × 10 −8 . A schematic diagram of the measurement system is shown in FIG. The measured TFT size is channel width W = 12 μm and channel length L = 12 μm. The drain current Id was measured by keeping the drain voltage Vd constant at 10 V and changing the gate voltage Vg.
【００３３】図３（ａ）の破線で示すように、保護絶縁
膜２２を形成した熱処理前の状態では、ＴＦＴ特性は不
十分であり、Ｉｄ−Ｖｇ特性の立ち上がり領域の傾きも
小さく、移動度は４０ｃｍ2 ／Ｖ・ｓｅｃ、しきい値電
圧は１２Ｖであった。これに対し、図３（ａ）の実線で
示すように、熱処理後の状態では、Ｉｄ−Ｖｇ特性の立
ち上がり領域の傾きは急峻となり、移動度は１００ｃｍ
2 ／Ｖ・ｓｅｃ、しきい値電圧は１．８Ｖとなり、大幅
にＴＦＴ特性が向上した。As shown by the broken line in FIG. 3A, in the state before the heat treatment in which the protective insulating film 22 is formed, the TFT characteristics are insufficient, the slope of the rising region of the Id-Vg characteristics is small, and the mobility is high. Was 40 cm 2 / V · sec and the threshold voltage was 12V. On the other hand, as shown by the solid line in FIG. 3A, in the state after the heat treatment, the slope of the rising region of the Id-Vg characteristic becomes steep and the mobility is 100 cm.
2 / V · sec, the threshold voltage was 1.8 V, and the TFT characteristics were significantly improved.
【００３４】以上のようにこの実施の形態によれば、従
来のように水素プラズマ処理を行うことなく、イオンド
ーピング法により不純物導入と同時にゲート絶縁膜１４
およびゲート電極１５に水素を導入し、熱処理により多
結晶シリコン薄膜１３のチャネル領域に拡散させること
により、チャネル領域の未結合手を補償するのに必要な
水素の拡散距離を短くし、水素化の効率を向上し、薄膜
トランジスタの特性の向上を図るとともに、従来の数時
間〜十数時間を要した水素プラズマ処理に比べ、この実
施の形態における水素を拡散させるための熱処理は２時
間程度ですみ、製造時間を短縮し、生産性を向上するこ
とができる。延いては、この実施の形態のように液晶表
示装置に用いる薄膜トランジスタアレイの生産性を向上
することができる。As described above, according to this embodiment, the gate insulating film 14 is simultaneously doped with impurities by the ion doping method without performing the hydrogen plasma treatment as in the conventional case.
By introducing hydrogen to the gate electrode 15 and diffusing it into the channel region of the polycrystalline silicon thin film 13 by heat treatment, the diffusion distance of hydrogen necessary to compensate dangling bonds in the channel region is shortened, and In addition to improving the efficiency and improving the characteristics of the thin film transistor, the heat treatment for diffusing hydrogen in this embodiment takes about 2 hours as compared with the conventional hydrogen plasma treatment which required several hours to ten and several hours. Manufacturing time can be shortened and productivity can be improved. As a result, it is possible to improve the productivity of the thin film transistor array used in the liquid crystal display device as in this embodiment.
【００３５】また、保護絶縁膜２２として窒化シリコン
膜を用いることにより、窒化シリコン膜は水素の透過率
が小さく、さらに、窒化シリコン膜をプラズマＣＶＤ法
にて形成することにより膜中に多くの水素を含むため、
ゲート絶縁膜１４およびゲート電極１５中の水素が保護
絶縁膜２２の方へは拡散しにくく、多結晶シリコン薄膜
１３の方へ優先的に拡散し、水素化の効率がより向上
し、多結晶シリコン薄膜１３のチャネル領域の未結合手
を効果的に補償でき、薄膜トランジスタの特性向上をよ
り図ることができる。Further, by using the silicon nitride film as the protective insulating film 22, the silicon nitride film has a low hydrogen permeability, and further, by forming the silicon nitride film by the plasma CVD method, a large amount of hydrogen is contained in the film. To include
Hydrogen in the gate insulating film 14 and the gate electrode 15 is less likely to diffuse toward the protective insulating film 22, preferentially diffuses toward the polycrystalline silicon thin film 13, and the hydrogenation efficiency is further improved. The dangling bonds in the channel region of the thin film 13 can be effectively compensated, and the characteristics of the thin film transistor can be further improved.
【００３６】また、従来必要であった水素プラズマ処理
装置の代わりに、アニール装置を用いればよく、装置コ
ストを大幅に低減可能となる。また、アニール装置では
多数枚を同一処理できるため、１枚当たりの処理時間が
大幅に短縮され、製造工程のスループットを大幅に増大
することができる。なお、この実施の形態では、質量分
離工程を行わないイオンドーピング法により、不純物の
導入と同時にゲート絶縁膜１４およびゲート電極１５へ
の水素を導入しているため、製造時間を短縮する上で大
きな効果が得られるが、質量分離工程を含み特定のイオ
ンのみを注入するイオン注入法により不純物の導入と水
素の導入とを別々に行っても効果はある。Further, an annealing apparatus may be used instead of the hydrogen plasma processing apparatus conventionally required, and the apparatus cost can be greatly reduced. Further, since the annealing apparatus can process a large number of sheets in the same manner, the processing time per sheet can be significantly shortened, and the throughput of the manufacturing process can be greatly increased. In this embodiment, hydrogen is introduced into the gate insulating film 14 and the gate electrode 15 at the same time as the introduction of impurities by the ion doping method that does not perform the mass separation step, which is a great way to reduce the manufacturing time. Although the effect can be obtained, it is effective even if the introduction of impurities and the introduction of hydrogen are separately performed by an ion implantation method including a mass separation step and implanting only specific ions.
【００３７】なお、この実施の形態では、保護絶縁膜２
２形成後の熱処理として、水素雰囲気でのアニールを実
施したが、窒素雰囲気・常圧下でのアニールを実施すれ
ば、生産性をより向上させることができる。これは、窒
素雰囲気・常圧下で行うことにより、アニール装置に真
空排気系が不要となり、装置コストを大幅に低減し、真
空排気・大気開放サイクルが不要となるためより生産性
が向上する。また、水素雰囲気の場合、安全性の点から
大気圧で使用するとしても、防爆構造が必要となるが、
水素雰囲気の場合には不要である。In this embodiment, the protective insulating film 2
2 As the heat treatment after formation, annealing was carried out in a hydrogen atmosphere, but if annealing is carried out in a nitrogen atmosphere and normal pressure, the productivity can be further improved. By performing this under a nitrogen atmosphere and normal pressure, the vacuum exhaust system is not required for the annealing apparatus, the apparatus cost is significantly reduced, and the vacuum exhaust / atmosphere opening cycle is not required, so that the productivity is further improved. Also, in a hydrogen atmosphere, an explosion-proof structure is required even if it is used at atmospheric pressure for safety reasons.
It is not necessary in a hydrogen atmosphere.
【００３８】また、保護絶縁膜２２形成後の熱処理は、
水素および窒素のうち少なくとも一方を含む熱処理雰囲
気で、処理温度３００℃以上５００℃以下で行う。これ
は、ゲート絶縁膜１４あるいはゲート電極１５中の水素
がチャネル領域に拡散するためには３００℃以上の温度
が必要であり、また、５００℃を超えればチャネル領域
の未結合手を補償していた水素が再脱離して特性が劣化
するためである。The heat treatment after forming the protective insulating film 22 is
The treatment temperature is 300 ° C. or more and 500 ° C. or less in a heat treatment atmosphere containing at least one of hydrogen and nitrogen. This is because a temperature of 300 ° C. or higher is required for hydrogen in the gate insulating film 14 or the gate electrode 15 to diffuse into the channel region, and if it exceeds 500 ° C., dangling bonds in the channel region are compensated. This is because hydrogen is desorbed again and the characteristics deteriorate.
【００３９】なお、この発明の実施の形態では、ゲート
絶縁膜１４として常圧ＣＶＤ法にて形成した酸化シリコ
ン膜を用いたが、プラズマＣＶＤ法にて形成した酸化シ
リコン膜を用いてもよい。また、多結晶シリコン薄膜１
３上に常圧ＣＶＤ法またはプラズマＣＶＤ法にて形成し
た酸化シリコン膜と、プラズマＣＶＤ法にて形成した窒
化シリコン膜またはスパッタ法にて形成した酸化タンタ
ル膜とを積層した積層膜を、ゲート絶縁膜１４として用
いることにより、より効果的に多結晶シリコン薄膜１３
の未結合手を補償することが可能となる。これは、プラ
ズマＣＶＤ法にて形成した酸化シリコン膜，窒化シリコ
ン膜は膜中に多くの水素を含んでいるためである。な
お、多結晶シリコン薄膜１３と接して配置する絶縁膜と
しては、酸化シリコン膜が界面準位が少なく良好な特性
を示す。Although the silicon oxide film formed by the atmospheric pressure CVD method is used as the gate insulating film 14 in the embodiment of the present invention, a silicon oxide film formed by the plasma CVD method may be used. In addition, the polycrystalline silicon thin film 1
A gate insulating film formed by stacking a silicon oxide film formed by atmospheric pressure CVD method or plasma CVD method and a silicon nitride film formed by plasma CVD method or a tantalum oxide film formed by sputtering By using it as the film 14, the polycrystalline silicon thin film 13 can be more effectively used.
It is possible to compensate the unbonded hands of. This is because the silicon oxide film and the silicon nitride film formed by the plasma CVD method contain a large amount of hydrogen. As the insulating film arranged in contact with the polycrystalline silicon thin film 13, a silicon oxide film has few interface states and exhibits favorable characteristics.
【００４０】なお、上記実施の形態では、ソース・ドレ
イン領域形成のための不純物として燐を導入したが、こ
れはｎチャネルの薄膜トランジスタを作製する場合には
砒素などドナーとして働くものなら何でもよく、ｐチャ
ネルの薄膜トランジスタを作製する場合にはほう素など
アクセプタとして働くものならば何でもよい。Although phosphorus has been introduced as an impurity for forming the source / drain regions in the above-mentioned embodiment, it may be any substance that acts as a donor such as arsenic when an n-channel thin film transistor is manufactured. In the case of manufacturing a thin film transistor for a channel, any material that acts as an acceptor such as boron may be used.
【００４１】[0041]
【発明の効果】この発明の薄膜トランジスタの製造方法
は、ゲート絶縁膜およびゲート電極に水素を導入し、熱
処理で多結晶シリコン薄膜のチャネル領域に拡散させる
ことにより、チャネル領域の未結合手を補償するのに必
要な水素の拡散距離を短くし、水素化の効率を向上し、
薄膜トランジスタの特性の向上を図るとともに、従来の
数時間〜十数時間を要した水素プラズマ処理に比べ、水
素を拡散させるための熱処理は２時間程度ですみ、製造
時間を短縮し、生産性を向上することができる。According to the method of manufacturing a thin film transistor of the present invention, hydrogen is introduced into the gate insulating film and the gate electrode and is diffused into the channel region of the polycrystalline silicon thin film by heat treatment to compensate dangling bonds in the channel region. Shortens the diffusion distance of hydrogen required to improve hydrogenation efficiency,
In addition to improving the characteristics of thin film transistors, the heat treatment for diffusing hydrogen takes only about 2 hours compared to the conventional hydrogen plasma processing that required several hours to more than 10 hours, which shortens the manufacturing time and improves the productivity. can do.
【００４２】また、従来必要であった水素プラズマ処理
装置の代わりに、アニール装置を用いればよく、装置コ
ストを大幅に低減可能となる。また、アニール装置では
多数枚を同一処理できるため、１枚当たりの処理時間が
大幅に短縮され、製造工程のスループットを大幅に増大
することができる。また、保護絶縁膜として窒化シリコ
ン膜を用いることにより、窒化シリコン膜は水素の透過
率が小さく、さらに、窒化シリコン膜をプラズマＣＶＤ
法にて形成することにより膜中に多くの水素を含むた
め、水素が保護絶縁膜の方へは拡散しにくく多結晶シリ
コン薄膜の方へ拡散し、水素化の効率をより向上するこ
とができる。Further, an annealing device may be used instead of the conventionally required hydrogen plasma processing device, and the device cost can be greatly reduced. Further, since the annealing apparatus can process a large number of sheets in the same manner, the processing time per sheet can be significantly shortened, and the throughput of the manufacturing process can be greatly increased. Further, since the silicon nitride film is used as the protective insulating film, the silicon nitride film has a low hydrogen permeability, and further, the silicon nitride film is subjected to plasma CVD.
Since a large amount of hydrogen is contained in the film by forming by the method, hydrogen is less likely to diffuse toward the protective insulating film and diffuses toward the polycrystalline silicon thin film, which can further improve the hydrogenation efficiency. .
【００４３】また、熱処理は、水素および窒素のうち少
なくとも一方を含む熱処理雰囲気で、処理温度３００℃
以上５００℃以下で行うことにより、さらに水素化の効
率をより向上することができる。また、ゲート絶縁膜お
よびゲート電極への水素の導入を、ソース・ドレイン領
域形成のための不純物の水素希釈ガスをプラズマ分解し
たイオンを質量分離せずに加速して注入することによ
り、ソース・ドレイン領域への不純物の導入と同時に行
うことができ、製造時間をより短縮することができる。The heat treatment is performed in a heat treatment atmosphere containing at least one of hydrogen and nitrogen at a treatment temperature of 300.degree.
By carrying out at 500 ° C. or lower, the hydrogenation efficiency can be further improved. Further, by introducing hydrogen into the gate insulating film and the gate electrode by accelerating and injecting ions obtained by plasma-decomposing the hydrogen-diluted gas of the impurity for forming the source / drain regions without mass separation, This can be performed simultaneously with the introduction of impurities into the region, and the manufacturing time can be further shortened.
【００４４】また、ゲート絶縁膜およびゲート電極のう
ち少なくとも一方の水素濃度が１０ 19ｃｍ-3以上となる
ように水素を導入することにより、多結晶シリコン薄膜
の未結合手を補償するのに十分な水素が導入される。ま
た、ゲート絶縁膜として、常圧ＣＶＤ法またはプラズマ
ＣＶＤ法にて形成した酸化シリコン膜と、プラズマＣＶ
Ｄ法にて形成した窒化シリコン膜またはスパッタ法にて
形成した酸化タンタル膜とを積層した積層膜を用い、酸
化シリコン膜を多結晶シリコン薄膜と接して配置するこ
とにより、プラズマＣＶＤ法にて形成した酸化シリコン
膜，窒化シリコン膜は膜中に多くの水素を含むため、よ
り効果的に多結晶シリコン薄膜の未結合手を補償し、水
素化の効率を向上することができる。In addition, the gate insulating film and the gate electrode
The hydrogen concentration of at least one is 10 19cm-3Becomes more
By introducing hydrogen so that the polycrystalline silicon thin film
Sufficient hydrogen is introduced to compensate for the dangling bonds in. Ma
As the gate insulating film, atmospheric pressure CVD method or plasma
Silicon oxide film formed by CVD method and plasma CV
Silicon nitride film formed by D method or by sputtering method
Using a laminated film in which the formed tantalum oxide film is laminated,
Place the silicon oxide film in contact with the polycrystalline silicon thin film.
And silicon oxide formed by plasma CVD
Since the film and the silicon nitride film contain much hydrogen in the film,
Effectively compensates the dangling bonds of the polycrystalline silicon thin film and
The efficiency of digestion can be improved.
【００４５】また、この発明の薄膜トランジスタアレイ
の製造方法は、この発明の薄膜トランジスタの製造方法
を用いることにより、薄膜トランジスタの多結晶シリコ
ン薄膜の未結合手を補償して特性の向上を図るととも
に、製造時間を短縮し生産性を向上することができる。Further, the method of manufacturing the thin film transistor array of the present invention uses the method of manufacturing the thin film transistor of the present invention to compensate for dangling bonds of the polycrystalline silicon thin film of the thin film transistor to improve the characteristics and to reduce the manufacturing time. Can be shortened and productivity can be improved.
【図１】この発明の実施の形態における薄膜トランジス
タの製造方法を示す工程断面図である。FIG. 1 is a process cross-sectional view showing a method of manufacturing a thin film transistor according to an embodiment of the present invention.
【図２】この発明の実施の形態におけるイオンドーピン
グにて燐を注入した場合のゲート電極下での水素の深さ
方向プロファイルを示す図である。FIG. 2 is a diagram showing a depth-direction profile of hydrogen under a gate electrode when phosphorus is implanted by ion doping in the embodiment of the present invention.
【図３】この発明の実施の形態における薄膜トランジス
タの電流−電圧特性およびその測定系を示す図である。FIG. 3 is a diagram showing a current-voltage characteristic of a thin film transistor and its measurement system in an embodiment of the present invention.
【図４】従来の薄膜トランジスタの製造方法を示す工程
断面図である。4A to 4C are process cross-sectional views showing a method of manufacturing a conventional thin film transistor.
１１ ガラス基板 １２ バッファ層 １３ 多結晶シリコン薄膜 １４ ゲート絶縁膜 １５ ゲート電極 １８ 層間絶縁膜 １９ コンタクトホール ２０ａ 画素電極 ２０ｂ ドレイン電極 ２１ ソース電極配線 ２２ 保護絶縁膜 11 glass substrate 12 buffer layer 13 polycrystalline silicon thin film 14 gate insulating film 15 gate electrode 18 interlayer insulating film 19 contact hole 20a pixel electrode 20b drain electrode 21 source electrode wiring 22 protective insulating film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６１９Ａ ６２７Ｆ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 29/78 619A 627F
Claims (8)
し、かつソース・ドレイン領域およびチャネル領域とな
る多結晶シリコン薄膜を有する薄膜トランジスタの製造
方法であって、 前記ゲート絶縁膜およびゲート電極に水素を導入する工
程と、 前記ゲート絶縁膜およびゲート電極中の水素を前記多結
晶シリコン薄膜のチャネル領域に拡散させるために熱処
理を行う工程とを含むことを特徴とする薄膜トランジス
タの製造方法。1. A method of manufacturing a thin film transistor having a gate insulating film formed between the gate electrode and a polycrystalline silicon thin film to be a source / drain region and a channel region, wherein the gate insulating film and the gate electrode are formed. A method of manufacturing a thin film transistor, comprising: a step of introducing hydrogen; and a step of performing a heat treatment for diffusing hydrogen in the gate insulating film and the gate electrode into a channel region of the polycrystalline silicon thin film.
し、かつソース・ドレイン領域およびチャネル領域とな
る多結晶シリコン薄膜を有する薄膜トランジスタの製造
方法であって、 前記ゲート絶縁膜およびゲート電極に水素を導入する工
程と、 窒化シリコン膜からなる保護絶縁膜を形成する工程と、 前記保護絶縁膜を形成した後、前記ゲート絶縁膜および
ゲート電極中の水素を前記多結晶シリコン薄膜のチャネ
ル領域に拡散させるために熱処理を行う工程とを含むこ
とを特徴とする薄膜トランジスタの製造方法。2. A method of manufacturing a thin film transistor having a gate insulating film formed between the gate electrode and a polycrystalline silicon thin film to be a source / drain region and a channel region, wherein the gate insulating film and the gate electrode are formed. A step of introducing hydrogen, a step of forming a protective insulating film made of a silicon nitride film, and, after forming the protective insulating film, hydrogen in the gate insulating film and the gate electrode is applied to a channel region of the polycrystalline silicon thin film. A method of manufacturing a thin film transistor, comprising the step of performing heat treatment for diffusion.
素，窒素，アンモニアおよびシランの混合ガスを用いた
プラズマＣＶＤ法にて形成することを特徴とする請求項
２記載の薄膜トランジスタの製造方法。3. The method of manufacturing a thin film transistor according to claim 2, wherein the silicon nitride film as the protective insulating film is formed by a plasma CVD method using a mixed gas of hydrogen, nitrogen, ammonia and silane.
とも一方を含む熱処理雰囲気で、処理温度３００℃以上
５００℃以下であることを特徴とする請求項１，２また
は３記載の薄膜トランジスタの製造方法。4. The method of manufacturing a thin film transistor according to claim 1, wherein the heat treatment is performed in a heat treatment atmosphere containing at least one of hydrogen and nitrogen at a treatment temperature of 300 ° C. or higher and 500 ° C. or lower.
の導入は、多結晶シリコン薄膜へソース・ドレイン領域
の形成のための不純物を導入するときに、前記不純物の
水素希釈ガスをプラズマ分解したイオンを質量分離せず
加速して注入することにより、前記ソース・ドレイン領
域への不純物の導入と同時に行うことを特徴とする請求
項１，２，３または４記載の薄膜トランジスタの製造方
法。5. Hydrogen is introduced into the gate insulating film and the gate electrode when the impurities for forming the source / drain regions are introduced into the polycrystalline silicon thin film by ion-decomposing the hydrogen-diluted gas of the impurities into plasma. 5. The method of manufacturing a thin film transistor according to claim 1, wherein the step is performed simultaneously with the introduction of impurities into the source / drain regions by accelerating and implanting without performing mass separation.
なくとも一方の水素濃度が１０19ｃｍ-3以上となるよう
に水素を導入することを特徴とする請求項１，２，３，
４または５記載の薄膜トランジスタの製造方法。6. The hydrogen is introduced so that the hydrogen concentration of at least one of the gate insulating film and the gate electrode is 10 19 cm −3 or more.
6. The method for manufacturing a thin film transistor according to 4 or 5.
ラズマＣＶＤ法にて形成した酸化シリコン膜と、プラズ
マＣＶＤ法にて形成した窒化シリコン膜またはスパッタ
法にて形成した酸化タンタル膜とを積層した積層膜を用
い、前記酸化シリコン膜を多結晶シリコン薄膜と接して
配置することを特徴とする請求項１，２，３，４，５ま
たは６記載の薄膜トランジスタの製造方法。7. The gate insulating film is formed by laminating a silicon oxide film formed by atmospheric pressure CVD method or plasma CVD method and a silicon nitride film formed by plasma CVD method or a tantalum oxide film formed by sputtering method. 7. The method of manufacturing a thin film transistor according to claim 1, wherein the silicon oxide film is arranged in contact with the polycrystalline silicon thin film using the laminated film.
ともに、ゲート電極との間にゲート絶縁膜を形成し、か
つソース・ドレイン領域およびチャネル領域となる多結
晶シリコン薄膜を有する薄膜トランジスタを各画素電極
に接続した薄膜トランジスタアレイの製造方法であっ
て、 前記ゲート絶縁膜およびゲート電極に水素を導入する工
程と、 窒化シリコン膜からなる保護絶縁膜を前記薄膜トランジ
スタおよび前記画素電極を覆うように全面に形成する工
程と、 前記保護絶縁膜を形成した後、前記ゲート絶縁膜および
ゲート電極中の水素を前記多結晶シリコン薄膜のチャネ
ル領域に拡散させるために熱処理を行う工程と、 前記熱処理後に、前記画素電極上を開口するように前記
保護絶縁膜の一部を除去する工程とを含むことを特徴と
する薄膜トランジスタアレイの製造方法。8. A thin film transistor, in which pixel electrodes are arranged in a matrix, a gate insulating film is formed between the pixel electrodes, and which has a polycrystalline silicon thin film to be a source / drain region and a channel region, is provided for each pixel electrode. A method of manufacturing a connected thin film transistor array, the step of introducing hydrogen into the gate insulating film and the gate electrode, and the step of forming a protective insulating film made of a silicon nitride film over the entire surface so as to cover the thin film transistor and the pixel electrode. And, after forming the protective insulating film, performing a heat treatment for diffusing hydrogen in the gate insulating film and the gate electrode into a channel region of the polycrystalline silicon thin film; and A step of removing a part of the protective insulating film to form an opening. Manufacturing method of a transistor array.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5891796A JP3210568B2 (en) | 1996-03-15 | 1996-03-15 | Method of manufacturing thin film transistor, method of manufacturing thin film transistor array, and method of manufacturing liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5891796A JP3210568B2 (en) | 1996-03-15 | 1996-03-15 | Method of manufacturing thin film transistor, method of manufacturing thin film transistor array, and method of manufacturing liquid crystal display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001145765A Division JP3357038B2 (en) | 2001-05-16 | 2001-05-16 | Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09252135A true JPH09252135A (en) | 1997-09-22 |
| JP3210568B2 JP3210568B2 (en) | 2001-09-17 |
Family
ID=13098185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5891796A Expired - Fee Related JP3210568B2 (en) | 1996-03-15 | 1996-03-15 | Method of manufacturing thin film transistor, method of manufacturing thin film transistor array, and method of manufacturing liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3210568B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019609A (en) * | 2004-07-05 | 2006-01-19 | Hitachi Displays Ltd | Image display unit |
| SG138446A1 (en) * | 2003-03-13 | 2008-01-28 | Nec Lcd Technologies Ltd | Thin film transistor and method for manufacturing same |
| JP2012231160A (en) * | 2000-08-25 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device manufacturing method and semiconductor device |
-
1996
- 1996-03-15 JP JP5891796A patent/JP3210568B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012231160A (en) * | 2000-08-25 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device manufacturing method and semiconductor device |
| SG138446A1 (en) * | 2003-03-13 | 2008-01-28 | Nec Lcd Technologies Ltd | Thin film transistor and method for manufacturing same |
| US8183135B2 (en) | 2003-03-13 | 2012-05-22 | Nec Corporation | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film |
| JP2006019609A (en) * | 2004-07-05 | 2006-01-19 | Hitachi Displays Ltd | Image display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3210568B2 (en) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8330165B2 (en) | Semiconductor device and method for forming the same | |
| US6365935B1 (en) | TFT having hydrogen containing buffer and substrate regions | |
| JPH0794746A (en) | Manufacture of semiconductor device | |
| JP4729881B2 (en) | Thin film semiconductor device manufacturing method and thin film semiconductor device | |
| JP3210568B2 (en) | Method of manufacturing thin film transistor, method of manufacturing thin film transistor array, and method of manufacturing liquid crystal display device | |
| JP3377137B2 (en) | Semiconductor device and its manufacturing method, thin film transistor and its manufacturing method, and liquid crystal display device | |
| JPH0936376A (en) | Manufacture of thin-film semiconductor device | |
| JP3347340B2 (en) | Method for manufacturing thin film transistor | |
| JP3357038B2 (en) | Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device | |
| JP3461348B2 (en) | Method for manufacturing thin film transistor array and method for manufacturing liquid crystal display device | |
| JPH04340725A (en) | Manufacture of thin film transistor | |
| JP2898167B2 (en) | Method for manufacturing thin film transistor | |
| JP4547857B2 (en) | Method for manufacturing transistor | |
| JP2917925B2 (en) | Method of manufacturing thin film transistor and active matrix array for liquid crystal display device | |
| JP4387477B2 (en) | Manufacturing method of semiconductor device | |
| JP3331642B2 (en) | Method for manufacturing thin film transistor | |
| JP3467571B2 (en) | Method for manufacturing thin film transistor | |
| JPH08335703A (en) | Thin-film transistor and its manufacture | |
| JP4337555B2 (en) | Manufacturing method of semiconductor device | |
| JPH09246558A (en) | Thin film transistor, and active matrix array for liquid crystal display, and those manufacture | |
| JP3426063B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH0837307A (en) | Manufacture of semiconductor device and liquid crystal display | |
| JP2002170960A (en) | Manufacturing method of thin film transistor and liquid crystal display device | |
| JP3133861B2 (en) | Method for manufacturing semiconductor device | |
| JP3426164B2 (en) | Manufacturing method of liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |