JPH08330930A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH08330930A JPH08330930A JP13797595A JP13797595A JPH08330930A JP H08330930 A JPH08330930 A JP H08330930A JP 13797595 A JP13797595 A JP 13797595A JP 13797595 A JP13797595 A JP 13797595A JP H08330930 A JPH08330930 A JP H08330930A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- shunt
- fet
- signal
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、各種情報通信機器に用
いられる半導体素子を含む半導体装置に係り、特に送受
信切換ＧａＡｓＦＥＴスイッチの信号の歪の低減対策に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device including a semiconductor element used in various information communication devices, and more particularly to a measure for reducing signal distortion of a transmission / reception switching GaAs FET switch.
【０００２】[0002]
【従来の技術】近年、情報通信の重要性が増大するに伴
い、情報通信手段特に移動通信システムに対する需要が
急速に高まってきている。このような携帯電話、あるい
はコードレス電話では、コンパクト化を図るために受信
回路と送信回路を一つのアンテナで共有するための送受
信切換スイッチが用いられている。以下、従来の送受信
切換ＧａＡｓＦＥＴスイッチの構成について説明する。2. Description of the Related Art In recent years, as the importance of information communication has increased, the demand for information communication means, especially mobile communication systems, has increased rapidly. In such a mobile phone or a cordless phone, a transmission / reception changeover switch for sharing a receiving circuit and a transmitting circuit with one antenna is used in order to achieve compactness. The structure of a conventional transmission / reception switching GaAs FET switch will be described below.
【０００３】図４は、従来の送受信切換ＧａＡｓＦＥＴ
スイッチの構成を示す電気回路図であり、符号１ａ，１
ｂはそれぞれ送信側，受信側のシャントＦＥＴを示し、
符号２ａ，２ｂはそれぞれ送信側，受信側のスルーＦＥ
Ｔを示し、符号４は電圧Ｖｃ１が印加される第１コント
ロール端子を示し、符号５は電圧Ｖｃ２が印加される第
２コントロール端子を示し、符号６は送信信号入力端子
を示し、符号７は受信系端子を示し、符号８はアンテナ
端子を示す。上記各ＦＥＴ１ａ，１ｂ，２ａ，２ｂはい
ずれもＧａＡｓＦＥＴで構成されている。そして、上記
各ＦＥＴ２ａ，１ｂは、それぞれ抵抗３ａ２，３ｂ１を
介し共通の第１コントロール端子４に接続され、各ＦＥ
Ｔ１ａ，２ｂは、それぞれ抵抗３ａ１，３ｂ２を介し共
通の第２コントロール端子５に接続されている。FIG. 4 shows a conventional transmission / reception switching GaAs FET.
FIG. 2 is an electric circuit diagram showing a configuration of a switch, which is denoted by reference numerals 1a, 1
b shows the shunt FETs on the transmitting side and the receiving side,
Reference numerals 2a and 2b denote through FEs on the transmitting side and the receiving side, respectively.
T, reference numeral 4 indicates a first control terminal to which the voltage Vc1 is applied, reference numeral 5 indicates a second control terminal to which the voltage Vc2 is applied, reference numeral 6 indicates a transmission signal input terminal, and reference numeral 7 indicates a reception. A system terminal is shown, and a reference numeral 8 is an antenna terminal. Each of the FETs 1a, 1b, 2a, 2b is composed of a GaAs FET. The FETs 2a and 1b are connected to a common first control terminal 4 via resistors 3a2 and 3b1, respectively, and each FE
T1a and 2b are connected to a common second control terminal 5 via resistors 3a1 and 3b2, respectively.
【０００４】以上のように構成された送受信切換ＧａＡ
ｓＦＥＴスイッチについて、以下にその動作を説明す
る。A transmission / reception switching GaA configured as described above
The operation of the sFET switch will be described below.
【０００５】まず、第２コントロール端子５の電圧Ｖｃ
２を各ＦＥＴ１ａ，２ｂがピンチオフするような負の電
圧とし、第１コントロール端子４の電圧Ｖｃ１を０Ｖと
する。その結果、送信側のシャントＦＥＴ１ａはＯＦ
Ｆ、スルーＦＥＴ２ａはＯＮとなり、受信側のシャント
ＦＥＴ１ｂはＯＮ、スルーＦＥＴ２ｂはＯＦＦとなり、
送信信号入力端子６とアンテナ端子８との間のみが信号
の流通可能な状態となる。また、第１コントロール端子
４の電圧Ｖｃ１を各ＦＥＴ２ａ，１ｂがピンチオフする
ような負の電圧とし、第２コントロール端子５の電圧Ｖ
ｃ２を０Ｖとする。その結果、受信側のシャントＦＥＴ
１ａはＯＦＦ、スルーＦＥＴは２ａはＯＮとなり、送信
側のシャントＦＥＴ１ｂはＯＮ、スルーＦＥＴ２ｂはＯ
ＦＦとなり、受信系端子７とアンテナ端子８との間のみ
が信号の流通可能な状態となる。First, the voltage Vc of the second control terminal 5
2 is a negative voltage such that the FETs 1a and 2b are pinched off, and the voltage Vc1 of the first control terminal 4 is 0V. As a result, the shunt FET1a on the transmission side is OF
F, the through FET 2a is turned on, the shunt FET 1b on the receiving side is turned on, the through FET 2b is turned off,
A signal can flow only between the transmission signal input terminal 6 and the antenna terminal 8. Further, the voltage Vc1 of the first control terminal 4 is set to a negative voltage such that the FETs 2a and 1b are pinched off, and the voltage Vc of the second control terminal 5 is set.
c2 is set to 0V. As a result, the shunt FET on the receiving side
1a is OFF, the through FET 2a is ON, the transmission side shunt FET 1b is ON, and the through FET 2b is O.
It becomes FF, and a signal can flow only between the receiving terminal 7 and the antenna terminal 8.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来のような送受信切換ＧａＡｓスイッチの構成では、下
記のような問題があった。However, the structure of the conventional transmission / reception switching GaAs switch has the following problems.
【０００７】すなわち、送信動作時に送信側のシャント
ＦＥＴ１ａのドレインの電位変動が信号電力の増大に伴
って大きくなると、ＦＥＴ１ａのゲートとドレインの電
位差が小さくなって、シャントＦＥＴ１ａがピンチオフ
しなくなり信号に歪が発生する虞れがある。また、大信
号動作時において歪の発生を防止しようとすると、過大
な負電圧をシャントＦＥＴ１ａにかける必要が生じる。That is, when the potential variation of the drain of the shunt FET 1a on the transmission side increases with the increase of the signal power during the transmission operation, the potential difference between the gate and the drain of the FET 1a becomes small and the shunt FET 1a does not pinch off and the signal is distorted. May occur. Further, in order to prevent the occurrence of distortion during large-signal operation, it becomes necessary to apply an excessive negative voltage to the shunt FET 1a.
【０００８】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、シャントＦＥＴ及びスルーＦＥＴを
配置したスイッチ回路を有する半導体装置において、シ
ャントＦＥＴのドレイン電位の変動を抑制する手段を講
ずることにより、信号の歪みを有効に防止することにあ
る。The present invention has been made in view of the above circumstances, and an object thereof is to provide a means for suppressing a variation in drain potential of a shunt FET in a semiconductor device having a switch circuit in which a shunt FET and a through FET are arranged. This is to effectively prevent signal distortion.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
に本発明が講じた手段は、シャントＦＥＴのドレインに
印加される信号が低インピーダンスになるように、スイ
ッチ回路への入力信号のインピーダンスを低減するイン
ピーダンス低減手段を設けたものである。Means for Solving the Problems The means taken by the present invention to achieve the above object is to reduce the impedance of an input signal to a switch circuit so that a signal applied to the drain of a shunt FET has a low impedance. An impedance reducing means for reducing the impedance is provided.
【００１０】具体的に請求項１の発明が講じた手段は、
信号伝達線における信号の流通をオン・オフ切換えるた
めのスイッチング素子と、上記信号伝達線のシャント接
合点から分岐する分岐線に介設されＧａＡｓＦＥＴから
なるシャントＦＥＴとを有するスイッチ回路を備えた半
導体装置において、上記信号伝達線の上記シャント接合
点よりも前段側に介設され、上記シャント接合点への入
力信号のインピーダンスを低減するインピーダンス低減
手段と、上記信号伝達線の上記シャント接合点よりも後
段側に介設され、信号伝達線を流れる信号のインピーダ
ンスを増大させるインピーダンス増大手段とを設ける構
成としたものである。Specifically, the means taken by the invention of claim 1 is as follows.
A semiconductor device including a switching circuit having a switching element for switching on / off the flow of a signal in a signal transmission line, and a shunt FET made of GaAsFET interposed in a branch line branched from a shunt junction of the signal transmission line. In the above, in the signal transmission line, there is an impedance reducing means that is interposed in front of the shunt junction and that reduces the impedance of the input signal to the shunt junction, and in a stage after the shunt junction of the signal transmission line. And an impedance increasing means for increasing the impedance of the signal flowing through the signal transmission line.
【００１１】請求項２の発明が講じた手段は、請求項１
において、上記シャント接合点を、上記信号伝達線にお
いて上記スルーＦＥＴよりも前段側に設け、上記インピ
ーダンス低減手段を、上記シャント接合点よりも前段側
に設けられた電力増幅素子とし、上記インピーダンス増
大手段を、上記信号伝達線の上記スルーＦＥＴよりも後
段側に設けられたインピーダンス変換回路としたもので
ある。The means implemented by the invention of claim 2 is as follows:
In the above, the shunt junction point is provided on the signal transmission line on the upstream side of the through FET, and the impedance reducing means is a power amplifier element provided on the upstream side of the shunt junction, and the impedance increasing means is provided. Is an impedance conversion circuit provided on the side subsequent to the through FET of the signal transmission line.
【００１２】請求項３の発明が講じた手段は、請求項１
において、上記シャント接合点を、上記信号伝達線にお
いて上記スルーＦＥＴよりも前段側に設け、上記インピ
ーダンス低減手段を、上記シャント接合点よりも後段側
に設けられた電力増幅素子とし、上記インピーダンス増
大手段を、上記信号伝達線の上記シャント接合点−スル
ーＦＥＴ間に介設されたインピーダンス変換回路とした
ものである。The means taken by the invention of claim 3 is as follows:
In the above, the shunt junction point is provided on the signal transmission line before the through FET, and the impedance reducing means is a power amplifier element provided after the shunt junction point, and the impedance increasing means is provided. Is an impedance conversion circuit interposed between the shunt junction of the signal transmission line and the through FET.
【００１３】請求項４の発明が講じた手段は、信号伝達
線における信号の流通をオン・オフ切換えるためのスイ
ッチング素子と、上記信号伝達線のシャント接合点から
分岐して接地に接続される分岐線に介設されＧａＡｓＦ
ＥＴからなるシャントＦＥＴとを有する複数のスイッチ
回路を備え、上記各スイッチ回路のうちの１つにおける
信号を各シャントＦＥＴ及びスイッチング素子のオン・
オフによって交替的に流通させるように構成された半導
体装置において、上記各スイッチ回路の信号伝達線に、
当該スイッチ回路への入力信号のインピーダンスを低減
するインピーダンス低減手段と、当該スイッチ回路から
の出力信号を増大するインピーダンス増大手段とを設け
る構成としたものである。According to a fourth aspect of the present invention, there is provided a switching element for switching on / off a signal flow in a signal transmission line, and a branch which is branched from a shunt junction point of the signal transmission line and is connected to the ground. GaAsF installed on the wire
A plurality of switch circuits each having a shunt FET composed of ET are provided, and a signal in one of the switch circuits is turned on / off for each shunt FET and the switching element.
In a semiconductor device configured to be circulated alternately by turning off, in the signal transmission line of each of the switch circuits,
The configuration is such that impedance reducing means for reducing the impedance of the input signal to the switch circuit and impedance increasing means for increasing the output signal from the switch circuit are provided.
【００１４】請求項５の発明が講じた手段は、請求項４
において、上記各スイッチ回路のうちいずれか２つのス
イッチ回路のうちの一方のスイッチ回路における信号伝
達線の出力側と上記２つのスイッチ回路のうちの他方の
出力回路における信号伝達線の入力側とを共通の配線で
構成し、上記共通の配線に、上記一方のスイッチ回路に
おける上記インピーダンス増大手段及び上記他方のスイ
ッチ回路における上記インピーダンス低減手段として機
能するインピーダンス変換回路を設けたものである。The means taken by the invention of claim 5 is as follows.
In the above, the output side of the signal transmission line in one of the two switch circuits and the input side of the signal transmission line in the other output circuit of the two switch circuits are connected. It is configured by common wiring, and the common wiring is provided with an impedance conversion circuit that functions as the impedance increasing means in the one switch circuit and the impedance reducing means in the other switch circuit.
【００１５】請求項６の発明が講じた手段は、信号伝達
線における信号の流通をオン・オフ切換えるためのスイ
ッチング素子と、上記信号伝達線のシャント接合点から
分岐して接地に接続される分岐線に介設されＧａＡｓＦ
ＥＴからなるシャントＦＥＴとを有する複数のスイッチ
回路を備え、上記各スイッチ回路の各スイッチ回路のう
ちの１つにおける信号を各シャントＦＥＴ及びスイッチ
ング素子のオン・オフによって交替的に流通させるよう
に構成された半導体装置において、上記各スイッチ回路
のうち第１のスイッチ回路では、第１の信号伝達線にお
いて、上記スルーＦＥＴを上記シャント接合点よりも後
段側に設け、上記第１の信号伝達線の上記シャント接合
点よりも前段側に介設される電力増幅素子と、上記第１
の信号伝達線の上記シャント接合点−スルーＦＥＴ間に
介設され上記シャント接合点からの出力信号のインピー
ダンスを増大するインピーダンス変換回路とを設けたも
のである。According to a sixth aspect of the present invention, there is provided a means for branching from a shunt junction point of the signal transmission line and a switching element for switching on / off the flow of the signal in the signal transmission line to be connected to the ground. GaAsF installed on the wire
A plurality of switch circuits each having a shunt FET composed of ET, and a configuration in which a signal in one of the switch circuits of each of the above switch circuits is made to flow alternately by turning on / off each shunt FET and the switching element. In the semiconductor device described above, in the first switch circuit among the switch circuits, the through FET is provided in the first signal transmission line after the shunt junction, and the through FET is provided in the first signal transmission line. The power amplification element provided on the upstream side of the shunt junction,
And an impedance conversion circuit provided between the shunt junction of the signal transmission line and the through FET to increase the impedance of the output signal from the shunt junction.
【００１６】請求項７の発明が講じた手段は、請求項
２，３又は６において、上記電力増幅素子を、ＧａＡｓ
ＦＥＴで構成したものである。According to a seventh aspect of the present invention, the power amplifying element is the GaAs
It is composed of FETs.
【００１７】[0017]
【作用】請求項１の発明により、インピーダンス低減手
段によってスイッチ回路への入力信号のインピーダンス
が小さくなり、シャントＦＥＴに入力する信号の電圧振
幅が小さくなる。したがって、シャントＦＥＴがピンチ
オフしなくなり信号歪みを発生するような事態を回避す
ることができる。また、大信号動作時においても、シャ
ントＦＥＴのゲートに印加する電圧の絶対値の増大を抑
制することが可能となる。一方、シャント接合点よりも
後段側にはインピーダンス増大手段が設けられているの
で、少なくともスイッチ回路からの出力信号のインピー
ダンスが元のインピーダンス値に戻されるので、他の回
路における信号処理の不具合は回避される。According to the first aspect of the invention, the impedance of the signal input to the switch circuit is reduced by the impedance reducing means, and the voltage amplitude of the signal input to the shunt FET is reduced. Therefore, it is possible to avoid a situation in which the shunt FET does not pinch off and signal distortion occurs. Further, even during a large signal operation, it is possible to suppress an increase in absolute value of the voltage applied to the gate of the shunt FET. On the other hand, since the impedance increasing means is provided on the downstream side of the shunt junction, at least the impedance of the output signal from the switch circuit is returned to the original impedance value, so that the problem of signal processing in other circuits is avoided. To be done.
【００１８】請求項２の発明により、電力増幅素子が信
号のインピーダンスが低減される機能を有することを利
用し、かつスイッチング素子の出力側にインピーダンス
変換回路を設けることでスイッチ回路からの出力信号の
インピーダンスの整合を図りつつ、大信号の処理時にお
ける歪みの抑制が可能となる。According to the second aspect of the invention, the fact that the power amplification element has the function of reducing the impedance of the signal is utilized, and the impedance conversion circuit is provided on the output side of the switching element, so that the output signal of the switch circuit is It is possible to suppress distortion when processing a large signal while achieving impedance matching.
【００１９】請求項３の発明により、電力増幅素子より
も後段側のシャントＦＥＴにおける大信号の歪みの発生
を抑制しながら、シャントＦＥＴよりも後段側のスイッ
チング素子を含む信号伝達線に接続される他の回路部分
ではインピーダンス変換回路を設けることなく信号処理
を行うことが可能となり、損失の増大を防止することが
できる。According to the invention of claim 3, while suppressing the generation of large signal distortion in the shunt FET on the rear side of the power amplification element, the connection is made to the signal transmission line including the switching element on the rear side of the shunt FET. It is possible to perform signal processing in other circuit portions without providing an impedance conversion circuit, and it is possible to prevent an increase in loss.
【００２０】請求項４の発明により、複数のスイッチ回
路を組合せた回路において、スイッチ回路内では小さな
インピーダンスで信号歪みの発生を抑制しながら、スイ
ッチ回路外におけるインピーダンスの整合を図ることが
可能となる。According to the invention of claim 4, in a circuit in which a plurality of switch circuits are combined, impedance matching outside the switch circuits can be achieved while suppressing generation of signal distortion with a small impedance inside the switch circuits. .
【００２１】請求項５の発明により、複数のスイッチ回
路を組合せたときに、１つのインピーダンス変換回路で
インピーダンス低減手段及びインピーダンス増大手段を
兼用することができるので、構成が簡素化されることに
なる。According to the invention of claim 5, when a plurality of switch circuits are combined, one impedance conversion circuit can serve as the impedance reducing means and the impedance increasing means, so that the structure is simplified. .
【００２２】請求項６の発明により、第１のスイッチ回
路では、電力増幅素子で増幅された大信号によるシャン
トＦＥＴでの信号の歪みの発生を抑制しながら、第１ス
イッチ回路のスイッチング素子や第２スイッチ回路等で
は、インピーダンス変換手段を設ける必要がなく、損失
の増大を防止することが可能となる。According to the invention of claim 6, in the first switch circuit, while suppressing the generation of signal distortion in the shunt FET due to the large signal amplified by the power amplification element, the switching element and the first switch circuit of the first switch circuit are suppressed. In a two-switch circuit or the like, there is no need to provide impedance conversion means, and it is possible to prevent an increase in loss.
【００２３】請求項７の発明により、ＧａＡｓＦＥＴで
構成される電力増幅素子はゲート幅が大きいので、特に
インピーダンス低減作用が顕著となる。According to the invention of claim 7, since the power amplification element constituted by GaAsFET has a large gate width, the effect of reducing the impedance becomes remarkable.
【００２４】[0024]
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２５】（第１実施例）図１は、第１実施例に係る
送受信切換ＧａＡｓＦＥＴスイッチの構成を示す電気回
路図であり、送信系スイッチ回路及び受信系スイッチ回
路を組み合わせたものである。同図において、符号１
ａ，１ｂはそれぞれ送信側，受信側のシャントＦＥＴを
示し、符号２ａ，２ｂはそれぞれ送信側，受信側のスル
ーＦＥＴを示し、符号４は電圧Ｖｃ１が印加される第１
コントロール端子を示し、符号５は電圧Ｖｃ２が印加さ
れる第２コントロール端子を示し、符号６は送信信号入
力端子を示し、符号７は受信系端子を示し、符号８はア
ンテナ端子を示す。上記各ＦＥＴ１ａ，１ｂ，２ａ，２
ｂはいずれもＧａＡｓＦＥＴで構成されている。そし
て、送信系スイッチ回路には、信号伝達線２０ａからシ
ャント接合点Ａで分岐して接地に接続される分岐線２１
ａが設けられており、上記信号伝達線２０ａのシャント
接合点Ａよりも後段側にスイッチング素子として機能す
るスルーＦＥＴ２ａが介設され、分岐線２１ａにシャン
トＦＥＴ１ａが介設されている。また、受信系スイッチ
回路には、信号伝達線２０ｂからシャント接合点Ｂで分
岐して接地に接続される分岐線２１ｂが設けられ、シャ
ント接合点Ｂよりも前段側の信号伝達線２０ｂにスルー
ＦＥＴ２ｂが介設され、分岐線２１ｂにシャントＦＥＴ
１ｂが介設されている。なお、送信系スイッチ回路の信
号伝達線２０ａの出力側と受信系スイッチ回路の信号伝
達線２０ｂの入力側とは、接合点Ｃとアンテナ端子８と
を接続する配線２０ｃで共有されている。また、上記各
ＦＥＴ２ａ，１ｂは、それぞれ抵抗３ａ２，３ｂ１を介
し共通の第１コントロール端子４に接続され、各ＦＥＴ
１ａ，２ｂは、それぞれ抵抗３ａ１，３ｂ２を介し共通
の第２コントロール端子５に接続されている。この構成
は、図４に示す従来の送受信切換ＧａＡｓＦＥＴスイッ
チの構成と同じである。(First Embodiment) FIG. 1 is an electric circuit diagram showing the structure of a transmission / reception switching GaAs FET switch according to the first embodiment, in which a transmission system switch circuit and a reception system switch circuit are combined. In the figure, reference numeral 1
Reference numerals a and 1b denote shunt FETs on the transmission side and the reception side, reference numerals 2a and 2b denote through FETs on the transmission side and the reception side, respectively, and a reference numeral 4 is a first voltage Vc1 applied.
Reference numeral 5 indicates a control terminal, reference numeral 5 indicates a second control terminal to which the voltage Vc2 is applied, reference numeral 6 indicates a transmission signal input terminal, reference numeral 7 indicates a reception system terminal, and reference numeral 8 indicates an antenna terminal. Each of the above FETs 1a, 1b, 2a, 2
Both b are composed of GaAs FETs. In the transmission system switch circuit, a branch line 21 that branches from the signal transmission line 20a at the shunt junction point A and is connected to the ground.
a is provided, the through FET 2a that functions as a switching element is provided on the subsequent stage side of the shunt junction point A of the signal transmission line 20a, and the shunt FET 1a is provided on the branch line 21a. The receiving switch circuit is provided with a branch line 21b that branches from the signal transmission line 20b at the shunt junction point B and is connected to the ground, and the through FET 2b is provided on the signal transmission line 20b on the upstream side of the shunt junction point B. And a shunt FET on the branch line 21b.
1b is interposed. The output side of the signal transmission line 20a of the transmission system switch circuit and the input side of the signal transmission line 20b of the reception system switch circuit are shared by the wiring 20c that connects the junction point C and the antenna terminal 8. The FETs 2a and 1b are connected to a common first control terminal 4 via resistors 3a2 and 3b1, respectively.
1a and 2b are connected to a common second control terminal 5 via resistors 3a1 and 3b2, respectively. This structure is the same as the structure of the conventional transmission / reception switching GaAs FET switch shown in FIG.
【００２６】ここで、本実施例の特徴として、信号伝達
線２０ａの送信信号入力端子６−シャント接合点Ａ間、
信号伝達線２０ｂのシャント接合点Ｂ−受信系端子７
間、及び信号伝達線２０ｃのアンテナ端子８−接合点Ｃ
間には、それぞれインダクタンスとコンデンサよりなる
Ｌ．Ｐ．Ｆ．型の第１，第２，第３インピーダンス変換
回路９ａ，９ｂ，９ｃが介設されている。そして、第１
インピーダンス変換回路９ａは受信信号端子６からの信
号を高インピーダンスから低インピーダンスに変換する
ものであり、第２インピーダンス変換回路９ｂは受信系
端子７への信号を低インピーダンスから高インピーダン
スに変換するものであり、第３インピーダンス変換回路
９ｃはアンテナ端子８に出力される信号を低インピーダ
ンスから高インピーダンスに変換する一方、アンテナ端
子８から入力される信号を高インピーダンスから低イン
ピーダンスに変換するものである。言い換えると、各イ
ンピーダンス変換回路９ａ，９ｂ，９ｃは当該送受信切
換ＧａＡｓＦＥＴスイッチ内に入力される信号を低イン
ピーダンスに変換し、当該送受信切換ＧａＡｓＦＥＴス
イッチ外に出力される信号を入力前のインピーダンスと
同じ高インピーダンスに変換するものである。Here, as a feature of this embodiment, between the transmission signal input terminal 6 of the signal transmission line 20a and the shunt junction point A,
Shunt junction B of signal transmission line 20b-reception system terminal 7
And the antenna terminal 8 of the signal transmission line 20c-junction point C
Between the L.P. and the L.P. P. F. The first, second, and third impedance conversion circuits 9a, 9b, and 9c of the mold are provided. And the first
The impedance conversion circuit 9a converts the signal from the reception signal terminal 6 from high impedance to low impedance, and the second impedance conversion circuit 9b converts the signal to the reception system terminal 7 from low impedance to high impedance. The third impedance conversion circuit 9c converts the signal output to the antenna terminal 8 from low impedance to high impedance, while converting the signal input from the antenna terminal 8 from high impedance to low impedance. In other words, each impedance conversion circuit 9a, 9b, 9c converts the signal input into the transmission / reception switching GaAsFET switch into a low impedance, and the signal output outside the transmission / reception switching GaAsFET switch has the same high impedance as the impedance before input. It is converted into impedance.
【００２７】以上のように構成された送受信切換ＧａＡ
ｓＦＥＴスイッチについて、以下、その動作を説明す
る。Transmission / reception switching GaA configured as described above
The operation of the sFET switch will be described below.
【００２８】まず、第２コントロール端子５の電圧Ｖｃ
２を各ＦＥＴ１ａ，２ｂがピンチオフするような負の電
圧とし、第１コントロール端子４の電圧Ｖｃ１を０Ｖと
する。その結果、送信側のシャントＦＥＴ１ａはＯＦ
Ｆ、スルーＦＥＴ２ａはＯＮとなり、受信側のシャント
ＦＥＴ１ｂはＯＮ、スルーＦＥＴ２ｂはＯＦＦとなり、
送信信号入力端子６とアンテナ端子８との間のみが信号
の流通可能な状態となる。このとき、送信側のシャント
ＦＥＴ１ａの入力側に配置されている第１インピーダン
ス変換回路９ａにより入力信号が低インピーダンスに変
換される。また、アンテナ端子８への信号伝達線２０ｃ
に介設されている第３インピーダンス変換回路９ｃによ
り出力信号が元の入力信号のインピーダンスに再変換さ
れる。First, the voltage Vc of the second control terminal 5
2 is a negative voltage such that the FETs 1a and 2b are pinched off, and the voltage Vc1 of the first control terminal 4 is 0V. As a result, the shunt FET1a on the transmission side is OF
F, the through FET 2a is turned on, the shunt FET 1b on the receiving side is turned on, the through FET 2b is turned off,
A signal can flow only between the transmission signal input terminal 6 and the antenna terminal 8. At this time, the input signal is converted into low impedance by the first impedance conversion circuit 9a arranged on the input side of the shunt FET 1a on the transmission side. In addition, the signal transmission line 20c to the antenna terminal 8
The output signal is re-converted to the impedance of the original input signal by the third impedance conversion circuit 9c provided in the.
【００２９】また、第１コントロール端子４の電圧Ｖｃ
１を各ＦＥＴ２ａ，１ｂがピンチオフするような負の電
圧とし、第２コントロール端子５の電圧Ｖｃ２を０Ｖと
する。その結果、受信側のシャントＦＥＴ１ａはＯＦ
Ｆ、スルーＦＥＴは２ａはＯＮとなり、送信側のシャン
トＦＥＴ１ｂはＯＮ、スルーＦＥＴ２ｂはＯＦＦとな
り、受信系端子７とアンテナ端子８との間のみが信号の
流通可能な状態となる。このとき、アンテナ端子８から
入力された信号が第３インピーダンス変換回路９ｃによ
り低インピーダンスに変換され、信号伝達線２０ｂで第
２インピーダンス変換回路９ｂにより元の入力信号のイ
ンピーダンスに再変換された後、受信系端子７から信号
が出力される。Further, the voltage Vc of the first control terminal 4
1 is a negative voltage such that the FETs 2a and 1b are pinched off, and the voltage Vc2 of the second control terminal 5 is 0V. As a result, the shunt FET 1a on the receiving side is OF
F, the through FET 2a is turned on, the transmission side shunt FET 1b is turned on, and the through FET 2b is turned off, so that a signal can flow only between the reception system terminal 7 and the antenna terminal 8. At this time, the signal input from the antenna terminal 8 is converted into a low impedance by the third impedance conversion circuit 9c, and is converted again into the impedance of the original input signal by the second impedance conversion circuit 9b in the signal transmission line 20b. A signal is output from the reception system terminal 7.
【００３０】以上のように、本実施例では、３つのイン
ピーダンス変換回路９ａ，９ｂ，９ｃを各信号伝達経路
に配設することにより、送信信号入力端子６からの入力
信号の電圧振幅が小さく変換されてからシャントＦＥＴ
１ａに印加される。具体的には、本実施例では第１イン
ピーダンス変換器９ａによって入力信号のインピーダン
スを５０Ωから１０Ωに減少させるようにしている。こ
れによって、入力信号によるシャントＦＥＴ１ａのドレ
イン振幅は１／√５になり、これによって歪なく伝送で
きる電力を１０倍にすることができるという効果があ
る。また、同じ電力を伝送するためのゲート印加電圧の
絶対値を１／√５にすることができる。As described above, in the present embodiment, by disposing the three impedance conversion circuits 9a, 9b, 9c in the respective signal transmission paths, the voltage amplitude of the input signal from the transmission signal input terminal 6 is converted to be small. After being shunted FET
1a is applied. Specifically, in this embodiment, the impedance of the input signal is reduced from 50Ω to 10Ω by the first impedance converter 9a. As a result, the drain amplitude of the shunt FET 1a due to the input signal becomes 1 / √5, which has the effect that the power that can be transmitted without distortion can be multiplied by 10. Further, the absolute value of the gate applied voltage for transmitting the same power can be set to 1 / √5.
【００３１】なお、アンテナ端子８からの出力信号のイ
ンピーダンスは第３インピーダンス変換回路９ｃにより
５０Ωのインピーダンスに変換され、アンテナ端子８か
ら入力され第３インピーダンス変換回路９ｃによって１
０Ωに変換された信号は第２インピーダンス変換回路９
ｂによって５０Ωのインピーダンスに変換されるので、
他の回路との間でインピーダンス不整合が生じる等の不
具合は生じない。また、受信系スイッチ回路のシャント
ＦＥＴ１ｂのドレイン振幅も低減されるので、受信信号
の歪を抑制しうる効果もある。The impedance of the output signal from the antenna terminal 8 is converted into an impedance of 50Ω by the third impedance conversion circuit 9c, input from the antenna terminal 8 and set to 1 by the third impedance conversion circuit 9c.
The signal converted to 0Ω is the second impedance conversion circuit 9
Since it is converted to an impedance of 50Ω by b,
Problems such as impedance mismatch with other circuits do not occur. Further, since the drain amplitude of the shunt FET 1b of the receiving system switch circuit is also reduced, there is an effect that distortion of the received signal can be suppressed.
【００３２】なお、本実施例では、インピーダンス変換
回路としてＬ．Ｐ．Ｆ．型のインピーダンス変換回路を
用いたが、本発明はかかる実施例に限定されるものでは
なく、例えばＨ．Ｐ．Ｆ．型のインピーダンス変換回
路、あるいはマイクロストリップ線路、ストリップ線路
を用いたインピーダンス変換回路でも同様の構成が得ら
れることはいうまでもない。In this embodiment, as the impedance conversion circuit, the L.O. P. F. Type impedance conversion circuit is used, the present invention is not limited to such an embodiment. P. F. It is needless to say that a similar configuration can be obtained by a type impedance conversion circuit, a microstrip line, or an impedance conversion circuit using a strip line.
【００３３】（第２実施例）次に、第２実施例について
説明する。(Second Embodiment) Next, a second embodiment will be described.
【００３４】図２は、第２実施例に係る送受信切換Ｇａ
ＡｓＦＥＴスイッチの構成を示す電気回路図であり、符
号１ａ，１ｂはそれぞれ送信側，受信側のシャントＦＥ
Ｔを示し、符号２ａ，２ｂはそれぞれ送信側，受信側の
スルーＦＥＴを示し、符号４は電圧Ｖｃ１が印加される
第１コントロール端子を示し、符号５は電圧Ｖｃ２が印
加される第２コントロール端子を示し、符号６は送信信
号入力端子を示し、符号７は受信系端子を示し、符号８
はアンテナ端子を示す。上記各ＦＥＴ１ａ，１ｂ，２
ａ，２ｂはいずれもＧａＡｓＦＥＴで構成されている。
そして、送信系スイッチ回路の信号伝達線２０ａからシ
ャント接合点Ａで分岐して接地に接続される分岐線２１
ａが設けられており、上記信号伝達線２０ａのシャント
接合点Ａよりも後段側にスイッチング素子として機能す
るスルーＦＥＴ２ａが介設され、分岐線２１ａにシャン
トＦＥＴ１ａが介設されている。また、受信系スイッチ
回路において、受信系スイッチ回路の信号伝達線２０ｂ
からシャント接合点Ｂで分岐して接地に接続される分岐
線２１ｂが設けられ、シャント接合点Ｂよりも前段側の
信号伝達線２０ｂにスルーＦＥＴ２ｂが介設され、分岐
線２１ｂにシャントＦＥＴ１ｂが介設されている。な
お、送信系スイッチ回路の信号伝達線２０ａの出力側と
受信系スイッチ回路の信号伝達線２０ｂの入力側とは、
接合点Ｃとアンテナ端子８とを接続する配線２０ｃで共
有されている。また、上記各ＦＥＴ２ａ，１ｂは、それ
ぞれ抵抗３ａ２，３ｂ１を介し共通の第１コントロール
端子４に接続され、各ＦＥＴ１ａ，２ｂは、それぞれ抵
抗３ａ１，３ｂ２を介し共通の第２コントロール端子５
に接続されている。この構成は、図４に示す従来の送受
信切換ＧａＡｓＦＥＴスイッチの構成と同じである。FIG. 2 shows transmission / reception switching Ga according to the second embodiment.
It is an electric circuit diagram showing a configuration of an AsFET switch, and reference numerals 1a and 1b are shunt FEs on the transmitting side and the receiving side, respectively.
Reference numeral 2a and 2b denote through FETs on the transmitting side and the receiving side, respectively, reference numeral 4 indicates a first control terminal to which the voltage Vc1 is applied, and reference numeral 5 indicates a second control terminal to which the voltage Vc2 is applied. , Reference numeral 6 indicates a transmission signal input terminal, reference numeral 7 indicates a reception system terminal, and reference numeral 8
Indicates an antenna terminal. Each of the above FETs 1a, 1b, 2
Both a and 2b are composed of GaAs FETs.
A branch line 21 that branches from the signal transmission line 20a of the transmission system switch circuit at the shunt junction A and is connected to the ground
a is provided, the through FET 2a that functions as a switching element is provided on the subsequent stage side of the shunt junction point A of the signal transmission line 20a, and the shunt FET 1a is provided on the branch line 21a. In addition, in the receiving system switch circuit, the signal transmission line 20b of the receiving system switch circuit
Is provided with a branch line 21b that is branched at the shunt junction point B to be connected to the ground, a through FET 2b is provided on the signal transmission line 20b on the upstream side of the shunt junction point B, and a shunt FET 1b is provided on the branch line 21b. It is set up. The output side of the signal transmission line 20a of the transmission system switch circuit and the input side of the signal transmission line 20b of the reception system switch circuit are
It is shared by the wiring 20c that connects the junction point C and the antenna terminal 8. The FETs 2a and 1b are connected to a common first control terminal 4 via resistors 3a2 and 3b1, respectively, and the FETs 1a and 2b are connected to a common second control terminal 5 via resistors 3a1 and 3b2, respectively.
It is connected to the. This structure is the same as the structure of the conventional transmission / reception switching GaAs FET switch shown in FIG.
【００３５】ここで、本実施例の特徴として、上記信号
伝達線２０ａの送信信号入力端子６−シャント接合点Ａ
間には、インピーダンス変換回路に代えて電力増幅用Ｇ
ａＡｓＦＥＴ１０が介設される一方、信号伝達線２０ｂ
の受信系端子７−ＦＥＴ２ｂ間、及び信号伝達線２０ｃ
のアンテナ端子８−接合点Ｃ間には、それぞれインダク
タンスとコンデンサよりなるＬ．Ｐ．Ｆ．型の第２，第
３インピーダンス変換回路９ｂ，９ｃが介設されてい
る。上記第２，第３インピーダンス変換回路９ｂ，９ｃ
の機能は上記第１実施例において説明した機能と同じで
ある。一方、電力増幅用ＧａＡｓＦＥＴ１０は、電力増
幅素子としての機能を発揮すべく大きなゲート幅を有す
るように構成されているので、そのインピーダンスは極
めて小さい。具体的には、本実施例では、１０Ω程度の
インピーダンスになる。言い換えると、電力増幅用Ｇａ
ＡｓＦＥＴ１０及び各インピーダンス変換回路９ｂ，９
ｃは当該送受信切換ＧａＡｓＦＥＴスイッチ内に入力さ
れる信号を低インピーダンスに変換し、当該送受信切換
ＧａＡｓＦＥＴスイッチ外に出力される信号を入力前の
インピーダンスと同じ高インピーダンスに変換するもの
である。Here, as a feature of this embodiment, the transmission signal input terminal 6 of the signal transmission line 20a and the shunt junction point A.
In between, a power amplification G is used instead of the impedance conversion circuit.
While the aAsFET 10 is provided, the signal transmission line 20b
Between the receiving system terminal 7-FET2b and the signal transmission line 20c
Between the antenna terminal 8 and the junction point C of L.L. P. F. Type second and third impedance conversion circuits 9b and 9c are interposed. The second and third impedance conversion circuits 9b and 9c
Is the same as the function described in the first embodiment. On the other hand, the power amplifying GaAsFET 10 is configured to have a large gate width so as to exhibit the function as a power amplifying element, and therefore its impedance is extremely small. Specifically, in this embodiment, the impedance is about 10Ω. In other words, Ga for power amplification
AsFET10 and each impedance conversion circuit 9b, 9
c is for converting a signal input into the transmission / reception switching GaAsFET switch into a low impedance, and converting a signal output outside the transmission / reception switching GaAsFET switch into a high impedance equal to the impedance before input.
【００３６】以上のように構成された本実施例の送受信
切換ＧａＡｓＦＥＴスイッチについて、以下その動作を
説明する。The operation of the transmission / reception switching GaAs FET switch of the present embodiment constructed as described above will be described below.
【００３７】携帯電話のシステムにおいては送受信切換
スイッチの送信信号の入力側には電力増幅素子が配置さ
れている。この電力増幅素子には通常、高効率、低歪が
要求されるためゲート幅の大きいＧａＡｓＦＥＴが用い
られている。このＧａＡｓＦＥＴは電力増幅用のためゲ
ート幅が大きいため１０Ω程度のインピーダンスにな
る。そこで、本実施例では、電力増幅用ＧａＡｓＦＥＴ
が送信系スイッチ回路の入力側に配置されている場合、
アンテナ端子８への出力信号を通常のシステムで用いら
れている５０Ω系に変換するための第３インピーダンス
変換回路９ｃを配置し、受信系スイッチ回路の出力側に
は、インピーダンスを１０Ωから５０Ωに変換する第２
インピーダンス変換回路９ｂを配置しているのである。
したがって、上記第１実施例と同じ効果により、歪を抑
制することができる。In the mobile phone system, a power amplification element is arranged on the input side of the transmission signal of the transmission / reception changeover switch. Since a high efficiency and a low distortion are usually required for this power amplification element, a GaAs FET having a large gate width is used. Since this GaAs FET is for power amplification and has a large gate width, it has an impedance of about 10Ω. Therefore, in the present embodiment, a GaAs FET for power amplification is used.
Is placed on the input side of the transmitting switch circuit,
The third impedance conversion circuit 9c for converting the output signal to the antenna terminal 8 into the 50Ω system used in the normal system is arranged, and the impedance is converted from 10Ω to 50Ω on the output side of the receiving system switch circuit. Second
The impedance conversion circuit 9b is arranged.
Therefore, the strain can be suppressed by the same effect as that of the first embodiment.
【００３８】さらに、本実施例では、上記第１実施例に
比べ、第１実施例では必要であった高インピーダンスを
低インピーダンスに変換する第１インピーダンス変換回
路９ａの代わりに、送受信切換ＧａＡｓＦＥＴスイッチ
の送信側に使われている電力増幅用ＧａＡｓＦＥＴ１０
を有効活用することにより、送信系に配置するインピー
ダンス変換回路を第３インピーダンス変換回路９ｃのみ
で済ませることができる。したがって、構成の簡素化と
インピーダンス変換回路による損失の低減とを図ること
ができる。Further, in this embodiment, as compared with the first embodiment, instead of the first impedance conversion circuit 9a for converting the high impedance required in the first embodiment into a low impedance, a transmission / reception switching GaAs FET switch is used. Power amplification GaAs FET 10 used on the transmission side
By making effective use of, the impedance conversion circuit arranged in the transmission system can be completed with only the third impedance conversion circuit 9c. Therefore, it is possible to simplify the configuration and reduce the loss due to the impedance conversion circuit.
【００３９】（第３実施例）次に、第３実施例について
説明する。(Third Embodiment) Next, a third embodiment will be described.
【００４０】図３は、第３実施例に係る送受信切換Ｇａ
ＡｓＦＥＴスイッチの構成を示す電気回路図であり、符
号１ａ，１ｂはそれぞれ送信側，受信側のシャントＦＥ
Ｔを示し、符号２ａ，２ｂはそれぞれ送信側，受信側の
スルーＦＥＴを示し、符号４は電圧Ｖｃ１が印加される
第１コントロール端子を示し、符号５は電圧Ｖｃ２が印
加される第２コントロール端子を示し、符号６は送信信
号入力端子を示し、符号７は受信系端子を示し、符号８
はアンテナ端子を示す。上記各ＦＥＴ１ａ，１ｂ，２
ａ，２ｂはいずれもＧａＡｓＦＥＴで構成されている。
そして、送信系スイッチ回路の信号伝達線２０ａからシ
ャント接合点Ａで分岐して接地に接続される分岐線２１
ａが設けられており、上記信号伝達線２０ａのシャント
接合点Ａよりも後段側にスイッチング素子として機能す
るスルーＦＥＴ２ａが介設され、分岐線２１ａにシャン
トＦＥＴ１ａが介設されている。また、受信系スイッチ
回路において、受信系スイッチ回路の信号伝達線２０ｂ
からシャント接合点Ｂで分岐して接地に接続される分岐
線２１ｂが設けられ、シャント接合点Ｂよりも前段側の
信号伝達線２０ｂにスルーＦＥＴ２ｂが介設され、分岐
線２１ｂにシャントＦＥＴ１ｂが介設されている。な
お、送信系スイッチ回路の信号伝達線２０ａの出力側と
受信系スイッチ回路の信号伝達線２０ｂの入力側とは、
接合点Ｃとアンテナ端子８とを接続する配線２０ｃで共
有されている。また、上記各ＦＥＴ２ａ，１ｂは、それ
ぞれ抵抗３ａ２，３ｂ１を介し共通の第１コントロール
端子４に接続され、各ＦＥＴ１ａ，２ｂは、それぞれ抵
抗３ａ１，３ｂ２を介し共通の第２コントロール端子５
に接続されている。この構成は、図４に示す従来の送受
信切換ＧａＡｓＦＥＴスイッチの構成と同じである。FIG. 3 shows transmission / reception switching Ga according to the third embodiment.
It is an electric circuit diagram showing a configuration of an AsFET switch, and reference numerals 1a and 1b are shunt FEs on the transmitting side and the receiving side, respectively.
Reference numeral 2a and 2b denote through FETs on the transmitting side and the receiving side, respectively, reference numeral 4 indicates a first control terminal to which the voltage Vc1 is applied, and reference numeral 5 indicates a second control terminal to which the voltage Vc2 is applied. , Reference numeral 6 indicates a transmission signal input terminal, reference numeral 7 indicates a reception system terminal, and reference numeral 8
Indicates an antenna terminal. Each of the above FETs 1a, 1b, 2
Both a and 2b are composed of GaAs FETs.
A branch line 21 that branches from the signal transmission line 20a of the transmission system switch circuit at the shunt junction A and is connected to the ground
a is provided, the through FET 2a that functions as a switching element is provided on the subsequent stage side of the shunt junction point A of the signal transmission line 20a, and the shunt FET 1a is provided on the branch line 21a. In addition, in the receiving system switch circuit, the signal transmission line 20b of the receiving system switch circuit
Is provided with a branch line 21b that is branched at the shunt junction point B and is connected to the ground. It is set up. The output side of the signal transmission line 20a of the transmission system switch circuit and the input side of the signal transmission line 20b of the reception system switch circuit are
It is shared by the wiring 20c that connects the junction point C and the antenna terminal 8. The FETs 2a and 1b are connected to a common first control terminal 4 via resistors 3a2 and 3b1, respectively, and the FETs 1a and 2b are connected to a common second control terminal 5 via resistors 3a1 and 3b2, respectively.
It is connected to the. This structure is the same as the structure of the conventional transmission / reception switching GaAs FET switch shown in FIG.
【００４１】ここで、本実施例の特徴として、上記送信
系スイッチ回路の信号伝達線２０ａの送信信号入力端子
６−シャント接合点Ａ間には電力増幅用ＧａＡｓＦＥＴ
１０が介設され、さらに、信号伝達線２０ａのシャント
接合点Ａ−スルーＦＥＴ２ａ間には、インダクタンスと
コンデンサよりなるＬ．Ｐ．Ｆ．型のインピーダンス変
換回路９ｄが介設されている。このインピーダンス変換
回路９ｄの機能は上記第１実施例において説明した機能
と同じである。一方、電力増幅用ＧａＡｓＦＥＴ１０
は、電力増幅素子としての機能を発揮すべく大きなゲー
ト幅を有するように構成されているので、そのインピー
ダンスは極めて小さい。具体的には、本実施例では、１
０Ω程度のインピーダンスになる。そして、インピーダ
ンス変換回路９ｄは電力増幅用ＧａＡｓＦＥＴ１０から
スルーＦＥＴ２ａに流通する信号のインピーダンスを１
０Ωから元の５０Ωに変換する。Here, as a feature of this embodiment, a power amplification GaAs FET is provided between the transmission signal input terminal 6 of the signal transmission line 20a of the transmission system switch circuit and the shunt junction A.
10 is interposed, and further, between the shunt junction point A of the signal transmission line 20a and the through FET 2a, an L.L. P. F. Type impedance conversion circuit 9d is interposed. The function of the impedance conversion circuit 9d is the same as the function described in the first embodiment. On the other hand, GaAsFET10 for power amplification
Is configured to have a large gate width so as to exert a function as a power amplification element, and therefore its impedance is extremely small. Specifically, in this embodiment, 1
The impedance is about 0Ω. The impedance conversion circuit 9d sets the impedance of the signal flowing from the power amplification GaAs FET 10 to the through FET 2a to 1
Convert from 0Ω to the original 50Ω.
【００４２】以上のように構成された送受信切換ＧａＡ
ｓＦＥＴスイッチについて、以下その動作を説明する。Transmission / reception switching GaA configured as described above
The operation of the sFET switch will be described below.
【００４３】本実施例では、この電力増幅用ＧａＡｓＦ
ＥＴ１０と出力インピーダンスマッチング回路であるイ
ンピーダンス変換回路９ｄの間に歪の原因となるシャン
トＦＥＴ１ａを配置することにより、電圧振幅が小さい
状態でシャントＦＥＴ１ａに信号が入力されるようにな
っている。In this embodiment, this power amplification GaAsF is used.
By disposing the shunt FET 1a that causes distortion between the ET 10 and the impedance conversion circuit 9d that is the output impedance matching circuit, a signal is input to the shunt FET 1a with a small voltage amplitude.
【００４４】本実施例では、上記第２実施例に比べ、第
２実施例で必要であった受信系スイッチ回路のインピー
ダンス変換回路９ｂも不要となるので、回路構成をさら
に簡素化することができ、かつ受信系スイッチ回路に追
加のインピーダンス変換回路が不要になるため受信系ス
イッチ回路における損失の増大を防止することができ
る。In this embodiment, the impedance conversion circuit 9b of the receiving system switch circuit, which is necessary in the second embodiment, is not required in the second embodiment, so that the circuit structure can be further simplified. Moreover, since an additional impedance conversion circuit is not required in the receiving system switch circuit, it is possible to prevent an increase in loss in the receiving system switch circuit.
【００４５】なお、上記各実施例においては、送信系と
受信系がそれぞれ１系統である例を示したが、本発明は
かかる各実施例に限定されるものではなく、送信系、受
信系ともに複数である場合においても適用し得ることは
いうまでもない。In each of the above embodiments, an example in which the transmission system and the reception system are each one system has been shown, but the present invention is not limited to such embodiments, and both the transmission system and the reception system are provided. It goes without saying that the present invention can be applied even in the case of a plurality.
【００４６】また、上記各実施例においては、電力増幅
素子がＧａＡｓＦＥＴで構成されている例について説明
したが、本発明はかかる実施例に限定されるものではな
く、ＭＯＳＦＥＴ等の電圧制御型素子であれば同様に適
用できることは言うまでもない。Further, in each of the above-mentioned embodiments, an example in which the power amplification element is composed of a GaAsFET has been described, but the present invention is not limited to such an embodiment, and a voltage control type element such as MOSFET may be used. It goes without saying that the same can be applied if any.
【００４７】[0047]
【発明の効果】以上説明したように、請求項１の発明に
よれば、信号伝達線上にスイッチング素子を介設し、信
号伝達線の分岐線にシャントＦＥＴを配置してなるスイ
ッチ回路を備えた半導体装置において、シャント接合点
の前段側にはインピーダンス低減手段を設ける一方、シ
ャント接合点の後段側にはインピーダンス増大手段を設
けるようにしたもので、シャントＦＥＴへの入力信号の
電圧振幅の低減により信号歪みの発生の防止を図り、か
つ歪みなく伝送できる電力の増大を図ることができる。As described above, according to the invention of claim 1, the switching circuit is provided on the signal transmission line and the shunt FET is arranged on the branch line of the signal transmission line. In the semiconductor device, impedance reducing means is provided on the front side of the shunt junction, while impedance increasing means is provided on the rear side of the shunt junction. By reducing the voltage amplitude of the input signal to the shunt FET, It is possible to prevent generation of signal distortion and increase power that can be transmitted without distortion.
【００４８】請求項２の発明によれば、請求項１におけ
るインピーダンス増大手段として電力増幅素子を利用し
たので、電力増幅素子のインピーダンスが低減機能を防
止しながら、大信号の処理時における信号の歪みの発生
を抑制することができる。According to the invention of claim 2, since the power amplification element is used as the impedance increasing means in claim 1, the distortion of the signal at the time of processing a large signal is prevented while the impedance reduction function of the power amplification element is prevented. Can be suppressed.
【００４９】請求項３の発明によれば、請求項１のイン
ピーダンス低減手段として電力増幅素子を利用しなが
ら、シャント接合点とスイッチング素子との間にインピ
ーダンス変換回路を設ける構成としたので、シャントＦ
ＥＴよりも後段側のスイッチング素子を含む信号伝達線
に接続される他の回路部分でインピーダンス変換回路を
不要とすることができ、よって、損失の増大を防止する
ことができる。According to the third aspect of the invention, since the impedance converting circuit is provided between the shunt junction and the switching element while using the power amplifying element as the impedance reducing means of the first aspect, the shunt F is used.
It is possible to eliminate the need for the impedance conversion circuit in the other circuit portion connected to the signal transmission line including the switching element on the latter side of ET, and thus it is possible to prevent an increase in loss.
【００５０】請求項４の発明によれば、複数のスイッチ
回路を組合せた回路において、各スイッチ回路の入力側
にインピーダンス低減手段を設ける一方、各スイッチ回
路の出力側にインピーダンス増大手段と設けたので、各
スイッチ回路内における信号の信号歪みの発生を有効に
抑制することができる。According to the fourth aspect of the invention, in the circuit in which a plurality of switch circuits are combined, the impedance reducing means is provided on the input side of each switch circuit, while the impedance increasing means is provided on the output side of each switch circuit. It is possible to effectively suppress the occurrence of signal distortion of the signal in each switch circuit.
【００５１】請求項５の発明によれば、複数のスイッチ
回路を組合せた回路において、各信号伝達線同士が一部
重複するものでは、１つのインピーダンス変換回路によ
ってインピーダンス低減手段及びインピーダンス増大手
段を兼用するようにしたので、構成の簡素化を図ること
ができる。According to the fifth aspect of the present invention, in a circuit in which a plurality of switch circuits are combined, if the signal transmission lines partially overlap each other, one impedance conversion circuit also serves as the impedance reducing means and the impedance increasing means. Since this is done, the configuration can be simplified.
【００５２】請求項６の発明によれば、複数のスイッチ
回路を組合せた回路において、１つのスイッチ回路のシ
ャント接合点の前段側に電力増幅素子を設け、他のスイ
ッチ回路のシャント接合点−スイッチング素子間にイン
ピーダンスを低減するインピーダンス変換回路を設けた
ので、大信号の歪みの発生を抑制しながら、損失の増大
の防止を図ることができる。According to the sixth aspect of the invention, in a circuit in which a plurality of switch circuits are combined, a power amplifying element is provided in front of the shunt junction of one switch circuit, and the shunt junction of another switch circuit is switched. Since the impedance conversion circuit that reduces the impedance is provided between the elements, it is possible to prevent the increase of loss while suppressing the generation of large signal distortion.
【００５３】請求項７の発明によれば、電力素子をＧａ
ＡｓＦＥＴで構成するようにしたので、ゲート幅が大き
くインピーダンス低減作用が大きいＧａＡｓＦＥＴの特
性を利用して、スイッチ回路における大信号の歪みの発
生を有効に防止することができる。According to the invention of claim 7, the power element is Ga
Since it is configured by AsFET, it is possible to effectively prevent the generation of large signal distortion in the switch circuit by utilizing the characteristics of GaAsFET having a large gate width and a large impedance reducing effect.
【図１】第１実施例に係る送受信切換ＧａＡｓＦＥＴス
イッチの電気回路図である。FIG. 1 is an electric circuit diagram of a transmission / reception switching GaAs FET switch according to a first embodiment.
【図２】第２実施例に係る送受信切換ＧａＡｓＦＥＴス
イッチの電気回路図である。FIG. 2 is an electric circuit diagram of a transmission / reception switching GaAs FET switch according to a second embodiment.
【図３】第３実施例に係る送受信切換ＧａＡｓＦＥＴス
イッチの電気回路図である。FIG. 3 is an electric circuit diagram of a transmission / reception switching GaAs FET switch according to a third embodiment.
【図４】従来の送受信切換ＧａＡｓＦＥＴスイッチの電
気回路図である。FIG. 4 is an electric circuit diagram of a conventional transmission / reception switching GaAs FET switch.
１ シャントＦＥＴ ２ スルーＦＥＴ ３ 抵抗 ４ 第１コントロール端子 ５ 第２コントロール端子２ ６ 送信信号入力端子 ７ 受信系端子 ８ アンテナ端子 ９ インピーダンス変換回路（インピーダンス低減手
段，インピーダンス増大手段） １０ 電力増幅用ＧａＡｓＦＥＴ（インピーダンス低減
手段）1 shunt FET 2 through FET 3 resistance 4 first control terminal 5 second control terminal 2 6 transmission signal input terminal 7 reception system terminal 8 antenna terminal 9 impedance conversion circuit (impedance reducing means, impedance increasing means) 10 GaAs FET for power amplification ( Impedance reduction means)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮辻 和郎 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kazuro Miyatsuji 1-1, Saiwaicho, Takatsuki-shi, Osaka Matsushita Electronics Industrial Co., Ltd.
Claims (7)
オフ切換えるためのスイッチング素子と、上記信号伝達
線のシャント接合点から分岐する分岐線に介設されＧａ
ＡｓＦＥＴからなるシャントＦＥＴとを有するスイッチ
回路を備えた半導体装置において、 上記信号伝達線の上記シャント接合点よりも前段側に介
設され、上記シャント接合点への入力信号のインピーダ
ンスを低減するインピーダンス低減手段と、 上記信号伝達線の上記シャント接合点よりも後段側に介
設され、信号伝達線を流れる信号のインピーダンスを増
大させるインピーダンス増大手段とを備えたことを特徴
とする半導体装置。1. A signal flow in a signal transmission line is turned on.
A switching element for switching off and a branch line branched from the shunt junction point of the signal transmission line are interposed between Ga and Ga.
In a semiconductor device provided with a switch circuit having a shunt FET composed of AsFET, impedance reduction is provided on a side preceding the shunt junction of the signal transmission line to reduce impedance of an input signal to the shunt junction. A semiconductor device comprising: means for increasing the impedance of a signal flowing through the signal transmission line, the impedance increasing means being provided on a rear side of the shunt junction point of the signal transmission line.
ルーＦＥＴよりも前段側に設けられていて、 上記インピーダンス低減手段は、上記シャント接合点よ
りも前段側に設けられた電力増幅素子であり、 上記インピーダンス増大手段は、上記信号伝達線の上記
スルーＦＥＴよりも後段側に設けられたインピーダンス
変換回路であることを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein the shunt junction point is provided on the signal transmission line in front of the through FET, and the impedance reducing means is disposed more than the shunt junction point. A semiconductor device, which is a power amplification element provided on a front stage side, wherein the impedance increasing means is an impedance conversion circuit provided on a rear stage side of the through FET of the signal transmission line.
ルーＦＥＴよりも前段側に設けられていて、 上記インピーダンス低減手段は、上記シャント接合点よ
りも後段側に設けられた電力増幅素子であり、 上記インピーダンス増大手段は、上記信号伝達線の上記
シャント接合点−スルーＦＥＴ間に介設されたインピー
ダンス変換回路であることを特徴とする半導体装置。3. The semiconductor device according to claim 1, wherein the shunt junction point is provided on the signal transmission line in front of the through FET, and the impedance reducing means is disposed more than the shunt junction point. A semiconductor device, which is a power amplification element provided on a rear stage side, wherein the impedance increasing means is an impedance conversion circuit provided between the shunt junction point of the signal transmission line and a through FET.
オフ切換えるためのスイッチング素子と、上記信号伝達
線のシャント接合点から分岐して接地に接続される分岐
線に介設されＧａＡｓＦＥＴからなるシャントＦＥＴと
を有する複数のスイッチ回路を備え、上記各スイッチ回
路のうちの１つにおける信号を各シャントＦＥＴ及びス
イッチング素子のオン・オフによって交替的に流通させ
るように構成された半導体装置において、 上記各スイッチ回路の信号伝達線には、当該スイッチ回
路への入力信号のインピーダンスを低減するインピーダ
ンス低減手段と、当該スイッチ回路からの出力信号を増
大するインピーダンス増大手段とが設けられていること
を特徴とする半導体装置。4. A signal distribution line is turned on / off.
Each of the switch circuits includes a plurality of switch circuits having a switching element for switching off and a shunt FET made of a GaAs FET provided on a branch line branched from the shunt junction point of the signal transmission line and connected to the ground. In a semiconductor device configured to alternately circulate a signal in one of the switch circuits by turning on / off each shunt FET and a switching element, the signal transmission line of each switch circuit has an input to the switch circuit. A semiconductor device comprising: an impedance reducing means for reducing a signal impedance; and an impedance increasing means for increasing an output signal from the switch circuit.
のうちの一方のスイッチ回路における信号伝達線の出力
側と上記２つのスイッチ回路のうちの他方の出力回路に
おける信号伝達線の入力側とが共通の配線で構成されて
いて、 上記共通の配線には、上記一方のスイッチ回路における
上記インピーダンス増大手段及び上記他方のスイッチ回
路における上記インピーダンス低減手段として機能する
インピーダンス変換回路が設けられていることを特徴と
する半導体装置。5. The semiconductor device according to claim 4, wherein the output side of the signal transmission line in one of the two switch circuits of the switch circuits and the other of the two switch circuits. And the input side of the signal transmission line in the output circuit is configured by a common wiring, and the common wiring serves as the impedance increasing means in the one switch circuit and the impedance reducing means in the other switch circuit. A semiconductor device, which is provided with a functioning impedance conversion circuit.
オフ切換えるためのスイッチング素子と、上記信号伝達
線のシャント接合点から分岐して接地に接続される分岐
線に介設されＧａＡｓＦＥＴからなるシャントＦＥＴと
を有する複数のスイッチ回路を備え、上記各スイッチ回
路の各スイッチ回路のうちの１つにおける信号を各シャ
ントＦＥＴ及びスイッチング素子のオン・オフによって
交替的に流通させるように構成された半導体装置におい
て、 上記各スイッチ回路のうち第１のスイッチ回路では、第
１の信号伝達線において、上記スルーＦＥＴが上記シャ
ント接合点よりも後段側に設けられており、 上記第１の信号伝達線の上記シャント接合点よりも前段
側に介設される電力増幅素子と、 上記第１の信号伝達線の上記シャント接合点−スルーＦ
ＥＴ間に介設され上記シャント接合点からの出力信号の
インピーダンスを増大するインピーダンス変換回路とを
備えたことを特徴とする半導体装置。6. A signal distribution line is turned on.
Each of the switch circuits includes a plurality of switch circuits having a switching element for switching off and a shunt FET made of a GaAs FET provided on a branch line branched from the shunt junction point of the signal transmission line and connected to the ground. In a semiconductor device configured to alternately circulate a signal in one of the switch circuits by turning on / off each shunt FET and a switching element, in the first switch circuit among the switch circuits, In the first signal transmission line, the through FET is provided on the rear side of the shunt junction, and the power amplifier element is provided on the front side of the shunt junction on the first signal transmission line. And the shunt junction of the first signal transmission line-through F
A semiconductor device comprising: an impedance conversion circuit interposed between ETs to increase the impedance of an output signal from the shunt junction.
おいて、 上記電力増幅素子は、ＧａＡｓＦＥＴであることを特徴
とする半導体装置。7. The semiconductor device according to claim 2, 3 or 6, wherein the power amplification element is a GaAs FET.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13797595A JP3215292B2 (en) | 1995-06-05 | 1995-06-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13797595A JP3215292B2 (en) | 1995-06-05 | 1995-06-05 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330930A true JPH08330930A (en) | 1996-12-13 |
| JP3215292B2 JP3215292B2 (en) | 2001-10-02 |
Family
ID=15211124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13797595A Expired - Fee Related JP3215292B2 (en) | 1995-06-05 | 1995-06-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215292B2 (en) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185902A (en) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | Composite high-frequency component and communication device using same |
| JP2002319848A (en) * | 2001-04-19 | 2002-10-31 | Murata Mfg Co Ltd | Semiconductor switch circuit and semiconductor device |
| WO2008075551A1 (en) | 2006-12-21 | 2008-06-26 | Murata Manufacturing Co., Ltd. | High-frequency switch circuit |
| JP2010219955A (en) * | 2009-03-17 | 2010-09-30 | Nec Corp | Antenna switch circuit and communication terminal |
| JP2013527718A (en) * | 2010-05-20 | 2013-06-27 | クリー インコーポレイテッド | High power gallium nitride field effect transistor switch |
| JP2014112907A (en) * | 2014-01-22 | 2014-06-19 | Nec Corp | Antenna switch circuit and communication terminal |
| JP2014517597A (en) * | 2011-05-09 | 2014-07-17 | クゥアルコム・インコーポレイテッド | System providing switchable impedance transformer matching for power amplifiers |
| US9031518B2 (en) | 2012-12-17 | 2015-05-12 | Qualcomm Incorporated | Concurrent hybrid matching network |
| JP2016042669A (en) * | 2014-08-18 | 2016-03-31 | パナソニックＩｐマネジメント株式会社 | Signal input/output device and display apparatus |
| US9608619B2 (en) | 2005-07-11 | 2017-03-28 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9680416B2 (en) | 2004-06-23 | 2017-06-13 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10622990B2 (en) | 2005-07-11 | 2020-04-14 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10622993B2 (en) | 2001-10-10 | 2020-04-14 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10951210B2 (en) | 2007-04-26 | 2021-03-16 | Psemi Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
-
1995
- 1995-06-05 JP JP13797595A patent/JP3215292B2/en not_active Expired - Fee Related
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185902A (en) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | Composite high-frequency component and communication device using same |
| JP2002319848A (en) * | 2001-04-19 | 2002-10-31 | Murata Mfg Co Ltd | Semiconductor switch circuit and semiconductor device |
| US10790820B2 (en) | 2001-10-10 | 2020-09-29 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10622993B2 (en) | 2001-10-10 | 2020-04-14 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10797694B2 (en) | 2001-10-10 | 2020-10-06 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10812068B2 (en) | 2001-10-10 | 2020-10-20 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US9680416B2 (en) | 2004-06-23 | 2017-06-13 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US10797172B2 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| USRE48944E1 (en) | 2005-07-11 | 2022-02-22 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink |
| US10680600B2 (en) | 2005-07-11 | 2020-06-09 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10818796B2 (en) | 2005-07-11 | 2020-10-27 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9608619B2 (en) | 2005-07-11 | 2017-03-28 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10622990B2 (en) | 2005-07-11 | 2020-04-14 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10797691B1 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| JPWO2008075551A1 (en) * | 2006-12-21 | 2010-04-08 | 株式会社村田製作所 | High frequency switch circuit |
| US7812687B2 (en) | 2006-12-21 | 2010-10-12 | Murata Manufacturing Co., Ltd. | High-frequency switching circuit module |
| JP4433087B2 (en) * | 2006-12-21 | 2010-03-17 | 株式会社村田製作所 | High frequency switch circuit |
| WO2008075551A1 (en) | 2006-12-21 | 2008-06-26 | Murata Manufacturing Co., Ltd. | High-frequency switch circuit |
| US10951210B2 (en) | 2007-04-26 | 2021-03-16 | Psemi Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| JP2010219955A (en) * | 2009-03-17 | 2010-09-30 | Nec Corp | Antenna switch circuit and communication terminal |
| JP2013527718A (en) * | 2010-05-20 | 2013-06-27 | クリー インコーポレイテッド | High power gallium nitride field effect transistor switch |
| JP2014517597A (en) * | 2011-05-09 | 2014-07-17 | クゥアルコム・インコーポレイテッド | System providing switchable impedance transformer matching for power amplifiers |
| US9306502B2 (en) | 2011-05-09 | 2016-04-05 | Qualcomm Incorporated | System providing switchable impedance transformer matching for power amplifiers |
| US9031518B2 (en) | 2012-12-17 | 2015-05-12 | Qualcomm Incorporated | Concurrent hybrid matching network |
| JP2014112907A (en) * | 2014-01-22 | 2014-06-19 | Nec Corp | Antenna switch circuit and communication terminal |
| JP2016042669A (en) * | 2014-08-18 | 2016-03-31 | パナソニックＩｐマネジメント株式会社 | Signal input/output device and display apparatus |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10862473B2 (en) | 2018-03-28 | 2020-12-08 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US11018662B2 (en) | 2018-03-28 | 2021-05-25 | Psemi Corporation | AC coupling modules for bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US11418183B2 (en) | 2018-03-28 | 2022-08-16 | Psemi Corporation | AC coupling modules for bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3215292B2 (en) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3215292B2 (en) | Semiconductor device | |
| US6341216B1 (en) | Transmitter-receiver circuit for radio communication and semiconductor integrated circuit device | |
| US8359067B2 (en) | Radio frequency device and mobile communication terminal using the same | |
| US5541554A (en) | Multi-mode power amplifier | |
| US6603359B2 (en) | High-frequency power amplifying apparatus | |
| US8190099B2 (en) | Switch-less bidirectional amplifier | |
| US9118282B2 (en) | Power amplifier and amplification method thereof | |
| US6812794B1 (en) | Multistage amplifier | |
| US4973918A (en) | Distributed amplifying switch/r.f. signal splitter | |
| US20090015323A1 (en) | Balanced amplifier with protection circuit | |
| JP2010041634A (en) | High frequency power amplifier, and high frequency transmission module and transceiving module using it | |
| JP3263798B2 (en) | Semiconductor switch | |
| US10320335B1 (en) | Compact doherty power amplifier using non-uniform phase match devices | |
| US7079815B2 (en) | Monolithic microwave integrated circuit transceiver | |
| US20230283240A1 (en) | Rf amplifier and electronic device comprising the same | |
| JPH09232887A (en) | High frequency power amplifier | |
| US20210203283A1 (en) | High-frequency circuit | |
| JP3283968B2 (en) | Transmission line switch | |
| JP2000349574A (en) | High output power amplifier | |
| JP3790086B2 (en) | High frequency power amplifier | |
| Yoshimasu et al. | High-efficiency HBT MMIC linear power amplifier for L-band personal communications systems | |
| US5646582A (en) | Transmission line switch | |
| JP2881043B2 (en) | High frequency linear amplifier | |
| JP3852499B2 (en) | Solid-state amplifier | |
| JPH03277001A (en) | High frequency amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010710 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |