JP2016042669A - Signal input/output device and display apparatus - Google Patents

Signal input/output device and display apparatus Download PDF

Info

Publication number
JP2016042669A
JP2016042669A JP2014166221A JP2014166221A JP2016042669A JP 2016042669 A JP2016042669 A JP 2016042669A JP 2014166221 A JP2014166221 A JP 2014166221A JP 2014166221 A JP2014166221 A JP 2014166221A JP 2016042669 A JP2016042669 A JP 2016042669A
Authority
JP
Japan
Prior art keywords
signal
terminal
output
impedance
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014166221A
Other languages
Japanese (ja)
Other versions
JP6534111B2 (en
Inventor
貴文 廣部
Takafumi Hirobe
貴文 廣部
正比呂 馬渕
Masahiro Mabuchi
正比呂 馬渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014166221A priority Critical patent/JP6534111B2/en
Publication of JP2016042669A publication Critical patent/JP2016042669A/en
Application granted granted Critical
Publication of JP6534111B2 publication Critical patent/JP6534111B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a signal input/output device that can suppress occurrence of waveform distortion and reduction of amplitude in signals input to video equipment, etc. (video processor, etc.) through an input/output common terminal, and a display apparatus having the same.SOLUTION: A signal input/output device 1 has a first terminal 11 for inputting signals, a second terminal 21 for inputting/outputting signals, a first signal processor 10 for processing signals input through the first terminal 11, a second signal processor 20 for processing signals input through the second terminal 21, a signal output unit 30 for receiving and processing the signals processed by the first signal processor 10 and outputting the processed signals to the second terminal 21, and an impedance adjuster 24 which is provided on a signal transmission path between the second terminal 21 and the second signal processor 20 and adjusts an impedance viewed from the second terminal 21 to a predetermined impedance.SELECTED DRAWING: Figure 1

Description

本開示は、信号を入出力する信号入出力装置、及びそれを備えた表示装置に関する。   The present disclosure relates to a signal input / output device that inputs and outputs signals, and a display device including the same.

特許文献1は、映像機器における信号の入出力回路を開示している。この信号入出力回路は、信号を入出力可能な入出力共用端子を備えている。また、信号入出力回路は、入力バッファ、出力バッファ、抵抗等を備えている(信号処理部)。信号入出力回路は、外部機器等から入出力共用端子を介して入力した信号を信号処理部を介して映像機器の入力系信号処理回路に出力する。また、信号入出力回路は、映像機器の出力系信号処理回路から出力される信号を信号処理部及び入出力共用端子を介して外部機器に出力する。さらに、特許文献1は、入出力共用端子を入力端子として用いる際、信号処理部が有する抵抗を終端抵抗とすることで、インピーダンスのマッチングを行う構成を開示している。   Patent Document 1 discloses a signal input / output circuit in a video apparatus. This signal input / output circuit includes an input / output shared terminal capable of inputting / outputting a signal. The signal input / output circuit includes an input buffer, an output buffer, a resistor, and the like (signal processing unit). The signal input / output circuit outputs a signal input from an external device or the like via the input / output shared terminal to the input system signal processing circuit of the video device via the signal processing unit. The signal input / output circuit outputs a signal output from the output system signal processing circuit of the video equipment to an external device via the signal processing unit and the input / output common terminal. Furthermore, Patent Document 1 discloses a configuration in which impedance matching is performed by using a resistor included in a signal processing unit as a termination resistor when an input / output shared terminal is used as an input terminal.

特開平7−38817号公報JP-A-7-38817

特許文献1に記載の映像機器の入出力回路では、抵抗を終端抵抗とした場合でも、インピーダンスのマッチングを適切に行えない場合がある。その場合、入出力共用端子を介して入力系信号処理回路(映像処理部)に入力される信号に波形歪みや振幅低下が生じる場合がある。   In the input / output circuit of the video equipment described in Patent Document 1, impedance matching may not be performed properly even when the resistor is a termination resistor. In this case, waveform distortion or amplitude reduction may occur in a signal input to the input system signal processing circuit (video processing unit) via the input / output shared terminal.

本開示は、入出力共用端子を介して映像機器等(映像処理部等)に入力される信号に波形歪みや振幅低下が発生するのを抑制可能な信号入出力装置、及びそれを備えた表示装置を提供する。   The present disclosure relates to a signal input / output device capable of suppressing the occurrence of waveform distortion and amplitude reduction in a signal input to a video device or the like (video processing unit or the like) via an input / output shared terminal, and a display including the same Providing equipment.

本開示の第1の態様に係る信号入出力装置は、信号を入力する第1端子と、信号を入出力する第2端子と、第1端子を介して入力した信号を処理する第1信号処理部と、第2端子を介して入力した信号を処理する第2信号処理部と、第1信号処理部で処理された信号を入力して処理し、第2端子に出力する信号出力部と、第2端子と第2信号処理部との間の信号伝送路上に設けられ、第2端子から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部と、を備える。   A signal input / output device according to a first aspect of the present disclosure includes a first terminal for inputting a signal, a second terminal for inputting / outputting a signal, and a first signal processing for processing a signal input via the first terminal. A second signal processing unit that processes a signal input via the second terminal, a signal output unit that inputs and processes the signal processed by the first signal processing unit, and outputs the processed signal to the second terminal; An impedance adjusting unit that is provided on the signal transmission path between the second terminal and the second signal processing unit and adjusts the impedance viewed from the second terminal to a predetermined impedance.

本開示の第2の態様に係る信号入出力装置は、信号を入力する第1端子と、信号を入出力する第2端子と、第1端子を介して入力した信号を処理する第1信号処理部と、第2端子を介して入力した信号を処理する第2信号処理部と、第1信号処理部で処理された信号を入力して処理し、第2端子と第2信号処理部との間の信号伝送路に出力する信号出力部と、信号伝送路における、信号出力部の出力の信号伝送路への出力位置の上流側と下流側にまたがって設けられ、第2端子から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部と、を備える。   A signal input / output device according to a second aspect of the present disclosure includes a first terminal for inputting a signal, a second terminal for inputting / outputting a signal, and a first signal processing for processing a signal input via the first terminal. A second signal processing unit that processes a signal input via the second terminal, a signal processed by the first signal processing unit, and a second signal processing unit. Between the signal output section for outputting to the signal transmission path between them and the upstream and downstream sides of the output position of the output of the signal output section to the signal transmission path in the signal transmission path, as viewed from the second terminal An impedance adjusting unit that adjusts to a predetermined impedance.

本開示の第3の態様に係る信号入出力装置は、信号を入出力する端子と、端子を介して入力した信号を処理する信号処理部と、端子に所定信号を出力する信号出力部と、端子と信号処理部との間に設けられ、端子から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部と、を備える。   A signal input / output device according to a third aspect of the present disclosure includes a terminal for inputting / outputting a signal, a signal processing unit for processing a signal input via the terminal, a signal output unit for outputting a predetermined signal to the terminal, An impedance adjusting unit that is provided between the terminal and the signal processing unit and adjusts the impedance viewed from the terminal to a predetermined impedance.

本開示の第4の態様に係る信号入出力装置は、信号を入出力する端子と、端子を介して入力した信号を処理する信号処理部と、端子と信号処理部との間の信号伝送路に所定信号を出力する信号出力部と、信号伝送路における、信号出力部の出力の信号伝送路への出力位置の上流側と下流側にまたがって設けられ、端子から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部と、を備える。   A signal input / output device according to a fourth aspect of the present disclosure includes a terminal that inputs and outputs a signal, a signal processing unit that processes a signal input through the terminal, and a signal transmission path between the terminal and the signal processing unit A signal output unit that outputs a predetermined signal to the signal transmission line, and a signal transmission line that is provided across the upstream side and the downstream side of the output position of the output of the signal output unit to the signal transmission line. An impedance adjustment unit for adjustment.

本開示の第5の態様に係る表示装置は、本開示の各態様に係る信号入出力装置と、信号入出力装置から出力される信号が示す映像を表示する表示部と、を備える。   A display device according to a fifth aspect of the present disclosure includes the signal input / output device according to each aspect of the present disclosure, and a display unit that displays an image indicated by a signal output from the signal input / output device.

本開示の信号入出力装置によれば、入出力で共用の端子を介して映像機器等(映像処理部等)に入力される信号に波形歪みや振幅低下が発生するのをインピーダンス調整部により抑制することができる。また、本開示の表示装置によれば、信号入出力装置から表示装置の表示部に入力される信号の波形歪みや振幅低下が抑制されるので、表示装置の表示部に映像のゴーストが表示されるのが抑制される。   According to the signal input / output device of the present disclosure, the impedance adjustment unit suppresses the occurrence of waveform distortion and amplitude reduction in a signal input to video equipment (video processing unit, etc.) via a common terminal for input and output. can do. Further, according to the display device of the present disclosure, since the waveform distortion and the amplitude reduction of the signal input from the signal input / output device to the display unit are suppressed, a video ghost is displayed on the display unit of the display device. Is suppressed.

実施形態1に係る信号入出力装置の電気的構成を示すブロック図である。1 is a block diagram illustrating an electrical configuration of a signal input / output device according to Embodiment 1. FIG. 実施形態1に係る信号入出力装置の第3フィルタ回路の具体例を示す図である。5 is a diagram illustrating a specific example of a third filter circuit of the signal input / output device according to Embodiment 1. FIG. 実施形態1に係る信号入出力装置のインピーダンス調整部の具体例を示す図である。6 is a diagram illustrating a specific example of an impedance adjustment unit of the signal input / output device according to Embodiment 1. FIG. 実施形態1に係る信号入出力装置の第1端子から見たインピーダンス等の特性を示す図である。FIG. 3 is a diagram illustrating characteristics such as impedance viewed from a first terminal of the signal input / output device according to the first embodiment. 実施形態1に係る信号入出力装置のインピーダンス調整部が存在しない場合における、第2端子から見たインピーダンス等の特性、および第2バッファ回路での出力波形を示す図である。It is a figure which shows the characteristics, such as an impedance seen from the 2nd terminal, and the output waveform in a 2nd buffer circuit when the impedance adjustment part of the signal input / output device which concerns on Embodiment 1 does not exist. 実施形態1に係る信号入出力装置の第2端子から見たインピーダンス等の特性、および第2バッファ回路での出力波形を示す図である。It is a figure which shows the characteristics, such as an impedance seen from the 2nd terminal of the signal input / output device which concerns on Embodiment 1, and the output waveform in a 2nd buffer circuit. 実施形態2に係る信号入出力装置の電気的構成を示すブロック図である。6 is a block diagram illustrating an electrical configuration of a signal input / output device according to Embodiment 2. FIG. 実施形態2に係る信号入出力装置のインピーダンス調整部のうち接続点の上流側の部分の具体例を示す図である。It is a figure which shows the specific example of the part of the upstream of a connection point among the impedance adjustment parts of the signal input / output device which concerns on Embodiment 2. FIG. 実施形態3に係る表示装置の電気的構成を示すブロック図である。10 is a block diagram illustrating an electrical configuration of a display device according to Embodiment 3. FIG. 実施形態3に係る表示装置における効果を説明する図である。It is a figure explaining the effect in the display apparatus which concerns on Embodiment 3. FIG. 実施形態4に係る信号入出力装置の電気的構成を示すブロック図である。FIG. 6 is a block diagram illustrating an electrical configuration of a signal input / output device according to a fourth embodiment. 実施形態5に係る信号入出力装置の電気的構成を示すブロック図である。FIG. 9 is a block diagram illustrating an electrical configuration of a signal input / output device according to a fifth embodiment. 実施形態6に係る表示装置の電気的構成を示すブロック図である。FIG. 10 is a block diagram illustrating an electrical configuration of a display device according to a sixth embodiment. 実施形態7に係る信号入出力装置の信号出力部の電気的構成を示すブロック図である。FIG. 10 is a block diagram illustrating an electrical configuration of a signal output unit of a signal input / output device according to a seventh embodiment. 実施形態8に係る信号入出力装置の電気的構成を示すブロック図である。ある。FIG. 10 is a block diagram illustrating an electrical configuration of a signal input / output device according to an eighth embodiment. is there.

以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、発明者(ら)は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。   Hereinafter, embodiments will be described in detail with reference to the drawings as appropriate. However, more detailed description than necessary may be omitted. For example, detailed descriptions of already well-known matters and repeated descriptions for substantially the same configuration may be omitted. This is to avoid the following description from becoming unnecessarily redundant and to facilitate understanding by those skilled in the art. The inventor (s) provides the accompanying drawings and the following description in order for those skilled in the art to fully understand the present disclosure, and is intended to limit the subject matter described in the claims. Not what you want.

(本発明の背景)
表示装置(映像機器)は、RGB映像信号等のアナログ映像信号の入力端子を備える場合がある。また、表示装置は、アナログ映像信号の入力と出力とで共用の入出力端子を備える場合がある。
(Background of the present invention)
A display device (video equipment) may include an input terminal for analog video signals such as RGB video signals. In addition, the display device may include an input / output terminal shared by analog video signal input and output.

さらに、表示装置は、入力端子と、入出力端子の両方を備える場合がある。入力端子に入力されたアナログ映像信号は、例えば、フィルタ回路やバッファ回路を有する第1信号処理部を介して、表示部(映像処理部)に入力される。また、入出力端子に入力された映像信号は、例えば、フィルタ回路やバッファ回路を有する第2信号処理部を介して、表示部に入力される。この場合において、入力端子に入力された映像信号を、入出力端子から出力することが考えられる。これを実現するためには、第1信号処理部から出力される映像信号を入出力端子に出力する信号出力部が必要となる。   Further, the display device may include both an input terminal and an input / output terminal. The analog video signal input to the input terminal is input to the display unit (video processing unit) via a first signal processing unit having a filter circuit and a buffer circuit, for example. The video signal input to the input / output terminal is input to the display unit via a second signal processing unit having a filter circuit and a buffer circuit, for example. In this case, the video signal input to the input terminal may be output from the input / output terminal. In order to realize this, a signal output unit that outputs the video signal output from the first signal processing unit to the input / output terminal is required.

しかし、信号出力部を設けると、入出力端子から見たインピーダンスに影響を与え、入出力端子に接続される外部機器及びその接続ケーブルのインピーダンスと、入出力端子から見たインピーダンスとの間に不整合が起こり、その結果、映像信号において波形歪みや振幅低下が生じて、映像にゴーストが現れるという問題が生じる場合がある。   However, the provision of the signal output section affects the impedance viewed from the input / output terminal, and there is no difference between the impedance of the external device connected to the input / output terminal and its connection cable and the impedance viewed from the input / output terminal. Matching may occur, and as a result, waveform distortion and amplitude reduction may occur in the video signal, resulting in a problem that a ghost appears in the video.

本開示は、上記問題を解決することを目的として、以下の構成を採用する。   The present disclosure adopts the following configuration for the purpose of solving the above problem.

(実施形態1)
1.構成
図1は、実施形態1に係る信号入出力装置の電気的構成を示すブロック図である。
(Embodiment 1)
1. Configuration FIG. 1 is a block diagram illustrating an electrical configuration of the signal input / output device according to the first embodiment.

本実施形態の信号入出力装置1は、第1信号入力系S1と第2信号入力系S2の2つの信号入力系を有する。第1信号入力系S1の出力側は、第2信号入力系S2の入力側に、信号出力部30を介して、接続されている。信号入出力装置1は、RGB映像信号を入力する。図1は、RGB映像信号のうち1の信号を入力または出力するための部分を記載している。なお、本実施形態では、入出力される信号がRGB映像信号である場合について説明するが、本開示は、入出力される信号がRGB映像信号以外のアナログ映像信号やアナログ音声信号等の場合にも適用可能である。   The signal input / output device 1 of the present embodiment has two signal input systems, a first signal input system S1 and a second signal input system S2. The output side of the first signal input system S1 is connected to the input side of the second signal input system S2 via the signal output unit 30. The signal input / output device 1 inputs an RGB video signal. FIG. 1 shows a portion for inputting or outputting one signal of RGB video signals. In the present embodiment, the case where the input / output signal is an RGB video signal will be described. However, the present disclosure describes the case where the input / output signal is an analog video signal or an analog audio signal other than the RGB video signal. Is also applicable.

1−1.第1信号入力系
第1信号入力系S1は、第1端子11、及び第1信号処理部10を有する。
1-1. First Signal Input System The first signal input system S1 includes a first terminal 11 and a first signal processing unit 10.

第1端子11は、信号入力専用の端子である。   The first terminal 11 is a terminal dedicated to signal input.

第1信号処理部10は、第1端子11を介して入力した信号を処理する。第1信号処理部10は、第1フィルタ回路12(LPF1)及び第1バッファ回路13(BUF1)を有する。   The first signal processing unit 10 processes a signal input via the first terminal 11. The first signal processing unit 10 includes a first filter circuit 12 (LPF1) and a first buffer circuit 13 (BUF1).

第1フィルタ回路12は、ローパスフィルタである。第1フィルタ回路12は、第1入力信号を入力し、第1入力信号の全周波数帯域のうち所定周波数以下の周波数帯域を通過させた第1通過信号を出力する。第1フィルタ回路12は、例えば、第1端子11に接続された外部機器及び接続ケーブルから流入するノイズ成分を除去することができる。   The first filter circuit 12 is a low-pass filter. The first filter circuit 12 receives the first input signal and outputs a first pass signal that has passed a frequency band equal to or lower than a predetermined frequency among all frequency bands of the first input signal. For example, the first filter circuit 12 can remove a noise component flowing in from an external device and a connection cable connected to the first terminal 11.

第1バッファ回路13は、入力インピーダンスが高く、出力インピーダンスが低い増幅器である。第1バッファ回路13は、第1通過信号を入力し、第1出力信号を出力する。第1バッファ回路13は、第1入力処理部の出力側に接続されるユニット(後述するA/D変換部101等)の入力インピーダンスの、第1端子11から見たインピーダンスに対する影響を抑制する。   The first buffer circuit 13 is an amplifier having a high input impedance and a low output impedance. The first buffer circuit 13 receives the first passage signal and outputs a first output signal. The first buffer circuit 13 suppresses the influence of the input impedance of a unit (A / D conversion unit 101 described later) connected to the output side of the first input processing unit on the impedance viewed from the first terminal 11.

第1信号処理部10は、RGB映像信号が取り得る所定の周波数帯(以下適宜「RGB映像信号の周波数帯」という)において、第1端子11から見たインピーダンスを所定インピーダンスに調整する。所定インピーダンスとは、第1端子11に接続される外部機器及び接続ケーブルの出力インピーダンスとマッチングするインピーダンスであり、例えば50オームである。   The first signal processing unit 10 adjusts the impedance viewed from the first terminal 11 to a predetermined impedance in a predetermined frequency band that can be taken by the RGB video signal (hereinafter, appropriately referred to as “frequency band of the RGB video signal”). The predetermined impedance is an impedance that matches the output impedance of the external device and the connection cable connected to the first terminal 11, and is, for example, 50 ohms.

1−2.第2信号入力系
第2信号入力系S2は、第2端子21、第2信号処理部20、及びインピーダンス調整部24を有する。
1-2. Second Signal Input System The second signal input system S2 includes a second terminal 21, a second signal processing unit 20, and an impedance adjustment unit 24.

第2端子21は、信号入力及び信号出力で共用の端子である。   The second terminal 21 is a common terminal for signal input and signal output.

第2信号処理部20は、第2端子21を介して入力した信号を処理する。第2信号処理部20は、第2フィルタ回路22(LPF2)及び第2バッファ回路23(BUF2)を有する。   The second signal processing unit 20 processes a signal input via the second terminal 21. The second signal processing unit 20 includes a second filter circuit 22 (LPF2) and a second buffer circuit 23 (BUF2).

第2フィルタ回路22は、ローパスフィルタである。第2フィルタ回路22は、第2入力信号を入力し、第2入力信号の全周波数帯域のうち所定周波数以下の周波数帯域を通過させた第2通過信号を出力する。第2フィルタ回路22は、例えば、第2端子21に接続された外部機器及び接続ケーブルから流入するノイズ成分を除去することができる。   The second filter circuit 22 is a low pass filter. The second filter circuit 22 receives the second input signal and outputs a second pass signal that has passed through a frequency band equal to or lower than a predetermined frequency in the entire frequency band of the second input signal. For example, the second filter circuit 22 can remove noise components flowing in from an external device and a connection cable connected to the second terminal 21.

第2バッファ回路23は、入力インピーダンスが高く、出力インピーダンスが低い増幅器である。第2バッファ回路23は、第2通過信号を入力し、第2出力信号を出力する。第2バッファ回路23は、第2入力処理部の出力側に接続されるユニット(後述するA/D変換部101等)の入力インピーダンスの、第2端子21から見たインピーダンスに対する影響を抑制する。   The second buffer circuit 23 is an amplifier having a high input impedance and a low output impedance. The second buffer circuit 23 receives the second passage signal and outputs a second output signal. The second buffer circuit 23 suppresses the influence of the input impedance of a unit (A / D conversion unit 101 described later) connected to the output side of the second input processing unit on the impedance viewed from the second terminal 21.

インピーダンス調整部24(MAT)は、第2端子21と第2信号処理部20との間の信号伝送路上に設けられる。インピーダンス調整部24は、信号出力部30が第2信号入力系S2の伝送路上に接続されることにより生じるインピーダンスの不整合を調整するための回路であって、RGB映像信号の周波数帯において、第2端子21から見たインピーダンスを所定インピーダンスに調整する。所定インピーダンスとは、第2端子21に接続される外部機器及び接続ケーブルの出力インピーダンスとマッチングするインピーダンスであり、例えば50オームである。   The impedance adjustment unit 24 (MAT) is provided on the signal transmission path between the second terminal 21 and the second signal processing unit 20. The impedance adjustment unit 24 is a circuit for adjusting impedance mismatch caused by the signal output unit 30 being connected to the transmission path of the second signal input system S2, and in the frequency band of the RGB video signal, The impedance viewed from the two terminals 21 is adjusted to a predetermined impedance. The predetermined impedance is an impedance that matches the output impedance of the external device and the connection cable connected to the second terminal 21 and is, for example, 50 ohms.

1−3.信号出力部
信号出力部30は、第1端子11から入力した信号を第2端子21から出力させるために設けられた回路である。信号出力部30の入力は第1信号処理部10の出力に接続され(接続点J1)、出力は第2端子21(第2信号処理部20の入力側)に接続される(接続点J2)。信号出力部30は、第1出力信号を入力し、入力した第1出力信号を処理して第2端子21に出力する。信号出力部30は、アンプ回路32(AMP)及び第3フィルタ回路31(LPF3)を有する。
1-3. Signal Output Unit The signal output unit 30 is a circuit provided for outputting a signal input from the first terminal 11 from the second terminal 21. The input of the signal output unit 30 is connected to the output of the first signal processing unit 10 (connection point J1), and the output is connected to the second terminal 21 (input side of the second signal processing unit 20) (connection point J2). . The signal output unit 30 receives the first output signal, processes the input first output signal, and outputs it to the second terminal 21. The signal output unit 30 includes an amplifier circuit 32 (AMP) and a third filter circuit 31 (LPF3).

アンプ回路32は、入力インピーダンスが低く、出力インピーダンスが高い増幅器である。アンプ回路32は、第1出力信号を入力し、第1出力信号を増幅した増幅信号を出力する。   The amplifier circuit 32 is an amplifier having a low input impedance and a high output impedance. The amplifier circuit 32 receives the first output signal and outputs an amplified signal obtained by amplifying the first output signal.

第3フィルタ回路31は、ローパスフィルタである。第3フィルタ回路31は、アンプ回路32からの増幅信号を入力し、増幅信号の全周波数帯域のうち所定周波数以下の周波数帯域を通過させた第3通過信号を、第2端子21(第2端子21と第2信号処理部20との間の信号伝送路上)に出力する。   The third filter circuit 31 is a low-pass filter. The third filter circuit 31 receives the amplified signal from the amplifier circuit 32, and passes the third passing signal that has passed through a frequency band equal to or lower than a predetermined frequency out of the entire frequency band of the amplified signal to the second terminal 21 (second terminal). 21 on the signal transmission path between the second signal processing unit 20 and the second signal processing unit 20.

信号出力部30は、RGB映像信号の周波数帯において、アンプ回路32と第3フィルタ回路31とにより、第2端子21に接続される外部機器及び接続ケーブルの出力インピーダンスと、第2端子21から見た入力インピーダンスとのインピーダンスマッチングを行う。   In the frequency band of the RGB video signal, the signal output unit 30 is connected to the output impedance of the external device and the connection cable connected to the second terminal 21 by the amplifier circuit 32 and the third filter circuit 31, and viewed from the second terminal 21. Impedance matching with the input impedance.

1−4.第3フィルタ回路の構成要素
信号出力部30の第3フィルタ回路31の具体例について説明する。第3フィルタ回路31は、抵抗R、コンデンサC、及びインダクタLのうちの少なくとも1つの要素により構成される。図2は、実施形態1に係る信号入出力装置の第3フィルタ回路のいくつかの具体例を示す図である。第3フィルタ回路31は、種々の構成を取り得る。なお、図2(a)〜(h)に示す各具体例において、左端側はアンプ回路32側に接続され、右端側は接続点J2側に接続される。
1-4. Components of Third Filter Circuit A specific example of the third filter circuit 31 of the signal output unit 30 will be described. The third filter circuit 31 includes at least one element of a resistor R, a capacitor C, and an inductor L. FIG. 2 is a diagram illustrating some specific examples of the third filter circuit of the signal input / output device according to the first embodiment. The third filter circuit 31 can take various configurations. 2A to 2H, the left end side is connected to the amplifier circuit 32 side, and the right end side is connected to the connection point J2 side.

例えば、図2(a)に示す例では、第3フィルタ回路31は、抵抗Rと、インダクタLと、コンデンサCとを含むT型回路で構成される。   For example, in the example illustrated in FIG. 2A, the third filter circuit 31 is configured with a T-type circuit including a resistor R, an inductor L, and a capacitor C.

また、図2(b)に示す例では、第3フィルタ回路31は、インダクタLと、インダクタLの両端に接続されたコンデンサCとを含むπ型回路で構成される。   In the example shown in FIG. 2B, the third filter circuit 31 is configured by a π-type circuit including an inductor L and capacitors C connected to both ends of the inductor L.

また、図2(c)に示す例では、第3フィルタ回路31は、インダクタLと、コンデンサCとを含むL型回路で構成される。   In the example shown in FIG. 2C, the third filter circuit 31 is configured by an L-type circuit including an inductor L and a capacitor C.

図2に示す各例において、コンデンサCに代えて、他の容量性素子を設けてもよい。例えば、コンデンサCに代えて、バリスタ等のESD素子を設けてもよい。   In each example shown in FIG. 2, instead of the capacitor C, another capacitive element may be provided. For example, instead of the capacitor C, an ESD element such as a varistor may be provided.

1−5.インピーダンス調整部の構成要素
第2信号入力系S2のインピーダンス調整部24の具体例について説明する。インピーダンス調整部24は、抵抗R、コンデンサC、及びインダクタLのうちの少なくとも1つの要素により構成可能である。
1-5. Components of Impedance Adjustment Unit A specific example of the impedance adjustment unit 24 of the second signal input system S2 will be described. The impedance adjusting unit 24 can be configured by at least one element of the resistor R, the capacitor C, and the inductor L.

インピーダンス調整部24は、種々の構成を取り得る。図3は、実施形態1に係る信号入出力装置のインピーダンス調整部24のいくつかの具体例を示す図である。なお、図3(a)〜(o)に示す各具体例において、左端側は接続点J2側に接続され、右端側は第2バッファ回路23側に接続される。   The impedance adjustment unit 24 can take various configurations. FIG. 3 is a diagram illustrating some specific examples of the impedance adjustment unit 24 of the signal input / output device according to the first embodiment. 3A to 3O, the left end side is connected to the connection point J2 side, and the right end side is connected to the second buffer circuit 23 side.

例えば、図3(a)に示す例では、インピーダンス調整部24は、直列に設けられたインダクタLを含む。   For example, in the example shown in FIG. 3A, the impedance adjusting unit 24 includes an inductor L provided in series.

また、図3(b)に示す例では、インピーダンス調整部24は、並列に設けられたコンデンサCを含む。   In the example shown in FIG. 3B, the impedance adjusting unit 24 includes a capacitor C provided in parallel.

また、図3(c)に示す例では、インピーダンス調整部24は、直列に設けられた抵抗Rを含む。   In the example shown in FIG. 3C, the impedance adjusting unit 24 includes a resistor R provided in series.

図3に示す各例において、コンデンサCに代えて、他の容量性素子を設けてもよい。例えば、コンデンサCに代えて、バリスタ等のESD素子を設けてもよい。   In each example shown in FIG. 3, instead of the capacitor C, another capacitive element may be provided. For example, instead of the capacitor C, an ESD element such as a varistor may be provided.

1−6.インピーダンス調整部の回路構成及び各種の電気的特性の決定
インピーダンス調整部24の回路構成及び各種の電気的特性(抵抗値、容量値、インダクタ値)の決定は、接続点J2から信号出力部30側を見たときのインピーダンスに応じて設定する。例えば、接続点J2から信号出力部30側を見たときのインピーダンスが容量性であるときは、インピーダンス調整部24のインピーダンスを誘導性とすることにより、第2端子21から見たインピーダンスが所定インピーダンスとなるように、回路構成及び各種の電気的特性を決定する。これに対し、接続点J2から信号出力部30側を見たときのインピーダンスが誘導性であるときは、インピーダンス調整部24のインピーダンスを容量性とすることにより、第2端子21から見たインピーダンスが所定インピーダンスとなるように、回路構成及び各種の電気的特性を決定する。
1-6. Determination of the circuit configuration and various electrical characteristics of the impedance adjustment unit The determination of the circuit configuration and various electrical characteristics (resistance value, capacitance value, inductor value) of the impedance adjustment unit 24 is performed from the connection point J2 to the signal output unit 30 side. Set according to the impedance when looking at. For example, when the impedance when the signal output unit 30 is viewed from the connection point J2 is capacitive, the impedance viewed from the second terminal 21 is set to a predetermined impedance by making the impedance of the impedance adjustment unit 24 inductive. Then, the circuit configuration and various electrical characteristics are determined. On the other hand, when the impedance when the signal output unit 30 side is viewed from the connection point J2 is inductive, the impedance viewed from the second terminal 21 is changed by making the impedance of the impedance adjustment unit 24 capacitive. The circuit configuration and various electrical characteristics are determined so as to obtain a predetermined impedance.

2.動作
本実施形態の信号入出力装置1の動作について図1を参照して説明する。信号入出力装置1の動作態様としては、次の3つの動作態様がある。第1の動作態様は、第1端子11に信号を入力し、入力した信号を第1信号処理部10を介してA/D変換部101に出力し、第2端子21には出力しない動作態様である。第2の動作態様は、第1端子11に信号を入力し、入力した信号を第1信号処理部10を介してA/D変換部101に出力するとともに、信号出力部30を介して第2端子21に出力する動作態様である。第3の動作態様は、第2端子21に信号を入力し、入力した信号を第2信号処理部20を介してA/D変換部101に出力する動作態様である。
2. Operation The operation of the signal input / output device 1 of the present embodiment will be described with reference to FIG. The operation mode of the signal input / output device 1 includes the following three operation modes. The first operation mode is an operation mode in which a signal is input to the first terminal 11, the input signal is output to the A / D conversion unit 101 via the first signal processing unit 10, and not output to the second terminal 21. It is. In the second operation mode, a signal is input to the first terminal 11, the input signal is output to the A / D conversion unit 101 via the first signal processing unit 10, and the second signal is output via the signal output unit 30. This is an operation mode of outputting to the terminal 21. The third operation mode is an operation mode in which a signal is input to the second terminal 21 and the input signal is output to the A / D conversion unit 101 via the second signal processing unit 20.

2−1.第1の動作態様
第1端子11にRGB信号のうちの1の信号が入力されると、入力された信号は、第1信号処理部10の第1フィルタ回路12、第1バッファ回路13を介してA/D変換部101に出力される。
2-1. First Operation Mode When one of the RGB signals is input to the first terminal 11, the input signal passes through the first filter circuit 12 and the first buffer circuit 13 of the first signal processing unit 10. And output to the A / D converter 101.

このとき、第1信号処理部10は、RGB映像信号の周波数帯において、第1端子11に接続される外部機器及び接続ケーブルの出力インピーダンスと、第1端子11から見た入力インピーダンスとのインピーダンスマッチングを行う。これにより、第1端子11に入力され、A/D変換部101に出力される信号の波形の歪みや振幅レベルの低下を抑制する。   At this time, the first signal processing unit 10 performs impedance matching between the output impedance of the external device and the connection cable connected to the first terminal 11 and the input impedance viewed from the first terminal 11 in the frequency band of the RGB video signal. I do. Thereby, the waveform distortion of the signal input to the first terminal 11 and output to the A / D conversion unit 101 and the decrease in the amplitude level are suppressed.

2−2.第2の動作態様
第1端子11にRGB信号のうちの1の信号が入力されると、入力された信号は、第1信号処理部10の第1フィルタ回路12、第1バッファ回路13、信号出力部30のアンプ回路32、第3フィルタ回路31を介して第2端子21に出力される。そのため、第2端子21に外部機器を接続すれば、外部機器に、第2端子21に入力された信号と同様の信号が出力可能となる。
2-2. Second Operation Mode When one of RGB signals is input to the first terminal 11, the input signal is the first filter circuit 12, the first buffer circuit 13, and the signal of the first signal processing unit 10. The signal is output to the second terminal 21 via the amplifier circuit 32 and the third filter circuit 31 of the output unit 30. Therefore, if an external device is connected to the second terminal 21, a signal similar to the signal input to the second terminal 21 can be output to the external device.

このとき、信号出力部30及びインピーダンス調整部24は、RGB映像信号の周波数帯において、第2端子21に接続される外部機器及び接続ケーブルの出力インピーダンスと、第2端子21から見た入力インピーダンスとのインピーダンスマッチングを行う。これにより、第1端子11に入力され、第2端子21から出力される信号の波形の歪みや振幅レベルの低下を抑制する。   At this time, the signal output unit 30 and the impedance adjustment unit 24 are connected to the output impedance of the external device and the connection cable connected to the second terminal 21 and the input impedance viewed from the second terminal 21 in the frequency band of the RGB video signal. Perform impedance matching. Thereby, the waveform distortion of the signal input to the first terminal 11 and output from the second terminal 21 and the decrease of the amplitude level are suppressed.

2−3.第3の動作態様
第2端子21にRGB信号のうちの1の信号が入力されると、入力された信号は、インピーダンス調整部24、第2信号処理部20の第2フィルタ回路22、第2バッファ回路23を介してA/D変換部101に出力される。
2-3. Third Operation Mode When one of the RGB signals is input to the second terminal 21, the input signal is input to the impedance adjustment unit 24, the second filter circuit 22 of the second signal processing unit 20, the second The data is output to the A / D conversion unit 101 via the buffer circuit 23.

この場合において、本実施形態では、インピーダンス調整部24により、RGB映像信号の周波数帯において、第2端子21から見たインピーダンス(第2端子21の入力インピーダンス)が所定インピーダンスとなるように調整されている。そのため、第2端子21に接続される機器あるいはケーブルの出力インピーダンスと第2端子21の入力インピーダンスとがほぼ一致(マッチング)する。これにより、第2端子21に入力された信号に対する、インピーダンス不整合による影響が抑制され、入力された信号は、良好にA/D変換部101に入力されることとなる。つまり、第2端子21に入力され、A/D変換部101に出力される信号の波形の歪みや振幅レベルの低下が抑制される。   In this case, in this embodiment, the impedance adjusting unit 24 adjusts the impedance viewed from the second terminal 21 (the input impedance of the second terminal 21) to be a predetermined impedance in the frequency band of the RGB video signal. Yes. Therefore, the output impedance of the device or cable connected to the second terminal 21 and the input impedance of the second terminal 21 substantially match (match). As a result, the influence of impedance mismatch on the signal input to the second terminal 21 is suppressed, and the input signal is satisfactorily input to the A / D conversion unit 101. That is, the distortion of the waveform of the signal input to the second terminal 21 and output to the A / D converter 101 and the decrease in the amplitude level are suppressed.

3.課題及びインピーダンス調整部による効果等
図1に示すような第1信号処理部10の出力を、第2端子21と第2信号処理部20との間に接続した場合に生じる課題を説明する。図4Aは、実施形態1に係る信号入出力装置1の第1端子11から見たインピーダンス等の特性を示す図である。図4Bは、実施形態1に係る信号入出力装置1のインピーダンス調整部24が存在しない場合における、第2端子21から見たインピーダンス等の特性、および第2バッファ回路での出力波形を示す図である。図4Cは、実施形態1に係る信号入出力装置1の第2端子21から見たインピーダンス等の特性、および第2バッファ回路での出力波形を示す図である。図4A(a)、図4B(a)、及び図4C(a)は、スミスチャートにより示している。図4A、図4B、及び図4Cにおいて、△1は周波数が14MHz、△2は周波数が65MHz、△3は周波数が108MHz、△4は周波数が162MHzの位置を示している。
3. Problems and Effects of Impedance Adjustment Unit, etc. Problems that occur when the output of the first signal processing unit 10 as shown in FIG. 1 is connected between the second terminal 21 and the second signal processing unit 20 will be described. FIG. 4A is a diagram illustrating characteristics such as impedance viewed from the first terminal 11 of the signal input / output device 1 according to the first embodiment. 4B is a diagram illustrating characteristics such as impedance viewed from the second terminal 21 and an output waveform in the second buffer circuit when the impedance adjustment unit 24 of the signal input / output device 1 according to the first embodiment is not present. is there. FIG. 4C is a diagram illustrating characteristics such as impedance viewed from the second terminal 21 of the signal input / output device 1 according to the first embodiment and an output waveform in the second buffer circuit. 4A (a), FIG. 4B (a), and FIG. 4C (a) are shown as Smith charts. 4A, 4B, and 4C, Δ1 indicates a position where the frequency is 14 MHz, Δ2 indicates a frequency of 65 MHz, Δ3 indicates a frequency of 108 MHz, and Δ4 indicates a position where the frequency is 162 MHz.

第1信号入力系S1は、インピーダンス整合がとられていることから、図4A(a)に示すように、周波数が例えば162MHz以下において、第1端子11から見たインピーダンスは、50オームを示す点Pから大きくは離れない。そのため、図4A(b)に示すように、第1信号入力系S1のVSWRは、周波数が例えば162MHz以下において、2以下の範囲に保たれている。   Since the first signal input system S1 is impedance matched, as shown in FIG. 4A (a), when the frequency is, for example, 162 MHz or less, the impedance viewed from the first terminal 11 indicates 50 ohms. Not far from P. Therefore, as shown in FIG. 4A (b), the VSWR of the first signal input system S1 is kept in the range of 2 or less when the frequency is 162 MHz or less, for example.

ここで、図1に示すような第1信号処理部10の出力を第2端子21と第2信号処理部20の間に接続した構成において、インピーダンス調整部24が存在しない場合を考える。この場合、信号入出力装置1の第2端子21から見たインピーダンス等の特性は、図4B(a)に示すように、周波数が大きくなるにつれ、50オームを示す点Pから大きく離れる。そのため、図4B(b)に示すように、周波数が14MHzより大きくなると、第2信号入力系S2のVSWRは2を超し、周波数が大きくなるにつれ、さらに大きくなる。この場合、△4の周波数である162MHzでの信号は、図4B(c)に示すように、第2バッファ回路23の出力において、図4C(c)の場合と比較して、信号波形に歪みや振幅低下が生じる。このようなインピーダンス特性のずれは、信号出力部30のインピーダンスに起因すると考えられる。そこで、本実施形態では、インピーダンスマッチングのためインピーダンス調整部24を挿入する。   Here, let us consider a case where the impedance adjustment unit 24 does not exist in the configuration in which the output of the first signal processing unit 10 as shown in FIG. 1 is connected between the second terminal 21 and the second signal processing unit 20. In this case, the characteristics such as impedance viewed from the second terminal 21 of the signal input / output device 1 are far from the point P indicating 50 ohms as the frequency increases, as shown in FIG. 4B (a). Therefore, as shown in FIG. 4B (b), when the frequency is higher than 14 MHz, the VSWR of the second signal input system S2 exceeds 2, and further increases as the frequency increases. In this case, as shown in FIG. 4B (c), the signal at 162 MHz, which is the frequency of Δ4, is distorted in the signal waveform at the output of the second buffer circuit 23 as compared with the case of FIG. 4C (c). And amplitude drop occurs. Such a shift in impedance characteristics is considered to be caused by the impedance of the signal output unit 30. Therefore, in the present embodiment, the impedance adjustment unit 24 is inserted for impedance matching.

インピーダンス調整部24を挿入することで、図4C(a)に示すように、周波数が例えば162MHz以下において、第2端子21から見たインピーダンスは、50オームを示す点Pから大きくは離れなくなる。また、図4C(b)に示すように、第2信号入力系S2のVSWRは、周波数が例えば162MHz以下において、2以下の範囲に保たれている。この場合、△4の周波数である162MHzでの信号は、図4C(c)に示すように第2バッファ回路23の出力において、信号波形に歪みや振幅低下が生じない。   By inserting the impedance adjusting unit 24, as shown in FIG. 4C (a), when the frequency is, for example, 162 MHz or less, the impedance viewed from the second terminal 21 is not significantly separated from the point P indicating 50 ohms. Further, as shown in FIG. 4C (b), the VSWR of the second signal input system S2 is maintained in a range of 2 or less when the frequency is, for example, 162 MHz or less. In this case, as for the signal at 162 MHz, which is the frequency of Δ4, the signal waveform is not distorted and the amplitude is not reduced at the output of the second buffer circuit 23 as shown in FIG. 4C (c).

本実施形態の信号入出力装置1によれば、インピーダンス調整部24を挿入することで、第1信号処理部10の出力を第2端子21と第2信号処理部20の間に接続した構成においても、第2端子21から見たインピーダンスのマッチングが図れ、VSWR特性も改善される。   According to the signal input / output device 1 of the present embodiment, in the configuration in which the output of the first signal processing unit 10 is connected between the second terminal 21 and the second signal processing unit 20 by inserting the impedance adjustment unit 24. However, impedance matching as viewed from the second terminal 21 can be achieved, and the VSWR characteristics can be improved.

(実施形態2)
実施形態2に係る信号入出力装置について説明する。図5は、実施形態2に係る信号入出力装置の電気的構成を示すブロック図である。実施形態1では、インピーダンス調整部24は接続点J2の下流側に設けられているが、本実施形態では、インピーダンス調整部は接続点J2の上流側と下流側にまたがって設けられている。それ以外の構成は実施形態1と同様である。そのため、インピーダンス調整部の構成を中心として説明する。
(Embodiment 2)
A signal input / output device according to Embodiment 2 will be described. FIG. 5 is a block diagram illustrating an electrical configuration of the signal input / output device according to the second embodiment. In the first embodiment, the impedance adjustment unit 24 is provided on the downstream side of the connection point J2. In this embodiment, the impedance adjustment unit is provided across the upstream side and the downstream side of the connection point J2. The other configuration is the same as that of the first embodiment. Therefore, it demonstrates centering around the structure of an impedance adjustment part.

1.構成
1−1.インピーダンス調整部の構成
インピーダンス調整部のうち接続点J2の下流側の部分24は、実施形態1の図3で説明したものと同様に構成可能である。なお、本実施形態では、下流側の部分について実施形態1のインピーダンス調整部と同じ符号の24を付している。
1. Configuration 1-1. Configuration of Impedance Adjustment Unit The portion 24 on the downstream side of the connection point J2 in the impedance adjustment unit can be configured in the same manner as that described with reference to FIG. In this embodiment, the same reference numeral 24 as that of the impedance adjustment unit of the first embodiment is attached to the downstream portion.

インピーダンス調整部のうち接続点J2の上流側の部分25は、種々の構成を取り得る。図6は、実施形態2に係る信号入出力装置1Aのインピーダンス調整部のうち接続点J2の上流側の部分の具体例を示す図である。なお、図6(a)〜(l)に示す各具体例において、左端側は第2端子21側に接続され、右端側は接続点J2側に接続される。   The portion 25 on the upstream side of the connection point J2 in the impedance adjustment unit can take various configurations. FIG. 6 is a diagram illustrating a specific example of a portion upstream of the connection point J2 in the impedance adjustment unit of the signal input / output device 1A according to the second embodiment. In each specific example shown in FIGS. 6A to 6L, the left end side is connected to the second terminal 21 side, and the right end side is connected to the connection point J2 side.

例えば、図6(a)に示す例では、インピーダンス調整部は、インダクタLとコンデンサCとを含むT型回路で構成される。   For example, in the example illustrated in FIG. 6A, the impedance adjustment unit is configured by a T-type circuit including an inductor L and a capacitor C.

また、図6(b)に示す例では、インピーダンス調整部のうち接続点J2の上流側の部分25は、直列に設けられたインダクタLを含む。   In the example shown in FIG. 6B, the portion 25 on the upstream side of the connection point J2 in the impedance adjustment unit includes an inductor L provided in series.

また、図6(c)に示す例では、インピーダンス調整部のうち接続点J2の上流側の部分25は、並列に設けられたコンデンサCを含む。   In the example shown in FIG. 6C, the portion 25 on the upstream side of the connection point J2 in the impedance adjustment unit includes a capacitor C provided in parallel.

図6に示す各例において、コンデンサCに代えて、他の容量性素子を設けてもよい。例えば、コンデンサCに代えて、バリスタ等のESD素子を設けてもよい。   In each example shown in FIG. 6, instead of the capacitor C, another capacitive element may be provided. For example, instead of the capacitor C, an ESD element such as a varistor may be provided.

1−2.インピーダンス調整部の回路構成及び各種の電気的特性の決定
インピーダンス調整部の上流側部分25及び下流側部分24の回路構成及び各種の電気的特性の決定は、実施形態1同様、接続点J2から第3フィルタ回路31側を見たときのインピーダンスに応じて決定すればよい。
1-2. Determination of the circuit configuration and various electrical characteristics of the impedance adjustment unit The determination of the circuit configuration and various electrical characteristics of the upstream side portion 25 and the downstream side portion 24 of the impedance adjustment unit starts from the connection point J2, as in the first embodiment. What is necessary is just to determine according to the impedance when the 3 filter circuit 31 side is seen.

2.動作及び効果
本実施形態の信号入出力装置1Aにおいて、第1端子11または第2端子21に信号が入力されたときの信号の流れは実施形態1と同様である。本実施形態では、インピーダンス調整部は接続点J2の上流側と下流側にまたがって設けられている。これによっても、第2端子21から見たインピーダンスの調整を行うことができ、実施形態1同様の効果が得られる。
2. Operation and Effect In the signal input / output device 1A of the present embodiment, the signal flow when a signal is input to the first terminal 11 or the second terminal 21 is the same as that of the first embodiment. In the present embodiment, the impedance adjustment unit is provided across the upstream side and the downstream side of the connection point J2. Also by this, the impedance viewed from the second terminal 21 can be adjusted, and the same effect as in the first embodiment can be obtained.

(実施形態3)
本実施形態では、実施形態1または2の信号入出力装置1,1Aを適用した表示装置について説明する。図7は、実施形態3に係る表示装置の電気的構成を示すブロック図である。本実施形態では、表示装置100が、表示スクリーン104上に映像を投影するプロジェクタである場合について説明する。
(Embodiment 3)
In this embodiment, a display device to which the signal input / output devices 1 and 1A of Embodiment 1 or 2 are applied will be described. FIG. 7 is a block diagram illustrating an electrical configuration of the display device according to the third embodiment. In the present embodiment, a case where the display device 100 is a projector that projects an image on the display screen 104 will be described.

表示装置100は、信号入出力装置1(1A)、A/D変換部101、信号処理部102、投光部103を有する。なお、信号入出力装置1(1A)、及びA/D変換部101は、RGB信号のR、G、Bの各色に対応させて設けられている。A/D変換部101、信号処理部102、及び投光部103は表示部の一例である。   The display device 100 includes a signal input / output device 1 (1A), an A / D conversion unit 101, a signal processing unit 102, and a light projecting unit 103. Note that the signal input / output device 1 (1A) and the A / D converter 101 are provided in correspondence with the R, G, and B colors of the RGB signal. The A / D conversion unit 101, the signal processing unit 102, and the light projecting unit 103 are examples of a display unit.

信号入出力装置1(1A)は、実施形態1または2の信号処理装置1(1A)と同様の構成を有する。   The signal input / output device 1 (1A) has the same configuration as the signal processing device 1 (1A) of the first or second embodiment.

A/D変換部101は、信号処理装置1(1A)から出力されるRGB信号のうちの1の信号(アナログ信号)をデジタル信号に変換して出力する。   The A / D conversion unit 101 converts one signal (analog signal) of the RGB signals output from the signal processing device 1 (1A) into a digital signal and outputs the digital signal.

信号処理部102は、A/D変換部101から出力されるデジタル信号に対して所定の画像処理等を施して、表示用の画像信号を生成し、出力する。   The signal processing unit 102 performs predetermined image processing or the like on the digital signal output from the A / D conversion unit 101 to generate and output an image signal for display.

投光部103は、信号処理部102から出力される画像信号に基づいて投射光を生成し、投射する。   The light projecting unit 103 generates and projects projection light based on the image signal output from the signal processing unit 102.

図8は、実施形態1に係る信号入出力装置を適用した表示装置における効果を説明する図である。図8(a)は、インピーダンス調整部を有していない従来の信号入出力装置の表示装置による表示画像を示す図である。図8(b)は、実施形態1に係る信号入出力装置による表示画像を示す図である。   FIG. 8 is a diagram for explaining an effect in the display device to which the signal input / output device according to the first embodiment is applied. FIG. 8A is a diagram showing a display image by a display device of a conventional signal input / output device that does not have an impedance adjustment unit. FIG. 8B is a diagram illustrating a display image by the signal input / output device according to the first embodiment.

図8(a)に示すように、インピーダンス調整部を有していない場合、本来の像(実線で示す)に加え、外部機器の接続ケーブル側と信号入出力部との間のインピーダンスの不整合により、VSWRが悪化し、ゴースト像(破線で示す)が生じていた。なお、本来の像とゴースト像との間の距離は、端子に接続されるケーブルの長さに応じた距離となる。   As shown in FIG. 8A, when the impedance adjustment unit is not provided, in addition to the original image (shown by a solid line), impedance mismatch between the connection cable side of the external device and the signal input / output unit As a result, VSWR deteriorated and a ghost image (shown by a broken line) was generated. Note that the distance between the original image and the ghost image is a distance corresponding to the length of the cable connected to the terminal.

本実施形態では、信号入出力装置1(1A)が、外部機器の接続ケーブル側と信号入出力装置1(1A)との間のインピーダンスとを整合させるインピーダンス調整部を有しているので、VSWRが例えば2以下の値で維持される。そのため、図8(b)に示すように、ゴースト像の発生が抑制される。   In the present embodiment, the signal input / output device 1 (1A) has an impedance adjustment unit that matches the impedance between the connection cable side of the external device and the signal input / output device 1 (1A). Is maintained at a value of 2 or less, for example. Therefore, as shown in FIG. 8B, the generation of a ghost image is suppressed.

(実施形態4)
実施形態4に係る信号入出力装置について説明する。図9は、実施形態4に係る信号入出力装置の電気的構成を示すブロック図である。
(Embodiment 4)
A signal input / output device according to Embodiment 4 will be described. FIG. 9 is a block diagram illustrating an electrical configuration of the signal input / output device according to the fourth embodiment.

本実施形態の信号入出力装置2は、実施形態1の信号入出力装置1から第1信号入力系S1を省略した構成となっている。そして、信号出力部30に、他のユニット(図9の例ではD/A変換部105)の出力が入力され、他のユニットからの信号を入出力用の端子21から出力可能に構成されている。それ以外の構成は、インピーダンス調整部24の構成等を含め、実施形態1と同様である。そのため、これらの説明は省略する。   The signal input / output device 2 of the present embodiment has a configuration in which the first signal input system S1 is omitted from the signal input / output device 1 of the first embodiment. The output of another unit (D / A conversion unit 105 in the example of FIG. 9) is input to the signal output unit 30, and a signal from the other unit can be output from the input / output terminal 21. Yes. Other configurations are the same as those of the first embodiment, including the configuration of the impedance adjustment unit 24 and the like. Therefore, these descriptions are omitted.

本実施形態によれば、信号入力系が1系統しか設けられていない場合において、実施形態1と同様に、信号の波形歪みや振幅低下を抑制することができる。   According to the present embodiment, when only one signal input system is provided, signal waveform distortion and amplitude reduction can be suppressed as in the first embodiment.

(実施形態5)
実施形態5に係る信号入出力装置について説明する。図10は、実施形態5に係る信号入出力装置2Aの電気的構成を示すブロック図である。実施形態4に係る信号入出力装置2では、インピーダンス調整部24は接続点J2の下流側に設けられているが、本実施形態に係る信号入出力装置2Aでは、インピーダンス調整部は、実施形態2同様に接続点J2の上流側と下流側にまたがって設けられ、上流側の部分25と下流側の部分24とを備えている。それ以外の構成は実施形態4と同様である。本実施形態によっても、第2端子21から見たインピーダンスの調整を行うことができ、実施形態1同様の効果が得られる。
(Embodiment 5)
A signal input / output device according to Embodiment 5 will be described. FIG. 10 is a block diagram illustrating an electrical configuration of the signal input / output device 2A according to the fifth embodiment. In the signal input / output device 2 according to the fourth embodiment, the impedance adjustment unit 24 is provided on the downstream side of the connection point J2. However, in the signal input / output device 2A according to the present embodiment, the impedance adjustment unit is the second embodiment. Similarly, the connection point J2 is provided across the upstream side and the downstream side, and includes an upstream portion 25 and a downstream portion 24. Other configurations are the same as those in the fourth embodiment. Also according to the present embodiment, the impedance viewed from the second terminal 21 can be adjusted, and the same effect as in the first embodiment can be obtained.

(実施形態6)
本実施形態では、実施形態4または5の信号入出力装置2,2Aを適用した表示装置について説明する。図11は、実施形態6に係る信号入出力装置を適用した表示装置の電気的構成を示すブロック図である。本実施形態では、表示装置200が、表示スクリーン104上に映像を投影するプロジェクタである場合について説明する。
(Embodiment 6)
In the present embodiment, a display device to which the signal input / output devices 2 and 2A of the fourth or fifth embodiment are applied will be described. FIG. 11 is a block diagram illustrating an electrical configuration of a display device to which the signal input / output device according to the sixth embodiment is applied. In the present embodiment, a case where the display device 200 is a projector that projects an image on the display screen 104 will be described.

表示装置200は、信号入出力装置2(2A)、D/A変換部105、A/D変換部101、信号処理部102、投光部103、記憶部106を有する。なお、信号入出力装置2(2A)、及びA/D変換部101は、RGB信号のR、G、Bの各色に対応させて設けられている。   The display device 200 includes a signal input / output device 2 (2A), a D / A conversion unit 105, an A / D conversion unit 101, a signal processing unit 102, a light projecting unit 103, and a storage unit 106. Note that the signal input / output device 2 (2A) and the A / D converter 101 are provided corresponding to the R, G, and B colors of the RGB signal.

記憶部106は、所定形式のデジタル映像信号を格納している。   The storage unit 106 stores a digital video signal in a predetermined format.

信号入出力装置2(2A)は、実施形態4または5の信号処理装置と同様の構成を有する。   The signal input / output device 2 (2A) has the same configuration as that of the signal processing device of the fourth or fifth embodiment.

A/D変換部101は、信号入出力装置2(2A)から出力されるRGB信号のうちの1の信号(アナログ信号)をデジタル信号に変換して出力する。   The A / D converter 101 converts one signal (analog signal) of the RGB signals output from the signal input / output device 2 (2A) into a digital signal and outputs the digital signal.

信号処理部102は、A/D変換部101から出力されるデジタル信号に対して所定の画像処理等を施して、表示用の画像信号を生成し、出力する。また、信号処理部102は、記憶部106からデジタル映像信号を読み出して、所定の処理を施して、D/A変換部105に出力する。   The signal processing unit 102 performs predetermined image processing or the like on the digital signal output from the A / D conversion unit 101 to generate and output an image signal for display. Further, the signal processing unit 102 reads out the digital video signal from the storage unit 106, performs predetermined processing, and outputs it to the D / A conversion unit 105.

D/A変換部105は、信号処理部102から出力されるデジタル映像信号を、アナログ形式の映像信号(RGB信号のうちの1の信号)に変換して出力する。   The D / A conversion unit 105 converts the digital video signal output from the signal processing unit 102 into an analog format video signal (one of RGB signals) and outputs the analog video signal.

投光部103は、信号処理部102から出力される画像信号に基づいて投射光を生成し、投射する。   The light projecting unit 103 generates and projects projection light based on the image signal output from the signal processing unit 102.

本実施形態においても、信号入出力装置2(2A)が、外部機器の接続ケーブル側と信号入出力部との間のインピーダンスとを整合させるインピーダンス調整部を有しているので、VSWRが例えば2以下の値で維持される。そのため、ゴースト像の発生が抑制される。   Also in this embodiment, since the signal input / output device 2 (2A) has an impedance adjustment unit that matches the impedance between the connection cable side of the external device and the signal input / output unit, the VSWR is, for example, 2 Maintained at the following values: Therefore, the generation of ghost images is suppressed.

(実施形態7)
実施形態1〜6では、信号出力部30は、直列に接続された第3フィルタ回路31とアンプ回路32の2つの回路により構成されているが、これに限らない。信号出力部30は、図12に示すように構成されてもよい。図12は、実施形態7に係る信号入出力装置の信号出力部の電気的構成を示すブロック図である。なお、図12(a)〜(e)に示す各具体例において、左端側は接続点J1側に接続され、右端側は接続点J2側に接続される。
(Embodiment 7)
In the first to sixth embodiments, the signal output unit 30 is configured by two circuits of the third filter circuit 31 and the amplifier circuit 32 connected in series, but is not limited thereto. The signal output unit 30 may be configured as shown in FIG. FIG. 12 is a block diagram illustrating an electrical configuration of a signal output unit of the signal input / output device according to the seventh embodiment. 12A to 12E, the left end side is connected to the connection point J1 side, and the right end side is connected to the connection point J2 side.

図12(a)に示す例では、信号出力部30は、直列に接続されたインダクタL及びアンプ回路AMPと、その下流側で並列に接続されたコンデンサCとで構成されている。なお、コンデンサCに代えて、アンプ回路AMPの下流側に直列に前記各実施形態の第3フィルタ回路31を設けてもよい。   In the example illustrated in FIG. 12A, the signal output unit 30 includes an inductor L and an amplifier circuit AMP that are connected in series, and a capacitor C that is connected in parallel on the downstream side thereof. Instead of the capacitor C, the third filter circuit 31 of each of the above embodiments may be provided in series on the downstream side of the amplifier circuit AMP.

図12(b)に示す例では、信号出力部30は、直列に接続されたT型フィルタ回路及びアンプ回路AMPと、その下流側で並列に接続されたコンデンサCとで構成されている。T型フィルタ回路は、直列に接続された2つのインダクタLと、2つのインダクタLの間に並列に接続されたコンデンサCとで構成されている。なお、コンデンサCに代えて、アンプ回路AMPの下流側に直列に前記各実施形態の第3フィルタ回路31を設けてもよい。   In the example shown in FIG. 12B, the signal output unit 30 includes a T-type filter circuit and an amplifier circuit AMP that are connected in series, and a capacitor C that is connected in parallel on the downstream side. The T-type filter circuit includes two inductors L connected in series and a capacitor C connected in parallel between the two inductors L. Instead of the capacitor C, the third filter circuit 31 of each of the above embodiments may be provided in series on the downstream side of the amplifier circuit AMP.

図12(c)に示す例では、信号出力部30は、アンプ回路AMPとバッファ回路BUFとを直列に接続して構成されている。   In the example shown in FIG. 12C, the signal output unit 30 is configured by connecting an amplifier circuit AMP and a buffer circuit BUF in series.

図12(d)に示す例では、信号出力部30は、L型フィルタ回路とバッファ回路BUFとを直列に接続して構成されている。L型フィルタ回路は、バッファ回路BUFに直列に接続されたインダクタLと、インダクタLに並列に接続されたコンデンサCとで構成されている。   In the example shown in FIG. 12D, the signal output unit 30 is configured by connecting an L-type filter circuit and a buffer circuit BUF in series. The L-type filter circuit includes an inductor L connected in series to the buffer circuit BUF and a capacitor C connected in parallel to the inductor L.

図12(e)に示す例では、信号出力部30は、L型フィルタ回路とバッファ回路BUFとL型フィルタ回路とを直列に接続して構成されている。各L型フィルタ回路は、バッファ回路BUFに直列に接続されたインダクタLと、インダクタLに並列に接続されたコンデンサCとで構成されている。   In the example shown in FIG. 12E, the signal output unit 30 is configured by connecting an L-type filter circuit, a buffer circuit BUF, and an L-type filter circuit in series. Each L-type filter circuit includes an inductor L connected in series to the buffer circuit BUF and a capacitor C connected in parallel to the inductor L.

本実施形態の各例の場合においても、前述したインピーダンス調整部の具体例を適宜適用することにより、第2端子21から見たインピーダンスを調整することができる。なお、本実施形態の信号入出力装置は、実施形態3または6の表示装置に適用することができる。   Also in each example of the present embodiment, the impedance viewed from the second terminal 21 can be adjusted by appropriately applying the specific example of the impedance adjusting unit described above. Note that the signal input / output device of the present embodiment can be applied to the display device of the third or sixth embodiment.

(実施形態8)
実施形態1〜6の信号入出力装置では、第2信号処理部20は、直列に接続された第2フィルタ回路22と第2バッファ回路23の2つの回路により構成されているが、これに限らない。第2信号処理部20は、図13に示すように構成されてもよい。図13は、実施形態8に係る信号入出力装置の電気的構成を示すブロック図である。
(Embodiment 8)
In the signal input / output devices of the first to sixth embodiments, the second signal processing unit 20 is configured by two circuits of the second filter circuit 22 and the second buffer circuit 23 connected in series, but is not limited thereto. Absent. The second signal processing unit 20 may be configured as shown in FIG. FIG. 13 is a block diagram illustrating an electrical configuration of the signal input / output device according to the eighth embodiment.

図13(a)に示す信号入出力装置3では、第2信号処理部20は、アンプ回路61とバッファ回路62と直列に接続して構成されている。なお、信号出力部30は、前記各実施形態で説明したいずれのものでもよい。   In the signal input / output device 3 shown in FIG. 13A, the second signal processing unit 20 is configured by connecting an amplifier circuit 61 and a buffer circuit 62 in series. The signal output unit 30 may be any of those described in the above embodiments.

図13(b)に示す信号入出力装置4では、第2信号処理部20は、サブ基板に配置されたアンプ回路71と、主基板上で直列に接続されたアンプ回路73とバッファ回路74と、サブ基板のアンプ回路71と主基板上のアンプ回路73とをケーブル72を介して直列に接続して構成されている。なお、信号出力部30は、前記各実施形態で説明したいずれのものでも適用可能である。   In the signal input / output device 4 shown in FIG. 13B, the second signal processing unit 20 includes an amplifier circuit 71 disposed on the sub board, an amplifier circuit 73 and a buffer circuit 74 connected in series on the main board. The amplifier circuit 71 on the sub-board and the amplifier circuit 73 on the main board are connected in series via a cable 72. The signal output unit 30 can be any of those described in the above embodiments.

本実施形態の各例の場合においても、前述したインピーダンス調整部の具体例を適宜適用することにより、端子21から見たインピーダンスを調整することができる。なお、本実施形態の信号入出力装置3、4は、実施形態3または6の表示装置100または200に適用することができる。   Also in each example of the present embodiment, the impedance viewed from the terminal 21 can be adjusted by appropriately applying the specific example of the impedance adjusting unit described above. Note that the signal input / output devices 3 and 4 of the present embodiment can be applied to the display device 100 or 200 of the third or sixth embodiment.

(効果等)
実施形態1の信号入出力装置1は、信号を入力する第1端子11と、信号を入出力する第2端子21と、第1端子11を介して入力した信号を処理する第1信号処理部10と、第2端子21を介して入力した信号を処理する第2信号処理部20と、第1信号処理部10で処理された信号を入力して処理し、第2端子21に出力する信号出力部30と、第2端子21と第2信号処理部20との間の信号伝送路上に設けられ、第2端子21から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部24と、を備える。
(Effects etc.)
The signal input / output device 1 according to the first embodiment includes a first terminal 11 for inputting a signal, a second terminal 21 for inputting / outputting a signal, and a first signal processing unit that processes a signal input via the first terminal 11. 10, a second signal processing unit 20 that processes a signal input via the second terminal 21, and a signal that is processed by inputting the signal processed by the first signal processing unit 10 and that is output to the second terminal 21 An output unit 30 and an impedance adjusting unit 24 that is provided on a signal transmission path between the second terminal 21 and the second signal processing unit 20 and adjusts the impedance viewed from the second terminal 21 to a predetermined impedance.

これにより、信号を入出力する第2端子21から見たインピーダンスを所定インピーダンスに調整することができる。すなわち、インピーダンスマッチングを行うことができる。したがって、入出力で共用の第2端子21を介してA/D変換部101に入力される信号(第2信号処理部20からA/D変換部101に出力される信号)に波形歪みや振幅低下が発生するのを抑制することができる。   Thereby, the impedance seen from the 2nd terminal 21 which inputs and outputs a signal can be adjusted to predetermined impedance. That is, impedance matching can be performed. Therefore, waveform distortion and amplitude are added to a signal (a signal output from the second signal processing unit 20 to the A / D conversion unit 101) input to the A / D conversion unit 101 via the shared second terminal 21 for input and output. Generation | occurrence | production of a fall can be suppressed.

実施形態2の信号入出力装置1Aは、信号を入力する第1端子11と、信号を入出力する第2端子21と、第1端子11を介して入力した信号を処理する第1信号処理部10と、第2端子21を介して入力した信号を処理する第2信号処理部20と、第1信号処理部10で処理された信号を入力して処理し、第2端子21と第2信号処理部20との間の信号伝送路に出力する信号出力部30と、信号伝送路における、信号出力部30の出力の信号伝送路への出力位置の上流側と下流側にまたがって設けられ、第2端子21から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部24,25と、を備える。   The signal input / output device 1A according to the second embodiment includes a first terminal 11 that inputs a signal, a second terminal 21 that inputs and outputs a signal, and a first signal processing unit that processes a signal input via the first terminal 11. 10, a second signal processing unit 20 that processes a signal input via the second terminal 21, a signal processed by the first signal processing unit 10, and a second signal 21 and a second signal A signal output unit 30 that outputs to the signal transmission path between the processing unit 20 and the signal transmission path, the output of the signal output unit 30 is provided across the upstream and downstream sides of the output position to the signal transmission path; Impedance adjustment units 24 and 25 for adjusting the impedance viewed from the second terminal 21 to a predetermined impedance.

これにより、信号を入出力する第2端子21から見たインピーダンスを所定インピーダンスに調整することができる。すなわち、インピーダンスマッチングを行うことができる。したがって、入出力で共用の第2端子21を介してA/D変換部101に入力される信号(第2信号処理部20からA/D変換部101に出力される信号)に波形歪みや振幅低下が発生するのを抑制することができる。   Thereby, the impedance seen from the 2nd terminal 21 which inputs and outputs a signal can be adjusted to predetermined impedance. That is, impedance matching can be performed. Therefore, waveform distortion and amplitude are added to a signal (a signal output from the second signal processing unit 20 to the A / D conversion unit 101) input to the A / D conversion unit 101 via the shared second terminal 21 for input and output. Generation | occurrence | production of a fall can be suppressed.

実施形態4、7、8の信号入出力装置2,3,4は、信号を入出力する端子21と、端子21を介して入力した信号を処理する信号処理部20と、端子21に所定信号を出力する信号出力部30と、端子21と信号処理部20との間に設けられ、端子から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部24と、を備える。   The signal input / output devices 2, 3, and 4 according to the fourth, seventh, and eighth embodiments include a terminal 21 that inputs and outputs signals, a signal processing unit 20 that processes a signal input via the terminal 21, and a predetermined signal at the terminal 21. Is provided between the terminal 21 and the signal processing unit 20, and an impedance adjusting unit 24 that adjusts the impedance viewed from the terminal to a predetermined impedance.

これにより、信号を入出力する端子から見たインピーダンスを所定インピーダンスに調整することができる。すなわち、インピーダンスマッチングを行うことができる。したがって、入出力で共用の端子21を介してA/D変換部101に入力される信号(信号処理部20からA/D変換部101に出力される信号)に波形歪みや振幅低下が発生するのを抑制することができる。   Thereby, the impedance seen from the terminal which inputs and outputs a signal can be adjusted to a predetermined impedance. That is, impedance matching can be performed. Therefore, waveform distortion and amplitude reduction occur in a signal (a signal output from the signal processing unit 20 to the A / D conversion unit 101) input to the A / D conversion unit 101 via the common terminal 21 for input and output. Can be suppressed.

実施形態5の信号入出力装置2Aは、信号を入出力する端子21と、端子21を介して入力した信号を処理する信号処理部20と、端子21と信号処理部20との間の信号伝送路に所定信号を出力する信号出力部30と、信号伝送路における、信号出力部30の出力の信号伝送路への出力位置の上流側と下流側にまたがって設けられ、端子から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部24,25と、を備える。   The signal input / output device 2A according to the fifth embodiment includes a terminal 21 for inputting / outputting a signal, a signal processing unit 20 for processing a signal input via the terminal 21, and signal transmission between the terminal 21 and the signal processing unit 20. The signal output unit 30 that outputs a predetermined signal to the path, and the signal transmission path is provided across the upstream side and the downstream side of the output position of the output of the signal output unit 30 to the signal transmission path. Impedance adjusting units 24 and 25 for adjusting to a predetermined impedance.

これにより、信号を入出力する端子から見たインピーダンスを所定インピーダンスに調整することができる。すなわち、インピーダンスマッチングを行うことができる。したがって、入出力で共用の端子21を介してA/D変換部101に入力される信号(第2信号処理部20からA/D変換部101に出力される信号)に波形歪みや振幅低下が発生するのを抑制することができる。   Thereby, the impedance seen from the terminal which inputs and outputs a signal can be adjusted to a predetermined impedance. That is, impedance matching can be performed. Therefore, waveform distortion and amplitude reduction are caused in a signal (a signal output from the second signal processing unit 20 to the A / D conversion unit 101) input to the A / D conversion unit 101 via the common terminal 21 for input and output. Generation | occurrence | production can be suppressed.

実施形態1〜6の信号入出力装置において、各信号処理部10、20、または信号出力部30は、フィルタ回路、バッファ回路、アンプ回路のうちの少なくとも2種類が互いに直列に接続された回路を含む。   In the signal input / output devices of the first to sixth embodiments, each signal processing unit 10, 20 or signal output unit 30 is a circuit in which at least two of a filter circuit, a buffer circuit, and an amplifier circuit are connected in series with each other. Including.

これにより、端子に接続される外部機器や接続ケーブル等の特性に応じて、第1信号処理部10、第2信号処理部20、または信号出力部30の特性を設定することができる。   Thereby, the characteristic of the 1st signal processing part 10, the 2nd signal processing part 20, or the signal output part 30 can be set according to the characteristics, such as an external apparatus connected to a terminal, and a connection cable.

実施形態1〜6の信号入出力装置において、インピーダンス調整部24(25)は、抵抗R(抵抗素子)、コンデンサC(容量性素子)、及びインダクタL(誘導性素子)のうちの少なくとも1つの要素を含む。   In the signal input / output devices of Embodiments 1 to 6, the impedance adjustment unit 24 (25) includes at least one of a resistor R (resistive element), a capacitor C (capacitive element), and an inductor L (inductive element). Contains elements.

これにより、端子21に接続される外部機器や接続ケーブル等の特性に基づくインピーダンスに応じて、インピーダンス調整部24(25)の特性を設定することができる。   Thereby, the characteristic of the impedance adjustment part 24 (25) can be set according to the impedance based on the characteristic of the external device connected to the terminal 21 or a connection cable.

実施形態3、6の表示装置100(200)は、実施形態1、2、4、5、7、8のいずれかの信号入出力装置(1,1A,2,2A,3,4)と、信号入出力装置(1,1A,2,2A,3,4)から出力される信号が示す映像を表示する表示部と、を備える。なお、表示部は、A/D変換部101,信号処理部102,投光部103,表示スクリーン104,D/A変換部105,記憶部106のうち前記実施形態に対応するものを含む。   The display device 100 (200) according to the third and sixth embodiments includes the signal input / output device (1, 1A, 2, 2A, 3, 4) according to any one of the first, second, fourth, fifth, seventh, and eighth embodiments. And a display unit for displaying an image indicated by a signal output from the signal input / output device (1, 1A, 2, 2A, 3, 4). The display unit includes one corresponding to the above embodiment among the A / D conversion unit 101, the signal processing unit 102, the light projecting unit 103, the display screen 104, the D / A conversion unit 105, and the storage unit 106.

これにより、信号入出力装置を介して表示装置の表示部に入力される信号の波形歪みや振幅低下が抑制される。そのため、表示装置の表示部に映像のゴーストが表示されるのが抑制される。   Thereby, waveform distortion and amplitude reduction of a signal input to the display unit of the display device via the signal input / output device are suppressed. Therefore, it is possible to suppress the display of a video ghost on the display unit of the display device.

(他の実施形態)
インピーダンス調整部24(25)の構成は、図2に例示したものに限らない。インピーダンス調整部24(25)は、第2端子21から見たインピーダンスを所定インピーダンスに調整可能であれば他の構成でもよい。例えば、インピーダンス調整部24(25)は、抵抗R、コンデンサC、及びインダクタLのうちの少なくとも1つの要素により構成可能である。
(Other embodiments)
The configuration of the impedance adjustment unit 24 (25) is not limited to that illustrated in FIG. The impedance adjustment unit 24 (25) may have another configuration as long as the impedance viewed from the second terminal 21 can be adjusted to a predetermined impedance. For example, the impedance adjustment unit 24 (25) can be configured by at least one of a resistor R, a capacitor C, and an inductor L.

図3に示した第3フィルタ回路31の構成は一例である。本開示のインピーダンス調整部24(25)によれば、第3フィルタ回路31の構成が他の構成の場合でもインピーダンスの調整を行うことができる。   The configuration of the third filter circuit 31 shown in FIG. 3 is an example. According to the impedance adjustment unit 24 (25) of the present disclosure, it is possible to adjust the impedance even when the configuration of the third filter circuit 31 is another configuration.

前記各実施形態の第1信号処理部10、第2信号処理部20、及び前記信号出力部30の構成は一例である。第1信号処理部10、第2信号処理部20、及び前記信号出力部30はそれぞれ、フィルタ回路、バッファ回路、アンプ回路のうちの少なくとも2種類が互いに直列に接続された回路により構成可能である。   The configurations of the first signal processing unit 10, the second signal processing unit 20, and the signal output unit 30 in each of the embodiments are examples. Each of the first signal processing unit 10, the second signal processing unit 20, and the signal output unit 30 can be configured by a circuit in which at least two of a filter circuit, a buffer circuit, and an amplifier circuit are connected in series. .

実施形態3及び6では、表示装置100(200)がプロジェクタである場合について説明したが、これに限らない。100(200)は、入力された信号が示す映像を表示する表示装置であれば、どのような表示装置でもよい。例えば、表示装置は、液晶式表示装置、ブラウン管式表示装置、プラズマ式表示装置であってもよい。   In the third and sixth embodiments, the case where the display device 100 (200) is a projector has been described. However, the present invention is not limited to this. The display device 100 (200) may be any display device as long as it displays the video indicated by the input signal. For example, the display device may be a liquid crystal display device, a cathode ray tube display device, or a plasma display device.

前記各実施形態の信号入出力装置は、RGB映像信号を入出力するものとした。しかし、本開示の信号入出力装置において、入出力される信号は、RGB映像信号以外のアナログ映像信号やアナログ音声信号等のアナログ信号であってもよい。その場合、入出力される信号が通常取り得る周波数帯に基づいて、インピーダンス調整部等の構成要素等のパラメータを設定すればよい。なお、本開示の信号入出力装置において、入出力される信号は、デジタル信号であってもよい。この場合においても、入出力で共用の端子を介して入力されるデジタル信号に波形歪みや振幅低下が発生するのをインピーダンス調整部により抑制することができる。   The signal input / output device of each of the above embodiments inputs and outputs RGB video signals. However, in the signal input / output device of the present disclosure, an input / output signal may be an analog signal other than an RGB video signal, such as an analog video signal or an analog audio signal. In that case, parameters such as components such as an impedance adjustment unit may be set based on a frequency band that can be normally taken by input / output signals. In the signal input / output device of the present disclosure, the input / output signal may be a digital signal. Even in this case, the impedance adjustment unit can suppress the occurrence of waveform distortion and amplitude reduction in the digital signal input via the common terminal for input and output.

以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。   As described above, the embodiments have been described as examples of the technology in the present disclosure. For this purpose, the accompanying drawings and detailed description are provided. Accordingly, among the components described in the accompanying drawings and the detailed description, not only the components essential for solving the problem, but also the components not essential for solving the problem in order to illustrate the above technique. May also be included. Therefore, it should not be immediately recognized that these non-essential components are essential as those non-essential components are described in the accompanying drawings and detailed description. Moreover, since the above-mentioned embodiment is for demonstrating the technique in this indication, a various change, replacement, addition, abbreviation, etc. can be performed in a claim or its equivalent range.

本開示は、信号を入出力する入出力端子を有する信号入出力装置、及びそれを備えた表示装置等に広く適用可能である。   The present disclosure is widely applicable to a signal input / output device having an input / output terminal for inputting / outputting a signal, a display device including the same, and the like.

1,1A,2,2A,3,4 信号入出力装置
10 第1信号処理部
11 第1端子
12 第1フィルタ回路
13 第1バッファ回路
20 第2信号処理部
21 第2端子
22 第2フィルタ回路
23 第2バッファ回路
24 インピーダンス調整部、インピーダンス調整部の上流側部分
25 インピーダンス調整部の下流側部分
30 信号出力部
31 第3フィルタ回路
32 アンプ回路
100,200 表示装置
101 A/D変換部
102 信号処理部
103 投光部
104 表示スクリーン
105 D/A変換部
106 記憶部
C コンデンサ
J1 接続点
J2 接続点
L インダクタ
R 抵抗
S1 第1信号入力系
S2 第2信号入力系
1, 1A, 2, 2A, 3, 4 Signal input / output device 10 First signal processing unit 11 First terminal 12 First filter circuit 13 First buffer circuit 20 Second signal processing unit 21 Second terminal 22 Second filter circuit 23 Second buffer circuit 24 Impedance adjustment unit, upstream part of impedance adjustment unit 25 downstream part of impedance adjustment unit 30 signal output unit 31 third filter circuit 32 amplifier circuit 100, 200 display device 101 A / D conversion unit 102 signal Processing unit 103 Projecting unit 104 Display screen 105 D / A conversion unit 106 Storage unit C Capacitor J1 Connection point J2 Connection point L Inductor R Resistance S1 First signal input system S2 Second signal input system

Claims (7)

信号を入力する第1端子と、
信号を入出力する第2端子と、
前記第1端子を介して入力した信号を処理する第1信号処理部と、
前記第2端子を介して入力した信号を処理する第2信号処理部と、
前記第1信号処理部で処理された信号を入力して処理し、前記第2端子に出力する信号出力部と、
前記第2端子と前記第2信号処理部との間の信号伝送路上に設けられ、前記第2端子から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部と、を備える、
信号入出力装置。
A first terminal for inputting a signal;
A second terminal for inputting and outputting signals;
A first signal processing unit for processing a signal input via the first terminal;
A second signal processing unit for processing a signal input via the second terminal;
A signal output unit that inputs and processes the signal processed by the first signal processing unit and outputs the signal to the second terminal;
An impedance adjustment unit that is provided on a signal transmission path between the second terminal and the second signal processing unit and adjusts the impedance viewed from the second terminal to a predetermined impedance;
Signal input / output device.
信号を入力する第1端子と、
信号を入出力する第2端子と、
前記第1端子を介して入力した信号を処理する第1信号処理部と、
前記第2端子を介して入力した信号を処理する第2信号処理部と、
前記第1信号処理部で処理された信号を入力して処理し、前記第2端子と前記第2信号処理部との間の信号伝送路に出力する信号出力部と、
前記信号伝送路における、前記信号出力部の出力の前記信号伝送路への出力位置の上流側と下流側にまたがって設けられ、前記第2端子から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部と、を備える、
信号入出力装置。
A first terminal for inputting a signal;
A second terminal for inputting and outputting signals;
A first signal processing unit for processing a signal input via the first terminal;
A second signal processing unit for processing a signal input via the second terminal;
A signal output unit that inputs and processes the signal processed by the first signal processing unit and outputs the signal to a signal transmission path between the second terminal and the second signal processing unit;
In the signal transmission line, an impedance adjustment unit that is provided across the upstream side and the downstream side of the output position of the signal output unit to the signal transmission line, and adjusts the impedance viewed from the second terminal to a predetermined impedance. And comprising
Signal input / output device.
信号を入出力する端子と、
前記端子を介して入力した信号を処理する信号処理部と、
前記端子に所定信号を出力する信号出力部と、
前記端子と前記信号処理部との間に設けられ、前記端子から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部と、を備える、
信号入出力装置。
A terminal for inputting and outputting signals;
A signal processing unit for processing a signal input via the terminal;
A signal output unit for outputting a predetermined signal to the terminal;
An impedance adjustment unit that is provided between the terminal and the signal processing unit and adjusts the impedance viewed from the terminal to a predetermined impedance;
Signal input / output device.
信号を入出力する端子と、
前記端子を介して入力した信号を処理する信号処理部と、
前記端子と前記信号処理部との間の信号伝送路に所定信号を出力する信号出力部と、
前記信号伝送路における、前記信号出力部の出力の前記信号伝送路への出力位置の上流側と下流側にまたがって設けられ、前記端子から見たインピーダンスを所定インピーダンスに調整するインピーダンス調整部と、を備える、
信号入出力装置。
A terminal for inputting and outputting signals;
A signal processing unit for processing a signal input via the terminal;
A signal output unit that outputs a predetermined signal to a signal transmission path between the terminal and the signal processing unit;
In the signal transmission path, an impedance adjustment unit that is provided across the upstream side and the downstream side of the output position of the output of the signal output unit to the signal transmission path, and adjusts the impedance viewed from the terminal to a predetermined impedance; Comprising
Signal input / output device.
各信号処理部、または前記信号出力部は、フィルタ回路、バッファ回路、アンプ回路のうちの少なくとも2種類が互いに直列に接続された回路を含む、
請求項1から請求項4のいずれか1項に記載の信号入出力装置。
Each signal processing unit or the signal output unit includes a circuit in which at least two of a filter circuit, a buffer circuit, and an amplifier circuit are connected in series with each other,
The signal input / output device according to any one of claims 1 to 4.
前記インピーダンス調整部は、抵抗素子、容量性素子、及び誘導性素子のうちの少なくとも1つの素子を含む、
請求項1から請求項5のいずれか1項に記載の信号入出力装置。
The impedance adjustment unit includes at least one of a resistance element, a capacitive element, and an inductive element.
The signal input / output device according to claim 1.
請求項1から請求項6のいずれか1項に記載の信号入出力装置と、
前記信号入出力装置から出力される信号が示す映像を表示する表示部と、を備える、
表示装置。
The signal input / output device according to any one of claims 1 to 6,
A display unit for displaying an image indicated by a signal output from the signal input / output device,
Display device.
JP2014166221A 2014-08-18 2014-08-18 Signal input / output device, display device Active JP6534111B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014166221A JP6534111B2 (en) 2014-08-18 2014-08-18 Signal input / output device, display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014166221A JP6534111B2 (en) 2014-08-18 2014-08-18 Signal input / output device, display device

Publications (2)

Publication Number Publication Date
JP2016042669A true JP2016042669A (en) 2016-03-31
JP6534111B2 JP6534111B2 (en) 2019-06-26

Family

ID=55592230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014166221A Active JP6534111B2 (en) 2014-08-18 2014-08-18 Signal input / output device, display device

Country Status (1)

Country Link
JP (1) JP6534111B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7273662B2 (en) 2019-09-04 2023-05-15 株式会社東芝 Toll collection system, exit processing device, and toll collection method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136346A (en) * 1991-08-30 1993-06-01 Fujitsu Ltd Semiconductor device provided with terminating function
JPH08316738A (en) * 1995-05-19 1996-11-29 Sharp Corp Rf modulator
JPH08330930A (en) * 1995-06-05 1996-12-13 Matsushita Electron Corp Semiconductor device
JPH1093471A (en) * 1996-09-11 1998-04-10 Murata Mfg Co Ltd Signal changeover switch
JP2004104755A (en) * 2002-07-18 2004-04-02 Sanyo Electric Co Ltd External input/output circuit
JP2005020140A (en) * 2003-06-24 2005-01-20 Ngk Spark Plug Co Ltd Antenna switch module and radio telephone communication apparatus using the same
JP2006157423A (en) * 2004-11-29 2006-06-15 Matsushita Electric Ind Co Ltd High-frequency switching circuit
JP2008187510A (en) * 2007-01-30 2008-08-14 Mitsumi Electric Co Ltd Input/output circuit, and terminal equipment used for input/output using the same
JP2013131879A (en) * 2011-12-21 2013-07-04 Sharp Corp Television device, portable terminal, and television broadcast receiving method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136346A (en) * 1991-08-30 1993-06-01 Fujitsu Ltd Semiconductor device provided with terminating function
JPH08316738A (en) * 1995-05-19 1996-11-29 Sharp Corp Rf modulator
JPH08330930A (en) * 1995-06-05 1996-12-13 Matsushita Electron Corp Semiconductor device
JPH1093471A (en) * 1996-09-11 1998-04-10 Murata Mfg Co Ltd Signal changeover switch
JP2004104755A (en) * 2002-07-18 2004-04-02 Sanyo Electric Co Ltd External input/output circuit
JP2005020140A (en) * 2003-06-24 2005-01-20 Ngk Spark Plug Co Ltd Antenna switch module and radio telephone communication apparatus using the same
JP2006157423A (en) * 2004-11-29 2006-06-15 Matsushita Electric Ind Co Ltd High-frequency switching circuit
JP2008187510A (en) * 2007-01-30 2008-08-14 Mitsumi Electric Co Ltd Input/output circuit, and terminal equipment used for input/output using the same
JP2013131879A (en) * 2011-12-21 2013-07-04 Sharp Corp Television device, portable terminal, and television broadcast receiving method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7273662B2 (en) 2019-09-04 2023-05-15 株式会社東芝 Toll collection system, exit processing device, and toll collection method

Also Published As

Publication number Publication date
JP6534111B2 (en) 2019-06-26

Similar Documents

Publication Publication Date Title
US9263993B2 (en) Low pass filter with common-mode noise reduction
US20100111156A1 (en) Tunable equalizer and methods for adjusting the tunable equalizer
US9525402B1 (en) Voltage mode transmitter
US20190130812A1 (en) Display driving circuit, driving method thereof and display apparatus
JP2014519245A (en) In-pair skew cancellation for differential signaling
JP6534111B2 (en) Signal input / output device, display device
JP5169861B2 (en) Semiconductor integrated circuit, video signal output circuit
JP6173180B2 (en) Microphone and microphone device
US10284152B2 (en) Amplifier, audio signal output method, and electronic device
US20130099879A1 (en) Differential equalizer and system, method, and computer program product thereof
JP2010220195A (en) Current conveyor based instrumentation amplifier
US20160181997A1 (en) Signal amplifying circuit
CN102301589B (en) Method of leveling a plurality of audio signals
JP2016220104A (en) Changeover circuit of electronic circuit including amplification means and electronic circuit
JP4364714B2 (en) Loop-through return loss circuit
JP2009118214A (en) Video signal amplifying circuit and semiconductor integrated circuit for amplification
LU100989B1 (en) Method for improving sound reproduction of low frequencies and apparatus therefore
JP6437271B2 (en) Driving circuit
KR100694071B1 (en) RGB pie filter
JP2008306448A (en) Loss compensation circuit
JP4729658B2 (en) Filter circuit
JP2009027296A (en) Electric dispersion compensation equalizing circuit
EP3723295A1 (en) Transmitting device and signal transmission method
EP3035538A1 (en) Analog-to-digital converter and long-term-evolution advanced device and method for analog-to-digital conversion
JP2005182792A (en) Computer system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190520

R151 Written notification of patent or utility model registration

Ref document number: 6534111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151